JP4865290B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4865290B2 JP4865290B2 JP2005293086A JP2005293086A JP4865290B2 JP 4865290 B2 JP4865290 B2 JP 4865290B2 JP 2005293086 A JP2005293086 A JP 2005293086A JP 2005293086 A JP2005293086 A JP 2005293086A JP 4865290 B2 JP4865290 B2 JP 4865290B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- source gas
- film
- gas
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
- C30B25/165—Controlling or regulating the flow of the reactive gases
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2924—Structures
- H10P14/2925—Surface structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、トレンチ内部にエピタキシャル膜を成長させてトレンチの内部をエピタキシャル膜で埋め込む半導体基板の製造方法に関するものである。
従来、半導体基板の製造方法にあっては、トレンチ内にエピタキシャル膜を埋め込み、高アスペクト比の拡散層を形成する製造方法（例えば、特許文献１参照。）が提案されている。また、縦型ＭＯＳトランジスタであって、ドリフト領域をスーパジャンクション構造（Ｐ／Ｎコラム構造）とする場合において、トレンチ内にエピタキシャル膜を埋め込み、拡散層を形成する半導体基板の製造方法（例えば、特許文献２参照。）が提案されている。
特許第３４８５０８１号公報
特開２００３−１２４４６４号公報
しかし、トレンチ内の埋め込みエピタキシャル膜中に埋め込み不良（ボイド）が発生していると、そのボイドの上部においてブレークダウンが発生して耐圧が減少する不具合があった。このように、埋め込みエピタキシャル膜中の埋め込み不良発生により、素子性能が低下してしまう。詳しくは、前述のスーパジャンクション構造（Ｐ／Ｎコラム構造）の耐圧の低下を招いたり、埋め込み不良（ボイド）に起因する結晶欠陥の発生に伴い耐圧接合リーク歩留まりの低下を招いたり、トレンチでの埋め込み不良箇所においてレジストが残って工程内汚染を招くといったことが発生する。
本発明の目的は、エピタキシャル膜によるトレンチの開口部での塞がりを抑制してトレンチ内の埋め込み性を向上し得る半導体基板の製造方法を提供することにある。
本発明の目的は、エピタキシャル膜によるトレンチの開口部での塞がりを抑制してトレンチ内の埋め込み性を向上し得る半導体基板の製造方法を提供することにある。
請求項１に係る発明は、図１に示すように、シリコン基板１３表面にエピタキシャル層１１を成長させる工程と、このエピタキシャル層１１にトレンチ１４を形成する工程と、原料ガスを流通させることによりトレンチ１４内部にエピタキシャル膜１２を成長させてトレンチ１４の内部をエピタキシャル膜１２で埋め込む工程とを含む半導体基板の製造方法である。
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０未満であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（１）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．１０ ………（１）
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０未満であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（１）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．１０ ………（１）
請求項２に係る発明は、シリコン基板１３表面にエピタキシャル層１１を成長させる工程と、このエピタキシャル層１１にトレンチ１４を形成する工程と、原料ガスを流通させることによりトレンチ１４内部にエピタキシャル膜１２を成長させてトレンチ１４の内部をエピタキシャル膜１２で埋め込む工程とを含む半導体基板の製造方法である。
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０以上２０未満であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（２）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０以上２０未満であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（２）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
請求項３に係る発明は、シリコン基板１３表面にエピタキシャル層１１を成長させる工程と、このエピタキシャル層１１にトレンチ１４を形成する工程と、原料ガスを流通させることによりトレンチ１４内部にエピタキシャル膜１２を成長させてトレンチ１４の内部をエピタキシャル膜１２で埋め込む工程とを含む半導体基板の製造方法である。
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が２０以上であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（３）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ ………（３）
その特徴ある点は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が２０以上であり、トレンチ１４の内部をエピタキシャル膜１２で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させ、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、以下の（３）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ ………（３）
この請求項１〜３に記載された半導体基板の製造方法では、原料ガスの中にハロゲン化物ガスを混合させるので、そのハロゲン化物ガスがエッチングガスとして機能し、そのエッチング速度はトレンチ１４開口部の方がトレンチ１４の内部よりも早くなる。これによりエピタキシャル膜１２によるトレンチ１４の開口部での塞がりは抑制され、トレンチ１４の内部にボイドを生じさせることなくエピタキシャル膜１２で埋め込むことができる。そして、上記（１）〜（３）式を満たすことにより、ボイドを生じさせることなくエピタキシャル膜１２をトレンチ１４に確実に埋め込むことができ、トレンチ１４内へのエピタキシャル膜１２の埋め込み性を従来よりも確実に向上することができる。但し、アスペクト比（Ｂ／Ａ）とは、トレンチ１４の幅Ａに対するトレンチ１４の深さＢを示す。
請求項４に係る発明は、請求項１ないし３いずれか１項に係る発明であって、ハロゲン化物ガスが、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかであることを特徴とする。
この請求項４に記載された半導体基板の製造方法では、トレンチ１４の開口部におけるエッチング作用を確実に生じさせてエピタキシャル膜１２によるトレンチ１４の開口部での塞がりを効果的に抑制することができる。
請求項５に係る発明は、請求項１ないし４いずれか１項に係る発明であって、ソースガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかであることを特徴とする。
この請求項５に記載された半導体基板の製造方法では、より高温の結晶性の良い条件下で反応律速にすることができ、成膜されるエピタキシャル膜１２結晶性が悪化することを抑制することができる。
この請求項４に記載された半導体基板の製造方法では、トレンチ１４の開口部におけるエッチング作用を確実に生じさせてエピタキシャル膜１２によるトレンチ１４の開口部での塞がりを効果的に抑制することができる。
請求項５に係る発明は、請求項１ないし４いずれか１項に係る発明であって、ソースガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかであることを特徴とする。
この請求項５に記載された半導体基板の製造方法では、より高温の結晶性の良い条件下で反応律速にすることができ、成膜されるエピタキシャル膜１２結晶性が悪化することを抑制することができる。
本発明の半導体基板の製造方法では、トレンチの内部をエピタキシャル膜で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを原料ガスとして流通させるので、そのハロゲン化物ガスがエッチングガスとして機能し、そのエッチング速度はトレンチ開口部の方がトレンチ内部よりも早くなる。これによりエピタキシャル膜によるトレンチの開口部での塞がりは抑制され、トレンチの内部にボイドを生じさせることなくエピタキシャル膜で埋め込むことができる。
ここで、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜の成膜速度をＹμｍ／分とするとき、トレンチのアスペクト比が１０未満である場合には、以下の（１）式を満たし、そのアスペクト比が１０以上２０未満である場合には、以下の（２）式を満たし、そのアスペクト比が２０を越える場合には、以下の（３）式を満すことを要件とする。
ここで、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜の成膜速度をＹμｍ／分とするとき、トレンチのアスペクト比が１０未満である場合には、以下の（１）式を満たし、そのアスペクト比が１０以上２０未満である場合には、以下の（２）式を満たし、そのアスペクト比が２０を越える場合には、以下の（３）式を満すことを要件とする。
Ｙ＜０．２Ｘ＋０．１０ ………（１）
Ｙ＜０．２Ｘ＋０．０５ ………（２）
Ｙ＜０．２Ｘ ………（３）
本発明では、この（１）〜（３）式を満たすことにより、ボイドを生じさせることなくエピタキシャル膜をトレンチに確実に埋め込むことができ、トレンチ内へのエピタキシャル膜の埋め込み性を従来よりも確実に向上することができる。
この場合、ハロゲン化物ガスが、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかであれば、トレンチの開口部におけるエッチング作用を確実に生じさせてエピタキシャル膜によるトレンチの開口部での塞がりを効果的に抑制することができ、ソースガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかであれば、より高温の結晶性の良い条件下で反応律速にすることができ、成膜されるエピタキシャル膜結晶性が悪化することを抑制することができる。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
Ｙ＜０．２Ｘ ………（３）
本発明では、この（１）〜（３）式を満たすことにより、ボイドを生じさせることなくエピタキシャル膜をトレンチに確実に埋め込むことができ、トレンチ内へのエピタキシャル膜の埋め込み性を従来よりも確実に向上することができる。
この場合、ハロゲン化物ガスが、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかであれば、トレンチの開口部におけるエッチング作用を確実に生じさせてエピタキシャル膜によるトレンチの開口部での塞がりを効果的に抑制することができ、ソースガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかであれば、より高温の結晶性の良い条件下で反応律速にすることができ、成膜されるエピタキシャル膜結晶性が悪化することを抑制することができる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図１に示すように、半導体基板はＮ+型のシリコン基板１３を備え、このシリコン基板１３表面にはエピタキシャル層１１が形成される。このエピタキシャル膜１１は部分的にエッチング除去され、所定の間隔をあけて柱状の複数のエピタキシャル層１１がシリコン基板１３の表面にそれぞれ形成され、複数のエピタキシャル層１１間のトレンチ１４には、エピタキシャル膜１２が埋め込まれる。シリコン基板１３はリン、ヒ素、アンチモン等の不純物のドープされたＮ+型のシリコン単結晶基板であり、エピタキシャル層１１はリン、ヒ素、アンチモン等の不純物のドープされたＮ型シリコン単結晶層であり、エピタキシャル膜１２はホウ素、ガリウム、インジウム等の不純物のドープされたＰ型シリコン単結晶からなる。
図１に示すように、半導体基板はＮ+型のシリコン基板１３を備え、このシリコン基板１３表面にはエピタキシャル層１１が形成される。このエピタキシャル膜１１は部分的にエッチング除去され、所定の間隔をあけて柱状の複数のエピタキシャル層１１がシリコン基板１３の表面にそれぞれ形成され、複数のエピタキシャル層１１間のトレンチ１４には、エピタキシャル膜１２が埋め込まれる。シリコン基板１３はリン、ヒ素、アンチモン等の不純物のドープされたＮ+型のシリコン単結晶基板であり、エピタキシャル層１１はリン、ヒ素、アンチモン等の不純物のドープされたＮ型シリコン単結晶層であり、エピタキシャル膜１２はホウ素、ガリウム、インジウム等の不純物のドープされたＰ型シリコン単結晶からなる。
次に、このような半導体装置における本発明の製造方法について説明する。
先ず、図１（ａ）に示すように、Ｎ+型のシリコン基板１３を用意し、図１（ｂ）に示すように、その上にＮ型のエピタキシャル層１１を形成する。具体的には、シリコン基板１３の表面に原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１２００℃の温度範囲でエピタキシャル層１１を成長させる。引き続き、図１（ｃ）に示すように、Ｎ型エピタキシャル層１１の上にシリコン酸化膜１５を成膜し、図１（ｄ）に示すように、このシリコン酸化膜１５に対して所定のトレンチが得られるように所定の形状にパターニングする。そして、このパターニングされたシリコン酸化膜１５をマスクにしてＮ型のエピタキシャル層１１に対して異方性エッチング（ＲＩＥ）、又は、アルカリ性異方性エッチング液（ＫＯＨ、ＴＭＡＨ等）によるウエットエッチングを行い、図１（ｅ）に示すように、所定のアスペクト比を有するトレンチ１４を形成する。その後、図１（ｆ）に示すように、マスクとして用いたシリコン酸化膜１５を除去する。このようにして、このシリコン基板１３表面に、所定の間隔をあけて柱状の複数のエピタキシャル層１１をそれぞれ形成するとともに、その複数のエピタキシャル層１１の間にトレンチ１４をそれぞれ形成する。
先ず、図１（ａ）に示すように、Ｎ+型のシリコン基板１３を用意し、図１（ｂ）に示すように、その上にＮ型のエピタキシャル層１１を形成する。具体的には、シリコン基板１３の表面に原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１２００℃の温度範囲でエピタキシャル層１１を成長させる。引き続き、図１（ｃ）に示すように、Ｎ型エピタキシャル層１１の上にシリコン酸化膜１５を成膜し、図１（ｄ）に示すように、このシリコン酸化膜１５に対して所定のトレンチが得られるように所定の形状にパターニングする。そして、このパターニングされたシリコン酸化膜１５をマスクにしてＮ型のエピタキシャル層１１に対して異方性エッチング（ＲＩＥ）、又は、アルカリ性異方性エッチング液（ＫＯＨ、ＴＭＡＨ等）によるウエットエッチングを行い、図１（ｅ）に示すように、所定のアスペクト比を有するトレンチ１４を形成する。その後、図１（ｆ）に示すように、マスクとして用いたシリコン酸化膜１５を除去する。このようにして、このシリコン基板１３表面に、所定の間隔をあけて柱状の複数のエピタキシャル層１１をそれぞれ形成するとともに、その複数のエピタキシャル層１１の間にトレンチ１４をそれぞれ形成する。
そして、図１（ｇ）に示すように、トレンチ１４の内面を含めてエピタキシャル層１１の上に原料ガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲でエピタキシャル膜１２を成膜し、そのエピタキシャル膜１２によりトレンチ１４内を埋め込む。このトレンチ１４の内部をエピタキシャル膜１２で埋め込む工程において、少なくとも埋め込み最終工程において、エピタキシャル膜１２の成膜のために供給する原料ガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる。
具体的には、シリコンソースガスとして、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いる。特に、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いることが好ましい。ハロゲン化物ガスとしては塩化水素（ＨＣｌ）、塩素（Ｃｌ2）、フッ素（Ｆ2）、三フッ化塩素（ＣｌＦ3）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）のいずれかを用いることが好ましく、特に塩化水素（ＨＣｌ）を用いることが好ましい。
シリコンソースガスとハロゲン化物ガスとの混合ガスを原料ガスとして供給すると、その内のハロゲン化物ガスはエッチングガスとして機能し、そのエッチングガスは供給律速であり、エッチング速度はトレンチ１４開口部の方がトレンチ１４の内部よりも早くなる。即ち、図２（ａ）に示すように、シリコン基板１３表面のエピタキシャル層１１にトレンチ１４を形成し、ここに原料ガスを供給してエピタキシャル膜１２を成長させると、図２（ｂ）に示すように、エッチング速度はトレンチ１４開口部の方がトレンチ１４の内部よりも早くなる。これをエピタキシャル膜１２の成長速度でいうと、その成長速度はトレンチ１４の内部で早くなり、トレンチ１４の開口部で遅くなる。これは、ハロゲン化物によるエッチング反応がトレンチ１４内部に比べてトレンチ１４開口部ほど顕著であることによるものであり、このハロゲン化物ガスの作用としては、シリコンソースガスの分解反応にも関与してより反応機構を複雑にすることで反応律速性が促進される。これによりトレンチ１４開口部よりも深い部位での成長速度よりも遅くなり、トレンチ１４側面上のエピタキシャル膜１２に関してトレンチ１４底部よりトレンチ１４開口部の膜厚が小さくなり、図２（ｃ）に示すように、トレンチ１４の内部にボイドを生じさせることなくエピタキシャル膜１２で埋め込むことができる。
ここで、ハロゲン化物ガスの標準流量をＸｓｌｍとし、シリコンソースガスが流通することにより成膜されるエピタキシャル膜１２の成膜速度をＹμｍ／分とするとき、本発明における半導体基板の製造方法は、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０未満である場合には、以下の（１）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．１０ ………（１）
また、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０以上２０未満である場合には、以下の（２）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
更に、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が２０以上である場合には以下の（３）式を満たすことを特徴とする。ただし、アスペクト比が２０以上である場合には、ハロゲン化物ガスの標準流量は、０．１ｓｌｍ（Standard Liter per Minute）以上に限定することが好ましい。これはハロゲン化物ガスの標準流量が、０．１ｓｌｍ未満であると、エピタキシャル膜１２の成膜速度が著しく低下して、半導体基板の工業的製造量の低下を招くからである。
Ｙ＜０．２Ｘ ………（３）
Ｙ＜０．２Ｘ＋０．１０ ………（１）
また、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が１０以上２０未満である場合には、以下の（２）式を満たすことを特徴とする。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
更に、エピタキシャル層１１に形成されるトレンチ１４のアスペクト比が２０以上である場合には以下の（３）式を満たすことを特徴とする。ただし、アスペクト比が２０以上である場合には、ハロゲン化物ガスの標準流量は、０．１ｓｌｍ（Standard Liter per Minute）以上に限定することが好ましい。これはハロゲン化物ガスの標準流量が、０．１ｓｌｍ未満であると、エピタキシャル膜１２の成膜速度が著しく低下して、半導体基板の工業的製造量の低下を招くからである。
Ｙ＜０．２Ｘ ………（３）
上記（１）〜（３）の関係式はそれぞれハロゲン化物ガスの流量が少ないほど、又はトレンチ１４のアスペクト比が高いほど、成長速度を低く抑える必要があることを示す。即ち、トレンチ１４内部のエピタキシャル膜１２の成膜速度は、原料ガスに含まれるシリコンソースガスの流通量によるけれども、トレンチ１４側面上のエピタキシャル膜１２の膜厚が開口部で小さくなるか否かは、原料ガスの含まれるハロゲン化物ガスの標準流量によるところとなる。また、トレンチ１４の内部にボイドを生じさせることなくエピタキシャル膜１２で埋め込むことができるか否かに関しては、そのトレンチ１４の幅Ａに対するトレンチの深さＢで表されるアスペクト比（Ｂ／Ａ）に依るところもある。従って、これらの関係を上記（１）〜（３）式を満たすような関係にすれば、トレンチ１４の内部にエピタキシャル膜１２をボイドを生じさせることなく確実に埋め込むことができる。そして、このようなボイドを生じさせることなくトレンチ１４の内部にエピタキシャル膜１２を埋め込むことにより、スーパジャンクション構造（Ｐ／Ｎコラム構造）への逆バイアス印加時の耐圧確保と接合リーク電流の抑制が可能となり、その耐圧歩留まりの向上、接合リーク歩留まりの向上を図ることができる。
なお、エピタキシャル膜１２は反応律速の条件下で成膜することが好ましい。特に、シリコンソースガスとしてモノシラン（ＳｉＨ4）又はジシラン（Ｓｉ2Ｈ6）を用いた場合において成膜温度の上限を９５０℃とする。シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いた場合において成膜温度の上限を１１００℃とする。シリコンソースガスとしてトリクロロシラン（ＳｉＨＣｌ3）を用いた場合において成膜温度の上限を１１５０℃とする。シリコンソースガスとして、四塩化シリコン（ＳｉＣｌ4）を用いた場合において成膜温度の上限を１２００℃とする。また、成膜真空度が常圧から１００Ｐａの範囲とした場合において成膜温度の下限を８００℃とし、また、成膜真空度が１００Ｐａから１×１０−５Ｐａの範囲とした場合において成膜温度の下限を６００℃とすることが好ましい。
また、図示しないが、その後エピタキシャル層１１の上面側におけるエピタキシャル膜１２は研磨され、エピタキシャル層１１（Ｎ型シリコン層）を露出させる。これにより、横方向にＰ型領域とＮ型領域とが交互に配置された半導体基板が得られる。
また、図示しないが、その後エピタキシャル層１１の上面側におけるエピタキシャル膜１２は研磨され、エピタキシャル層１１（Ｎ型シリコン層）を露出させる。これにより、横方向にＰ型領域とＮ型領域とが交互に配置された半導体基板が得られる。
次に本発明の実施例を比較例とともに説明する。
＜実施例１＞
Ｎ+型のシリコン基板１３を用意し、その上に気相成長法によりエピタキシャル層１１を成長し、そのエピタキシャル層１１に対してウエットエッチングを行い、シリコン基板１３表面に、所定の柱状の複数のエピタキシャル層１１をそれぞれ形成することにより、アスペクト比が１５のトレンチ１４を複数のエピタキシャル層１１の間に形成した。その後トレンチ１４の内面を含めてエピタキシャル層１１の上に原料ガスを供給しながら、気相成長法によりエピタキシャル膜１２を成膜し、そのエピタキシャル膜１２によりトレンチ１４内を埋め込んだ。原料ガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用い、ハロゲン化物ガスとして塩化水素（ＨＣｌ）を用いた。この場合のエピタキシャル膜の成膜速度と塩化水素（ＨＣｌ）の標準流量を種種変化させてエピタキシャル膜１２によりトレンチ１４内が埋め込まれた複数の半導体基板を得た。
その後これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図３に示す。
＜実施例１＞
Ｎ+型のシリコン基板１３を用意し、その上に気相成長法によりエピタキシャル層１１を成長し、そのエピタキシャル層１１に対してウエットエッチングを行い、シリコン基板１３表面に、所定の柱状の複数のエピタキシャル層１１をそれぞれ形成することにより、アスペクト比が１５のトレンチ１４を複数のエピタキシャル層１１の間に形成した。その後トレンチ１４の内面を含めてエピタキシャル層１１の上に原料ガスを供給しながら、気相成長法によりエピタキシャル膜１２を成膜し、そのエピタキシャル膜１２によりトレンチ１４内を埋め込んだ。原料ガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用い、ハロゲン化物ガスとして塩化水素（ＨＣｌ）を用いた。この場合のエピタキシャル膜の成膜速度と塩化水素（ＨＣｌ）の標準流量を種種変化させてエピタキシャル膜１２によりトレンチ１４内が埋め込まれた複数の半導体基板を得た。
その後これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図３に示す。
＜実施例２＞
形成されるトレンチ１４のアスペクト比が２５であることを除いて、実施例１と同一の条件及び手続きによりエピタキシャル層１１にトレンチ１４を形成するとともに、そのトレンチ１４に実施例１と同一の条件及び手続きによりエピタキシャル膜１２を埋め込み、複数の半導体基板を得た。
これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図５に示す。
形成されるトレンチ１４のアスペクト比が２５であることを除いて、実施例１と同一の条件及び手続きによりエピタキシャル層１１にトレンチ１４を形成するとともに、そのトレンチ１４に実施例１と同一の条件及び手続きによりエピタキシャル膜１２を埋め込み、複数の半導体基板を得た。
これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図５に示す。
＜実施例３＞
形成されるトレンチ１４のアスペクト比が５であることを除いて、実施例１と同一の条件及び手続きによりエピタキシャル層１１にそのトレンチ１４を形成するとともに、そのトレンチ１４に実施例１と同一の条件及び手続きによりエピタキシャル膜１２を埋め込み、複数の半導体基板を得た。
これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図４に示す。
形成されるトレンチ１４のアスペクト比が５であることを除いて、実施例１と同一の条件及び手続きによりエピタキシャル層１１にそのトレンチ１４を形成するとともに、そのトレンチ１４に実施例１と同一の条件及び手続きによりエピタキシャル膜１２を埋め込み、複数の半導体基板を得た。
これらの半導体基板をトレンチ１４内が埋め込まれたエピタキシャル膜１２の縦断面が現れるようにそれぞれ切断し、その断面を観察することによりエピタキシャル膜１２に生じたボイドの有無を調査した。これらの結果を図４に示す。
＜評価＞
図３〜図５から明らかなように、上記（１）〜（３）式を満たす条件の範囲内の半導体基板では、トレンチ１４の内部に形成されたエピタキシャル膜１２にボイドを生じさせていないことがわかる。これにより、上記（１）〜（３）式を満たす条件でトレンチ１４の内部にエピタキシャル膜１２を形成させることを特徴とする本発明にあっては、トレンチ１４の内部をボイドを生じさせることなくエピタキシャル膜１２で確実に埋め込むことができることが判る。
図３〜図５から明らかなように、上記（１）〜（３）式を満たす条件の範囲内の半導体基板では、トレンチ１４の内部に形成されたエピタキシャル膜１２にボイドを生じさせていないことがわかる。これにより、上記（１）〜（３）式を満たす条件でトレンチ１４の内部にエピタキシャル膜１２を形成させることを特徴とする本発明にあっては、トレンチ１４の内部をボイドを生じさせることなくエピタキシャル膜１２で確実に埋め込むことができることが判る。
１１ エピタキシャル層
１２ エピタキシャル膜
１３ シリコン基板
１４ トレンチ
１２ エピタキシャル膜
１３ シリコン基板
１４ トレンチ
Claims (5)
- シリコン基板(13)表面にエピタキシャル層(11)を成長させる工程と、このエピタキシャル層(11)にトレンチ(14)を形成する工程と、原料ガスを流通させることにより前記トレンチ(14)内部にエピタキシャル膜(12)を成長させて前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む工程とを含む半導体基板の製造方法であって、
前記エピタキシャル層(11)に形成されるトレンチ(14)のアスペクト比(B/A)が１０未満であり、
前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを前記原料ガスとして流通させ、
前記ハロゲン化物ガスの標準流量をＸｓｌｍとし、前記シリコンソースガスが流通することにより成膜される前記エピタキシャル膜(12)の成膜速度をＹμｍ／分とするとき、以下の（１）式を満たす
ことを特徴とする半導体基板の製造方法。
Ｙ＜０．２Ｘ＋０．１０ ………（１）
但し、Ａはトレンチ(14)の幅であり、Ｂはトレンチ(14)の深さである。 - シリコン基板(13)表面にエピタキシャル層(11)を成長させる工程と、このエピタキシャル層(11)にトレンチ(14)を形成する工程と、原料ガスを流通させることにより前記トレンチ(14)内部にエピタキシャル膜(12)を成長させて前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む工程とを含む半導体基板の製造方法であって、
前記エピタキシャル層(11)に形成されるトレンチ(14)のアスペクト比(B/A)が１０以上２０未満であり、
前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを前記原料ガスとして流通させ、
前記ハロゲン化物ガスの標準流量をＸｓｌｍとし、前記シリコンソースガスが流通することにより成膜される前記エピタキシャル膜(12)の成膜速度をＹμｍ／分とするとき、以下の（２）式を満たす
ことを特徴とする半導体基板の製造方法。
Ｙ＜０．２Ｘ＋０．０５ ………（２）
但し、Ａはトレンチ(14)の幅であり、Ｂはトレンチ(14)の深さである。 - シリコン基板(13)表面にエピタキシャル層(11)を成長させる工程と、このエピタキシャル層(11)にトレンチ(14)を形成する工程と、原料ガスを流通させることにより前記トレンチ(14)内部にエピタキシャル膜(12)を成長させて前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む工程とを含む半導体基板の製造方法であって、
前記エピタキシャル層(11)に形成されるトレンチ(14)のアスペクト比(B/A)が２０以上であり、
前記トレンチ(14)の内部を前記エピタキシャル膜(12)で埋め込む際の少なくとも埋め込み最終工程においてシリコンソースガスにハロゲン化物ガスを混合した混合ガスを前記原料ガスとして流通させ、
前記ハロゲン化物ガスの標準流量をＸｓｌｍとし、前記シリコンソースガスが流通することにより成膜される前記エピタキシャル膜(12)の成膜速度をＹμｍ／分とするとき、以下の（３）式を満たす
ことを特徴とする半導体基板の製造方法。
Ｙ＜０．２Ｘ ………（３）
但し、Ａはトレンチ(14)の幅であり、Ｂはトレンチ(14)の深さである。 - ハロゲン化物ガスが、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかである請求項１ないし３いずれか１項に記載の半導体基板の製造方法。
- ソースガスが、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかである請求項１ないし４いずれか１項に記載の半導体基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005293086A JP4865290B2 (ja) | 2005-10-06 | 2005-10-06 | 半導体基板の製造方法 |
| CNB2006101375804A CN100555573C (zh) | 2005-10-06 | 2006-09-29 | 半导体衬底的制造方法 |
| KR1020060097111A KR100788539B1 (ko) | 2005-10-06 | 2006-10-02 | 반도체 기판의 제조 방법 |
| DE102006047169A DE102006047169A1 (de) | 2005-10-06 | 2006-10-05 | Herstellungsverfahren für Halbleitersubstrate |
| US11/539,441 US7364980B2 (en) | 2005-10-06 | 2006-10-06 | Manufacturing method of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005293086A JP4865290B2 (ja) | 2005-10-06 | 2005-10-06 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007103746A JP2007103746A (ja) | 2007-04-19 |
| JP4865290B2 true JP4865290B2 (ja) | 2012-02-01 |
Family
ID=37887241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005293086A Expired - Fee Related JP4865290B2 (ja) | 2005-10-06 | 2005-10-06 | 半導体基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7364980B2 (ja) |
| JP (1) | JP4865290B2 (ja) |
| KR (1) | KR100788539B1 (ja) |
| CN (1) | CN100555573C (ja) |
| DE (1) | DE102006047169A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7943463B2 (en) * | 2009-04-02 | 2011-05-17 | Micron Technology, Inc. | Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon |
| CN102468133A (zh) * | 2010-11-15 | 2012-05-23 | 上海华虹Nec电子有限公司 | 一种具有沟槽的半导体结构的形成方法 |
| JP5702622B2 (ja) * | 2011-02-14 | 2015-04-15 | 株式会社Sumco | トレンチ埋め込みエピタキシャル成長条件の最適化方法 |
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN102303844B (zh) * | 2011-08-15 | 2014-07-09 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
| CN103094107B (zh) * | 2011-10-28 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种深沟槽的硅外延填充方法 |
| CN103094067B (zh) | 2011-10-31 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
| JP6142496B2 (ja) * | 2012-10-12 | 2017-06-07 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6372709B2 (ja) * | 2016-04-20 | 2018-08-15 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
| JP6713885B2 (ja) | 2016-09-09 | 2020-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN110896027A (zh) * | 2019-12-05 | 2020-03-20 | 中国科学院微电子研究所 | 一种半导体器件纳米线及其制备方法 |
| JP7601503B2 (ja) * | 2020-12-16 | 2024-12-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び基板処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| JP3973395B2 (ja) | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| JP2003218037A (ja) * | 2002-01-21 | 2003-07-31 | Denso Corp | 半導体基板の製造方法 |
| JP3918565B2 (ja) * | 2002-01-21 | 2007-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3915984B2 (ja) * | 2003-06-17 | 2007-05-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
-
2005
- 2005-10-06 JP JP2005293086A patent/JP4865290B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-29 CN CNB2006101375804A patent/CN100555573C/zh active Active
- 2006-10-02 KR KR1020060097111A patent/KR100788539B1/ko not_active Expired - Fee Related
- 2006-10-05 DE DE102006047169A patent/DE102006047169A1/de not_active Ceased
- 2006-10-06 US US11/539,441 patent/US7364980B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070038889A (ko) | 2007-04-11 |
| US20070082455A1 (en) | 2007-04-12 |
| CN1945796A (zh) | 2007-04-11 |
| US7364980B2 (en) | 2008-04-29 |
| DE102006047169A1 (de) | 2007-04-12 |
| JP2007103746A (ja) | 2007-04-19 |
| CN100555573C (zh) | 2009-10-28 |
| KR100788539B1 (ko) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956947B2 (en) | Method for manufacturing semiconductor substrate | |
| JP4773716B2 (ja) | 半導体基板の製造方法 | |
| KR100844481B1 (ko) | 반도체 장치의 제조 방법 | |
| EP2413348B1 (en) | Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate | |
| JP4865290B2 (ja) | 半導体基板の製造方法 | |
| JP5015440B2 (ja) | 半導体基板の製造方法 | |
| JP5702622B2 (ja) | トレンチ埋め込みエピタキシャル成長条件の最適化方法 | |
| JP4879545B2 (ja) | 半導体基板の製造方法 | |
| JP5556851B2 (ja) | 半導体装置の製造方法 | |
| CN101278377B (zh) | 半导体衬底及其制造方法 | |
| JP5566987B2 (ja) | 半導体基板の製造方法 | |
| JP4788519B2 (ja) | 半導体基板の製造方法 | |
| CN120692897A (zh) | 一种超结外延填充方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4865290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |