JP4865829B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、例えば、大電流化が可能なＧａＮ等のパワーデバイスを備える半導体装置およびその製造方法に関する。

一般に、パワーＭＯＳ（金属酸化膜半導体）トラジスタやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のパワートランジスタ、パワーＩＣ（集積回路）等の高出力で高発熱の半導体装置は、電池駆動装置の電源やスイッチ、自動車電装品、モータ駆動用制御装置等の電子機器や電気機器のあらゆる分野に使用されている。

このような高出力で高発熱の従来の半導体装置としては、特開昭５９−２５２５６号公報（特許文献１）に開示されている。この従来の半導体装置は、図５に示すように、ヘッダ部５４および３つのリード部５５を有するリードフレーム５１を備える。

上記ヘッダ部５４はパワートランジスタ５６を搭載し、パワートランジスタ５６の熱を放出する。また、上記ヘッダ部５４は１つのリード部５５と一体に設けられている。

上記パワートランジスタ５６の電極パッドは、ワイヤ５７によって、他の２つのリード部５５と電気的に接続されている。そして、上記パワートランジスタ５６は、樹脂封止体５２によって、ヘッダ部５４と共に樹脂封止されている。

また、別の従来の半導体装置としては、特許第３６８５６５９号公報（特許文献２）に開示されているものがある。この半導体装置は、図６に示すように、パワートランジスタ６３上に突起状の電極６２を形成し、その電極６２にリードフレーム６９のリード部６６を半田で接続している。なお、図６の６８は樹脂封止体である。

ところで、上記特許文献１の従来の半導体装置では、超音波を印加することにより、ワイヤ５７及び接合相手材（パワートランジスタ５６の電極パッドやリード部５５）を変形させ、両者の表面に存在する酸化膜を除去した状態で両者を接続させる方法が採られているが、超音波を印加することにより、電極パッド下の絶縁膜を破壊する、あるいは、電極パッドが剥がれる等の悪影響が懸念され、最適な接続を形成するには条件の最適化と十分な工程管理が必要となる。

特に、上記ワイヤ５７を使用すると、ワイヤ５７の端部に力が集中するため、絶縁膜の破壊等の問題の発生が懸念され、ワイヤボンド条件設定の難しさが増大する。上記ワイヤ５７の代わりにリボンを用いる方法があり応力集中軽減が可能であるが、リボン全体に超音波を与えると、広範囲の剥がれが生じることも考えられる。また、超音波を用いた接続以外に熱圧着のように熱と圧力を印加してワイヤ５７と電極パッドを接続する方法も取られるが、この場合でも圧力や熱により、電極パッドの下層の絶縁層を破壊する、あるいは、電極パッドが剥がれる等の悪影響が懸念される。

特に、上記パワートランジスタ５６の表面の絶縁膜がポリイミド樹脂のように金属との密着性が低く、ヤング率が１００ＧＰａ以下の樹脂で、その絶縁膜上に電極パッドを形成した構造の場合、超音波が減衰して、電極パッドとワイヤ５７との間の摩擦が不十分となることにより、金属パッドとワイヤ５７がつかないという問題が生じたり、さらに超音波のパワーを増大すると、電極パッドが絶縁膜から剥がれるという問題が懸念され条件だしが非常に難しくなる。また、上記パワートランジスタ５６の表面の絶縁膜をポリイミド樹脂で形成し、そのポリイミド樹脂上に窒化膜を形成して、ポリイミド樹脂と電極パッドとの密着性を改善している場合には、例えばヤング率２７ＧＰａのポリイミド樹脂に対し、窒化膜のヤング率２７０ＧＰａと硬度が高いため、ポリイミド樹脂の変形に窒化膜が対応できずに窒化膜にクラックが入る結果、ポリイミド樹脂から窒化膜が剥がれるという問題の発生の可能性が懸念され工程管理の重要度が増す。

また、上記特許文献２の従来の半導体装置では、突起状の電極６２の形成に半導体プロセスを使用して厚膜の電極を形成するため、１００μｍを超えるような突起作成には、製造コストの増加が懸念される。また、上記パワートランジスタ６３の表面に半田ボールを付ける方法もあるがその場合、特許文献１の従来の半導体装置と同様の電極の剥がれの問題が懸念される。

また、上記パワートランジスタ６３の表面の端子の全てをリードフレーム６９のリード部６６に接続するには、リード部６６同士の接触を避けるためリード部６６間に隙間が必要となるため、パワートランジスタ６３のチップサイズの増大が懸念される。

特開昭５９−２５２５６号公報 特許第３６８５６５９号公報

そこで、本発明の課題は、電極の剥がれを防ぐことができると共に、製造コストを低減できる半導体装置およびその製造方法を提供することにある。

上記課題を解決するため、本発明の半導体装置は、
第１の金属板と、
上記第１の金属板上に配置され、上記第１の金属板に接続されると共に、上記第１の金属板側とは反対側に第１の電極および第２の電極を有する半導体チップと、
上記半導体チップ上に配置され、上記第１の電極に接続された金属片と、
一方の端部が上記金属片に接続された第１の配線部と、
上記第１の配線部の他方の端部に接続された第２の金属板と、
一方の端部が上記第２の電極に接続された第２の配線部と、
上記第２の配線部の他方の端部に接続された第３の金属板と
を備え、
上記半導体チップの上記金属片側の表面から、上記金属片の上記半導体チップ側とは反対側の表面までの距離は、上記半導体チップの上記金属片側の表面に対する上記第２の配線部の高さよりも大きく、
上記第１の配線部の一方の端部は上記第２の電極を覆っていることを特徴としている。

上記構成の半導体装置によれば、上記半導体チップ上の金属片に第１の配線部の一方の端部を接続した場合、金属片は、上記接続による衝撃を吸収したり、上記接続による圧力を分散させたり、上記接続による熱を拡散させたりする効果を奏する。これにより、上記半導体チップおよび第１の電極が上記接続で受けるダメージを低減することができる。

したがって、上記半導体チップの損傷や、第１の電極の剥がれを防止することができる。このような効果は、半導体チップ上の金属片に第１の配線部の一方の端部を例えば熱圧着で接続した場合においても得ることができる。

また、上記半導体チップの損傷や、第１の電極の剥がれを防止することができるので、ワイヤボンド条件設定を容易にすることができると共に、半導体チップの信頼性を向上させることができる。

また、上記金属片を半導体チップ上に配置することは、金属板を半導体チップ上に配置することと等価であり、従来の実装装置が使用可能である。つまり、従来の実装装置を用いて、半導体チップ上に金属片を配置して、第１の電極を金属片に接続することができる。そして、上記第１の電極を金属片に接続した後の工程は、従来と全く同じ工程にすることができるため、製造コストの上昇を防ぐことができる。

また、上記半導体チップの金属片側の表面（以下、「半導体チップの上面」と言う。）から、金属片の半導体チップ側とは反対側の表面（以下、「金属片の上面」と言う。）までの距離は、半導体チップの上面に対する第２の配線部の高さよりも大きい。別の言い方をすれば、上記半導体チップの上面に対する金属片の上面の高さは、半導体チップの上面に対する第２の配線部の高さよりも高い。これにより、上記金属片よりも大きい例えば金属板を金属片上に配置しても、金属板が第２の配線部に接触しないようにして、第２の配線部の損傷を防ぐことができる。

また、上記金属片よりも大きい例えば金属板を金属片上に配置し、金属片に金属板を接続した場合、半導体チップの放熱を金属片および金属板で行えるので、半導体チップの熱放散効率を向上させることができる。その結果、上記半導体装置のオン抵抗および熱抵抗の低減を実現できる。

一実施形態の半導体装置では、
上記第１の金属板、第２の金属板および第３の金属板はそれぞれリードフレームの一部であり、
上記リードフレームは、上記半導体チップを制御する制御用ＩＣと、上記半導体チップに電気的に接続されたダイオードとを搭載する。

上記実施形態の半導体装置によれば、上記第１の金属板、第２の金属板および第３の金属板はそれぞれリードフレームの一部であるので、そのリードフレームに例えばドライバＩＣやダイオード等を実装し、大電流を流す配線部としてリードフレームの一部を使用することで、コンパクトなＩＰＭ(Intelligent Power Module)を実現でき、配線に伴うインダクタンスを低減することができる。

特に、上記リードフレームの表面に、ドレイン電極とゲート電極とが同一側に設けられた半導体チップを接続すると共に、リードフレームの裏面に、ソース電極とゲート電極とが同一側に設けられた半導体チップを接続することで、寄生インダクタンスを最小にできる。

一実施形態の半導体装置では、
上記半導体チップは、
半導体からなる本体と、
上記本体の上記金属片側の表面上に設けられた第３の電極と、
上記本体の上記金属片側の表面上に設けられた樹脂製の絶縁膜と、
上記絶縁膜の上記金属片側の表面から上記第３の電極まで延びる第１の貫通穴と、
上記第１の貫通穴に形成された導電体と
を有し、
上記第１の電極は、上記絶縁膜上に設けられていると共に、上記第１の貫通穴内の導電体を介して上記第３の電極に電気的に接続されている。

上記実施形態の半導体装置によれば、上記第３の電極は、第１の貫通穴内の導電体を介して第１の電極に接続されているので、本体の側方への電極の引き出しを無くして、半導体チップの設置面積の増大を防ぐことができる。ここで、上記「側方」とは、本体の金属片側の表面に対して平行な方向を指す。

また、上記半導体装置は、絶縁膜上に設けられた第３の電極を、第１の貫通穴内の導電体を介して第１の電極に接続しているので、横型デバイスとすることができる。

また、上記半導体装置が例えば窒化物半導体電界効果トランジスタである場合、ドレイン−ゲート、ドレイン−ソース間容量を少なくでき、高速動作が可能となる。

上記窒化物半導体電界効果トランジスタは、横型デバイスであり、ドレイン電極、ソース電極、ゲート電極の全てが半導体チップの一方側に設けられており、ドレイン電極、ソース電極、ゲート電極の全ての引き出しを半導体チップの一方側へ行った場合のチップ面積は、ドレイン電極、ゲート電極の全ての引き出しを半導体チップの一方側へ行うと共に、ソース電極の引き出しを半導体チップの他方側へ行った場合のチップ面積の２倍以上となる。したがって、上記ドレイン電極、ゲート電極の全ての引き出しを半導体チップの一方側へ行うと共に、ソース電極の引き出しを半導体チップの他方側へ行った場合、チップ面積の増大を防げるが、ドレイン電極には４００Ｖを超える高電圧が印加されるため、ドレイン電極に対するゲート電極およびソース電極の絶縁確保や、寄生容量低減のため、樹脂製の膜厚数μｍ（例えば５μｍ）の絶縁膜を本体の金属片側の表面上に設ける必要がある。

上記絶縁膜としては、例えばポリイミドからなる絶縁膜がある。このポリイミドからなる絶縁膜はパターンニングが可能で半導体製造プロセス用としては最適であるが、ポリイミドと金属膜との密着性の悪さのため、金属膜からなる電極が剥がれ易かった。

そこで、上記半導体装置では、第１の電極を、絶縁膜上に設けると共に、絶縁膜に設けた第１の貫通穴内の導電体を介して第３の電極に接続することにより、第１の電極が剥がれ難くしている。

また、上記絶縁膜の材料としては例えば有機材料を用いることができる。

一実施形態の半導体装置では、
上記半導体チップは、
上記絶縁膜上に設けられた無機絶縁膜と、
上記無機絶縁膜の上記金属片側の表面から上記第３の電極へ向かって延びると共に、上記第１の貫通穴に連通する第２の貫通穴と、
上記第２の貫通穴に形成された導電体と
を有し、
上記第１の電極は、上記無機絶縁膜上に設けられていると共に、上記第１，第２の貫通穴内の導電体を介して上記第３の電極に電気的に接続されている。

上記実施形態の半導体装置によれば、上記第１の電極が無機絶縁膜上に設けられていることによって、絶縁膜がポリイミドのような有機絶縁膜であっても、この有機絶縁膜と第１の電極との間に無機絶縁膜が挟まれるので、有機絶縁膜と第１の電極との密着性を改善できる。

一実施形態の半導体装置では、
上記半導体チップが窒化物半導体を含む。

上記実施形態の半導体装置によれば、上記半導体チップが窒化物半導体を含むので、高耐圧高速スイッチング特性を発揮することができる。

本発明の半導体装置の製造方法は、
本発明の半導体装置を製造する半導体装置の製造方法であって、
上記第１の金属板上に上記半導体チップを配置し、上記第１の金属板に上記半導体チップを接続する工程と、
上記半導体チップ上に上記金属片を配置し、上記第１の電極に上記金属片を接続する工程と、
上記金属片と上記第２の金属板とを上記第１の配線部を介して互いに接続する工程と
を備えたことを特徴としている。

上記実施形態の半導体装置の製造方法によれば、上記金属片と第２の金属板とを第１の配線部を介して互いに接続するので、第１の配線部の接続に伴う衝撃を金属片で吸収したり、第１の配線部の接続に伴う圧力を金属片で分散させたり、第１の配線部の接続に伴う熱を金属片で拡散させたりすることができる。これにより、上記半導体チップおよび第１の電極が上記接続時に受けるダメージを低減することができる。

したがって、上記半導体チップの損傷や、第１の電極の剥がれを防止することができる。このような効果は、第１の配線部の接続に熱圧着等を用いた場合においても得ることができる。

また、上記半導体チップの損傷や、第１の電極の剥がれを防止することができるので、半導体チップの信頼性を向上させることができる。

また、上記半導体チップ上への金属片の配置は従来の実装装置で行えるので、製造コストの上昇を防ぐことができる。

本発明の半導体装置によれば、半導体チップの第１の電極上に金属片を配置して第１の電極に接続すると共に、その金属片に第１の配線部の一方の端部を接続するので、第１の配線部の一方の端部の接続時、半導体チップおよび第１の電極が受ける熱的・機械的ダメージを低減できる。

したがって、上記半導体チップの損傷や、第１の電極の剥がれを防止することができる。

また、上記半導体チップの損傷や、第１の電極の剥がれを防止することができるので、半導体チップの信頼性を向上させることができる。

また、上記半導体チップ上への金属片の配置は従来の実装装置を使用できるので、製造コストの上昇を防ぐことができる。

本発明の半導体装置の製造方法によれば、半導体チップ上に金属片を配置し、第１の電極に金属片を接続すると共に、金属片と第２の金属板とを第１の配線部を介して互いに接続するので、この接続時、半導体チップおよび第１の電極が受ける熱的・機械的ダメージを低減できる。

したがって、上記半導体チップの損傷や、第１の電極の剥がれを防止することができる。

また、上記半導体チップの損傷や、第１の電極の剥がれを防止することができるので、半導体チップの信頼性を向上させることができる。

また、上記半導体チップ上への金属片の配置は従来の実装装置を使用できるので、製造コストの上昇を防ぐことができる。

図１Ａは本発明の第１実施形態の半導体装置の模式平面図である。 図１Ｂは上記第１実施形態の半導体装置の模式側面図である。 図１Ｃは上記第１実施形態のパワートランジスタの模式断面図である。 図１Ｄは上記パワートランジスタの変形例の模式断面図である。 図２Ａは本発明の第２実施形態の半導体装置の模式平面図である。 図２Ｂは上記第２実施形態の半導体装置の模式側面図である。 図２Ｃは上記第２実施形態の半導体装置の模式斜視図である。 図３Ａは本発明の第３実施形態の半導体装置の模式平面図である。 図３Ｂは上記第３実施形態の半導体装置の模式側面図である。 図３Ｃは図３ＡのＣ−Ｃ線矢視の模式断面図である。 図４Ａは本発明の第４実施形態の半導体装置の模式平面図である。 図４Ｂは上記第４実施形態の半導体装置の模式下面図である。 図４Ｃは上記第４実施形態の半導体装置の模式側面図である。 図４Ｄは上記第４実施形態のパワートランジスタの模式断面図である。 図５は従来の半導体装置の概略斜視図である。 図６は他の従来の半導体装置の概略断面図である。

以下、本発明の半導体装置を図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１Ａは、本発明の第１実施形態の半導体装置を上方から見た模式図である。また、図１Ｂは、上記半導体装置を側方から見た模式図である。

上記半導体装置は、図１Ａ，図１Ｂに示すように、金属製のリードフレーム１と、このリードフレーム１上に配置されたパワートランジスタ２と、このパワートランジスタ２上に配置されたＣｕチップ３とを備えている。また、図示しないが、パワートランジスタ２と、Ｃｕチップ３と、リードフレーム１の一部とは、樹脂封止されている。なお、上記パワートランジスタ２は半導体チップの一例である。また、上記Ｃｕチップ３は金属片の一例である。

上記リードフレーム１は第１リード６、第２リード７および第３リード８を有し、この第１リード６、第２リード７および第３リード８は全て金属製である。また、上記第１リード６は、パワートランジスタ２の下面が接続される矩形板形状のソース端子６ａと、このソース端子６ａに連なって延びるリード部６ｂとからなる。そして、上記第２リード７および第３リード８は、それぞれ、リード部６ｂに沿って延びている。また、上記第２リード７のソース端子６ａ側の端部にはドレイン端子７ａが設けられている一方、第３リード８のソース端子６ａ側の端部にはゲート端子８ａが設けられている。なお、上記第１リード６は第１の金属板の一例で、第２リード７は第２の金属板の一例で、第３リード８は第３の金属板の一例である。

上記パワートランジスタ２の上面（Ｃｕチップ３側の表面）にはドレイン電極９が設けられている。このドレイン電極９にはＣｕチップ３の下面（パワートランジスタ２側の表面）が接続されている。また、上記Ｃｕチップ３の上面（パワートランジスタ２側とは反対側の表面）にはＡｌワイヤ４の一方の端部が接続されている。そして、上記Ａｌワイヤ４の他方の端部は第２リード７のドレイン端子７ａに接続されている。つまり、上記ドレイン電極９はＣｕチップ３およびＡｌワイヤ４を介して第２リード７のドレイン端子７ａに導通している。なお、上記ドレイン電極９は第１の電極の一例であり、Ａｌワイヤ４は第１の配線部の一例である。

また、上記パワートランジスタ２の上面ではゲート電極１０が露出しており、このゲート電極１０はＡｕワイヤ５を介して第３リード８のゲート端子８ａに接続されている。なお、上記ゲート電極１０は第２の電極の一例であり、Ａｕワイヤ５は第２の配線部の一例である。

図１Ｃは上記パワートランジスタ２の模式断面図である。

上記パワートランジスタ２は、パワーデバイス部１１と、このパワーデバイス部１１の下面（第１リード６側の表面）全体に設けられたソース電極１２と、パワーデバイス部１１の上面（Ｃｕチップ３側の表面）に設けられたゲート電極１０、ドレイン用オーミック電極１３およびソース用オーミック電極１４と、パワーデバイス部１１の上面の大部分を覆うポリイミド膜１５とを備えている。このポリイミド膜１５上にドレイン電極９が配置されている。なお、上記パワーデバイス部１１は本体の一例で、ドレイン用オーミック電極１３は第３の電極の一例で、ポリイミド膜１５は樹脂製の絶縁膜の一例である。

上記パワーデバイス部１１は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）を用いて、Ｓｉ基板１９上にバッファ層２０、ＧａＮ層２１、ＡｌＧａＮ層２２のエピタキシャル成長を行って形成している。

上記ドレイン用オーミック電極１３およびソース用オーミック電極１４は共にＴｉ/Ａｕの金属膜である。

上記ゲート電極１０は上ゲート電極１７および下ゲート電極１８から構成されている。上記上ゲート電極１７はＴｉ／Ｎｉ／Ａｕの金属膜からなる。一方、上記下ゲート電極１８はＰｔ／Ａｕの金属膜からなる。

上記ポリイミド膜１５にはドレイン用貫通穴１６が設けられている。このドレイン用貫通穴１６は、ポリイミド膜１５の上面（Ｃｕチップ３側の表面）から積層方向に延びてドレイン用オーミック電極１３に達している。このようなドレイン用貫通穴１６内にドレイン電極９の一部を形成して、ドレイン用オーミック電極１３にドレイン電極９を接続している。なお、上記ドレイン用貫通穴１６は第１の貫通穴の一例である。また、上記ドレイン用貫通穴１６内にはドレイン電極９と異なる材料からなる導電体を形成してもよい。なお、上記ドレイン電極９の材料とは異なる導電性材料からなる導電体をドレイン用貫通穴１６内に形成すると共に、その導電体と、ポリイミド膜１５の上面に設けたドレイン電極とを接続するようにしてもよい。

また、上記パワーデバイス部１１にはソース用貫通穴２３が設けられている。このソース用貫通穴２３はパワーデバイス部１１の下面から積層方向に延びてソース用オーミック電極１４に達している。また、上記ソース用貫通穴２３内には貫通電極２４が形成されている。これにより、上記ソース用オーミック電極１４は、貫通電極２４を介してソース電極１２に接続されている。

以下、上記半導体装置の製造方法について説明する。

まず、上記第１リード６のソース端子６ａ上に２.５ｍｍ□で厚さ０.１ｍｍの半田を載せ、その半田上に、下面が２ｍｍ□であるパワートランジスタ２を載せる。これにより、上記第１リード６のソース端子６ａにパワートランジスタ２のソース電極１２を電気的に接続する。

次に、上記パワートランジスタ２のドレイン電極９上に、下面が１.５ｍｍ□で厚さ２５０μｍのＣｕチップ３を載せる。このＣｕチップ３のドレイン電極９に対向する下面には半田メッキを搭載前に施しておく。一方、上記Ｃｕチップ３の上面にはＡｕメッキを搭載前に施しておく。

次に、上記ドレイン電極９上に載せたＣｕチップ３に２８０℃で半田リフローを行った後、ゲート電極１０とゲート端子８ａとの間にΦ２５μｍのＡｕワイヤ５を１本ワイヤボンドすると共に、Ｃｕチップ３とドレイン端子７ａとの間にΦ４００μｍのＡｌワイヤ４を２本ワイヤボンドする。

以降、図示しないが、通常の樹脂モールド工程等の実装工程を経て半導体装置が完成する。

このように半導体装置を製造したところ、ワイヤボンド時、ドレイン電極９の剥がれが発生しなかった。

また、上記樹脂モールド工程前に一部のサンプルを抜き取り、Ａｌワイヤ４のプルテストを行ったところ、ドレイン電極９に直接ワイヤボンドした場合のワイヤプル荷重が１００ｇしかなかったのに対し、８００ｇ以上のワイヤプル荷重が得られた。

また、ワイヤボンドの条件設定もドレイン電極９に直接ワイヤボンドする場合は、超音波のパワーを１.０〜１.２（装置設定値）とする必要があり、これ以上の超音波では金属膜へのダメージが見られたが、本第１実施形態では超音波のパワーを３〜５（装置設定値）としても金属膜へのダメージがなく、超音波の設定がより強く、かつ、広範囲の条件でのワイヤボンドが可能となった。

また、上記パワートランジスタ２上へのＣｕチップ３の搭載は、従来の実装装置で行えるので、製造コストの上昇を防ぐことができる。

また、上記ポリイミド膜１５上に、膜厚２００ｎｍのＳｉＮ膜を介してＴｉ／ＮＩ／Ａｕの金属膜を形成し、その金属膜に直接ワイヤボンドしたところ、３００ｇのワイヤプル荷重に耐えるようになるが、必要とされる強度は得られない。

これに対して、本第１実施形態では、Ａｌワイヤ４で８００ｇ以上のワイヤプル荷重が得られているので、膜厚２００ｎｍのＳｉＮ膜を使うことで更に品質を向上させることができる。

上記第１実施形態では、ＧａＮ／ＡｌＧａＮのノーマリーオン型の構造のパワートランジスタ２を使用したが、ＧａＮ／ＡｌＧａＮのノーマリーオフ型の構造のパワートランジスタ、ＧａＮ／ＡｌＧａＮ以外の窒化物半導体を用いたパワーデバイス、ＳｉデバイスのＩＧＢＴまたはパワーＭＯＳトランジスタを使用してもよい。上記Ｓｉデバイスの場合、Ｓｉデバイスのリードフレーム１側の電極がドレイン電極となり、ＳｉデバイスのＣｕチップ３側の電極がソース電極となる。

また、上記パワーＭＯＳトランジスタは、通常のＳｉデバイス製造の前半工程フローに従い作成し、パワーＭＯＳトランジスタの下面全体にはＴｉ／Ｎｉ／Ａｕのドレイン電極を形成し、パワーＭＯＳトランジスタの上面にはＡｌ−Ｓｉ（１％）／Ｔｉ／Ｎｉ／Ａｕのゲート電極およびソース電極を形成してもよい。

上記第１実施形態では、第１リード６上にパワートランジスタ２を配置していたが、図１Ｄに示すパワートランジスタ１０２を配置してもよい。

上記パワートランジスタ１０２は、ドレイン用貫通穴２７を有する無機絶縁膜２８と、この無機絶縁膜２８上に設けられたドレイン電極１０９とを備えている点のみが、パワートランジスタ２と異なっている。上記ドレイン電極１０９の一部はドレイン用貫通穴１６，２７内に形成されている。これにより、上記ドレイン電極１０９はドレイン用オーミック電極１３に接続されている。なお、上記パワートランジスタ１０２は半導体チップの一例である。また、上記ドレイン用貫通穴２７は第２の貫通穴の一例である。また、上記ドレイン用貫通穴１６，２７内にはドレイン電極１０９とは異なる材料からなる導電体を形成してもよい。

このように、上記ドレイン電極１０９とポリイミド膜１５との間に無機絶縁膜２８が介在することにより、ドレイン電極１０９とポリイミド膜１５との密着性を改善できる。

なお、上記第１リード６上にパワートランジスタ１０２を配置する場合、ドレイン電極１０９をＣｕチップ３の下面に接続し、ソース電極１２を第１リード６に接続する。

また、上記無機絶縁膜２８の具体例としては、窒化シリコン膜、シリコン酸化膜等がある。

〔第２実施形態〕
図２Ａは、本発明の第２実施形態の半導体装置を上方から見た模式図である。また、図２Ｂは、上記半導体装置を側方から見た模式図である。また、図２Ｃは、上記半導体装置を斜め上方から見た模式図である。なお、図２Ａ〜図２Ｃにおいて、図１Ａ〜図１Ｃに示した第１実施形態の構成部と同一の構成部は、図１Ａ〜図１Ｃにおける構成部の参照番号と同一の参照番号を付して説明を省略する。

上記半導体装置は、図２Ａ，図２Ｂ，図２Ｃに示すように、パワートランジスタ２上に配置されたＣｕチップ２２３と、このＣｕチップ２２３上に配置されたＣｕ製のリードフレーム２２０とを備えている。このＣｕチップ２２３は、高さのみが上記第１実施形態のＣｕチップ３と異なっている。より詳しくは、上記パワートランジスタ２の上面からＣｕチップ２２３の上面までの距離、つまり、Ｃｕチップ２２３の高さＨ１は、パワートランジスタ２の上面に対するＡｕワイヤ５の高さＨ２よりも高くなっている。ここで、上記Ａｕワイヤ５の高さＨ２とは、パワートランジスタ２の上面に対して最も高い部分の高さを指す。なお、上記リードフレーム２２０は第１の配線部の一例である。また、上記Ｃｕチップ２２３は金属片の一例である。

上記リードフレーム２２０は、矩形板形状のボンディング部２２０ａと、このボンディング部２２０ａに連なって延びるリード部２２０ｂとを有している。このボンディング部２２０ａの下面および上面の面積は、Ｃｕチップ２２３の上面の面積よりも大きくなっている。また、上記ボンディング部２２０ａがＣｕチップ２２３に電気的に接続されている一方、リード部２２０ｂの先端部（ボンディング部２２０ａ側とは反対側の端部）が第２リード７に電気的に接続されている。これにより、上記パワートランジスタ２のドレイン電極９がＣｕチップ２２３およびリードフレーム２２０を介して第２リード７に導通している。

以下、上記半導体装置の製造方法について説明する。

まず、上記第１リード６のソース端子６ａ上に２.５ｍｍ□で厚さ０.１ｍｍの半田を載せ、その半田上に、下面が２ｍｍ□であるパワートランジスタ２を載せる。これにより、上記第１リード６のソース端子６ａにパワートランジスタ２のソース電極１２を電気的に接続する。

次に、上記パワートランジスタ２のドレイン電極９上に、下面が１.５ｍｍ□で厚さ２ｍｍのＣｕチップ２２３を載せる。このＣｕチップ２２３のドレイン電極９に対向する下面には半田メッキを搭載前に施しておく。一方、上記Ｃｕチップ３の上面にも半田メッキを搭載前に施しておく。

次に、上記ドレイン電極９上に載せたＣｕチップ２２３に半田リフローを行った後、ゲート電極１０とゲート端子８ａとの間にΦ２５μｍのＡｕワイヤ５を１本ワイヤボンドする。

次に、上記Ｃｕチップ２２３の上面に１ｍｍ□０.１ｍｍ厚の半田を塗布すると共に、第２リード７に２ｍｍ□０.１ｍｍ厚の半田を塗布する。その後、上記リードフレーム２２０のボンディング部２２０ａをＣｕチップ２２３の上面に接続すると共に、リード部２２０ｂの先端部を第２リード７に接続して、リフローする。これにより、上記リードフレーム２２０のボンディング部２２０ａがＣｕチップ２２３の上面に接合されると共に、リード部２２０ｂの先端部が第２リード７に接合される。ここでは、例えば、上記リードフレーム２２０のボンディング部２２０ａとＣｕチップ２２３との接続部分の大きさを３ｍｍ×５ｍｍとする。

以降、図示しないが、通常の樹脂モールド工程等の実装工程を経て半導体装置が完成する。

このように、上記Ｃｕチップ２２３上にリードフレーム２２０のボンディング部２２０ａを位置させるが、パワートランジスタ２の上面に対するＡｕワイヤ５の高さＨ２に比べて、Ｃｕチップ２２３の高さＨ１が高くなっているので、ボンディング部２２０ａをＣｕチップ２２３上に位置させる際、ボンディング部２２０ａでＡｕワイヤ５が損傷するのを防ぐことができる。

また、上記リードフレーム２２０のボンディング部２２０ａは、パワートランジスタ２の熱をＣｕチップ２２３を介して受けて放散することができるので、パワートランジスタ２の熱放散効率を向上させることができる。その結果、上記パワートランジスタ２のオン抵抗および熱抵抗の低減効果が得られる。

また、上記リードフレーム２２０を用いることによって、熱抵抗を２／３、リード抵抗を１／２まで下げることができる。

上記第２実施形態では、ＧａＮ／ＡｌＧａＮのノーマリーオン型の構造のパワートランジスタ２を使用したが、ＧａＮ／ＡｌＧａＮのノーマリーオフ型の構造のパワートランジスタ、ＧａＮ／ＡｌＧａＮ以外の窒化物半導体を用いたパワーデバイス、ＳｉデバイスのＩＧＢＴまたはパワーＭＯＳトランジスタを使用してもよい。上記Ｓｉデバイスの場合、Ｓｉデバイスのリードフレーム１側の電極がドレイン電極となり、ＳｉデバイスのＣｕチップ３側の電極がソース電極となる。

また、上記パワーＭＯＳトランジスタは、通常のＳｉデバイス製造の前半工程フローに従い作成し、パワーＭＯＳトランジスタの下面全体にはＴｉ／Ｎｉ／Ａｕのドレイン電極を形成し、パワーＭＯＳトランジスタの上面にはＡｌ−Ｓｉ（１％）／Ｔｉ／Ｎｉ／Ａｕのゲート電極およびソース電極を形成してもよい。

上記第２実施形態では、リードフレーム２２０と、このリードフレーム２２０とは別体の第２リード７と用いて、半導体装置を製造したが、リードフレーム２２０と第２リード７とが一体になったようなものを用いて、半導体装置を製造してもよい。

〔第３実施形態〕
図３Ａは、本発明の第３実施形態の半導体装置を上方から見た模式図である。また、図３Ｂは、上記半導体装置を側方から見た模式図である。また、図３Ｃは、図３ＡのＣ−Ｃ線から見た断面図である。また、図３Ｂ，図３Ｃにおいて、図２Ｂ，図２Ｃに示した第２実施形態の構成部と同一の構成部は、図２Ｂ，図２Ｃにおける構成部の参照番号と同一の参照番号を付して説明を省略する。

上記半導体装置は、図３Ａ，図３Ｂ，図３Ｃに示すように、リードフレーム３３１Ａ〜３３１Ｊ、ダイオード３３２Ａ、ＩＧＢＴ３３２Ｂ、ローサイド制御ＩＣ３３２Ｃ、ハイサイド制御ＩＣ３３２Ｄを備え、ＩＰＭ（Intelligent Power Module）である。また、図示しないが、リードフレーム３３１Ａ，３３１Ｂ，３３１Ｃ上にもダイオード３３２Ａが配置されている。なお、上記リードフレーム３３１Ａ〜３３１Ｄは第１の金属板の一例である。また、上記リードフレーム３３１Ａ，３３１Ｂ，３３１Ｃは第２の金属板の一例でもある。また、上記リードフレーム３３１Ｅは第２の金属板の一例である。また、上記リードフレーム３３１Ｉは第３の金属板の一例である。また、上記リードフレーム３３１Ｆ，３３１Ｇ，３３１Ｈ，３３１Ｊは第１の配線部の一例である。また、上記ローサイド制御ＩＣ３３２Ｃ、ハイサイド制御ＩＣ３３２Ｄは制御用ＩＣの一例である。

上記リードフレーム３３１Ａ，３３１Ｂ，３３１Ｃの上面（チップ搭載面）において、ダイオード３３２Ａを接続すべき部分には１.５ｍｍ□０.１ｍｍ厚の半田を載せ、ＩＧＢＴ３３２Ｂを接続すべき部分には２.５ｍｍ□０.１ｍｍ厚の半田を載せて、リードフレーム３３１Ａ，３３１Ｂ，３３１Ｃに対するダイオード３３２Ａ，ＩＧＢＴ３３２Ｂの接合が行われる。

また、上記リードフレーム３３１Ｄ上には、ダイオード３３２Ａ、ＩＧＢＴ３３２Ｂが３組搭載されている。つまり、上記リードフレーム３３１Ｄに、３個のダイオード３３２Ａと、３個のＩＧＢＴ３３２Ｂとが接合される。この接合は、リードフレーム３３１Ｄの上面への半田の塗布およびリフローで行われる。

また、上記リードフレーム３３１Ｆ，３３１Ｇ，３３１Ｈのハイサイド制御ＩＣ３３２Ｃ側の端部の幅は２ｍｍとなっている。

上記ダイオード３３２Ａ、ＩＧＢＴ３３２Ｂ、ローサイド制御ＩＣ３３２Ｃおよびハイサイド制御ＩＣ３３２Ｄは同一平面上に配置されている。ダイオード３３２Ａの上面および下面は１ｍｍ□であり、ＩＧＢＴ３３２の上面および下面は２ｍｍ□である。

また、上記全てのＩＧＢＴ３３２Ｂの上面には、１.８ｍｍ□０.１ｍｍ厚の半田を挟んでＣｕチップ２２３が搭載されている。このＣｕチップ２２３の上面および下面には、１.５ｍｍ□厚さ２ｍｍの半田メッキを搭載前に施しておく。

また、上記全てダイオード３３２Ａの上面には、０.８ｍｍ□０.１ｍｍ厚の半田を挟んでＣｕチップ２２３が搭載されている。このＣｕチップ２２３の上面および下面には、０.７ｍｍ□厚さ２ｍｍの半田メッキを搭載前に施しておく。

また、上記リードフレーム３３１Ｆ，３３１Ｇ，３３１Ｈのハイサイド制御ＩＣ３３２Ｃ側の端部の下面には予め半田メッキが施されている。このリードフレーム３３１Ｆ，３３１Ｇ，３３１Ｈのハイサイド制御ＩＣ３３２Ｃ側の端部はＣｕチップ２２３の上面上に配置され、Ｃｕチップ２２３の上面にレーザ加熱で接合される。

上記ローサイド制御ＩＣ３３２Ｃおよびハイサイド制御ＩＣ３３２ＤはＡｇペーストでリードフレーム３３１Ｉに接合される。

また、上記ローサイド制御ＩＣ３３２Ｃおよびハイサイド制御ＩＣ３３２Ｄの制御電極は、ＩＧＢＴ３３２Ｂのゲート電極にΦ２５μｍのＡｕワイヤ３３５でワイヤボンドされている。なお、上記Ａｕワイヤ３３５は第２の配線部の一例である。また、上記ＩＧＢＴ３３２Ｂのゲート電極は第２の配線部の一例である。

上記構成の半導体装置は、上記第１実施形態および第２実施形態と同様の効果を奏すると共に、配線のインダクタンスがＡｌワイヤの７ｎＨから５ｎＨに低減でき、Ａｌワイヤで配線した場合に比べサージ電圧を３割低減できた。

また、上記半導体装置に対しても、通常の樹脂モールド工程等の実装工程を行ってもよい。

〔第４実施形態〕
図４Ａは、本発明の第４実施形態の半導体装置を上方から見た模式図である。また、図４Ｂは、上記半導体装置を下方から見た模式図である。また、図４Ｃは、上記半導体装置を側方から見た模式図である。なお、図４Ｃにおいて、図１Ｂ，図２Ｂ，図３Ｂに示した第１実施形態，第２実施形態，第３実施形態の構成部と同一の構成部は、図１Ｂ，図２Ｂ，図３Ｂにおける構成部の参照番号と同一の参照番号を付して説明を省略する。

上記半導体装置は、図４Ａ〜図４Ｃに示すように、リードフレーム４４１Ａ，４４１Ｂ，…，４４１Ｈ、パワートランジスタ４４２、ローサイド制御ＩＣ３３２Ｃおよびハイサイド制御ＩＣ３３２Ｄを備えている。なお、上記リードフレーム４４１Ａ，４４１Ｂ，４４１Ｃは第１の金属板の一例である。また、上記リードフレーム４４１Ｄ，４４１Ｅは第２の金属板の一例である。また、上記リードフレーム４４１Ｆ，４４１Ｇは第１の配線部の一例である。また、上記パワートランジスタ４４２は半導体チップの一例である。

上記リードフレーム４４１Ａ，４４１Ｂ，４４１Ｃの各上面には、上面および下面が１ｍｍ□のパワートランジスタ２のソース電極１２（図１Ｃ参照）と、上面および下面が１ｍｍ□のダイオード３３２Ａのアノード３５１とがＡｇペーストで接続されている。そして、上記パワートランジスタ２およびダイオード３３２Ａのそれぞれの上面にはＣｕチップ２２３の下面がＡｇペーストが接続されている。より詳しくは、上記パワートランジスタ２のドレイン電極９がＣｕチップ２２３の下面に電気的に接続されている。一方、上記ダイオード３３２Ａのカソード３５２がＣｕチップ２２３の下面に電気的に接続されている。また、上記パワートランジスタ２およびダイオード３３２Ａのそれぞれの上面上にＣｕチップ２２３を搭載する前、Ｃｕチップ２２３の上面および下面には０.７ｍｍ□厚さ２ｍｍの半田メッキが施される。

また、上記パワートランジスタ２およびダイオード３３２Ａのそれぞれの上面へのＣｕチップ２２３の接続は、ハイサイド制御ＩＣ３３２Ｄ側からリードフレーム４４１Ｆをレーザ加熱することで行われる。

一方、上記リードフレーム４４１Ａ，４４１Ｂ，４４１Ｃの各下面には、上面および下面が１ｍｍ□のパワートランジスタ４４２のドレイン電極４０９（図４Ｄ参照）と、上面および下面が１ｍｍ□のダイオード３３２Ａのカソード３５２とがＡｇペーストで接続されている。そして、上記パワートランジスタ４４２およびダイオード３３２Ａのそれぞれの下面にはＣｕチップ２２３の上面がＡｇペーストが接続されている。より詳しくは、上記パワートランジスタ４４２のソース電極４１２がＣｕチップ２２３の上面に電気的に接続されている。一方、上記ダイオード３３２Ａのアノード３５１がＣｕチップ２２３の上面に電気的に接続されている。また、上記パワートランジスタ４４２およびダイオード３３２Ａのそれぞれの下面にＣｕチップ２２３を接続する前、Ｃｕチップ２２３の上面および下面には０.７ｍｍ□厚さ２ｍｍの半田メッキが施される。なお、上記ドレイン電極４０９は第１の電極の一例である。

また、上記パワートランジスタ４４２およびダイオード３３２Ａのそれぞれの下面へのＣｕチップ２２３の接続は、ローサイド制御ＩＣ３３２Ｃ側からリードフレーム４４１Ｇをレーザ加熱することで行われる。

上記リードフレーム４４１Ｈの上面にはハイサイド制御ＩＣ３３２ＤがＡｇペーストで固定されている一方、リードフレーム４４１Ｈの下面にはローサイド制御ＩＣ３３２ＣがＡｇペーストで固定されている。上記ハイサイド制御ＩＣ３３２Ｄはパワートランジスタ２のゲート電極１（図１Ｃ参照）とＡｕワイヤ４３５で電気的に接続されている。一方、上記ローサイド制御ＩＣ３３２Ｃはパワートランジスタ４４２のゲート電極４１０（図４Ｄ参照）とＡｕワイヤ４３５で電気的に接続されている。なお、上記Ａｕワイヤ４３５は第２の配線部の一例である。

図４Ｄは上記パワートランジスタ４４２の模式断面図である。

上記パワートランジスタ４４２は、パワーデバイス部４１１と、パワーデバイス部４１１の下面（リードフレーム４４１Ｇ側の表面）に設けられたゲート電極４１０およびソース電極４１２と、パワーデバイス部４１１の上面（リードフレーム４４１Ａ，４４１Ｂ，４４１Ｃ側の表面）の全面に設けられたドレイン電極４０９とを備えている。

上記パワーデバイス部４１１の上面には、ドレイン用オーミック電極４１３、ソース用オーミック配線４１４、ゲート用オーミック電極４１５が設けられている。また、上記パワーデバイス部４１１の上面とドレイン電極４０９との間には、貫通穴４１６を有するポリイミド膜４６５が設けられている。この貫通穴４１６内にはドレイン電極４０９の一部が充填されており、ドレイン電極４０９がドレイン用オーミック電極４１３に接続されている。なお、上記パワーデバイス部４１１は本体の一例で、ドレイン用オーミック電極４１３は第３の電極の一例で、ポリイミド膜４６５は樹脂製の絶縁膜の一例である。

上記パワーデバイス部４１１は、ＭＯＣＶＤを用いて、Ｓｉ基板４１９上にバッファ層４２０、ＧａＮ層４２１、ＡｌＧａＮ層４２２のエピタキシャル成長を行って形成している。また、上記パワーデバイス部４１１には貫通穴４２３，４３３が設けられている。この貫通穴４２３にはソース用オーミック配線４１４の一部が充填されて、ソース電極４１２がソース用オーミック配線４１４に接続されている。また、上記貫通穴４３３内にはゲート用オーミック配線４３４の一部が充填されて、ゲート電極４１０がゲート用オーミック配線４３４を介してゲート用オーミック電極４１５に接続されている。

上記構成の半導体装置は、上記第１実施形態および第２実施形態と同様の効果を奏すると共に、配線のインダクタンスをほぼ０とすることができ、寄生インダクタンスに起因するサージをほぼ０とすることができた。

また、上記半導体装置に対しても、通常の樹脂モールド工程等の実装工程を行ってもよい。

上記第１〜第４実施形態の全てにおいて、半田の換わりにＡｇペーストまたはその他の導電性樹脂を用いてもよいし、Ａｇペーストの換わりに半田を用いてもよいし、Ａｕ線のワイヤボンドの換わりにＡｌ線またはＣｕ線のワイヤボンドを行ってもよい。

２，１０２，４４２…パワートランジスタ
３，２２３…Ｃｕチップ
４…Ａｌワイヤ
５，３３５…Ａｕワイヤ
６…第１リード
７…第２リード
８…第３リード
９，４０９…ドレイン電極
１０，４１０…ゲート電極
１１，４１１…パワーデバイス部
１３，４１３…ドレイン用オーミック電極
１５，４６５…ポリイミド膜
１６，２７…ドレイン用貫通穴
２２０，３３１Ａ，３３１Ｂ，３３１Ｃ，３３１Ｄ，３３１Ｅ，３３１Ｆ，３３１Ｇ，３３１Ｈ，３３１Ｉ，３３１Ｊ，４４１Ａ，４４１Ｂ，４４１Ｃ，４４１Ｄ，４４１Ｅ，４４１Ｆ，４４１Ｇ…リードフレーム
３３２Ａ…ダイオード
３３２Ｃ…ローサイド制御ＩＣ
３３２Ｄ…ハイサイド制御ＩＣ

Claims (6)

1. 第１の金属板と、
   上記第１の金属板上に配置され、上記第１の金属板に接続されると共に、上記第１の金属板側とは反対側に第１の電極および第２の電極を有する半導体チップと、
   上記半導体チップ上に配置され、上記第１の電極に接続された金属片と、
   一方の端部が上記金属片に接続された第１の配線部と、
   上記第１の配線部の他方の端部に接続された第２の金属板と、
   一方の端部が上記第２の電極に接続された第２の配線部と、
   上記第２の配線部の他方の端部に接続された第３の金属板と
   を備え、
   上記半導体チップの上記金属片側の表面から、上記金属片の上記半導体チップ側とは反対側の表面までの距離は、上記半導体チップの上記金属片側の表面に対する上記第２の配線部の高さよりも大きく、
   上記第１の配線部の一方の端部は上記第２の電極を覆っていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   上記第１の金属板、第２の金属板および第３の金属板はそれぞれリードフレームの一部であり、
   上記リードフレームは、上記半導体チップを制御する制御用ＩＣと、上記半導体チップに電気的に接続されたダイオードとを搭載することを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、
   上記半導体チップは、
   半導体からなる本体と、
   上記本体の上記金属片側の表面上に設けられた第３の電極と、
   上記本体の上記金属片側の表面上に設けられた樹脂製の絶縁膜と、
   上記絶縁膜の上記金属片側の表面から上記第３の電極まで延びる第１の貫通穴と、
   上記第１の貫通穴内に形成された導電体と
   を有し、
   上記第１の電極は、上記絶縁膜上に設けられていると共に、上記第１の貫通穴内の導電体を介して上記第３の電極に電気的に接続されていることを特徴とする半導体装置。
4. 請求項３に記載の半導体装置において、
   上記半導体チップは、
   上記絶縁膜上に設けられた無機絶縁膜と、
   上記無機絶縁膜の上記金属片側の表面から上記第３の電極へ向かって延びると共に、上記第１の貫通穴に連通する第２の貫通穴と、
   上記第２の貫通穴内に形成された導電体と
   を有し、
   上記第１の電極は、上記無機絶縁膜上に設けられていると共に、上記第１，第２の貫通穴内の導電体を介して上記第３の電極に電気的に接続されていることを特徴とする半導体装置。
5. 請求項１から４までのいずれか一項に記載の半導体装置において、
   上記半導体チップが窒化物半導体を含むことを特徴とする半導体装置。
6. 請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
   上記第１の金属板上に上記半導体チップを配置し、上記第１の金属板に上記半導体チップを接続する工程と、
   上記半導体チップ上に上記金属片を配置し、上記第１の電極に上記金属片を接続する工程と、
   上記金属片と上記第２の金属板とを上記第１の配線部を介して互いに接続する工程と
   を備えたことを特徴とする半導体装置の製造方法。