Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4867896B2 - 情報処理システム - Google Patents
[go: Go Back, main page]

JP4867896B2 - 情報処理システム - Google Patents

情報処理システム Download PDF

Info

Publication number
JP4867896B2
JP4867896B2 JP2007290096A JP2007290096A JP4867896B2 JP 4867896 B2 JP4867896 B2 JP 4867896B2 JP 2007290096 A JP2007290096 A JP 2007290096A JP 2007290096 A JP2007290096 A JP 2007290096A JP 4867896 B2 JP4867896 B2 JP 4867896B2
Authority
JP
Japan
Prior art keywords
master
slave
oss
abnormality
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007290096A
Other languages
English (en)
Other versions
JP2009116699A (ja
Inventor
健 保科
直樹 礒兼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007290096A priority Critical patent/JP4867896B2/ja
Publication of JP2009116699A publication Critical patent/JP2009116699A/ja
Application granted granted Critical
Publication of JP4867896B2 publication Critical patent/JP4867896B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Description

本発明は、複数のOSが同時に作動する情報処理システムに関する。
近年、複数のOS(オペレーションシステム)を有する情報処理システムについての研究開発、実用化が進められている。
これに関連し、プロセッサ(中央処理装置)からチャネルを介するコンピュータ入出力(I/O)システムの制御装置への論理経路の設定に関し、特に、ダイナミックスイッチが1つ以上のチャネルと1つ以上の制御装置の間に配置されるプロセッサ、チャネル及び制御装置の間の論理チャネル経路の設定に関する発明が開示されている(例えば、特許文献1参照)。
当該文献には、マスターオペレーティングシステム(マスターOS)の故障を検出すると直ちに、引き受けの通知を1以上のプロセッサの他の全てのプロセッサに知らせることによって、1以上のプロセッサの内のもう1つのプロセッサの新たなマスターオペレーティングシステムにマスターオペレーティングシステムの責任を引き受けさせ、1以上のプロセッサの他の全てのプロセッサの各々から構成状況を取得することによって、新たなマスターオペレーティングシステムに新たな経路制御テーブルを初期設定させることについて記載されている。
なお、マスターシステムが故障した場合、実行中のいかなる他のシステムも、故障を検出すると直ちにマスターシステムの責任を引き受けるものとしている。
特許第2566728号公報
しかしながら、上記特許文献1に記載の技術においては、1つのOSによる監視結果に基づいてマスターOSの故障を検知しているため、監視精度が低くなる可能性がある。
本発明はこのような課題を解決するためのものであり、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことが可能な情報処理システムを提供することを、主たる目的とする。
上記目的を達成するための本発明の一態様は、
複数のOSを監視するマスターOSを有する情報処理システムであって、
前記複数のOSは、それぞれ前記マスターOSの動作状況を監視することを特徴とする、情報処理システムである。
この本発明の一態様によれば、複数のOSによりマスターOSの動作状況が監視されるため、マスターOSの異常を的確に検知することができる。また、マスターOSの故障時にエラーログを記憶したりユーザーに通知する等の処理を効率的に行なうことができるため、マスターOSの異常時における処理をより適切に行なうことができる。
本発明の一態様において、
前記複数のOSの全てが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
また、本発明の一態様において、
前記複数のOSのうち所定数以上のOSが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
また、本発明の一態様において、
前記異常時処理は、前記複数のOSのうち少なくとも一部が前記マスターOSを代行する処理を含むものとしてもよい。
本発明によれば、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことが可能な情報処理システムを提供することができる。
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
以下、本発明の一実施例に係る情報処理システム1について説明する。
[構成]
図1は、本発明の一実施例に係る情報処理システム1の全体構成の一例を示す図である。情報処理システム1は、主要な構成として、マルチコアプロセッサ10と、マスターOS20と、スレーブOS30A、30B…(以下略)と、共有メモリ40と、異常ログ書き込み用メモリ50と、を備える。なお、スレーブOSは1つであってもよいし、3つ以上であってもよい。以下、必要に応じて「各スレーブOS」等と表記する。
マルチコアプロセッサ10は、コア0、コア1、…コアnを有する。各コアは、従来のCPU(Central Processing Unit)に相当する機能を有する機能単位である。すなわち、ALU(論理演算ユニット)や制御装置、レジスタ、クロックジェネレータ等から構成される。マルチコアプロセッサ10は、単チップとして構成されてもよいし、複数のチップの集合であっても構わない。
マスターOS20は、各スレーブOSの監視を専門に行なうためのOSであり、スレーブOSの監視を定期的に行なっている。マスターOS20としては、動作信頼性の比較的高いOSが選択される。
各スレーブOSは、担当するアプリケーションプログラムの実行を制御する。各スレーブOSとしては、例えば汎用的な大規模OSが選択される。また、各スレーブOSは、それぞれマスターOS20の動作状況を監視する。
ここで、情報処理システム1が車載システムに適用された場合について述べる。この場合、各スレーブOSは、例えば、ナビゲーション機能を担当するOS、通信処理を担当するOS、携帯連携アプリケーションを担当するOS、画像処理を担当するOS、ユーザーインターフェース(GUI;Graphical User Interface、VUI;Voice User Interface)を担当するOS等が該当する。このように担当OSを分散することにより、処理速度の向上を図ることができ、一部のOSに異常が発生した時でも他のOSによる機能を維持させることができる。
共有メモリ40は、読み書き可能な記憶媒体であれば如何なるものを用いてもよいが、例えば、DRAM(Dynamic Random Access Memory)等を用いることができる。
異常ログ書き込み用メモリ50は、電源をオフにしても消去されない記憶媒体、例えばHDD(Hard Disk Drive)が用いられる。なお、異常ログ書き込み用メモリ50は、共有メモリ40と同一のハードウエアであっても構わない。
[相互監視処理]
図2は、情報処理システム1において各OSが互いの動作状況を監視し合う様子を概念的に示す図である。以下、本図に即して本実施例の情報処理システム1の特徴的な相互監視について説明する。なお、本図においてアプリケーションプログラムの図示を省略した。
マスターOS20による各スレーブOSの監視(図中、(1)、(3)で示す)は、例えば周知のウォッチドッグシステムを利用して行なう。すなわち、共有メモリ40その他の記憶媒体に、各スレーブOSに対応するWDC(ウォッチドッグカウンタ;以下略)を設定する。そして、各スレーブOSは定期的に(例えば、所定時間毎に)、WDCに対してインクリメント信号を送出する。
マスターOS20は定期的にWDCを監視し、各スレーブOSの動作状況が正常であるか否かを判定する。すなわち、一定周期を経過してWDCにインクリメント信号を送出しなかったスレーブOSがあれば、当該スレーブOSがハングアップなどの異常状態であると判定し、当該スレーブOSを停止及び再起動、或いは縮退運転を行なう等の処理を行なう。そして、異常状態となったスレーブOSに関して、その異常状態となった原因について、収集可能な限りの情報を異常ログ書き込み用メモリ50に記憶させる。
なお、ウォッチドッグシステムを利用するものに限らず、他の如何なる手法により各スレーブOSの動作状況を監視してもよい。例えば、各スレーブOSが自己の異常を検知するためのモジュールを備え、IPI信号(コア間割り込み信号)やNMI信号(マスクできない割り込み信号)等のコア間送受信信号の授受により、マスターOS20に異常発生を通知してもよい。すなわち、各スレーブOSを実行しているコアから、マスターOS20を実行しているコアに上記の信号が送信されることにより、マスターOS20が各スレーブOSが異常状態となったことを認識する。
また、各スレーブOSが行なう情報通信量を監視してもよい。すなわち、各スレーブOSが通常行なう範囲の、単位時間あたりの情報通信量を逸脱した場合に、当該スレーブOSが異常状態であると判定する。異常状態となったスレーブOSは、普段の情報通信量に比して極めて大量の情報を入出力したり、情報通信が途絶えたりすることが想定されるからである。
一方、本実施例において、各スレーブOSは、それぞれマスターOS20の動作状況を監視する。各スレーブOSによるマスターOS20の監視(図中、(2)、(4)で示す)は、例えば上記の如くウォッチドッグシステムを利用して行なってもよいし、IPI信号(コア間割り込み信号)やNMI信号(マスクできない割り込み信号)等のコア間送受信信号の授受により、マスターOS20から各スレーブOSに異常発生を通知してもよい。
各スレーブOSは、マスターOS20の異常状態を検知すると、共有メモリ40に予めスレーブOS毎に設定されている所定アドレスに、マスターOS異常フラグを立てる(図中、(5)、(7)で示す)。自己が立てたフラグに関する情報は、例えばコア内のレジスタ等に保持される。なお、スレーブOS毎に設定されている所定アドレスは、他のスレーブOSからの書き込み等が禁止される。
また、各スレーブOSは、他のスレーブOSがマスターOS異常フラグを立てたか否かを、共有メモリ40を参照して定期的に監視する(図中、(6)、(8)で示す)。そして、自己がマスターOS異常フラグを既に立てており、且つ他の全てのスレーブOSが同様にマスターOS異常フラグを立てていることを検知した場合に、マスターOS20が異常状態にあると判断し、マスターOSの異常時処理を行なう。
なお、必ずしも「自己がマスターOS異常フラグを既に立てており、且つ他の全てのスレーブOSが同様にマスターOS異常フラグを立てている場合」にマスターOS20が異常状態にあると判断する必要はなく、例えば、「自己がマスターOS異常フラグを既に立てており、且つ所定数以上の他のスレーブOSがマスターOS異常フラグを立てている」場合にマスターOS20が異常状態にあると判断してもよい。
係る処理により、単独のOS等による監視結果に基づいてマスターOSの故障を検知する場合に比して、監視精度を高めることができる。すなわち、マスターOSの異常を的確に検知することができる。
マスターOSの異常時処理は、まず、各スレーブOSが、マスターOS20の異常状態となった原因について、収集可能な限りの情報を異常ログ書き込み用メモリ50に記憶させる(図中、(9)、(10)で示す)。そして、例えば画像表示やユーザーインターフェースを担当するOSによりユーザーに対して異常状態に関する通知がされ、システム全体のシャットダウンが行なわれる。なお、これに限らず、スレーブOSのうち一つがマスターOS20の機能を代行する処理を行なってもよい。
ここで、異常ログ書き込み用メモリ50は電源をオフにしても消去されない記憶媒体が用いられるため、異常状態となった原因についての情報を書き込むのに在る程度の時間が必要となるのが通常である。反面、前述の如く車載装置に適用された場合、安全面を考慮して、システム全体を速やかにシャットダウンすることが求められる。
これに対し、本実施例の情報処理システム1では、複数のスレーブOSにより異常状態となった原因についての情報が書き込まれるため、限られた時間内で多くの情報を残すことができる。また、例えば、ユーザーへの通知を行なうスレーブOSは上記の書き込みを行なわない等の役割分担を予め設定しておくことにより、異常状態に関する情報を残しつつ異常時のシャットダウン等を更に効率的に行なうことができる。
従って、マスターOSの異常を的確に検知すると共に、マスターOSの異常時における処理をより適切に行なうことができる。
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
例えば、マルチコアプロセッサ10、共有メモリ40と、異常ログ書き込み用メモリ50等のハードウエア構成については、あくまで本発明の機能を実現するための装置の一例であり、如何なる変更も許容される。また、「マスターOS」や「スレーブOS」等の称呼は、あくまで便宜的なものである。
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
本発明の一実施例に係る情報処理システム1の全体構成の一例を示す図である。 情報処理システム1において各OSが互いの動作状況を監視し合う様子を概念的に示す図である。
符号の説明
1 情報処理システム
10 マルチコアプロセッサ
20 マスターOS
30A、30B スレーブOS
40 共有メモリ
50 異常ログ書き込み用メモリ

Claims (3)

  1. 担当するアプリケーションプログラムの実行を制御する複数のOSと、
    前記複数のOSを監視するマスターOSと、
    を有する情報処理システムであって、
    前記複数のOSは、それぞれ前記マスターOSの動作状況を監視し、該監視の結果、前記マスターOSの異常時処理を行う際には、前記複数のOSのうち少なくとも一部が前記マスターOSの異常状態となった原因について収集可能な情報を不揮発性メモリに格納することを特徴とする、
    情報処理システム。
  2. 前記複数のOSのうち所定数以上のOSが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とする、
    請求項1に記載の情報処理システム。
  3. 前記異常時処理は、前記複数のOSのうち少なくとも一部が前記マスターOSを代行する処理を含む、
    請求項1又は2に記載の情報処理システム。
JP2007290096A 2007-11-07 2007-11-07 情報処理システム Expired - Fee Related JP4867896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007290096A JP4867896B2 (ja) 2007-11-07 2007-11-07 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290096A JP4867896B2 (ja) 2007-11-07 2007-11-07 情報処理システム

Publications (2)

Publication Number Publication Date
JP2009116699A JP2009116699A (ja) 2009-05-28
JP4867896B2 true JP4867896B2 (ja) 2012-02-01

Family

ID=40783767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290096A Expired - Fee Related JP4867896B2 (ja) 2007-11-07 2007-11-07 情報処理システム

Country Status (1)

Country Link
JP (1) JP4867896B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001788A1 (ja) * 2010-06-30 2012-01-05 富士通株式会社 マルチコアプロセッサシステム、復元プログラム、および復元方法
JP5945637B2 (ja) 2014-04-22 2016-07-05 オリンパス株式会社 データ処理システム及びデータ処理方法
JP7449650B2 (ja) * 2019-05-23 2024-03-14 株式会社デンソー 車両用装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319069A (ja) * 1989-06-16 1991-01-28 Nec Corp マルチプロセッサの異常診断方式
JPH05181760A (ja) * 1991-12-27 1993-07-23 Sharp Corp Cpuの暴走監視装置
JP2566728B2 (ja) * 1992-10-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 論理径路スケジューリング装置及び実行方法
JPH07325792A (ja) * 1994-06-01 1995-12-12 Mitsubishi Electric Corp Cpu監視装置
JPH09274575A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 統合システム管理方式
JP2002259155A (ja) * 2001-02-26 2002-09-13 Hitachi Ltd 多重系計算機システム
JP2004046474A (ja) * 2002-07-11 2004-02-12 Hitachi Ltd マルチos環境の計算機システムおよびそのプログラム
JP2006039763A (ja) * 2004-07-23 2006-02-09 Toshiba Corp ゲストosデバッグ支援方法及び仮想計算機マネージャ

Also Published As

Publication number Publication date
JP2009116699A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
US11526411B2 (en) System and method for improving detection and capture of a host system catastrophic failure
JP6530774B2 (ja) ハードウェア障害回復システム
US7426657B2 (en) System and method for predictive processor failure recovery
US8219851B2 (en) System RAS protection for UMA style memory
US7865782B2 (en) I/O device fault processing method for use in virtual computer system
CN107463459B (zh) 系统异常内存数据的保存方法、装置、系统及终端设备
KR101581608B1 (ko) 프로세서 시스템
US20170147422A1 (en) External software fault detection system for distributed multi-cpu architecture
JP6130520B2 (ja) 多重系システムおよび多重系システム管理方法
CN104798046A (zh) 对称多处理器布置、安全关键系统及其方法
CN118132386B (zh) 系统崩溃信息保存方法、装置和计算机系统
JP2010186242A (ja) 計算機システム
JP4867896B2 (ja) 情報処理システム
US9720756B2 (en) Computing system with debug assert mechanism and method of operation thereof
US20110296236A1 (en) Information Processing Apparatus
WO2008004330A1 (fr) Système à processeurs multiples
JP2015118493A (ja) トレース装置及びトレースプログラム
CN108415788B (zh) 用于对无响应处理电路作出响应的数据处理设备和方法
JP2013025632A (ja) ディスク制御装置、ディスク装置異常検出方法、及びプログラム
JP2010056744A (ja) 情報処理装置、画像形成装置及びプログラム
CN116069442A (zh) 信息处理装置、车辆以及信息处理方法
JP4633553B2 (ja) デバッグシステム、デバッグ方法およびプログラム
JP7577985B2 (ja) 情報処理装置および方法
JP5832408B2 (ja) 仮想計算機システム及びその制御方法
CN118193275A (zh) 嵌入式系统异常处理方法、装置、设备及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees