JP4867896B2 - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP4867896B2 JP4867896B2 JP2007290096A JP2007290096A JP4867896B2 JP 4867896 B2 JP4867896 B2 JP 4867896B2 JP 2007290096 A JP2007290096 A JP 2007290096A JP 2007290096 A JP2007290096 A JP 2007290096A JP 4867896 B2 JP4867896 B2 JP 4867896B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- slave
- oss
- abnormality
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
複数のOSを監視するマスターOSを有する情報処理システムであって、
前記複数のOSは、それぞれ前記マスターOSの動作状況を監視することを特徴とする、情報処理システムである。
前記複数のOSの全てが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
前記複数のOSのうち所定数以上のOSが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とするものとしてもよい。
前記異常時処理は、前記複数のOSのうち少なくとも一部が前記マスターOSを代行する処理を含むものとしてもよい。
図1は、本発明の一実施例に係る情報処理システム1の全体構成の一例を示す図である。情報処理システム1は、主要な構成として、マルチコアプロセッサ10と、マスターOS20と、スレーブOS30A、30B…(以下略)と、共有メモリ40と、異常ログ書き込み用メモリ50と、を備える。なお、スレーブOSは1つであってもよいし、3つ以上であってもよい。以下、必要に応じて「各スレーブOS」等と表記する。
図2は、情報処理システム1において各OSが互いの動作状況を監視し合う様子を概念的に示す図である。以下、本図に即して本実施例の情報処理システム1の特徴的な相互監視について説明する。なお、本図においてアプリケーションプログラムの図示を省略した。
10 マルチコアプロセッサ
20 マスターOS
30A、30B スレーブOS
40 共有メモリ
50 異常ログ書き込み用メモリ
Claims (3)
- 担当するアプリケーションプログラムの実行を制御する複数のOSと、
前記複数のOSを監視するマスターOSと、
を有する情報処理システムであって、
前記複数のOSは、それぞれ前記マスターOSの動作状況を監視し、該監視の結果、前記マスターOSの異常時処理を行う際には、前記複数のOSのうち少なくとも一部が前記マスターOSの異常状態となった原因について収集可能な情報を不揮発性メモリに格納することを特徴とする、
情報処理システム。 - 前記複数のOSのうち所定数以上のOSが前記マスターOSの異常を検知した場合に、前記複数のOSのうち少なくとも一部が異常時処理を行なうことを特徴とする、
請求項1に記載の情報処理システム。 - 前記異常時処理は、前記複数のOSのうち少なくとも一部が前記マスターOSを代行する処理を含む、
請求項1又は2に記載の情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007290096A JP4867896B2 (ja) | 2007-11-07 | 2007-11-07 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007290096A JP4867896B2 (ja) | 2007-11-07 | 2007-11-07 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009116699A JP2009116699A (ja) | 2009-05-28 |
| JP4867896B2 true JP4867896B2 (ja) | 2012-02-01 |
Family
ID=40783767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007290096A Expired - Fee Related JP4867896B2 (ja) | 2007-11-07 | 2007-11-07 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4867896B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012001788A1 (ja) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | マルチコアプロセッサシステム、復元プログラム、および復元方法 |
| JP5945637B2 (ja) | 2014-04-22 | 2016-07-05 | オリンパス株式会社 | データ処理システム及びデータ処理方法 |
| JP7449650B2 (ja) * | 2019-05-23 | 2024-03-14 | 株式会社デンソー | 車両用装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319069A (ja) * | 1989-06-16 | 1991-01-28 | Nec Corp | マルチプロセッサの異常診断方式 |
| JPH05181760A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | Cpuの暴走監視装置 |
| JP2566728B2 (ja) * | 1992-10-30 | 1996-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 論理径路スケジューリング装置及び実行方法 |
| JPH07325792A (ja) * | 1994-06-01 | 1995-12-12 | Mitsubishi Electric Corp | Cpu監視装置 |
| JPH09274575A (ja) * | 1996-04-04 | 1997-10-21 | Hitachi Ltd | 統合システム管理方式 |
| JP2002259155A (ja) * | 2001-02-26 | 2002-09-13 | Hitachi Ltd | 多重系計算機システム |
| JP2004046474A (ja) * | 2002-07-11 | 2004-02-12 | Hitachi Ltd | マルチos環境の計算機システムおよびそのプログラム |
| JP2006039763A (ja) * | 2004-07-23 | 2006-02-09 | Toshiba Corp | ゲストosデバッグ支援方法及び仮想計算機マネージャ |
-
2007
- 2007-11-07 JP JP2007290096A patent/JP4867896B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009116699A (ja) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11526411B2 (en) | System and method for improving detection and capture of a host system catastrophic failure | |
| JP6530774B2 (ja) | ハードウェア障害回復システム | |
| US7426657B2 (en) | System and method for predictive processor failure recovery | |
| US8219851B2 (en) | System RAS protection for UMA style memory | |
| US7865782B2 (en) | I/O device fault processing method for use in virtual computer system | |
| CN107463459B (zh) | 系统异常内存数据的保存方法、装置、系统及终端设备 | |
| KR101581608B1 (ko) | 프로세서 시스템 | |
| US20170147422A1 (en) | External software fault detection system for distributed multi-cpu architecture | |
| JP6130520B2 (ja) | 多重系システムおよび多重系システム管理方法 | |
| CN104798046A (zh) | 对称多处理器布置、安全关键系统及其方法 | |
| CN118132386B (zh) | 系统崩溃信息保存方法、装置和计算机系统 | |
| JP2010186242A (ja) | 計算機システム | |
| JP4867896B2 (ja) | 情報処理システム | |
| US9720756B2 (en) | Computing system with debug assert mechanism and method of operation thereof | |
| US20110296236A1 (en) | Information Processing Apparatus | |
| WO2008004330A1 (fr) | Système à processeurs multiples | |
| JP2015118493A (ja) | トレース装置及びトレースプログラム | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| JP2013025632A (ja) | ディスク制御装置、ディスク装置異常検出方法、及びプログラム | |
| JP2010056744A (ja) | 情報処理装置、画像形成装置及びプログラム | |
| CN116069442A (zh) | 信息处理装置、车辆以及信息处理方法 | |
| JP4633553B2 (ja) | デバッグシステム、デバッグ方法およびプログラム | |
| JP7577985B2 (ja) | 情報処理装置および方法 | |
| JP5832408B2 (ja) | 仮想計算機システム及びその制御方法 | |
| CN118193275A (zh) | 嵌入式系统异常处理方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |