Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4867954B2 - Semiconductor light receiving element and optical receiver - Google Patents
[go: Go Back, main page]

JP4867954B2 - Semiconductor light receiving element and optical receiver - Google Patents

Semiconductor light receiving element and optical receiver Download PDF

Info

Publication number
JP4867954B2
JP4867954B2 JP2008183132A JP2008183132A JP4867954B2 JP 4867954 B2 JP4867954 B2 JP 4867954B2 JP 2008183132 A JP2008183132 A JP 2008183132A JP 2008183132 A JP2008183132 A JP 2008183132A JP 4867954 B2 JP4867954 B2 JP 4867954B2
Authority
JP
Japan
Prior art keywords
layer
multiplication
type
semiconductor light
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008183132A
Other languages
Japanese (ja)
Other versions
JP2008252140A (en
Inventor
武志 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008183132A priority Critical patent/JP4867954B2/en
Publication of JP2008252140A publication Critical patent/JP2008252140A/en
Application granted granted Critical
Publication of JP4867954B2 publication Critical patent/JP4867954B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光素子、特に、アバランシェ・フォトダイオード(APD)に関し、さらに、アバランシェ・フォトダイオード(APD)を用いた光受信機に関する。   The present invention relates to a semiconductor light receiving element, and more particularly to an avalanche photodiode (APD), and further to an optical receiver using an avalanche photodiode (APD).

アバランシェ・フォトダイオード(APD)は、PINフォトダイオード、ショットキーフォトダイオードなどと比較すると、その内部に信号増幅機能を持つことを特徴とする受光素子である。このようなAPDとしては、増倍と光吸収の機能が一体化されている一体型構造のAPDと、光吸収とキャリア増倍の役割を分離した構造とするSAM (separated absorption and multiplication) 型構造とがある。   An avalanche photodiode (APD) is a light receiving element characterized by having a signal amplification function inside compared to a PIN photodiode, a Schottky photodiode, or the like. As such an APD, an APD having an integrated structure in which functions of multiplication and light absorption are integrated, and a SAM (separated absorption and multiplication) structure having a structure in which the roles of light absorption and carrier multiplication are separated. There is.

化合物半導体を用いてAPDを作製する場合、SAM型構造を用いることが有効であることが知られている。SAM型構造においては、光吸収層と増倍層とでそれぞれ最適の材料を選ぶことができ、一体型構造と比較して、より受光能力及び増倍能力の高いAPDを設計することができるためである。   It is known that using an SAM type structure is effective when an APD is manufactured using a compound semiconductor. In the SAM type structure, an optimum material can be selected for each of the light absorption layer and the multiplication layer, and an APD having a higher light receiving ability and multiplication ability can be designed as compared with the integrated structure. It is.

SAM型APDの一例を図10に示す。   An example of the SAM type APD is shown in FIG.

図10に示すSAM型APDにおいては、半導体基板10−1上に、n型バッファ層10−2を形成し、n型バッファ層10−2上に順に増倍層10−3、電界緩和層10−4、第1p型光吸収層10−5、第2p型光吸収層10−6、p型バッファ層10−7、p型コンタクト層10−8が形成されている。   In the SAM type APD shown in FIG. 10, an n-type buffer layer 10-2 is formed on a semiconductor substrate 10-1, and a multiplication layer 10-3 and an electric field relaxation layer 10 are sequentially formed on the n-type buffer layer 10-2. -4, a first p-type light absorption layer 10-5, a second p-type light absorption layer 10-6, a p-type buffer layer 10-7, and a p-type contact layer 10-8.

このような層構造を有する面入射型APD若しくは導波路型APDに対して光を照射すると、第1及び第2p型光吸収層10−5、10−6においてキャリアが発生し、印加した電圧に依存して内部に与えられる電界に応じて走行し、一方のキャリアは増倍層10−3に導入される。増倍層10−3に導入されたキャリアは増倍層10−3の内部で衝突イオン化し、発生したキャリアがまた衝突イオン化する連鎖反応を起こす。これにより信号キャリアは雪崩増倍(アバランシェ増倍)されて外部の電極(あるいは電線)に送り出される。   When light is applied to a surface incident type APD or a waveguide type APD having such a layer structure, carriers are generated in the first and second p-type light absorption layers 10-5 and 10-6, and the applied voltage is reduced. The carrier travels depending on the electric field applied to the inside, and one carrier is introduced into the multiplication layer 10-3. Carriers introduced into the multiplication layer 10-3 collide and ionize inside the multiplication layer 10-3, and a chain reaction occurs in which the generated carriers collide and ionize again. As a result, the signal carrier is avalanche multiplied (avalanche multiplied) and sent to an external electrode (or electric wire).

具体例として、渡辺らの報告(アイ・トリプル・イー・フォトニクス・テクノロジー・レターズ、5巻675ページ、1993年、米国)(I. Watanabe, et al., IEEE Photon. Technol. Lett., vol.5, p.675, 1993)によれば、インジウム燐(InP)基板上に形成するSAM型APDの構造において、増倍層として0.23μmのInAlGaAs/InAlAs超格子構造、光吸収層としてInGaAsを用いて、増倍暗電流が0.16μA(@M=10)、量子効率65%(波長1.5μm)、最大帯域15GHz、GB積120GHzを得ている。   As a concrete example, a report by Watanabe et al. (I Triple E Photonics Technology Letters, Vol. 675, 1993, USA) (I. Watanabe, et al., IEEE Photon. Technol. Lett., Vol. 5, pp. 675, 1993), in a SAM type APD structure formed on an indium phosphide (InP) substrate, a 0.23 μm InAlGaAs / InAlAs superlattice structure is used as a multiplication layer, and InGaAs is used as a light absorption layer. As a result, the multiplication dark current is 0.16 μA (@ M = 10), the quantum efficiency is 65% (wavelength 1.5 μm), the maximum bandwidth is 15 GHz, and the GB product is 120 GHz.

このようなSAM型構造においてはその増倍能力は増倍層の材料及び構造に強く依存するが、特に層厚依存性については、同一の材料の場合、層厚が薄くなるほどに増倍特性が良くなるということが知られている。   In such a SAM type structure, the multiplication capability strongly depends on the material and structure of the multiplication layer. In particular, in the case of the same material, the multiplication characteristic is increased as the layer thickness is reduced. It is known to improve.

例えば、牧田らは、エレクトロニクス・レター35巻2228ページ、1999年、英国(K. Makita, et al., Electron. Lett., 1999, 35,pp. 2228-2229)では、InAlGaAs/InAlAs超格子増倍層を0.13μmまで薄膜化することによってGB積を200GHzまで向上させた例を報告している。   For example, Makita et al., In Electronics Letter 35, 2228, 1999, in the UK (K. Makita, et al., Electron. Lett., 1999, 35, pp. 2228-2229) increased InAlGaAs / InAlAs superlattices. An example has been reported in which the GB product is improved to 200 GHz by thinning the double layer to 0.13 μm.

また、InAlAsを用いて薄膜化した例としては、レノらがアイ・トリプル・イー・フォトニクス・テクノロジー・レターズ11巻1162ページ(1999)米国(C. Lenox, et al., IEEE Photon. Technol. Lett., 11, p.1162(1999))に発表した報告がある。この報告によれば、InAlAs層を0.2μmまで薄膜化し、GB積の最大値として290GHzが得られている。   As an example of thinning using InAlAs, Reno et al., I Triple E Photonics Technology Letters, Vol. 11, p. 1162 (1999) USA (C. Lenox, et al., IEEE Photon. Technol. Lett , 11, p.1162 (1999)). According to this report, the InAlAs layer is thinned to 0.2 μm, and 290 GHz is obtained as the maximum value of the GB product.

また、最も薄膜の増倍層を使った例としては、ニイらがアイ・トリプル・イー・フォトニクス・テクノロジー・レターズ10巻409ページ、1998年、米国(H. Nie, et al., IEEE Photon. Technol. Lett., 10, p.409, (1998))に発表した報告がある。この報告によれば、GaAs基板上にSAM型APDを構成する際に、Al(0.2)Ga(0.8)Asを用いて増倍層を構成し、層厚を80nmまで薄膜化している。これにより、GB積の最大値として290GHzを得ている。   As an example using the thinnest multiplication layer, Nii et al., I Triple E Photonics Technology Letters, Vol. 10, 409, 1998, US (H. Nie, et al., IEEE Photon. Technol. Lett., 10, p.409, (1998)). According to this report, when a SAM type APD is formed on a GaAs substrate, a multiplication layer is formed using Al (0.2) Ga (0.8) As, and the layer thickness is reduced to 80 nm. Yes. Thereby, 290 GHz is obtained as the maximum value of the GB product.

図11は、従来のAPD光受信機の一例を示す。   FIG. 11 shows an example of a conventional APD optical receiver.

APD光受信機においては、図11に示すように、光ファイバ11−1から導入された信号はレンズ11−2を通ってAPD11−3に入力される。APD11−3はプリアンプ11−4に接続されており、APD11−3に入力された信号はマイクロストリップライン(MSL)11−5を通って高周波コネクタ11−6へと出力される。   In the APD optical receiver, as shown in FIG. 11, the signal introduced from the optical fiber 11-1 is input to the APD 11-3 through the lens 11-2. The APD 11-3 is connected to the preamplifier 11-4, and the signal input to the APD 11-3 is output to the high frequency connector 11-6 through the microstrip line (MSL) 11-5.

10Gb/s信号の受信感度は、疑似ランダム信号(Pseudo random bit stream=PRBS)23段を伝送した場合に、ビットエラーレート(BER)1×10-9を与える光強度で表現する。 The reception sensitivity of a 10 Gb / s signal is expressed by the light intensity that gives a bit error rate (BER) of 1 × 10 −9 when 23 stages of pseudo random signal (Pseudo random bit stream = PRBS) are transmitted.

例えば、10Gb/s帯での受信感度評価の結果は、次のようなものが知られている。   For example, the following are known results of reception sensitivity evaluation in the 10 Gb / s band.

ツェンらの報告(アイ・トリプル・イー・フォトニクス・テクノロジー・レターズ、第8巻1229ページ、1996年、米国)(L. D. Tzeng, et. al., IEEE Photon. Technol. Lett., vol.8, p.1229, 1996)では、受信感度−28.7dBmが得られており、また、ユンらの報告(アイ・トリプル・イー・フォトニクス・テクノロジー・レターズ、第8巻1232ページ、1996年、米国)(T.Y. Yun, et. al., IEEE Photon. Technol. Lett., vol.8, p.1232, 1996)では、受信感度−28.5dBmが得られている。   Tseng et al. (I Triple E Photonics Technology Letters, Vol. 8, p. 1229, 1996, USA) (LD Tzeng, et. Al., IEEE Photon. Technol. Lett., Vol.8, p .1229, 1996), receiving sensitivity of -28.7 dBm is obtained, and Yun et al. Report (I Triple E Photonics Technology Letters, Vol. 8, p. 1232, 1996, USA) ( In TY Yun, et. Al., IEEE Photon. Technol. Lett., Vol.8, p.1232, 1996), a receiving sensitivity of −28.5 dBm is obtained.

40Gb/s用の光受信機としてPIN−PDを用いたものは多く報告されているが、APDを用いた受信機はこれまでに報告例がない。   Many 40-Gb / s optical receivers using PIN-PD have been reported, but no receiver using APD has been reported so far.

従来報告されている40Gb/s用受信機は、PIN−PDに高周波アンプを接続したものであるが、変調信号を受信するためには、0dBm程度以上の光入力を要求されているものが多い。   Conventionally reported receivers for 40 Gb / s are those in which a high frequency amplifier is connected to a PIN-PD, but in order to receive a modulated signal, many optical inputs of about 0 dBm or more are required. .

図12は、光プリアンプを用いた従来の光受信機の一例を示すブロック図である。   FIG. 12 is a block diagram showing an example of a conventional optical receiver using an optical preamplifier.

図12に示す光受信機は、光プリアンプ12−3と、PIN−PD光受信機12−4と、光プリアンプ12−3とPIN−PD光受信機12−4とを接続する光ファイバ12−1と、からなる。   The optical receiver shown in FIG. 12 includes an optical preamplifier 12-3, a PIN-PD optical receiver 12-4, an optical fiber 12- that connects the optical preamplifier 12-3 and the PIN-PD optical receiver 12-4. 1 and.

光プリアンプ12−3とPIN−PD光受信機12−4とが光受信機12−6を構成している。   The optical preamplifier 12-3 and the PIN-PD optical receiver 12-4 constitute an optical receiver 12-6.

光ファイバ12−1を介して光受信機12−6に入力された光信号12−2は、電気信号12−5として光受信機12−6から出力される。   The optical signal 12-2 input to the optical receiver 12-6 via the optical fiber 12-1 is output from the optical receiver 12-6 as an electrical signal 12-5.

図12に示すように、従来の光受信機12−6は、ファイバアンプなどを用いた光プリアンプ12−3を前段に配置し、受信した光を増幅した後、PIN−PD光受信機12−4に入射させる構成をとっており、光プリアンプ12−3は欠かせない構成要素となっている。   As shown in FIG. 12, in the conventional optical receiver 12-6, an optical preamplifier 12-3 using a fiber amplifier or the like is arranged in the previous stage, and after amplifying the received light, the PIN-PD optical receiver 12- The optical preamplifier 12-3 is an indispensable component.

従来例にみられるように増倍層を薄膜化することはGB積向上の面から非常に有効であるが、同時に暗電流劣化を引き起こす原因ともなる。増倍暗電流を抑圧するためには、増倍層のバンドギャップが大きいことが望ましい。   As seen in the prior art, thinning the multiplication layer is very effective from the viewpoint of improving the GB product, but it also causes dark current deterioration at the same time. In order to suppress the multiplication dark current, it is desirable that the band gap of the multiplication layer is large.

GaAs基板上のSAM型APDの例としては、Al(0.2)Ga(0.8)Asを用いて80nmの層厚の増倍層を構成してGB積の向上を図り、GB積の最大値として290GHzを得たことが前記ニイらの報告に記載されている。   As an example of a SAM type APD on a GaAs substrate, a multiplication layer having a thickness of 80 nm is formed using Al (0.2) Ga (0.8) As to improve the GB product. It has been described in the report of Nii et al. That 290 GHz was obtained as the maximum value.

一方で、InP基板上の格子整合する材料のうち、最もワイドギャップを与える材料としては一般的にはInAlAsが知られている。   On the other hand, among the lattice-matching materials on the InP substrate, InAlAs is generally known as the material that gives the widest gap.

InAlAsを用いて増倍層を形成した場合、例えば、0.2μmの層厚で構成した例が前記レノらの報告に記載されている。この例では、GB積の最大値として290GHzと高いGB積が得られているが、Mが30以上での値であり、光通信へ応用する際の実用域であるM=1〜15ではGB積の最大値はおよそ150GHz程度である。   When the multiplication layer is formed using InAlAs, for example, an example in which the layer thickness is 0.2 μm is described in the report of Reno et al. In this example, a GB product as high as 290 GHz is obtained as the maximum value of the GB product, but M is a value of 30 or more, and in the case of M = 1 to 15 which is a practical range when applied to optical communication, GB is obtained. The maximum value of the product is about 150 GHz.

M=1〜15付近で得られるGB積をより一層向上するためには、最大帯域の高いデバイス設計と共に高いGB積値が得られる増倍層が必要となっている。   In order to further improve the GB product obtained in the vicinity of M = 1 to 15, a multiplication layer capable of obtaining a high GB product value together with a device design having a high maximum bandwidth is required.

そこで、増倍層材料としてInAlAsを用い、薄膜化してGB積の向上を図ることが考えられる。   Thus, it is conceivable to use InAlAs as the multiplication layer material and reduce the film thickness to improve the GB product.

しかしながら、0.1μm未満まで増倍層の厚みを薄くすると、暗電流劣化が顕著に見られるようになる。暗電流劣化が顕著となると、薄膜化によるGB積向上の効果も失われる。   However, when the thickness of the multiplication layer is reduced to less than 0.1 μm, the dark current deterioration becomes noticeable. When the dark current deterioration becomes significant, the effect of improving the GB product by thinning the film is lost.

従って、InAlAsを用いた場合では、0.1μm未満の増倍層を用いた場合には、0.1μm以上の層厚の増倍層を用いた場合と比較してGB積が劣化してしまう。   Therefore, when InAlAs is used, when a multiplication layer of less than 0.1 μm is used, the GB product is deteriorated as compared with the case of using a multiplication layer having a thickness of 0.1 μm or more. .

この結果、このような薄膜のAPDを用いて2.5Gb/s乃至40Gb/sのビットレートの光受信機を構成した場合、層厚が0.1μm以上の増倍層を用いて構成した光受信機と比較して感度は下がってしまう。   As a result, when an optical receiver having a bit rate of 2.5 Gb / s to 40 Gb / s is configured using such a thin film APD, the light configured using a multiplication layer having a layer thickness of 0.1 μm or more. The sensitivity is reduced compared to the receiver.

このことから、薄膜の増倍層を使ったAPDでは、信号増倍の機能は残るものの、感度向上につながる増倍特性は得られていなかった。従って、200GHz以上の高いGB積のAPDとプリアンプとを用いた構造を有する光受信機は実現できなかった。   For this reason, in the APD using the thinned multiplication layer, although the signal multiplication function remains, the multiplication characteristic leading to the improvement in sensitivity has not been obtained. Therefore, an optical receiver having a structure using an APD having a high GB product of 200 GHz or more and a preamplifier cannot be realized.

また、薄膜化を図った場合でも従来構造では、増倍層の両側を、増倍層と同一のバンドギャップの材料か、あるいは、増倍層よりも低いバンドギャップの材料で構成している。   Even in the case of reducing the thickness, in the conventional structure, both sides of the multiplication layer are made of the same band gap material as the multiplication layer or a lower band gap material than the multiplication layer.

SAM型APDに対して電圧を印加した場合、図13に示すように、増倍層13−4に隣接した層13−3、13−5にも増倍可能な電界が印加される。この結果、増倍層13−4の厚みを0.1μm以下まで薄膜化したような場合、隣接した層13−3、13−5の濃度によっては、無視できないほどの層厚で空乏化がおきてしまう。これにより、有効な増倍領域の幅13−6は、増倍層13−4の厚さよりも広がってしまい、増倍層13−4の厚みを薄くした効果が低減する。   When a voltage is applied to the SAM type APD, as shown in FIG. 13, an electric field capable of multiplication is also applied to the layers 13-3 and 13-5 adjacent to the multiplication layer 13-4. As a result, when the thickness of the multiplication layer 13-4 is reduced to 0.1 μm or less, depletion occurs with a layer thickness that cannot be ignored depending on the concentration of the adjacent layers 13-3 and 13-5. End up. Thereby, the width 13-6 of the effective multiplication region becomes wider than the thickness of the multiplication layer 13-4, and the effect of reducing the thickness of the multiplication layer 13-4 is reduced.

例えば、増倍層13−4に隣接する層13−3、13−5の濃度を1×1017cm-3とした場合、増倍層13−4の層厚や材料にも依存するが、電界緩和に必要な層厚は0.5μm以上になると見積もられる。 For example, when the concentration of the layers 13-3 and 13-5 adjacent to the multiplication layer 13-4 is 1 × 10 17 cm −3 , it depends on the layer thickness and material of the multiplication layer 13-4. The layer thickness required for electric field relaxation is estimated to be 0.5 μm or more.

このような場合に、0.1μm未満の層厚を持つ増倍層13−4を作製しても、実際には、0.2乃至0.3μmの幅で増倍がおきることとなり、薄膜化の効果を有効に発揮することができない。   In such a case, even if the multiplication layer 13-4 having a layer thickness of less than 0.1 μm is produced, the multiplication actually occurs with a width of 0.2 to 0.3 μm, and the thickness is reduced. The effect of cannot be demonstrated effectively.

以上のように、従来の光受信機においては、GB積が高く、かつ、暗電流が低いAPDが得られていなかったため、10Gb/sにおけるAPD光受信機の受信感度の限界は、−28乃至−29dBm(ビットエラーレート(BER)1×10-9、疑似ランダム信号(PRBS)23段での評価時)程度であった。 As described above, in the conventional optical receiver, an APD having a high GB product and a low dark current has not been obtained. Therefore, the limit of the reception sensitivity of the APD optical receiver at 10 Gb / s is −28 to It was about -29 dBm (bit error rate (BER) 1 × 10 −9 , pseudo random signal (PRBS) evaluated at 23 stages).

これは、ショットノイズ限界で決まっているものではなく、理論的なAPD受信機の感度限界に迫るものではない。   This is not determined by the shot noise limit, and does not approach the theoretical sensitivity limit of the APD receiver.

40Gb/s用のPIN−PDとプリアンプICとを用いた従来の光受信機では、受信感度が非常に低く、受信に際して高い光強度を必要としている。このため、ファイバーアンプなどを用いた光アンプを光受信機の前段に配置して光プリアンプとして構成し、全体で光受信機としての機能を果たす構成になっている。   In a conventional optical receiver using a 40 Gb / s PIN-PD and a preamplifier IC, the reception sensitivity is very low, and high light intensity is required for reception. For this reason, an optical amplifier using a fiber amplifier or the like is arranged in the front stage of the optical receiver and configured as an optical preamplifier, so that the function as an optical receiver is achieved as a whole.

この光受信機では、光受信機に必要な入力レベルとして0dBm程度が必要であり、ファイバアンプの消費電力が大きくなってしまうという欠点があった。   In this optical receiver, an input level required for the optical receiver is required to be about 0 dBm, and the power consumption of the fiber amplifier is increased.

本発明は、以上のような従来の半導体受光素子及びそれを用いた光受信機における問題点に鑑みてなされたものであり、薄膜の増倍層であって、GB積が高く、かつ、暗電流が低い増倍特性を持つ増倍層を提供し、この増倍層を備え、高速・高感度な半導体受光素子及びその半導体受光素子を用いた光受信機を提供することを目的とする。   The present invention has been made in view of the above-described problems in the conventional semiconductor light-receiving element and the optical receiver using the same, and is a thin-film multiplication layer having a high GB product and darkness. An object of the present invention is to provide a multiplication layer having a multiplication characteristic with a low current, to provide a high-speed and high-sensitivity semiconductor light-receiving element including the multiplication layer, and an optical receiver using the semiconductor light-receiving element.

この目的を達成するため、本発明は、基板と、前記基板上に形成された増倍層と、前記増倍層の両側に形成された増倍抑止層と、を備え、前記増倍抑止層は、0.1μm未満の増倍層に対して、有効な増倍層厚が広がることを防止するものであることを特徴とする半導体受光素子を提供する。 In order to achieve this object, the present invention includes a substrate, a multiplication layer formed on the substrate, and a multiplication inhibition layer formed on both sides of the multiplication layer, and the multiplication inhibition layer. , to the multiplication layer of less than 0.1 [mu] m, to provide a semiconductor light receiving element characterized in der Rukoto which prevents effective multiplication layer thickness is increased.

増倍層の材料としては、例えば、In(x)Al(1−x)As(0≦x<0.52)を用いることができる。   As a material of the multiplication layer, for example, In (x) Al (1-x) As (0 ≦ x <0.52) can be used.

上記のIn(x)Al(1−x)As(0≦x<0.52)におけるxの値は次式に従って決定することができる。   The value of x in the above In (x) Al (1-x) As (0 ≦ x <0.52) can be determined according to the following equation.

(1−x)≧k1log10(dm)+k2 (1-x) ≧ k 1 log 10 (dm) + k 2

ただし、k1はk1≦−0.3を満たす任意の値であり、k2は上式の曲線が(dm=0.1、x=0.52)の点を通過するように決められるものとする。 However, k 1 is an arbitrary value satisfying k 1 ≦ −0.3, and k 2 is determined so that the curve of the above equation passes through the point (dm = 0.1, x = 0.52). Shall.

増倍層の材料としては、Si、GaN、AlN、InN、AlP、AlAs、GaP、AlSbまたはこれらの化合物(AlGaN、InGaN、AlInN、InAlGaN、GaP、AlGaP、AlAsP、AlGaAsP、AlAsSb等)を選択することができる。   As a material for the multiplication layer, Si, GaN, AlN, InN, AlP, AlAs, GaP, AlSb or a compound thereof (AlGaN, InGaN, AlInN, InAlGaN, GaP, AlGaP, AlAsP, AlGaAsP, AlAsSb, etc.) is selected. be able to.

これらの材料を用いた場合でも増倍電界の上昇に伴う暗電流劣化が避けられない場合には、増倍層の層厚を0.02μm以上とすることが好ましい。 Even when these materials are used, if dark current deterioration accompanying an increase in the multiplication electric field is unavoidable, the multiplication layer preferably has a layer thickness of 0.02 μm or more.

上述の半導体受光素子はアバランシェ・フォトダイオード(APD)として構成することができる。   The semiconductor light receiving element described above can be configured as an avalanche photodiode (APD).

また、前記増倍層の層厚は、0.01μm以上0.1μm未満としてもよいThe layer thickness of the multiplication layer may be 0.01 μm or more and less than 0.1 μm.

この半導体受光素子は、例えば、SAM(separated absorption and multiplication)型アバランシェ・フォトダイオード(APD)として構成することができる。   This semiconductor light receiving element can be configured as, for example, a SAM (separated absorption and multiplication) type avalanche photodiode (APD).

さらに、前記基板をインジウム燐(InP)基板と前記増倍抑止層はIn(x)Al(1−x)As(x≦0.4)からなるものでもよいFurthermore, the substrate was indium phosphide (InP) substrate, the multiplication preventing layer may be made of In (x) Al (1- x) As (x ≦ 0.4).

例えば、増倍抑止層は、増倍層をなす材料よりもさらにワイドギャップの材料からなる半導体層として構成することができる。   For example, the multiplication inhibiting layer can be configured as a semiconductor layer made of a material having a wider gap than the material forming the multiplication layer.

増倍抑止層の層厚は増倍層の層厚とほぼ同じにすることが好ましい。   The layer thickness of the multiplication inhibiting layer is preferably substantially the same as the layer thickness of the multiplication layer.

例えば、増倍抑止層は0.02μm以上0.1μm以下の厚さを有するように設定される。   For example, the multiplication inhibiting layer is set to have a thickness of 0.02 μm or more and 0.1 μm or less.

例えば、増倍抑止層はAlAsからなるものとすることができる。   For example, the multiplication inhibiting layer can be made of AlAs.

増倍抑止層の濃度は、アンドープまたは任意のドーピング量により、1×1017cm-3以上の不純物濃度とすることが好ましい。 The concentration of the multiplication inhibiting layer is preferably 1 × 10 17 cm −3 or more depending on the undoped or arbitrary doping amount.

薄膜増倍層の高速特性を生かすため、この層構造を用いてAPDを作製する場合、pn接合面積は1000平方μm程度以下として接合容量の低減を図り、CR制限速度の大きなAPDとすることが好ましい。   In order to take advantage of the high-speed characteristics of the thin film multiplication layer, when an APD is manufactured using this layer structure, the pn junction area should be about 1000 square μm or less so as to reduce the junction capacitance and to make the APD with a large CR limiting speed. preferable.

このような高いGB積の半導体受光素子とプリアンプICとを接続し、2.5Gb/s以上40Gb/sなどの帯域において、従来の光受信機よりも高感度なAPD受信機を構成することができる。   By connecting such a high light-gap semiconductor light-receiving element and a preamplifier IC, an APD receiver having a higher sensitivity than a conventional optical receiver can be configured in a band of 2.5 Gb / s to 40 Gb / s. it can.

すなわち、本発明は、上述の半導体受光素子と、半導体受光素子に接続されたプリアンプICと、を備えることを特徴とする光受信機を提供する。   That is, the present invention provides an optical receiver comprising the above-described semiconductor light receiving element and a preamplifier IC connected to the semiconductor light receiving element.

また、本発明は、上述の半導体受光素子と、半導体受光素子に接続されたプリアンプICと、を備え、ビットエラーレート(BER)1×10-9を与える光強度が−26dBm以下となる受信感度を有する10Gb/s通信用APD光受信機を提供する。 The present invention also includes the above-described semiconductor light-receiving element and a preamplifier IC connected to the semiconductor light-receiving element, and the light sensitivity giving a bit error rate (BER) of 1 × 10 −9 is −26 dBm or less. An APD optical receiver for communication with 10 Gb / s is provided.

さらに、本発明は、上述の半導体受光素子と、半導体受光素子に接続されたプリアンプICと、を備え、ビットエラーレート(BER)1×10-9を与える光強度が−7dBm以下となる受信感度を有する40Gb/s通信用APD受信機を提供する。 Furthermore, the present invention includes the above-described semiconductor light-receiving element and a preamplifier IC connected to the semiconductor light-receiving element, and the light sensitivity giving a bit error rate (BER) of 1 × 10 −9 is −7 dBm or less. An APD receiver for 40 Gb / s communication is provided.

すなわち、前段に光プリアンプが配置された光受信機の場合、本発明においては、本発明により受信感度が向上した範囲内で光プリアンプの増幅量を削減し。あるいは、光プリアンプそのものを省略して光受信機を構成する。   That is, in the case of an optical receiver in which an optical preamplifier is arranged in the preceding stage, the present invention reduces the amplification amount of the optical preamplifier within the range in which the reception sensitivity is improved by the present invention. Alternatively, the optical receiver is configured by omitting the optical preamplifier itself.

本発明によりInP基板上に作製した0.1μm未満の層厚を持つ増倍層では、キャリアの増倍は薄い増倍層の内部で起きるので、短時間で多数のキャリア発生につながり、高いGB積を提供することができる。   In the multiplication layer having a thickness of less than 0.1 μm produced on the InP substrate according to the present invention, carrier multiplication occurs inside the thin multiplication layer, leading to generation of a large number of carriers in a short time, and high GB Product can be provided.

また、従来考えられていた材料よりもワイドギャップの材料で構成されているため、増倍暗電流が0.1乃至1μA以下、最大でも2μA以下まで抑圧され、この層構造を元にして得られたAPDなどの半導体受光素子は2.5乃至40Gbpsの範囲で高感度受光素子として使用することができる。   Further, since it is made of a material having a wider gap than a conventionally considered material, the multiplication dark current is suppressed to 0.1 to 1 μA or less, and at most 2 μA or less, and this layer structure is obtained. A semiconductor light receiving element such as an APD can be used as a high sensitivity light receiving element in the range of 2.5 to 40 Gbps.

前記増倍抑止層内部では、増倍確率が大幅に下がるため、空乏層の広がりに伴う有効な増倍層厚の広がりを防止でき、キャリアは増倍層の内部でのみ選択的に増倍を起こす。 Since the multiplication probability is greatly reduced inside the multiplication suppression layer, it is possible to prevent the effective multiplication layer thickness from spreading due to the spread of the depletion layer, and carriers are selectively multiplied only inside the multiplication layer. Wake up.

増倍抑止層のドーピング濃度を1×1017cm-3以上にした場合には、電界緩和の効果を持ち、増倍抑止層に対して増倍層と反対側に隣接する層での増倍が低減される。 When the doping concentration of the multiplication inhibiting layer is 1 × 10 17 cm −3 or more, there is an effect of electric field relaxation, and multiplication in a layer adjacent to the multiplication inhibiting layer on the side opposite to the multiplication layer is performed. Is reduced.

このようにして作製したAPDなどの半導体受光素子をプリアンプICに接続することにより、2.5Gb/s乃至40Gb/sなどの帯域において、高感度受信機として機能する。   By connecting a semiconductor light receiving element such as an APD thus manufactured to a preamplifier IC, it functions as a high sensitivity receiver in a band of 2.5 Gb / s to 40 Gb / s.

たとえば、1.5μm帯の光を受光した場合、変換効率をT(A/W)、増倍率M、プリアンプのトランスインピーダンスをAΩとすると、T・M・A(V/W)の変換効率を持つ受信機が構成される。   For example, when receiving light in the 1.5 μm band, assuming that the conversion efficiency is T (A / W), the multiplication factor M, and the transimpedance of the preamplifier is AΩ, the conversion efficiency of T · M · A (V / W) is A receiver is configured.

前段に光プリアンプを配置している光受信機の場合、本発明により後段の受信感度が上がった分の電力を省略することができる。光プリアンプ全体を省略した場合でも、受信感度が向上しているため、光信号の受信に支障はない。   In the case of an optical receiver in which an optical preamplifier is arranged at the front stage, the power corresponding to the increase in the reception sensitivity at the rear stage can be omitted by the present invention. Even when the entire optical preamplifier is omitted, since reception sensitivity is improved, there is no problem in receiving an optical signal.

次に、本発明の実施の形態について図面を参照して詳細に説明する。   Next, embodiments of the present invention will be described in detail with reference to the drawings.

(第一の実施の形態)
図1は本発明の第1の実施形態に係る半導体受光素子の構造を示す。本実施形態においては、半導体受光素子は、半導体基板上に形成したSAM型APDとして形成されている。
(First embodiment)
FIG. 1 shows a structure of a semiconductor light receiving element according to a first embodiment of the present invention. In the present embodiment, the semiconductor light receiving element is formed as a SAM type APD formed on a semiconductor substrate.

このSAM型APDは、半導体基板1−1と、半導体基板1−1上にこの順番に形成されたn型バッファ層1−2、増倍層1−3、電界緩和層1−4、第1p型光吸収層1−5、第2p型光吸収層1−6、p型バッファ層1−7及びp型コンタクト層1−8と、からなる。   This SAM type APD includes a semiconductor substrate 1-1, an n-type buffer layer 1-2, a multiplication layer 1-3, an electric field relaxation layer 1-4, and a first p formed on the semiconductor substrate 1-1 in this order. The light-absorbing layer 1-5, the second p-type light absorbing layer 1-6, the p-type buffer layer 1-7, and the p-type contact layer 1-8.

なお、本実施形態に係るSAM型APDの層構造としては、半導体基板1−1上に先ずp型バッファ層1−7を構成し、p型バッファ層1−7上にこの順番に第1p型光吸収層1−5、第2p型光吸収層1−6、電界緩和層1−4、増倍層1−3、n型バッファ層1−2及びn型コンタクト層1−8を積層した構造とすることも可能である。   As the layer structure of the SAM type APD according to the present embodiment, a p-type buffer layer 1-7 is first formed on the semiconductor substrate 1-1, and the first p-type is formed in this order on the p-type buffer layer 1-7. A structure in which a light absorption layer 1-5, a second p-type light absorption layer 1-6, an electric field relaxation layer 1-4, a multiplication layer 1-3, an n-type buffer layer 1-2, and an n-type contact layer 1-8 are stacked. It is also possible.

第1p型光吸収層1−5のp型不純物濃度は第2p型光吸収層1−6のp型不純物濃度よりも低く設定されている。また、第1p型光吸収層1−5の層厚は、0.01μm以上2μm以下の範囲で、第2p型光吸収層1−6の層厚は、0μm以上0.5μm以下の範囲でそれぞれ作製する。   The p-type impurity concentration of the first p-type light absorption layer 1-5 is set lower than the p-type impurity concentration of the second p-type light absorption layer 1-6. The layer thickness of the first p-type light absorption layer 1-5 is in the range of 0.01 μm to 2 μm, and the layer thickness of the second p-type light absorption layer 1-6 is in the range of 0 μm to 0.5 μm. Make it.

光吸収層1−5、1−6の層厚が厚すぎると、キャリアの走行時間が長くなり、高速・高感度特性を得ることができなくなる。このため、高速・高感度特性を得ることができる層厚の範囲として上記の範囲を設定した。   If the layer thickness of the light absorption layers 1-5 and 1-6 is too thick, the traveling time of carriers becomes long, and high speed and high sensitivity characteristics cannot be obtained. For this reason, the above-mentioned range was set as the range of the layer thickness capable of obtaining high speed and high sensitivity characteristics.

薄膜増倍層1−3は電界を均一に印加するために、可能な限り不純物濃度を低く作製する。薄膜増倍層1−3の層厚は、GB積向上の観点から0.1μm未満、増倍暗電流抑圧の観点から0.02μm以上とする。   The thin film multiplication layer 1-3 is formed with as low an impurity concentration as possible in order to uniformly apply an electric field. The layer thickness of the thin film multiplication layer 1-3 is less than 0.1 μm from the viewpoint of improving the GB product, and 0.02 μm or more from the viewpoint of suppression of multiplication dark current.

しかしながら、このような薄膜の増倍層1−3を、例えば、InP基板上に構成するAPDにおいて、InPに格子整合するInAlAsで増倍層1−3を構成した場合、増倍暗電流が増大し、2.5Gb/s乃至40Gb/sの伝送帯域において信号電流が発生するショットノイズと比較して同等レベルあるいはそれ以上のノイズ成分を発生し、高感度化が望めない。   However, when the multiplication layer 1-3 is formed of InAlAs lattice-matched to InP in an APD configured with such a thin film multiplication layer 1-3 on, for example, an InP substrate, the multiplication dark current increases. However, compared to shot noise in which a signal current is generated in a transmission band of 2.5 Gb / s to 40 Gb / s, a noise component equal to or higher than that is generated, and high sensitivity cannot be expected.

そこで、より暗電流を低減する材料として、InAlAsのAl組成を高めたIn(x)Al(1−x)As(1−x>0.48)を用いる。   Therefore, In (x) Al (1-x) As (1-x> 0.48) in which the Al composition of InAlAs is increased is used as a material for further reducing the dark current.

一般に、このように基板上の格子不整合な材料を積層した場合、臨界膜厚までは積層する層に歪みが導入されるが、それ以上の層厚を積層すると格子欠陥が導入されて格子緩和が起きることが知られている。   In general, when lattice mismatched materials on a substrate are laminated in this way, strain is introduced into the laminated layer up to the critical thickness, but if a layer thickness greater than that is laminated, lattice defects are introduced and lattice relaxation occurs. Is known to occur.

しかしながら、本発明者は実験により、格子不整合の材料を臨界膜厚以上に積層することにより生じた格子緩和に起因する結晶欠陥が導入された場合に、In(0.52)Al(0.48)Asよりワイドギャップな材料であれば、この材料をAPDの増倍層に適用した場合に増倍特性に影響がなく、また、増倍暗電流も抑圧される、という結果を得た。このことから、ワイドギャップ材料の適用は増倍層、あるいは、その他の受光素子を形成する層構造に対して有効であることが理解できた。   However, the present inventor has shown by experiment that In (0.52) Al (0...) Is introduced when crystal defects due to lattice relaxation caused by laminating lattice mismatch materials to a critical thickness or more are introduced. 48) In the case of a material having a wider gap than As, when this material was applied to an APD multiplication layer, the multiplication characteristics were not affected, and the multiplication dark current was also suppressed. From this, it was understood that the application of the wide gap material is effective for the multiplication layer or the layer structure for forming other light receiving elements.

仮に、格子不整合量を少なく設計したい場合には、膜厚dmに反比例させてアルミニウム組成を増やす設計も可能である。   If it is desired to design a small amount of lattice mismatch, it is possible to design the aluminum composition to be increased in inverse proportion to the film thickness dm.

例えば、In(x)Al(1−x)Asの組成の決定を次式に従って行うことができる。   For example, the composition of In (x) Al (1-x) As can be determined according to the following equation.

(1−x)=k1・log10(dm)+k2・0.01<dm<0.1、k1<−0.3 (1-x) = k 1 · log 10 (dm) + k 2 · 0.01 <dm <0.1, k 1 <−0.3

ただし、上式で表される曲線がdm=0.1、(1−x)=0.48を通るように決定する。   However, it is determined that the curve represented by the above formula passes through dm = 0.1 and (1-x) = 0.48.

格子整合の作製条件からのずれを最も小さくし、その効果を十分得るためには、図2の2−1に示すように、k1=−0.3とし、増倍層厚が0.1μmの場合の組成が格子整合するように、すなわち、dm=0.1の時に(1−x)=0.48になるように、係数k2を決めると効果的である。この場合、k2=0.18である。 In order to minimize the deviation from the lattice matching fabrication conditions and obtain the effect sufficiently, as shown by 2-1 in FIG. 2, k 1 = −0.3, and the multiplication layer thickness is 0.1 μm. It is effective to determine the coefficient k 2 so that the composition in this case is lattice matched, that is, (1-x) = 0.48 when dm = 0.1. In this case, k 2 = 0.18.

ただし、格子不整合量は大きくなってもワイドギャップ側にずれる場合には問題ないので、実際には、上式で決定されるAl組成よりも大きなAl組成で作製すればよい。つまり、k1≦−0.3を満たし、増倍層厚が0.1μmの場合の組成が格子整合するように、すなわち、dm=0.1の時にx=0.52になるように、係数k2 を決めておけばよい。これは、図2の2−2で示す範囲に相当する。 However, even if the amount of lattice mismatch increases, there is no problem if it shifts to the wide gap side. In practice, it may be produced with an Al composition larger than the Al composition determined by the above equation. That is, the composition when k 1 ≦ −0.3 and the multiplication layer thickness is 0.1 μm is lattice matched, that is, x = 0.52 when dm = 0.1. The coefficient k 2 should be determined. This corresponds to the range indicated by 2-2 in FIG.

このように、増倍特性は格子緩和に影響されず、In(0.52)Al(0.48)Asに比較して十分ワイドギャップであれば、増倍特性が得られる。このことを利用すると、薄膜増倍層の材料として、GaN、AlN、AlN、InN、AlP、GaP及びこれら材料を任意の混合比で組み合わせた材料を用いることができる。   Thus, the multiplication characteristic is not affected by the lattice relaxation, and if the gap is sufficiently wide compared to In (0.52) Al (0.48) As, the multiplication characteristic can be obtained. By utilizing this, GaN, AlN, AlN, InN, AlP, GaP, and a material in which these materials are combined at an arbitrary mixing ratio can be used as the material of the thin film multiplication layer.

電界緩和層1−4はp型不純物を含有しており、光吸収層1−5、1−6及び増倍層1−3と同一の材料からなる。電界緩和層1−4の層厚は約0.02乃至約0.2μmであり、p型不純物濃度0.5×1018乃至2×1018cm-3を有する。 The electric field relaxation layer 1-4 contains a p-type impurity and is made of the same material as the light absorption layers 1-5 and 1-6 and the multiplication layer 1-3. The thickness of the electric field relaxation layer 1-4 is about 0.02 to about 0.2 μm and has a p-type impurity concentration of 0.5 × 10 18 to 2 × 10 18 cm −3 .

n型バッファ層1−2は、1×1017乃至1×1020cm-3のn型不純物濃度を有しており、約0.1乃至約0.5μmの層厚を有している。 The n-type buffer layer 1-2 has an n-type impurity concentration of 1 × 10 17 to 1 × 10 20 cm −3 and a layer thickness of about 0.1 to about 0.5 μm.

光電流のパンチスルーの特性を改善するためには、n型バッファ層1−2と光吸収層1−5、1−6との間のバンド不連続を緩和することが必要となる。このために、4元層やInP層、トンネル効果を利用した薄膜障壁層をn型バッファ層1−2と光吸収層1−5、1−6との間に挿入しても良い。   In order to improve the punch-through characteristics of the photocurrent, it is necessary to alleviate the band discontinuity between the n-type buffer layer 1-2 and the light absorption layers 1-5 and 1-6. For this purpose, a quaternary layer, an InP layer, or a thin film barrier layer using a tunnel effect may be inserted between the n-type buffer layer 1-2 and the light absorption layers 1-5 and 1-6.

このようにして構成した層構造を用いて、最大帯域がおおよそ10Gb/sや40Gb/sに適用できるような構造のAPDを作製する。この場合、pn接合容量が重要なパラメータとなっている、周波数応答に関するCR制限を避けるため、pn接合面積は1000平方μm以下に設計するのが有効である。   Using the layer structure thus configured, an APD having a structure in which the maximum band can be applied to approximately 10 Gb / s or 40 Gb / s is manufactured. In this case, it is effective to design the pn junction area to 1000 square μm or less in order to avoid the CR limitation regarding the frequency response, in which the pn junction capacitance is an important parameter.

それぞれのAPDは、帯域に応じた高速アンプと接続し、10Gb/sや40Gb/sにおいて高感度な光受信機として利用できる。40Gb/sにおいては、光プリアンプの動作電力を削減したり、あるいは、光プリアンプ全体を省略することができる。   Each APD is connected to a high-speed amplifier corresponding to the band, and can be used as a high-sensitivity optical receiver at 10 Gb / s or 40 Gb / s. At 40 Gb / s, the operating power of the optical preamplifier can be reduced, or the entire optical preamplifier can be omitted.

(第二の実施の形態)
第二の実施の形態においては、半導体受光素子としてSAM型APDを構成する。
(Second embodiment)
In the second embodiment, a SAM type APD is configured as a semiconductor light receiving element.

本実施形態に係るSAM型APDの構造を図3−(B)に示す。本実施形態に係るSAM型APDは、半導体基板3−18と、半導体基板3−18上にこの順番に形成されたn型バッファ層3−17と、第1増倍抑止層3−16と、増倍層3−15と、第2増倍抑止層3−14と、電界緩和層3−13と、p-型光吸収層3−12と、p+型光吸収層3−11と、p型バッファ層3−10と、p型コンタクト層3−9と、からなる。 The structure of the SAM type APD according to this embodiment is shown in FIG. The SAM APD according to the present embodiment includes a semiconductor substrate 3-18, an n-type buffer layer 3-17 formed in this order on the semiconductor substrate 3-18, a first multiplication suppression layer 3-16, Multiplication layer 3-15, second multiplication suppression layer 3-14, electric field relaxation layer 3-13, p type light absorption layer 3-12, p + type light absorption layer 3-11, p A type buffer layer 3-10 and a p-type contact layer 3-9.

これに対して、図3−(A)は従来のSAM型APDの構造を示す。従来のSAM型APDは、半導体基板3−8と、半導体基板3−8上にこの順番に形成されたn型バッファ層3−7と、増倍層3−6と、電界緩和層3−5と、p-型光吸収層3−4と、p+型光吸収層3−3と、p型バッファ層3−2と、p型コンタクト層3−1と、からなる。 On the other hand, FIG. 3A shows the structure of a conventional SAM type APD. A conventional SAM type APD includes a semiconductor substrate 3-8, an n-type buffer layer 3-7 formed on the semiconductor substrate 3-8 in this order, a multiplication layer 3-6, and an electric field relaxation layer 3-5. And a p type light absorption layer 3-4, a p + type light absorption layer 3-3, a p type buffer layer 3-2, and a p type contact layer 3-1.

本実施形態に係るSAM型APDにおいては、半導体基板3−18はGaAsやInPを用いる。   In the SAM type APD according to the present embodiment, the semiconductor substrate 3-18 uses GaAs or InP.

+型光吸収層3−11はp-型光吸収層3−12よりも不純物濃度が高く設定されている。p+型光吸収層3−11の層厚は0.0μm以上0.5μm以下の範囲に設定されており、p-型光吸収層3−12の層厚は0.01μm以上2μm以下の範囲に設定されている。 The p + type light absorption layer 3-11 is set to have a higher impurity concentration than the p type light absorption layer 3-12. The layer thickness of the p + -type light absorption layer 3-11 is set in the range of 0.0 μm or more and 0.5 μm or less, and the layer thickness of the p -type light absorption layer 3-12 is in the range of 0.01 μm or more and 2 μm or less. Is set to

光吸収層3−11、3−12の層厚が厚すぎると、キャリアの走行時間が長くなり、高速・高感度特性を得ることができなくなる。このため、高速・高感度特性を得ることができる層厚の範囲として上記の範囲を設定した。   If the layer thickness of the light absorption layers 3-11 and 3-12 is too thick, the traveling time of carriers becomes long, and high speed and high sensitivity characteristics cannot be obtained. For this reason, the above-mentioned range was set as the range of the layer thickness capable of obtaining high speed and high sensitivity characteristics.

光吸収層3−11、3−12のバンドギャップはバンドギャップが小さなものから選び、なるべく広範囲の波長を受光可能なように設計する。   The band gaps of the light absorption layers 3-11 and 3-12 are selected from those having a small band gap, and are designed so as to receive a wide range of wavelengths as much as possible.

なお、光吸収層3−11、3−12はそれぞれn+、n-型光吸収層として構成することも可能である。 The light absorption layers 3-11 and 3-12 can also be configured as n + and n type light absorption layers, respectively.

光吸収層3−11、3−12の材料としては、InP基板上に形成する場合にはIn(0.53)Ga(0.47)Asを、GaAs基板上に形成する場合にはIn(0.1)Ga(0.9)As等を用いる。   The light absorbing layers 3-11 and 3-12 may be made of In (0.53) Ga (0.47) As when formed on an InP substrate, and In (0.5) when formed on a GaAs substrate. 0.1) Ga (0.9) As or the like is used.

増倍層3−15は、電界を均一に印加するために、可能な限り不純物濃度を低く作製する。層厚は、GB積向上の観点から0.1μm未満とし、暗電流劣化防止の観点から0.01μm以上とする。   The multiplication layer 3-15 is made as low as possible in order to uniformly apply an electric field. The layer thickness is less than 0.1 μm from the viewpoint of improving the GB product, and 0.01 μm or more from the viewpoint of preventing dark current deterioration.

図3−(A)に示す従来のSAM型APDにおいては、増倍層3−06の両側を構成する層、すなわち、電界緩和層3−05及びn型バッファ層3−07は増倍層3−06と同一のバンドギャップまたは増倍層3−06のバンドギャップよりも小さいバンドギャップの材料で構成されている。このため、従来のSAM型APDの構造では、電圧を印加して高電界部分が広がった際に実際の有効増倍層厚が広がってしまう。   In the conventional SAM type APD shown in FIG. 3A, the layers constituting both sides of the multiplication layer 3-06, that is, the electric field relaxation layer 3-05 and the n-type buffer layer 3-07 are the multiplication layer 3. It is made of a material having the same band gap as −06 or a band gap smaller than that of the multiplication layer 3-06. For this reason, in the structure of the conventional SAM type APD, when a high electric field portion is spread by applying a voltage, the actual effective multiplication layer thickness is widened.

これに対して、第2の実施の形態に係るSAM型APDにおいては、増倍層3−15の両側にアバランシェ増倍の確率の非常に低い増倍抑止層3−14、3−16を設けることにより、この有効増倍層厚の広がりを防ぐことができる。   On the other hand, in the SAM type APD according to the second embodiment, multiplication suppression layers 3-14 and 3-16 having a very low probability of avalanche multiplication are provided on both sides of the multiplication layer 3-15. Thus, the spread of the effective multiplication layer thickness can be prevented.

増倍抑止層3−14、3−16は、増倍層3−15よりもブレークダウン電界の高い材料を用いて構成する。   The multiplication suppression layers 3-14 and 3-16 are configured using a material having a higher breakdown electric field than the multiplication layer 3-15.

一般には、増倍電界は、バンドギャップが同じであれば、層厚依存性を持つ(同じ層厚であればバンドギャップに依存する)ため、バンドギャップが増倍層3−15に対して110%程度あるような材料を用いることが望ましい。   In general, the multiplication electric field has a layer thickness dependency when the band gap is the same (depending on the band gap when the band thickness is the same), so that the band gap is 110 with respect to the multiplication layer 3-15. It is desirable to use a material that has about%.

増倍抑止層3−14、3−16の層厚は、増倍層3−15の層厚と同等か、より薄い層厚で構成する。   The layer thicknesses of the multiplication inhibiting layers 3-14 and 3-16 are equal to or thinner than the layer thickness of the multiplication layer 3-15.

ただし、増倍抑止層3−14、3−16の層厚を0.02μm以上とすることにより、その効果は大きくすることができる。   However, the effect can be increased by setting the layer thicknesses of the multiplication inhibiting layers 3-14 and 3-16 to 0.02 μm or more.

また、バンドギャップ差が十分あれば、増倍抑止層3−14、3−16の増倍電界は十分高くなるので、増倍抑止層3−14、3−16の厚みを増倍層3−15より厚くすることができる。   Further, if the band gap difference is sufficient, the multiplication electric field of the multiplication inhibition layers 3-14 and 3-16 becomes sufficiently high, so that the thickness of the multiplication inhibition layers 3-14 and 3-16 is increased. It can be thicker than 15.

増倍抑止層3−14、3−16を挿入することにより、薄膜増倍層3−15の中でアバランシェ増倍がおきる確率が高くなり、隣接する増倍抑止層3−14、3−16で増倍する確率を低くすることができる。従って、増倍キャリアの主流な増倍は増倍層3−15の内部に閉じこめることができる。   By inserting the multiplication inhibition layers 3-14 and 3-16, the probability that avalanche multiplication occurs in the thin film multiplication layer 3-15 is increased, and adjacent multiplication inhibition layers 3-14 and 3-16 are increased. The probability of multiplication can be lowered. Therefore, the main multiplication of the multiplication carrier can be confined inside the multiplication layer 3-15.

増倍抑止層3−14、3−16では、増倍抑止層3−14、3−16の外部に高電界が印加されて増倍がおきるのを防ぐため、層厚0.1μmでは1×1017cm-3以上、層厚0.05μmでは2×1017cm-3以上、層厚0.02μmでは5×1017cm-3以上の濃度、これらの層厚の中間の層厚ではこれらの濃度を補完して得られた濃度以上の濃度を有するように設計することにより、より高い効果を期待できる。この場合には、増倍抑止層3−14、3−16が電界緩和層3−13としての機能も兼ねていることとなる。 In the multiplication inhibiting layers 3-14 and 3-16, in order to prevent a multiplication from occurring due to a high electric field applied to the outside of the multiplication inhibiting layers 3-14 and 3-16, a layer thickness of 0.1 μm is 1 ×. 10 17 cm −3 or more, layer thickness of 0.05 μm, 2 × 10 17 cm −3 or more, layer thickness of 0.02 μm, concentration of 5 × 10 17 cm −3 or more, and intermediate layer thickness of these layers A higher effect can be expected by designing to have a concentration equal to or higher than the concentration obtained by complementing the concentration. In this case, the multiplication suppression layers 3-14 and 3-16 also serve as the electric field relaxation layer 3-13.

(第三の実施の形態)
格子整合する材料のバンドギャップはよく知られているので、バンドギャップから組成を計算し、層構造を決定するのは容易である。
(Third embodiment)
Since the band gap of the lattice-matching material is well known, it is easy to calculate the composition from the band gap and determine the layer structure.

InP基板上に構成したSAM型APDの場合、格子整合する材料系としては、In(0.52)Al(0.48)Asがワイドギャップ材料として知られている。   In the case of a SAM type APD configured on an InP substrate, In (0.52) Al (0.48) As is known as a wide gap material as a material system for lattice matching.

これに対する増倍抑止層は、格子整合する材料でバンドギャップが110%以上大きなものが知られていないために、構成することができない。   A multiplication inhibiting layer for this cannot be formed because a lattice-matching material with a band gap of 110% or more is not known.

そこで、格子不整合のワイドギャップ材料を用いる。例えば、In(x)Al(1−x)As(x<0.52)を用いると、InAlAsよりもワイドギャップ材料で挟むことができたのと同等であり、有効増倍層厚の増加を防ぐことができる。   Therefore, a lattice-mismatched wide gap material is used. For example, using In (x) Al (1-x) As (x <0.52) is equivalent to being able to be sandwiched with a wider gap material than InAlAs, and increases the effective multiplication layer thickness. Can be prevented.

ここで、InP基板上に形成されたIn(x)Al(1−x)As(x<0.52)、特に格子緩和が起きるほどの層厚を積層した場合のバンドギャップを正確に得ることは難しいので、バンドギャップからみた材料の組成設計は容易ではない。   Here, the In (x) Al (1-x) As (x <0.52) formed on the InP substrate, particularly the band gap when a layer thickness sufficient to cause lattice relaxation is obtained. Therefore, it is not easy to design the composition of the material from the viewpoint of the band gap.

増倍暗電流の観点から推定した場合、0.06μmのIn(0.4)Al(0.6)Asは0.1μmのIn(0.52)Al(0.48)Asと比較してバンドギャップ差が十分見られることが分かっている。   When estimated from the standpoint of multiplication dark current, 0.06 μm In (0.4) Al (0.6) As is compared to 0.1 μm In (0.52) Al (0.48) As. It is known that the band gap difference can be seen sufficiently.

従って、このIn(0.4)Al(0.6)AsをInAlAs増倍層に対する増倍抑止層として利用することができる。   Therefore, this In (0.4) Al (0.6) As can be used as a multiplication suppression layer for the InAlAs multiplication layer.

また、この材料よりもAl組成を増やした場合についても特に弊害はないので、In(x)Al(1−x)As、(1−x>0.6)、層厚0.06μmを用いて増倍抑止層を構成すれば、増倍抑止の効果が期待できる。   In addition, since there is no harmful effect even when the Al composition is increased over this material, In (x) Al (1-x) As, (1-x> 0.6), and a layer thickness of 0.06 μm are used. If a multiplication suppression layer is configured, the effect of multiplication suppression can be expected.

特に、増倍抑止層をAlAsで構成した場合には増倍抑止の効果を一層期待することができ、その層厚は0.02μmでもよい。   In particular, when the multiplication inhibition layer is made of AlAs, the effect of multiplication inhibition can be further expected, and the layer thickness may be 0.02 μm.

このとき、n側増倍抑止層の濃度は1×1017cm-3以上あると電界が緩和され、増倍抑止層に隣接した層での増倍抑止効果も得られる。 At this time, if the concentration of the n-side multiplication inhibiting layer is 1 × 10 17 cm −3 or more, the electric field is relaxed, and the multiplication inhibiting effect in the layer adjacent to the multiplication inhibiting layer is also obtained.

このようにして得られた層構造を元にして、高速・高GB積のAPDを得ることができる。   Based on the layer structure thus obtained, an APD having a high speed and a high GB product can be obtained.

これらのAPDは、さらに、高感度受信機に応用することが期待できる。特に、APDをプリアンプに接続することにより、10Gb/sのような帯域では超高感度受信機として、40Gb/sの帯域でも従来のPIN−PD受信機と同様の光受信機として、ただし、より高感度の受信機として使用することができる。   These APDs can also be expected to be applied to high sensitivity receivers. In particular, by connecting the APD to a preamplifier, it is an ultra-sensitive receiver in a band such as 10 Gb / s, and an optical receiver similar to a conventional PIN-PD receiver in a band of 40 Gb / s, but more It can be used as a highly sensitive receiver.

特に、40Gb/s帯に応用した場合、前置する光プリアンプの増倍率を抑制して省電力化することが可能であり、特に、近距離では光プリアンプを用いない40Gb/s伝送系を構成することが可能となる。   In particular, when applied to the 40 Gb / s band, it is possible to save power by suppressing the multiplication factor of the optical preamplifier disposed in front, and in particular, a 40 Gb / s transmission system that does not use an optical preamplifier at a short distance is configured. It becomes possible to do.

上記実施形態により、InP基板上で0.1μm未満の増倍層厚を持ったAPDにおいて、0.1μm以上の層厚を持つAPDと比較して、M=1乃至15の範囲でGB積が向上させることができると同時に増倍暗電流のレベルを0.1乃至1マイクロアンペア以下と低く押さえることができる。
According to the above embodiment , the APD having a multiplication layer thickness of less than 0.1 μm on the InP substrate has a GB product in the range of M = 1 to 15 compared with the APD having a layer thickness of 0.1 μm or more. At the same time, the level of the multiplication dark current can be suppressed to a low level of 0.1 to 1 microampere or less.

このような高いGB積を得ることにより、2.5Gb/sや10Gb/s通信では、M>10の高い増倍域でも実用特性を得ることが可能である。   By obtaining such a high GB product, in 2.5 Gb / s or 10 Gb / s communication, it is possible to obtain practical characteristics even in a multiplication region where M> 10.

また、例えば、導波路型構造などのように、50%以上の量子効率を有し、かつ、最大帯域が40GHzを越えるような設計をすることにより、40Gb/sへも適用可能となる。   Further, for example, by designing such that the quantum efficiency is 50% or more and the maximum band exceeds 40 GHz, such as a waveguide structure, the structure can be applied to 40 Gb / s.

さらに、増倍抑止層を導入することにより、0.1μm以下のような薄膜増倍層に対して、増倍領域の拡大を防ぎ、GB積の一層の向上を図ることができる。増倍抑止層にドーピングを施した場合、特に、1×1017cm-3以上に設定した場合には、増倍抑止層に対して増倍層と反対側に接した層の内部で増倍する確率を低減することができ、GB積を向上させる効果がより一層高まる。 Further, by introducing a multiplication inhibiting layer, it is possible to prevent expansion of the multiplication region and further improve the GB product for a thin film multiplication layer of 0.1 μm or less. When doping is applied to the multiplication inhibiting layer, particularly when it is set to 1 × 10 17 cm −3 or more, multiplication is performed inside the layer in contact with the multiplication inhibiting layer on the side opposite to the multiplication layer. The probability of performing can be reduced, and the effect of improving the GB product is further enhanced.

このような高GB積のAPDを得ることにより、10Gb/s光通信においては、ショットノイズ限界により近づいた受信感度を持つAPD受信機を実現することができる。   By obtaining an APD having such a high GB product, an APD receiver having a reception sensitivity closer to the shot noise limit can be realized in 10 Gb / s optical communication.

例えば、帯域がfc>10GHz、量子効率η>80%のAPDをトランスインピーダンス1KΩを持つプリアンプに接続した場合、−29dBmの受信感度あるいはそれ以上が得られるようになる。   For example, when an APD having a bandwidth of fc> 10 GHz and a quantum efficiency η> 80% is connected to a preamplifier having a transimpedance of 1 KΩ, a reception sensitivity of −29 dBm or higher can be obtained.

また、組み立て等の歩留まりを考えても−26dBm程度が得られる。   Also, considering the yield of assembly or the like, about -26 dBm is obtained.

また、従来には例のない40Gb/s帯のAPD受信機を実現することができる。この40Gb/s用APD受信機は、その特性から、前段の光プリアンプの増幅量を低減することができ、あるいは、光プリアンプそれ自体を省略することもできる。これは、光プリアンプの大きな消費電力を削減するのに有効である。これにより、低消費電力の40Gb/s光受信機を構成することができる。   In addition, a 40 Gb / s band APD receiver, which is unprecedented, can be realized. This 40 Gb / s APD receiver can reduce the amount of amplification of the optical preamplifier in the previous stage due to its characteristics, or the optical preamplifier itself can be omitted. This is effective in reducing the large power consumption of the optical preamplifier. As a result, a low power consumption 40 Gb / s optical receiver can be configured.

本実施例は第一の実施の形態に対応するものである。   This example corresponds to the first embodiment.

図4は実施例1に係る半導体受光素子の層構造の図である。本実施例に係る半導体受光素子はAPDとして構成されている。   FIG. 4 is a diagram of the layer structure of the semiconductor light receiving element according to the first embodiment. The semiconductor light receiving element according to this embodiment is configured as an APD.

実施例1に係るAPDは、n型インジウム燐(InP)基板4−1と、n型インジウム燐(InP)基板4−1上にこの順番に形成されたn型InPバッファ層4−2(層厚1μm)と、n型InAlAsバッファ層4−3(層厚0.5μm)と、In(0.4)Al(0.6)Asn型バッファ層4−4(層厚0.05μm)と、In(0.4)Al(0.6)As増倍層4−5(層厚0.05μm)と、第1p型In(0.4)Al(0.6)As電界緩和層4−6(層厚0.05μm)と、第2p型InAlGaAs電界緩和層4−7(層厚0.05μm)と、第1p型InGaAs光吸収層4−8(層厚1μm)と、第2p型InGaAs光吸収層4−9(層厚0.1μm)と、p型InPバッファ層4−10(層厚1μm)と、p型InGaAsコンタクト層4−11(層厚0.5μm)と、からなる。   The APD according to Example 1 includes an n-type indium phosphide (InP) substrate 4-1, and an n-type InP buffer layer 4-2 (layer) formed in this order on the n-type indium phosphide (InP) substrate 4-1. A thickness of 1 μm), an n-type InAlAs buffer layer 4-3 (layer thickness of 0.5 μm), an In (0.4) Al (0.6) Asn-type buffer layer 4-4 (layer thickness of 0.05 μm), In (0.4) Al (0.6) As multiplication layer 4-5 (layer thickness 0.05 μm) and first p-type In (0.4) Al (0.6) As electric field relaxation layer 4-6 (Layer thickness 0.05 μm), second p-type InAlGaAs electric field relaxation layer 4-7 (layer thickness 0.05 μm), first p-type InGaAs light absorption layer 4-8 (layer thickness 1 μm), and second p-type InGaAs light Absorption layer 4-9 (layer thickness 0.1 μm), p-type InP buffer layer 4-10 (layer thickness 1 μm), p-type In aAs contact layer 4-11 and (layer thickness 0.5 [mu] m), consists.

これらの各層は結晶成長装置を用いて形成される。   Each of these layers is formed using a crystal growth apparatus.

この層構造を元に、図5に示すような面入射型の高速・高感度APDを作製した。   Based on this layer structure, a surface incident type high-speed and high-sensitivity APD as shown in FIG. 5 was produced.

以下、図5に示すAPDの製造方法を説明する。   Hereinafter, a method for manufacturing the APD shown in FIG. 5 will be described.

先ず、ウェットエッチング(ブロム系等)やドライエッチング(RIE等)を用いて直径20μm、高さ3乃至5μmのメサを形成する。これによりAPD層構造5−4を持ったメサが形成される。   First, a mesa having a diameter of 20 μm and a height of 3 to 5 μm is formed using wet etching (such as a bromine system) or dry etching (such as RIE). As a result, a mesa having the APD layer structure 5-4 is formed.

この場合には、メサ面積がpn接合面積とほぼ等しく、おおよそ314平方μmとなっている。   In this case, the mesa area is approximately equal to the pn junction area, which is approximately 314 square μm.

次いで、ポリイミドを用いてパッシベーション膜を形成する。   Next, a passivation film is formed using polyimide.

次いで、p型コンタクト層4−11の上面及びn型層が露出するメサ底面にそれぞれ、p型コンタクト電極5−6及びn型コンタクト電極5−5を形成する。   Next, a p-type contact electrode 5-6 and an n-type contact electrode 5-5 are formed on the top surface of the p-type contact layer 4-11 and the mesa bottom surface where the n-type layer is exposed.

次いで、Ti/Pt/Auを用いて、p電極5−7、n電極5−8を、コンタクト電極5−5、5−6を覆うように形成する。   Next, using Ti / Pt / Au, a p-electrode 5-7 and an n-electrode 5-8 are formed so as to cover the contact electrodes 5-5 and 5-6.

その際、n電極5−8はn型コンタクト電極5−5から表面まで引き出すように配線する。   At this time, the n-electrode 5-8 is wired so as to be drawn from the n-type contact electrode 5-5 to the surface.

なお、APD層構造5−4はInP基板5−3上に形成されており、APD層構造5−4とは反対側のInP基板5−3の表面には反射防止膜5−2が形成されている。信号光5−1は反射防止膜5−2を介してAPD層構造5−4に入射れる。   The APD layer structure 5-4 is formed on the InP substrate 5-3, and an antireflection film 5-2 is formed on the surface of the InP substrate 5-3 opposite to the APD layer structure 5-4. ing. The signal light 5-1 is incident on the APD layer structure 5-4 through the antireflection film 5-2.

このデバイスの特性を評価したところ、ブレークダウン電圧は20Vであり、増倍暗電流は0.5μAであった。量子効率は80%を得た。最大応答周波数は50Ω負荷のときに10GHzであり、GB積は220GHzを得た。特に、増倍率M=2乃至20での周波数応答は10GHzを維持していた。   When the characteristics of this device were evaluated, the breakdown voltage was 20 V and the multiplication dark current was 0.5 μA. The quantum efficiency was 80%. The maximum response frequency was 10 GHz with a 50Ω load, and the GB product was 220 GHz. In particular, the frequency response at a multiplication factor M = 2 to 20 was maintained at 10 GHz.

本実施例に係るAPDと1KΩ以上のトランスインピーダンスを持つプリアンプとを接続して周波数特性を評価したところ、帯域10GHzを得た。   When the APD according to this example and a preamplifier having a transimpedance of 1 KΩ or more were connected and the frequency characteristics were evaluated, a band of 10 GHz was obtained.

本実施例に係るAPD及びプリアンプを用いて光受信機を構成し、10Gb/sのビットレートにおいて受信感度を評価したところ、23段の疑似ランダム信号を使った場合にビットエラーレート(BER)1×10-9を与える光強度は−30dBmであった。 The optical receiver is configured using the APD and the preamplifier according to the present embodiment, and the reception sensitivity is evaluated at a bit rate of 10 Gb / s. When a 23-stage pseudo random signal is used, the bit error rate (BER) is 1 The light intensity giving x10 -9 was -30 dBm.

また、本実施例に係るAPD及びプリアンプからなる光受信機を連続して数多く作製したところ、結合効率の差や実装条件の僅かな違いなどに起因する受信感度のばらつきが見られた。   In addition, when a large number of optical receivers composed of APDs and preamplifiers according to this example were manufactured in succession, variations in reception sensitivity due to differences in coupling efficiency and slight differences in mounting conditions were observed.

この時の統計を取ると、受信機の平均的な受信感度は、−29dBmであり、最も低いものでも−26dBmを確保することができた。これは、10Gb/s用としては、非常に高感度なAPD光受信機である。   According to the statistics at this time, the average reception sensitivity of the receiver is -29 dBm, and even the lowest one can secure -26 dBm. This is a very sensitive APD optical receiver for 10 Gb / s.

本実施例は第一の実施の形態に対応するものである。   This example corresponds to the first embodiment.

図6は実施例2に係る半導体受光素子の層構造の図である。本実施例に係る半導体受光素子はAPDとして構成されている。   FIG. 6 is a diagram of the layer structure of the semiconductor light receiving element according to the second embodiment. The semiconductor light receiving element according to this embodiment is configured as an APD.

実施例2に係るAPDは、SI型インジウム燐(InP)基板6−1と、SI型インジウム燐(InP)基板6−1上にこの順番で形成されたn型InPバッファ層6−2(層厚2μm)と、n型InAlGaAs中間屈折率層6−3(0.5μm)と、n型In(0.4)Al(0.6)Asバッファ層6−4(層厚0.05μm)と、In(0.4)Al(0.6)As増倍層6−5(層厚0.05μm)と、第1p型In(0.4)Al(0.6)As電界緩和層6−6(層厚0.05μm)と、第2p型InAlGaAs電界緩和層6−7(層厚0.05μm)と、第1p型InGaAs光吸収層6−8(層厚0.4μm)と、第2p型InGaAs光吸収層6−9(層厚0.1μm)と、p型InAlGaAs中間屈折率層6−10(0.5μm)と、p型InPクラッド層6−11(層厚2μm)と、p型InGaAsコンタクト層6−12(層厚0.5μm)と、からなる。   The APD according to Example 2 includes an SI type indium phosphide (InP) substrate 6-1 and an n type InP buffer layer 6-2 (layer) formed on the SI type indium phosphide (InP) substrate 6-1 in this order. N-type InAlGaAs intermediate refractive index layer 6-3 (0.5 μm), n-type In (0.4) Al (0.6) As buffer layer 6-4 (layer thickness 0.05 μm), , In (0.4) Al (0.6) As multiplication layer 6-5 (layer thickness 0.05 μm) and first p-type In (0.4) Al (0.6) As electric field relaxation layer 6- 6 (layer thickness 0.05 μm), a second p-type InAlGaAs electric field relaxation layer 6-7 (layer thickness 0.05 μm), a first p-type InGaAs light absorption layer 6-8 (layer thickness 0.4 μm), and a second p Type InGaAs light absorption layer 6-9 (thickness 0.1 μm) and p type InAlGaAs intermediate refractive index layer 6-10 (0 0.5 μm), a p-type InP cladding layer 6-11 (layer thickness 2 μm), and a p-type InGaAs contact layer 6-12 (layer thickness 0.5 μm).

これらの各層は結晶成長装置を用いて形成される。   Each of these layers is formed using a crystal growth apparatus.

本実施例においては、図6に示した層構造を用いて、図7に示すような導波路型のAPDを構成する。   In this embodiment, a waveguide type APD as shown in FIG. 7 is configured using the layer structure shown in FIG.

以下、図7に示す導波路型APDの製造方法を説明する。   Hereinafter, a method of manufacturing the waveguide type APD shown in FIG. 7 will be described.

先ず、ウェットエッチング(ブロム系等)やドライエッチング(RIE等)を用いて長さ10μm、幅5μm、高さ4乃至5μmのAPDメサ7−2を形成する。   First, an APD mesa 7-2 having a length of 10 μm, a width of 5 μm, and a height of 4 to 5 μm is formed using wet etching (such as a bromine system) or dry etching (such as RIE).

このAPDメサ7−2の周囲にn型コンタクト電極を形成するための領域を残してウェット又はドライエッチングを用いて高さ2乃至3μm程度のn電極用メサ7−3を形成する。この場合、APDメサ7−2の面積がpn接合面積と等しく、おおよそ50平方μmとなるようにする。   An n-electrode mesa 7-3 having a height of about 2 to 3 μm is formed by wet or dry etching, leaving a region for forming an n-type contact electrode around the APD mesa 7-2. In this case, the area of the APD mesa 7-2 is equal to the pn junction area, and is approximately 50 square μm.

次いで、ポリイミド又は窒化膜を用いてパッシベーション膜を形成する。   Next, a passivation film is formed using polyimide or a nitride film.

p型コンタクト層6−12の上面及びn型層が露出するAPDメサ7−2の上面にコンタクト電極を形成する。   Contact electrodes are formed on the upper surface of the p-type contact layer 6-12 and the upper surface of the APD mesa 7-2 from which the n-type layer is exposed.

Ti/Pt/Auからなるコンタクト電極を、n電極7−4及びp電極7−5を覆うように形成する。   A contact electrode made of Ti / Pt / Au is formed so as to cover the n electrode 7-4 and the p electrode 7-5.

n電極7−4及びp電極7−5は、コプレーナ線路もしくはマイクロストリップラインまたは両者を組み合わせて接続する形状を持たせる。   The n-electrode 7-4 and the p-electrode 7-5 have a shape in which a coplanar line or a microstrip line or a combination of both is connected.

図7では、コプレーナ線路の場合を示した。   FIG. 7 shows the case of a coplanar line.

この場合、素子を形成した基板裏面にグラウンドを構成する金属を蒸着などにより形成する。   In this case, a metal constituting the ground is formed on the back surface of the substrate on which the element is formed by vapor deposition or the like.

さらに、基板の側面には反射防止膜7−6が形成されており、信号光7−1はこの反射防止膜7−6を介して導波路型APDに入射される。   Further, an antireflection film 7-6 is formed on the side surface of the substrate, and the signal light 7-1 is incident on the waveguide type APD through the antireflection film 7-6.

このデバイスの特性を評価したところ、ブレークダウン電圧は12Vで増倍暗電流は0.5μAであった。量子効率は70%を得た。最大応答周波数は50Ω負荷で40GHzであり、GB積は最大220GHzを得た。特に、増倍率M=2乃至5における周波数応答は36GHz以上を維持していた。   When the characteristics of this device were evaluated, the breakdown voltage was 12 V and the multiplication dark current was 0.5 μA. The quantum efficiency was 70%. The maximum response frequency was 40 GHz with a 50Ω load, and the GB product obtained a maximum of 220 GHz. In particular, the frequency response at the multiplication factor M = 2 to 5 was maintained at 36 GHz or more.

本実施例に係る導波路型APDと100Ωのトランス・インピーダンスを持つプリアンプとを接続して周波数特性を評価したところ、帯域40GHzを得た。   When the frequency characteristics were evaluated by connecting the waveguide type APD according to the present example and a preamplifier having a transformer impedance of 100Ω, a band of 40 GHz was obtained.

また、本実施例に係る導波路型APD及びプリアンプを用いて受信機を構成し、40Gb/sのビットレートにおいて受信感度を評価したところ、23段の疑似ランダム信号を使った場合にビットエラーレート(BER)1×10-9を与える光強度は−10dBmであった。これは、40Gb/s用としては、高感度な光受信機である。 Further, when the receiver is configured using the waveguide type APD and the preamplifier according to the present embodiment and the reception sensitivity is evaluated at a bit rate of 40 Gb / s, the bit error rate is obtained when a 23-stage pseudo random signal is used. The light intensity giving (BER) 1 × 10 −9 was −10 dBm. This is a high sensitivity optical receiver for 40 Gb / s.

実施例1と同様に、本実施例に係る導波路型APD及びプリアンプからなる多数の光受信機を連続して構成し、評価したところ、ばらつきが生じたが、最も低い受信感度のものでも−7dBmを得ることができた。   Similar to the first embodiment, a large number of optical receivers composed of the waveguide type APD and the preamplifier according to the present embodiment were continuously configured and evaluated. 7 dBm could be obtained.

このAPD光受信機を用いた場合、光プリアンプとして接続しているファイバアンプの出力を3dB低減でき、消費電力が1Wであったが、およそ半分の0.5Wまで低減できた。   When this APD optical receiver was used, the output of the fiber amplifier connected as an optical preamplifier could be reduced by 3 dB, and the power consumption was 1 W, but it could be reduced to approximately half, 0.5 W.

また、10km程度あるいはそれより短い光ファイバ伝送路を用いた場合、光プリアンプなしに40Gb/sの信号を受信できた。   When an optical fiber transmission line of about 10 km or shorter was used, a signal of 40 Gb / s could be received without an optical preamplifier.

本実施例は第二の実施の形態に対応するものである。   This example corresponds to the second embodiment.

図8は実施例3に係る半導体受光素子の層構造の図である。本実施例に係る半導体受光素子はAPDとして構成されている。   FIG. 8 is a diagram of the layer structure of the semiconductor light receiving element according to the third embodiment. The semiconductor light receiving element according to this embodiment is configured as an APD.

実施例3に係るAPDは、ガリウムヒ素(GaAs)基板8−1と、ガリウムヒ素(GaAs)基板8−1上にこの順番で形成されたn型Al(0.2)Ga(0.8)Asバッファ層8−2(層厚1μm)と、n型Al(0.12)Ga(0.88)As中間屈折率層8−3(層厚0.5μm)と、AlAs増倍抑止層8−4(層厚0.05μm)と、Al(0.2)Ga(0.8)As増倍層8−5(層厚0.05μm)と、AlAs増倍抑止層8−6(層厚0.05μm)と、p型Al(0.2)Ga(0.8)As電界緩和層8−7と、第1p型In(0.1)Ga(0.9)As光吸収層8−8(層厚0.2μm)と、第2p型In(0.1)Ga(0.9)As光吸収層8−9(層厚0.1μm)と、p型Al(0.12)Ga(0.88)As中間屈折率層8−10(層厚0.5μm)と、p型Al(0.2)Ga(0.8)Asバッファ層8−11(層厚1μm)と、p型GaAsコンタクト層8−12(層厚0.2μm)と、からなる。   The APD according to Example 3 includes a gallium arsenide (GaAs) substrate 8-1 and an n-type Al (0.2) Ga (0.8) formed in this order on the gallium arsenide (GaAs) substrate 8-1. As buffer layer 8-2 (layer thickness 1 μm), n-type Al (0.12) Ga (0.88) As intermediate refractive index layer 8-3 (layer thickness 0.5 μm), and AlAs multiplication inhibiting layer 8 -4 (layer thickness 0.05 μm), Al (0.2) Ga (0.8) As multiplication layer 8-5 (layer thickness 0.05 μm), and AlAs multiplication inhibition layer 8-6 (layer thickness) 0.05 μm), a p-type Al (0.2) Ga (0.8) As electric field relaxation layer 8-7, and a first p-type In (0.1) Ga (0.9) As light absorption layer 8- 8 (layer thickness 0.2 μm), the second p-type In (0.1) Ga (0.9) As light absorption layer 8-9 (layer thickness 0.1 μm), and p-type Al (0.12) Ga. (0 88) As intermediate refractive index layer 8-10 (layer thickness 0.5 μm), p-type Al (0.2) Ga (0.8) As buffer layer 8-11 (layer thickness 1 μm), p-type GaAs contact Layer 8-12 (layer thickness 0.2 μm).

これらの各層は結晶成長装置により形成される。   Each of these layers is formed by a crystal growth apparatus.

上記層構造を元に、導波路型APDを構成する。導波路型APDは実施例2と同様な図7の構造をとる。   Based on the above layer structure, a waveguide type APD is formed. The waveguide type APD has the structure shown in FIG.

以下、本実施例に係る導波路型APDの製造方法を説明する。   Hereinafter, a method for manufacturing the waveguide type APD according to this embodiment will be described.

先ず、ウェットエッチングやドライエッチング(RIE等)を用いて、長さ20μm、幅4μm、高さ4乃至5μmの第1メサを形成する。この第1メサの周囲にn型コンタクト電極を形成するための領域を残してウェット又はドライエッチングを用いて高さ2乃至3μm程度の第2メサを形成する。   First, a first mesa having a length of 20 μm, a width of 4 μm, and a height of 4 to 5 μm is formed using wet etching or dry etching (RIE or the like). A second mesa having a height of about 2 to 3 μm is formed by wet or dry etching, leaving a region for forming an n-type contact electrode around the first mesa.

この場合、第1メサと第2メサとのメサ総面積はpn接合面積と等しく、おおよそ80平方μmとなっている。   In this case, the total mesa area of the first mesa and the second mesa is equal to the pn junction area, which is approximately 80 square μm.

次いで、ポリイミド又は窒化膜を用いてパッシベーション膜を形成する。   Next, a passivation film is formed using polyimide or a nitride film.

次いで、p型コンタクト層の上面及びn型層が露出するメサ上面にコンタクト電極を形成する。   Next, contact electrodes are formed on the upper surface of the p-type contact layer and the mesa upper surface where the n-type layer is exposed.

Ti/Pt/Auからなるコンタクト電極を、n電極及びp電極を覆うように形成する。n電極及びp電極はコプレーナ線路もしくはマイクロストリップラインまたは両者を組み合わせて接続する形状を持つものとする。   A contact electrode made of Ti / Pt / Au is formed so as to cover the n electrode and the p electrode. The n electrode and the p electrode have a shape in which a coplanar line or a microstrip line or a combination of both is connected.

この場合、素子を形成した基板裏面にグラウンドを構成する電極を形成する。   In this case, an electrode constituting a ground is formed on the back surface of the substrate on which the element is formed.

このデバイスの特性を評価したところ、ブレークダウン電圧は10Vで増倍暗電流は0.1μAであった。   When the characteristics of this device were evaluated, the breakdown voltage was 10 V and the multiplication dark current was 0.1 μA.

量子効率は波長依存性を持つが、最大で50%を得た。受光可能な波長は0.8μm以下の領域であった。最大応答周波数は50Ω負荷で36GHzであり、GB積は最大330GHzを得た。特に、増倍率M=2乃至8での周波数応答は36GHz以上を維持していた。   The quantum efficiency has wavelength dependence, but a maximum of 50% was obtained. The wavelength that can be received was in the region of 0.8 μm or less. The maximum response frequency was 36 GHz with a 50Ω load, and the GB product obtained a maximum of 330 GHz. In particular, the frequency response at a multiplication factor M = 2 to 8 was maintained at 36 GHz or more.

本実施例に係る半導体受光素子をプリアンプICと接続して光受信機を構成する。   An optical receiver is configured by connecting the semiconductor light receiving element according to the present embodiment to a preamplifier IC.

この光受信機を用いると、波長0.4μmから0.8μmの10GHz以上の高速変調信号を高感度で受信することが可能となる。これは、例えば、プラスチックファイバーを用いた光通信などで用いられる、可視光乃至赤外光を使った通信の受光素子として有効である。   When this optical receiver is used, it becomes possible to receive a high-speed modulated signal of 10 GHz or more with a wavelength of 0.4 μm to 0.8 μm with high sensitivity. This is effective, for example, as a light receiving element for communication using visible light or infrared light, which is used in optical communication using a plastic fiber.

本実施例は第三の実施の形態に対応するものである。   This example corresponds to the third embodiment.

図9は実施例4に係る半導体受光素子の層構造の図である。本実施例に係る半導体受光素子はAPDとして構成されている。   FIG. 9 is a diagram of a layer structure of a semiconductor light receiving element according to the fourth embodiment. The semiconductor light receiving element according to this embodiment is configured as an APD.

実施例4に係るAPDは、SI型インジウム燐(InP)基板9−1と、SI型インジウム燐(InP)基板9−1上にこの順番で形成されたn型InPバッファ層9−2(層厚2μm)と、n型InAlGaAs中間屈折率層9−3(0.5μm)と、n型In(0.2)Al(0.8)As増倍抑止層9−4(層厚0.05μm)と、In(0.4)Al(0.6)As増倍層9−5(層厚0.05μm)と、p型In(0.2)Al(0.8)As増倍抑止層兼電界緩和層9−6(層厚0.05μm)と、p型InAlGaAs電界緩和層9−7(層厚0.05μm)と、第1p型InGaAs光吸収層9−8(層厚0.4μm)と、第2p型InGaAs光吸収層9−9(層厚0.1μm)と、p型InAlGaAs中間屈折率層9−10(層厚0.5μm)と、p型InPバッファ層9−11(層厚2μm)と、p型InGaAsコンタクト層9−12(層厚0.5μm)と、からなる。   The APD according to Example 4 includes an SI type indium phosphide (InP) substrate 9-1 and an n type InP buffer layer 9-2 (layer) formed on the SI type indium phosphide (InP) substrate 9-1 in this order. N-type InAlGaAs intermediate refractive index layer 9-3 (0.5 μm), n-type In (0.2) Al (0.8) As multiplication inhibiting layer 9-4 (layer thickness 0.05 μm) ), In (0.4) Al (0.6) As multiplication layer 9-5 (layer thickness 0.05 μm), and p-type In (0.2) Al (0.8) As multiplication inhibition layer The electric field relaxation layer 9-6 (layer thickness 0.05 μm), the p-type InAlGaAs field relaxation layer 9-7 (layer thickness 0.05 μm), and the first p-type InGaAs light absorption layer 9-8 (layer thickness 0.4 μm). ), A second p-type InGaAs light absorbing layer 9-9 (layer thickness 0.1 μm), and a p-type InAlGaAs intermediate refractive index layer 9-10. (Layer thickness 0.5 μm), p-type InP buffer layer 9-11 (layer thickness 2 μm), and p-type InGaAs contact layer 9-12 (layer thickness 0.5 μm).

これらの各層は結晶成長装置を用いて形成される。   Each of these layers is formed using a crystal growth apparatus.

本実施例では、この構造を用いて、実施例2を説明する図7に示すような導波路型のAPDを構成する。   In this embodiment, a waveguide type APD as shown in FIG. 7 for explaining the embodiment 2 is configured using this structure.

以下、本実施例に係る導波路型APDの製造方法を説明する。   Hereinafter, a method for manufacturing the waveguide type APD according to this embodiment will be described.

先ず、ウェットエッチング(ブロム系等)やドライエッチング(RIE等)を用いて、長さ10μm、幅5μm、高さ4乃至5μmの第1メサを形成する。   First, a first mesa having a length of 10 μm, a width of 5 μm, and a height of 4 to 5 μm is formed using wet etching (such as a bromine system) or dry etching (such as RIE).

この第1メサ及び長辺に隣接してn型コンタクト電極を形成するための領域を残して、ウェット又はドライエッチングを用いて、高さ2乃至3μm程度の第2メサを形成する。   A second mesa having a height of about 2 to 3 μm is formed using wet or dry etching, leaving a region for forming the n-type contact electrode adjacent to the first mesa and the long side.

この場合、第1メサと第2メサとのメサ総面積がpn接合面積と等しく、おおよそ50平方μmとなっている。   In this case, the total mesa area of the first mesa and the second mesa is equal to the pn junction area, which is approximately 50 square μm.

次いで、ポリイミド又は窒化膜を用いてパッシベーション膜を形成する。   Next, a passivation film is formed using polyimide or a nitride film.

次いで、p型コンタクト層の上面及びn型層が露出するメサ上面にコンタクト電極を形成する。   Next, contact electrodes are formed on the upper surface of the p-type contact layer and the mesa upper surface where the n-type layer is exposed.

Ti/Pt/Auからなるコンタクト電極を、n電極及びp電極を覆うように形成する。n電極及びp電極はコプレーナ線路もしくはマイクロストリップラインまたは両者を組み合わせて接続する形状を持つものとする。   A contact electrode made of Ti / Pt / Au is formed so as to cover the n electrode and the p electrode. The n electrode and the p electrode have a shape in which a coplanar line or a microstrip line or a combination of both is connected.

この場合、素子を形成した基板裏面にグラウンドを構成する電極を形成する。   In this case, an electrode constituting a ground is formed on the back surface of the substrate on which the element is formed.

この場合、素子を形成した基板裏面にグラウンドを構成する電極を形成する。   In this case, an electrode constituting a ground is formed on the back surface of the substrate on which the element is formed.

このデバイスの特性を評価したところ、ブレークダウン電圧は12Vであり、増倍暗電流は0.5μAであった。量子効率は70%を得た。最大応答周波数は50Ω負荷で40GHzであり、GB積は最大250GHzを得た。特に、増倍率M=2乃至5における周波数応答は40GHz以上を維持していた。   When the characteristics of this device were evaluated, the breakdown voltage was 12 V and the multiplication dark current was 0.5 μA. The quantum efficiency was 70%. The maximum response frequency was 40 GHz with a 50Ω load, and the GB product obtained a maximum of 250 GHz. In particular, the frequency response at a multiplication factor M = 2 to 5 was maintained at 40 GHz or higher.

本実施例に係る導波路型APDと100Ωのトランス・インピーダンスを持つプリアンプとを接続して周波数特性を評価したところ、帯域40GHzを得た。   When the frequency characteristics were evaluated by connecting the waveguide type APD according to the present example and a preamplifier having a transformer impedance of 100Ω, a band of 40 GHz was obtained.

また、本実施例に係る導波路型APD及びプリアンプを用いて受信機を構成し、40Gb/sのビットレートにおいて受信感度を評価したところ、23段の疑似ランダム信号を使った場合にビットエラーレート(BER)1×10-9を与える光強度は−12dBmであった。これは、40Gb/s用としては、高感度な光受信機である。 Further, when the receiver is configured using the waveguide type APD and the preamplifier according to the present embodiment and the reception sensitivity is evaluated at a bit rate of 40 Gb / s, the bit error rate is obtained when a 23-stage pseudo random signal is used. The light intensity giving (BER) 1 × 10 −9 was −12 dBm. This is a high sensitivity optical receiver for 40 Gb / s.

このAPD受信機を用いると、40Gb/sの伝送路を構成する際に、APD受信機の前段に配置する光プリアンプの増幅量を削減でき、低消費電力な光受信機を構成することが可能である。   When this APD receiver is used, when configuring a 40 Gb / s transmission line, the amount of amplification of the optical preamplifier disposed in front of the APD receiver can be reduced, and an optical receiver with low power consumption can be configured. It is.

また、伝送距離が1乃至10km以内のような場合、伝送損失は0.2乃至5dB以内と見積もられるため、送信光出力を0乃至3dBm程度に設定することにより、光アンプを省略した光受信機により光信号を受信することが可能となる。   Further, when the transmission distance is within 1 to 10 km, the transmission loss is estimated to be within 0.2 to 5 dBm. Therefore, by setting the transmission light output to about 0 to 3 dBm, an optical receiver in which the optical amplifier is omitted. This makes it possible to receive an optical signal.

本発明の第1の実施の形態に係る半導体受光素子における層構造を示す説明図である。It is explanatory drawing which shows the layer structure in the semiconductor photodetector which concerns on the 1st Embodiment of this invention. 増倍層に適用可能なIn(x)Al(1−x)Asの組成を示すグラフである。It is a graph which shows the composition of In (x) Al (1-x) As applicable to a multiplication layer. 本発明の第2の実施の形態に係る半導体受光素子の構造(図3(A))と従来の半導体受光素子の構造(図3(B))とを示す説明図である。It is explanatory drawing which shows the structure (FIG. 3 (A)) of the semiconductor light receiving element which concerns on the 2nd Embodiment of this invention, and the structure (FIG. 3 (B)) of the conventional semiconductor light receiving element. 実施例1に係る半導体受光素子の層構造を示す説明図である。6 is an explanatory diagram illustrating a layer structure of a semiconductor light receiving element according to Example 1. FIG. 実施例1に係る半導体受光素子の構造を示す断面図である。1 is a cross-sectional view illustrating a structure of a semiconductor light receiving element according to Example 1. FIG. 実施例2に係る半導体受光素子の層構造を示す説明図である。6 is an explanatory diagram showing a layer structure of a semiconductor light receiving element according to Example 2. FIG. 実施例2に係る半導体受光素子の構造を示す断面図である。6 is a cross-sectional view illustrating a structure of a semiconductor light receiving element according to Example 2. FIG. 実施例3に係る半導体受光素子の構造を示す断面図である。6 is a cross-sectional view illustrating a structure of a semiconductor light receiving element according to Example 3. FIG. 実施例4に係る半導体受光素子の構造を示す断面図である。6 is a cross-sectional view illustrating a structure of a semiconductor light receiving element according to Example 4. FIG. 従来のSAM型APDの層構造を示す説明図である。It is explanatory drawing which shows the layer structure of the conventional SAM type | mold APD. 従来のAPD受信機の構成を示す概略図である。It is the schematic which shows the structure of the conventional APD receiver. 光プリアンプを用いた従来の光受信機のブロック図である。It is a block diagram of the conventional optical receiver using an optical preamplifier. 従来のSAM型APDの電界分布の説明図である。It is explanatory drawing of the electric field distribution of the conventional SAM type | mold APD.

符号の説明Explanation of symbols

1−1 半導体基板
1−2 n型バッファ層
1−3 薄膜増倍層
1−4 電界緩和層
1−5 p型光吸収層1
1−6 p型光吸収層2
1−7 p型バッファ層
1−8 p型コンタクト層
2−1 (1−x)=−0.3log10(dm)+0.18
2−2 薄膜増倍層として適用可能なInAlAsの組成範囲
3−01 p型コンタクト層
3−02 p型バッファ層
3−03 p+光吸収層
3−04 p-光吸収層
3−05 電界緩和層
3−06 増倍層
3−07 n型バッファ層
3−08 基板
3−09 p型コンタクト層
3−10 p型バッファ層
3−11 p+型光吸収層
3−12 p-型光吸収層
3−13 電界緩和層
3−14 増倍抑止層
3−15 増倍層
3−16 増倍抑止層
3−17 n型バッファ層
3−18 基板
4−1 n型InP基板
4−2 n型InPバッファ層
4−3 n型InAlAsバッファ層
4−4 n型In(0.4)Al(0.6)Asバッファ層
4−5 In(0.4)Al(0.6)As増倍層
4−6 第1p型In(0.4)Al(0.6)As電界緩和層
4−7 第2p型InAlGaAs電界緩和層
4−8 第1p型InGaAs光吸収層
4−9 第2p型InGaAs光吸収層
4−10 p型InP層
4−11 p型InGaAsコンタクト層
5−1 信号光
5−2 反射防止膜
5−3 InP基板
5−4 APD層構造
5−5 n型コンタクト電極
5−6 p型コンタクト電極
5−7 p電極
5−8 n電極
6−1 SI型InP基板
6−2 n型InPバッファ層
6−3 n型InAlGaAs中間屈折率層
6−4 n型In(0.4)Al(0.6)Asバッファ層
6−5 In(0.4)Al(0.6)As増倍層
6−6 第1p型In(0.4)Al(0.6)As電界緩和層
6−7 第2p型InAlGaAs電界緩和層
6−8 第1p型InGaAs光吸収層
6−9 第2p型InGaAs光吸収層
6−10 p型InAlGaAs中間屈折率層
6−11 p型InPバッファ層
6−12 p型InGaAsコンタクト層
7−1 信号光
7−2 APDメサ
7−3 n電極メサ
7−4 n電極
7−5 p電極
7−6 反射防止膜
8−1 GaAs基板
8−2 n型Al(0.2)Ga(0.8)Asバッファ層
8−3 n型Al(0.12)Ga(0.88)As中間屈折率層
8−4 AlAs増倍抑止層
8−5 Al(0.2)Ga(0.8)As増倍層
8−6 AlAs増倍抑止層
8−7 p型Al(0.2)Ga(0.8)As電界緩和層
8−8 第1p型In(0.1)Ga(0.9)As光吸収層
8−9 第2p型In(0.1)Ga(0.9)As光吸収層
8−10 p型Al(0.12)Ga(0.88)As中間屈折率層
8−11 p型Al(0.2)Ga(0.8)Asバッファ層
8−12 p型GaAsコンタクト層
9−1 SI型InP基板
9−2 n型InPバッファ層
9−3 n型InAlGaAs中間屈折率層
9−4 n型In(0.2)Al(0.8)As増倍抑止層
9−5 In(0.4)Al(0.6)As増倍層
9−6 p型In(0.2)Al(0.8)As増倍抑止層
9−7 p型InAlGaAs電界緩和層
9−8 第1p型InGaAs光吸収層
9−9 第2p型InGaAs光吸収層
9−10 p型InAlGaAs中間屈折率層
9−11 p型InPバッファ層
9−12 p型InGaAsコンタクト層
10−1 半導体基板
10−2 n型バッファ層
10−3 増倍層
10−4 電界緩和層
10−5 第1p型光吸収層
10−6 第2p型光吸収層
10−7 p型バッファ層
10−8 p型コンタクト層
11−1 光ファイバ
11−2 レンズ
11−3 APD
11−4 プリアンプ
11−5 MSL
11−6 高周波コネクタ
11−7 端子
12−1 光ファイバ
12−2 光信号
12−3 光プリアンプ
12−4 PIN−PD光受信機
12−5 電気信号
12−6 光プリアンプ付きで構成する光受信機
13−1 p+
13−2 光吸収層
13−3 電界緩和層
13−4 増倍層
13−5 n+
13−6 実効増倍層幅
1-1 Semiconductor substrate 1-2 n-type buffer layer 1-3 thin film multiplication layer 1-4 electric field relaxation layer 1-5 p-type light absorption layer 1
1-6 p-type light absorption layer 2
1-7 p-type buffer layer 1-8 p-type contact layer 2-1 (1-x) = − 0.3 log 10 (dm) +0.18
2-2 InAlAs composition range applicable as a thin film multiplication layer 3-01 p-type contact layer 3-02 p-type buffer layer 3-03 p + light absorption layer 3-04 p - light absorption layer 3-05 Electric field relaxation Layer 3-06 multiplication layer 3-07 n-type buffer layer 3-08 substrate 3-09 p-type contact layer 3-10 p-type buffer layer 3-11 p + type light absorption layer 3-12 p - type light absorption layer 3-13 Electric field relaxation layer 3-14 Multiplication suppression layer 3-15 Multiplication layer 3-16 Multiplication suppression layer 3-17 n-type buffer layer 3-18 substrate 4-1 n-type InP substrate 4-2 n-type InP Buffer layer 4-3 n-type InAlAs buffer layer 4-4 n-type In (0.4) Al (0.6) As buffer layer 4-5 In (0.4) Al (0.6) As multiplication layer 4 -6 1st p-type In (0.4) Al (0.6) As electric field relaxation layer 4-7 2p type InAlGaAs electric field relaxation layer 4-8 first p type InGaAs light absorption layer 4-9 second p type InGaAs light absorption layer 4-10 p type InP layer 4-11 p type InGaAs contact layer 5-1 signal light 5-2 reflection Prevention film 5-3 InP substrate 5-4 APD layer structure 5-5 n-type contact electrode 5-6 p-type contact electrode 5-7 p-electrode 5-8 n-electrode 6-1 SI-type InP substrate 6-2 n-type InP Buffer layer 6-3 n-type InAlGaAs intermediate refractive index layer 6-4 n-type In (0.4) Al (0.6) As buffer layer 6-5 In (0.4) Al (0.6) As multiplication Layer 6-6 First p-type In (0.4) Al (0.6) As electric field relaxation layer 6-7 Second p-type InAlGaAs electric field relaxation layer 6-8 First p-type InGaAs light absorption layer 6-9 Second p-type InGaAs Light absorption layer -10 p-type InAlGaAs intermediate refractive index layer 6-11 p-type InP buffer layer 6-12 p-type InGaAs contact layer 7-1 signal light 7-2 APD mesa 7-3 n-electrode mesa 7-4 n-electrode 7-5 p Electrode 7-6 Antireflection film 8-1 GaAs substrate 8-2 n-type Al (0.2) Ga (0.8) As buffer layer 8-3 n-type Al (0.12) Ga (0.88) As Intermediate refractive index layer 8-4 AlAs multiplication inhibiting layer 8-5 Al (0.2) Ga (0.8) As multiplication layer 8-6 AlAs multiplication inhibiting layer 8-7 p-type Al (0.2) Ga (0.8) As electric field relaxation layer 8-8 1st p-type In (0.1) Ga (0.9) As light absorption layer 8-9 2nd p-type In (0.1) Ga (0.9) As light absorption layer 8-10 p-type Al (0.12) Ga (0.88) As intermediate refractive index layer 8-11 p-type A l (0.2) Ga (0.8) As buffer layer 8-12 p-type GaAs contact layer 9-1 SI type InP substrate 9-2 n-type InP buffer layer 9-3 n-type InAlGaAs intermediate refractive index layer 9- 4 n-type In (0.2) Al (0.8) As multiplication inhibiting layer 9-5 In (0.4) Al (0.6) As multiplication layer 9-6 p-type In (0.2) Al (0.8) As multiplication suppression layer 9-7 p-type InAlGaAs electric field relaxation layer 9-8 first p-type InGaAs light absorption layer 9-9 second p-type InGaAs light absorption layer 9-10 p-type InAlGaAs intermediate refractive index layer 9-11 p-type InP buffer layer 9-12 p-type InGaAs contact layer 10-1 semiconductor substrate 10-2 n-type buffer layer 10-3 multiplication layer 10-4 electric field relaxation layer 10-5 first p-type light absorption layer 10 -6 2nd p-type light absorption layer 10- p-type buffer layer 10-8 p-type contact layer 11 - optical fiber 11-2 lens 11-3 APD
11-4 Preamplifier 11-5 MSL
11-6 High Frequency Connector 11-7 Terminal 12-1 Optical Fiber 12-2 Optical Signal 12-3 Optical Preamplifier 12-4 PIN-PD Optical Receiver 12-5 Electrical Signal 12-6 Optical Receiver Configured with Optical Preamplifier 13-1 p + layer 13-2 light absorption layer 13-3 electric field relaxation layer 13-4 multiplication layer 13-5 n + layer 13-6 effective multiplication layer width

Claims (14)

基板と、
前記基板上に形成された増倍層と、
前記増倍層の両側に形成された増倍抑止層と、を備え、
前記増倍抑止層は、0.1μm未満の増倍層に対して、有効な増倍層厚が広がることを防止するものであることを特徴とする半導体受光素子。
A substrate,
A multiplication layer formed on the substrate;
A multiplication inhibiting layer formed on both sides of the multiplication layer,
The semiconductor light-receiving element, wherein the multiplication inhibiting layer prevents an effective multiplication layer thickness from spreading with respect to a multiplication layer of less than 0.1 μm.
前記基板はインジウム燐(InP)基板であることを特徴とする請求項1に記載の半導体受光素子。The semiconductor light receiving element according to claim 1, wherein the substrate is an indium phosphide (InP) substrate. 前記増倍抑止層はIn(x)Al(1−x)As(x≦0.4)からなるものであることを特徴とする請求項2記載の半導体受光素子。3. The semiconductor light receiving element according to claim 2, wherein the multiplication inhibiting layer is made of In (x) Al (1-x) As (x ≦ 0.4). 前記増倍抑止層は、前記増倍層よりも大きなバンドギャップを持つ材料からなることを特徴とする請求項3記載の半導体受光素子。4. The semiconductor light receiving element according to claim 3, wherein the multiplication suppression layer is made of a material having a larger band gap than the multiplication layer. 前記増倍層の材料としてIn(x)Al(1−x)As(0≦x<0.52)を用いることを特徴とする請求項2乃至4の何れか一項に記載の半導体受光素子。 5. The semiconductor light-receiving element according to claim 2, wherein In (x) Al (1-x) As (0 ≦ x <0.52) is used as a material of the multiplication layer. . In(x)Al(1−x)As(0≦x<0.52)におけるxの値は次式に従って決定されることを特徴とする請求項に記載の半導体受光素子。
(1−x)≧k1log10(dm)+k2
ただし、k1はk1≦−0.3を満たす任意の値であり、k2は上式の曲線が(dm=0.1、x=0.52)の点を通過するように決められるものとする。
6. The semiconductor light receiving element according to claim 5 , wherein the value of x in In (x) Al (1-x) As (0 ≦ x <0.52) is determined according to the following equation.
(1-x) ≧ k 1 log 10 (dm) + k 2
However, k 1 is an arbitrary value satisfying k 1 ≦ −0.3, and k 2 is determined so that the curve of the above equation passes through the point (dm = 0.1, x = 0.52). Shall.
前記基板はGaAs基板であることを特徴とする請求項1に記載の半導体受光素子。The semiconductor light receiving element according to claim 1, wherein the substrate is a GaAs substrate. 前記増倍抑止層はAlAsからなるものであることを特徴とする請求項1乃至7の何れか一項に記載の半導体受光素子。 The semiconductor light receiving device according to any one of claims 1 to 7 wherein the multiplication preventing layer is characterized by is made of AlAs. 前記増倍抑止層は0.02μm以上0.1μm以下の厚さを有するものであることを特徴とする請求項1乃至8の何れか一項に記載の半導体受光素子。 The semiconductor light receiving device according to any one of claims 1 to 8 wherein the multiplication preventing layer may be equal to those having a thickness of 0.1μm or more 0.02 [mu] m. 前記増倍抑止層は1×1017cm-3以上の不純物濃度を有することを特徴とする請求項1乃至9の何れか一項に記載の半導体受光素子。 The semiconductor light receiving device according to any one of claims 1 to 9, wherein the multiplication preventing layer is characterized by having an impurity concentration of not less than 1 × 10 17 cm -3. 前記増倍層の層厚は、0.01μm以上0.1μm未満であることを特徴とする請求項1乃至10の何れか一項に記載の半導体受光素子。11. The semiconductor light receiving element according to claim 1, wherein a layer thickness of the multiplication layer is 0.01 μm or more and less than 0.1 μm. 請求項1乃至11の何れか一項記載の半導体受光素子と、前記半導体受光素子に接続されたプリアンプICと、を備えることを特徴とする光受信機。   An optical receiver comprising: the semiconductor light receiving element according to claim 1; and a preamplifier IC connected to the semiconductor light receiving element. 請求項1乃至11の何れか一項記載の半導体受光素子と、前記半導体受光素子に接続されたプリアンプICと、を備え、ビットエラーレート(BER)1×10-9を与える光強度が−26dBm以下となる受信感度を有する10Gb/s通信用APD光受信機。 12. A semiconductor light-receiving element according to claim 1 and a preamplifier IC connected to the semiconductor light-receiving element, wherein the light intensity giving a bit error rate (BER) of 1 × 10 −9 is −26 dBm. An APD optical receiver for 10 Gb / s communication having the following reception sensitivity. 請求項1乃至11の何れか一項記載の半導体受光素子と、前記半導体受光素子に接続されたプリアンプICと、を備え、ビットエラーレート(BER)1×10-9を与える光強度が−7dBm以下となる受信感度を有する40Gb/s通信用APD受信機。 12. A semiconductor light receiving element according to claim 1, and a preamplifier IC connected to the semiconductor light receiving element, wherein the light intensity giving a bit error rate (BER) of 1 × 10 −9 is −7 dBm. A 40 Gb / s communication APD receiver having the following reception sensitivity.
JP2008183132A 2008-07-14 2008-07-14 Semiconductor light receiving element and optical receiver Expired - Fee Related JP4867954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008183132A JP4867954B2 (en) 2008-07-14 2008-07-14 Semiconductor light receiving element and optical receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008183132A JP4867954B2 (en) 2008-07-14 2008-07-14 Semiconductor light receiving element and optical receiver

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001178635A Division JP2002374001A (en) 2001-06-13 2001-06-13 Semiconductor light-receiving element and optical receiver

Publications (2)

Publication Number Publication Date
JP2008252140A JP2008252140A (en) 2008-10-16
JP4867954B2 true JP4867954B2 (en) 2012-02-01

Family

ID=39976640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008183132A Expired - Fee Related JP4867954B2 (en) 2008-07-14 2008-07-14 Semiconductor light receiving element and optical receiver

Country Status (1)

Country Link
JP (1) JP4867954B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261874A (en) * 1988-04-13 1989-10-18 Hitachi Ltd photodetector
JPH11330536A (en) * 1998-05-13 1999-11-30 Nec Corp Semiconductor light receiving element
JP3287458B2 (en) * 1998-06-24 2002-06-04 日本電気株式会社 Ultra-high speed, low voltage drive avalanche multiplication type semiconductor photo detector
JP3675223B2 (en) * 1999-05-12 2005-07-27 日本電気株式会社 Avalanche photodiode and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008252140A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7851782B2 (en) Photodetector including multiple waveguides
Nie et al. Resonant-cavity separate absorption, charge and multiplication avalanche photodiodes with high-speed and high gain-bandwidth product
US10797193B2 (en) Bias control structure for avalanche photodiodes
US20250107252A1 (en) Optical receiver comprising monolithically integrated photodiode and transimpedance amplifier
JP2005039269A (en) Photodetector with enhanced responsiveness
US20110303949A1 (en) Semiconductor light-receiving element
Duan et al. Detrimental effect of impact ionization in the absorption region on the frequency response and excess noise performance of InGaAs-InAlAs SACM avalanche photodiodes
Nada et al. A high-linearity avalanche photodiodes with a dual-carrier injection structure
US9466751B1 (en) Avalanche photodiode having electric-field confinement by mesas
JP3254532B2 (en) Avalanche Photodiode
JP2002374001A (en) Semiconductor light-receiving element and optical receiver
Watanabe et al. Gain-bandwidth product analysis of InAlGaAs-InAlAs superlattice avalanche photodiodes
JP4867954B2 (en) Semiconductor light receiving element and optical receiver
US12148852B2 (en) Light-receiving device
JP7471550B1 (en) Semiconductor photodetector, optical line terminal, multilevel intensity modulation transmitter/receiver, digital coherent receiver, optical fiber radio system, SPAD sensor system, and lidar device
TWI728694B (en) Mixed-layer composite charging layer accumulatively increasing breakdown photodiode
US20220416108A1 (en) Optical Receiving Device and Manufacturing Method Therefor
KR20020034100A (en) Avalanche photodiode
Liu et al. Design and fabrication of a high-performance evanescently coupled waveguide photodetector
Beling et al. Advances in photodetectors and optical receivers
Wu et al. Design of silicon hetero-interface photodetectors
Umezawa et al. Improvement of photodiode responsivity using the InAs quantum dot family for monolithic integration
JP2004247620A (en) Semiconductor light receiving element
JPH0832105A (en) Optical semiconductor device
Shiba et al. Theoretical and experimental study on waveguide avalanche photodiodes with an undepleted absorption layer for 25-Gb/s operation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees