Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4871280B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP4871280B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4871280B2
JP4871280B2 JP2007533065A JP2007533065A JP4871280B2 JP 4871280 B2 JP4871280 B2 JP 4871280B2 JP 2007533065 A JP2007533065 A JP 2007533065A JP 2007533065 A JP2007533065 A JP 2007533065A JP 4871280 B2 JP4871280 B2 JP 4871280B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
semiconductor chip
substrate
resin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007533065A
Other languages
English (en)
Other versions
JPWO2007026392A1 (ja
Inventor
正徳 小野寺
弘一 目黒
淳二 田中
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2007026392A1 publication Critical patent/JPWO2007026392A1/ja
Application granted granted Critical
Publication of JP4871280B2 publication Critical patent/JP4871280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for supporting printed circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/7418—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. a chip mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/241—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements
    • H10W44/248—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for passive devices or passive elements for antennas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/231—Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に複数の半導体チップを１つのパッケージに内蔵させた積層型の半導体装置およびその製造方法に関する。
近年、例えば、移動体電話機のような携帯型電子機器やＩＣメモリカードの不揮発性記憶媒体等に用いられる半導体装置はその小型化が求められている。そのためには、半導体チップを効率的にパッケージングする技術が求められている。
図１は従来例１に係るマルチチップパッケージ（ＭＣＰ）を示した断面図である。図１を参照に、中継基板８０上にダイ付け材８４を用い半導体チップ８６が固着されている。半導体チップ８６上に接着剤８８を用い半導体チップ９０が固着されている。半導体チップ８６にはワイヤ９４、半導体チップ９０にはワイヤ９２が電気的に接続される。半導体チップ８６および９０は封止樹脂部９６により封止される。中継基板８０には半田ボール８２が形成され、半田ボール８２を介し半導体チップ８６および９０と外部とが電気的に接続される。以上のように、ＭＣＰは半導体チップ８６と９０が積層し実装されている。
図２は従来例２に係るパッケージ・オン・パッケージ（ＰｏＰ）を示した断面図である。図２を参照に、中継基板１００上にダイ付け材１０４を用い半導体チップ１０６が固着されている。半導体チップ１０６はワイヤ１０８により中継基板１００に電気的に接続される。半導体チップ１０６は封止樹脂部１１０により封止されている。同様に、中継基板１２０上にダイ付け材１２４を用い半導体チップ１２６が固着されている。半導体チップ１２６はワイヤ１２８により基板１２０に電気的に接続される。半導体チップ１２６は封止樹脂部１３０により封止されている。中継基板１００と中継基板１２０とは半田ボール１２２により電気的に接続され、中継基板１００には半田ボール１０２が接続している。以上のように、ＰｏＰはパッケージングされた半導体装置がバンプで積層され実装されている。
図３は特許文献１に開示されている従来例３に係るパッケージ・イン・パッケージ（ＰｉＰ）を示した断面図である。図３を参照に、中継基板１４０上に半田ボール１５２により中継基板１５０が電気的に接続されている。中継基板１５０上にダイ付け材１５４を用い半導体チップ１５６が固着されている。半導体チップ１５６はワイヤ１５８を用い中継基板１５０に電気的に接続される。半導体チップ１５６は封止樹脂部１６０により封止されている。封止樹脂部１６０上には接着剤１６２を用い半導体チップ１６４が固着されている。半導体チップ１６４はワイヤ１６６を用い中継基板１４０に電気的に接続される。封止樹脂部１６０および半導体チップ１６４は封止樹脂部１６８により封止されている。中継基板１４０には半田ボール１４２が接続している。以上のように、ＰｉＰはパッケージングされた半導体装置が半田ボールで中継基板に接続し、該半導体装置を封止樹脂部で封止し実装されている。
特開２００３−２８２８１４号公報
従来例１に係る半導体装置は、その製造工程において、半導体チップ８６が中継基板８０に搭載されると、中継基板８０が切断されるまで、半導体チップ８６の試験ができない。これは、中継基板８０に形成された導体パターンが隣の半導体チップ用の中継基板８０と接続しているためである。導体パターンが隣の中継基板８０と接続しているのは、導体パターンを電解メッキ法で形成する際、接続した導体パターンを通じ電流を流すためである。また、半導体チップ９０を実装する前は封止樹脂部が半導体チップ８６を封止していないためである。半導体チップ８６の試験を行わない場合、不良の半導体チップ８６についても、その後の製造工程を施すこととなりコストアップとなる。
従来例２に係る半導体装置は、中継基板１００と中継基板１２０とを半田ボール１２２で接続するためのパッドの面積が必要である。また、半導体装置の高さが高くなってしまう。このように、小型化には不利である。
従来例３に係る半導体装置は、中継基板１４０と中継基板１５０との間の間隔は数十ミクロンである。このため、封止樹脂部１６８を形成する際に、封止樹脂が中継基板１４０と中継基板１５０との間に充填され難く、ボイドが発生しやすい。また、中継基板１４０から中継基板１５０への熱伝導経路が半田ボール１５２のみである。このため、ワイヤ１６６をボンディングする際の温度を確保するために時間がかかる。よって、コストアップにつながる。また、半導体装置の高さが高くなってしまう。このように、小型化には不利である。
実施例１ないし実施例３に係る半導体装置においては、封止樹脂部９６、１３０および１６８が中継基板８０、１２０および１４０の上面にのみ形成されている。このため、半導体装置に機械的な応力、温度変化または湿度変化により、中継基板と封止樹脂部との間より封止樹脂部が剥離する場合がある。
本発明は、上記課題に鑑みなさなれたものであり、小型化が可能、低コスト化が可能、または品質の良い半導体装置とその製造方法を提供することを目的とする。
本発明は、基板上に配置された第１の半導体チップと、該第１の半導体チップを封止する第１の封止樹脂部と、該第１の封止樹脂上に配置された内蔵半導体装置と、前記第１の封止樹脂部と前記内蔵半導体装置とを封止し、前記基板の側面を覆う第２の封止樹脂部と、を具備する半導体装置である。本発明によれば、機械的な応力、温度変化または湿度変化に起因し基板と第２の封止樹脂部との間より第２の封止樹脂部が剥離することを抑制することができる。また、半導体装置の高さを低くし、半導体装置を小型化することができる。よって、小型化が可能で、品質の良い半導体装置を提供することができる。
本発明は、前記基板の前記第１の半導体チップが配置された面と相対する面にバンプを有する半導体装置とすることができる。また、本発明は、前記第１の半導体チップは前記基板とワイヤで電気的に接続された半導体装置とすることができる。
本発明は、前記内蔵半導体装置は、第２の半導体チップを含む半導体装置とすることができる。本発明は、前記内蔵半導体装置は、前記第２の半導体チップを封止する第３の封止樹脂部を有する半導体装置とすることができる。本発明によれば、半導体装置の高さを一層低くし、半導体装置を一層小型化することができる。
本発明は、前記内蔵半導体装置上に配置された第３の半導体チップを具備し、前記第２の封止樹脂部は、前記第１の封止樹脂部、前記内蔵半導体装置および第３のチップを封止し、前記基板の側面を覆う半導体装置とすることができる。本発明によれば、容易に３つの半導体チップを積層し、半導体装置を一層小型化することができる。
本発明は、基板上に、第１の半導体チップを配置する工程と、該第１の半導体チップを第１の封止樹脂部で封止する工程と、前記第１の封止樹脂部の間の前記基板を切断する工程と、前記切断された基板をダミーシート上に配置する工程と、該第１の封止樹脂部上に配置された内蔵半導体装置を封止し、前記第１の封止樹脂部間のダミーシートを覆う第２の封止樹脂部を形成する工程と、前記第１の封止樹脂部の間の前記第２の封止樹脂部を切断する工程と、を具備する半導体装置の製造方法である。本発明によれば、半導体装置の高さを低くし、半導体装置を小型化することができる。よって、小型化が可能で、品質の良い半導体装置の製造方法を提供することができる。
本発明は、前記第２の封止樹脂部を切断する工程は、前記第２の封止樹脂部が前記切断された基板の側面に残存するように第２の封止樹脂部を切断する工程を含む半導体装置の製造方法とすることができる。本発明によれば、機械的な応力、温度変化または湿度変化に起因し基板と第２の封止樹脂部との間より第２の封止樹脂部が剥離することを抑制することができる。
本発明は、前記基板の前記第１の半導体チップが配置された面と相対する面にバンプを形成する工程を有する半導体装置の製造方法とすることができる。
本発明は、前記切断された基板を前記ダミーシート上に配置する工程は、前記バンプが前記ダミーシートに埋没するように、前記切断された基板を配置する工程を含む半導体装置の製造方法とすることができる。本発明によれば、半導体装置の製造工程において、ダミーシートと基板との熱伝導を良くし、品質の良い半導体装置の製造方法を提供することができる。
本発明は、前記ダミーシートは、前記切断された基板が配置された領域に孔部を有する半導体装置の製造方法とすることができる。本発明によれば、ダミーシートと基板との熱伝導を良くし、品質の良い半導体装置の製造方法を提供することができる。
本発明は、前記ダミーシートは、前記切断された基板が配置される領域に凹部を有する半導体装置の製造方法とすることができる。本発明によれば、ダミーシート上で、基板の位置がずれることを抑制できる。よって、品質の良い半導体装置の製造方法を提供することができる。
本発明は、前記切断された基板を前記ダミーシート上に配置する工程の前に、前記切断された基板に配置された前記第１の半導体チップを電気的に試験する工程を具備する半導体装置の製造方法とすることができる。本発明によれば、切断された基板に配置された第１の半導体チップを電気的に試験することにより、第１の半導体チップを実装した状態で、電気的に不良の第１の半導体チップはその後の製造工程を行わないことができる。これにより、製造コストを抑えることができる。
本発明は、小型化が可能、低コスト化が可能、または品質の良い半導体装置とその製造方法を提供することができる。
図１は従来例１に係る半導体装置の断面図である。 図２は従来例２に係る半導体装置の断面図である。 図３は従来例３に係る半導体装置の断面図である。 図４は実施例１に係る半導体装置の断面図である。 図５（ａ）ないし図５（ｄ）は実施例１に係る半導体装置の製造工程を示す断面図（その１）である。 図６（ａ）ないし図６（ｃ）は実施例１に係る半導体装置の製造工程を示す断面図（その２）である。 図７は実施例２に係る半導体装置の断面図である。 図８は実施例３に係る半導体装置の断面図である。 図９は実施例４に係る半導体装置の断面図である。 図１０は実施例５に係る半導体装置の断面図である。 図１１（ａ）は実施例６に係る半導体装置の製造方法の製造工程途中での断面図であり、図１１（ｂ）は下から視た図である。 図１２（ａ）は実施例７に係る半導体装置の製造方法で用いるダミーシートの断面図であり、図１２（ｂ）は製造工程途中での断面図である。
以下、図面を用い本発明に係る実施例について説明する。
図４は実施例４に係る半導体装置の断面図である。中継基板１０(基板)上にダイ付け材１８を用い固着した第１の半導体チップ２０が配置されている。第１の半導体チップ２０のパッド電極２２と中継基板１０のパッド電極１２とがワイヤ２４で電気的に接続されている。第１の半導体チップ２０は第１の封止樹脂部２６により封止されている。第１の封止樹脂部２６上には接着剤２８を用い固着した第２の半導体チップ３０（内蔵半導体装置）が配置されている。第２の半導体チップ３０のパッド電極３２と中継基板１０のパッド電極１２とがワイヤ３４で電気的に接続されている。第１の封止樹脂部２６と第２の半導体チップ３０は第２の封止樹脂部３６により封止されている。また、中継基板１０の側面Ｓは第２の封止樹脂部３６により覆われている。中継基板１０には第１の半導体チップが配置された面と相対する面のバンプ用電極１６上にバンプ１９を有する。バンプ用電極１６とパッド電極１２は接続孔１４にて電気的に接続している。
次に図５（ａ）ないし図６（ｃ）を用い、実施例１に製造方法について説明する。なお、図４と同じ部材は同じ符号を付す。図５（ａ）を参照に、ガラスエポキシからなる中継基板１０上に、Ａｇペースト等のダイ付け材１８を用い第１の半導体チップ２０を固着し配置する。このとき、中継基板１０は、図中横方向に複数個連続して接続されている。これは、複数個の半導体装置を同時に製造するためである。しかし、図では、中継基板の１つの半導体装置を製造する部分のみ記載している。中継基板１０の第１の半導体チップ２０が配置された表面にはパッド電極１２およびその他の導電パターン、反対の面にはバンプ用電極１６およびその他の導電パターンが設けられている。表面と反対の面の導電パターンは接続孔１４により接続している。第１の半導体チップ２０のパッド電極２２と中継基板１０のパッド電極１２とをワイヤ２４を用いワイヤボンディングする。第１の半導体チップ２０を例えばエポキシ樹脂で封止し、第１の封止樹脂部２６を形成する。
図５（ｂ）を参照に、中継基板１０の第１の半導体チップ２０が配置された面と相対する面に半田でバンプ１９を形成する。このときバンプ１９の高さは例えば約１００μｍとする。第１の封止樹脂部２６間の中継基板１０を切断する。図５（ｃ）を参照に、切断された中継基板１０に配置された第１の半導体チップ２０を電気的に試験する。そして、電気的試験に合格したものを次の製造工程に進める。
図５（ｄ）を参照に、バンプ１９がダミーシート７０に埋没し、ダミーシート７０と中継基板１０とが密着するように、中継基板１０をダミーシート７０上に配置する。ダミーシート７０としては、例えば２００〜５００μｍの柔軟性のあるフッ素系またはシリコーン系の樹脂を用いることが好ましい。ダミーシート７０の厚さをバンプ１９の高さより十分厚くすることにより、バンプ１９がダミーシート７０により埋没するようにすることができる。ダミーシート７０は複数個が図中横方向に連続して接続しているが、ダミーシート７０のうち１つの半導体装置を製造する部分のみ記載している。第１の封止樹脂部２６上に接着剤２８を付着する。
図６（ａ）を参照に、第１の封止樹脂部２６上に接着剤２８を用い第２の半導体チップ３０を固着させ配置する。第２の半導体チップ３０のパッド電極３２から中継基板１０のパッド電極１２にワイヤ３４を用いワイヤボンディングする。図６（ｂ）を参照に、第２の半導体チップ３０をエポキシ樹脂で封止し、第２の半導体チップ３０、並びに第１の封止樹脂部２６間のダミーシート７０を覆う第２の封止樹脂部３６を形成する。
図６（ｃ）を参照に、第１の封止樹脂部２６の間の第２の封止樹脂部３６を切断する。このとき、第２の封止樹脂部３６が中継基板１０の側面に残存するように第２の封止樹脂部３６を切断する。以上により実施例１に係る半導体装置が完成する。
実施例１によれば、中継基板１０の側面Ｓが第２の封止樹脂部３６によって覆われている。このため、実施例１に係る半導体装置を実装する場合、機械的な応力、温度変化または湿度変化に起因し中継基板１０と第２の封止樹脂部３６との間より第２の封止樹脂部３６が剥離することを抑制することができる。また、従来例２および３のように半導体チップ２０、３０を中継基板１０に実装する際に半田ボールや半田バンプ等のバンプを用いていない。このため、半導体装置の高さを低くし、半導体装置を小型化することができる。なお、中継基板１０の側面Ｓの一部が第２の封止樹脂部３６によって覆われていても、その効果を奏するが、よりその効果を奏するためには、全ての側面Ｓが第２の封止樹脂部３６によって覆われていることが好ましい。
また、実施例１に係る半導体装置を製造する際、第１の半導体チップ２０を中継基板１０に実装（図５（ａ））し、中継基板１０を切断する（図５（ｂ））。その後、中継基板１０をダミーシート７０上に配置（図５（ｄ））し、第２の半導体チップ３０を第１の封止樹脂部２６上に配置している（図６（ａ））。このため、中継基板１０をダミーシート７０上に配置する前に、中継基板１０表面の導電パターンは切断されている。また第１の半導体チップ２０は第１の封止樹脂部２６により封止されている。よって、前記切断された基板を前記ダミーシート上に配置する工程（図５（ｄ））の前に、切断された中継基板１０に配置された第１の半導体チップ２０を電気的に試験（図５（ｃ））することができる。よって、第１の半導体チップ２０を実装した状態で、電気的に不良の第１の半導体チップ２０はその後の製造工程を行わないことができる。これにより、製造コストを抑えることができる。以上のように、小型化が可能で、低コストで品質の良い半導体装置とその製造方法を提供することができる。
中継基板１０をダミーシート７０に配置する際、バンプ１９がダミーシート７０に埋没するように、中継基板１０を配置している（図５（ｄ））。第２の半導体チップ３０へのワイヤボンディングは例えば１７０〜１８０℃で行う。ダミーシート７０と中継基板１０との間に空間が生じると、ワイヤボンディングの際、熱がパッド電極３２に伝わらず、ワイヤボンディング不良となることがある。また、第２の封止樹脂部３６の形成の際、この空間に封止樹脂が充填されることがある。そこで、バンプ１９がダミーシート７０に埋没するようにすることで、ダミーシート７０と中継基板１０との熱伝導を良くし、ワイヤボンディング不良を抑制することができる。また、ダミーシート７０と中継基板１０との間に空間への封止樹脂の充填を抑制することができる。よって、品質の良い半導体装置の製造方法を提供することができる。
図７は実施例２に係る半導体装置の断面図である。実施例１と同じ部材は同じ符号を付し説明を省略する。実施例２においては、第２の半導体チップ３０のパッド電極３２と中継基板１０のパッド電極１２とのワイヤボンディングを、パッド電極１２からパッド電極３２に向けて行っている（逆ボンディング）。このため、ワイヤ３４ａの高さを実施例１に比べ低くできる。よって、第２の封止樹脂部３６の高さを低くでき、半導体装置の小型化を行うことができる。
図８は実施例３に係る半導体装置の断面図である。実施例３は実施例１の第２の半導体チップ３０が直接配置される代わりに、第２の半導体チップ４５が実装された内蔵半導体装置５０が実装された例である。それ以外の構成は実施例１と同じであり、同じ部材は同じ符号を付し説明を省略する。図８を参照に、内蔵半導体装置５０は、中継基板４０上（図では下）に第２の半導体チップ４５がダイ付け材４８を用い固着されている。第２の半導体チップ４５と中継基板４０のパッド電極４２がワイヤ４４で接続される。第２の半導体チップ４５は第３の封止樹脂部４６により封止されている。内蔵半導体装置５０は、第１の封止樹脂部２６上に接着剤２８により固着し配置されている。内蔵半導体装置５０のパッド電極４１と中継基板１０のパッド電極１２とがワイヤ５４で電気的に接続している。
実施例３においては、内蔵半導体装置５０は、第２の半導体チップ４５を含み、第２の半導体チップ４５を封止する第３の封止樹脂部４６を有している。このように、内蔵半導体装置５０として半導体チップ４５を実装した樹脂封止型パッケージとすることができる。
図９は実施例２に係る半導体装置の断面図である。実施例３と同じ部材は同じ符号を付し説明を省略する。実施例４においては、内蔵半導体装置５０のパッド電極４１と中継基板１０のパッド電極１２とのワイヤボンディングを、パッド電極１２からパッド電極４１に向けて行っている（逆ボンディング）。このため、ワイヤ５４ａの高さを実施例３に比べ低くできる。よって、第２の封止樹脂部３６の高さを低くでき、半導体装置の小型化を行うことができる。
従来例１ないし実施例４においては、第１の半導体チップ２０および第２の半導体チップ３０、または第１の半導体チップ２０および内蔵半導体装置５０を中継基板１０に実装する際にバンプを用いていない。このため、半導体装置の高さを低くし、半導体装置を小型化することができる。実施例１および実施例２のように、第２の半導体チップ３０を第１の封止樹脂部２６上に配置することにより、実施例３および実施例４に比べ半導体装置の高さをより低くすることができる。一方、実施例３および実施例４においては、第２の半導体チップ４５が第３の封止樹脂部４６に封止された内蔵半導体装置５０の状態で電気的な試験を行った内蔵半導体装置５０のみを実装することができる。よって、製造コストを抑えることもできる。
図１０は実施例５に係る半導体装置の断面図である。実施例５は実施例１の第２の半導体チップ３０上に第３の半導体チップ６０を配置した例である。それ以外の構成は実施例１と同じであり、同じ部材は同じ符号を付し説明を省略する。第２の半導体チップ３０上に接着剤６８により固着した第３の半導体チップ６０が配置されている。第３の半導体チップ６０のパッド電極６２と中継基板１０のパッド電極１２とがワイヤ６４で電気的に接続している。第１の封止樹脂部２６、第２の半導体チップ３０および第３の半導体チップ６０は第２の封止樹脂部３６により封止されている。
実施例５によれば、第２の半導体チップ３０上に第３の半導体チップ６０を配置し、第２の封止樹脂部３６は第１の封止樹脂部２６、第２の半導体チップ３０および第３の半導体チップ６０を封止している。このように、半導体チップ２０、３０および６０を３層積層することにより、内蔵半導体装置の実装密度をあげることができる。従来例２および従来例３は前述のように半導体装置の厚さが厚く、さらに、半導体チップを積層することは難しい。実施例５によれば、実施例１の構成に加え第３の半導体チップ６０を積層しても、半導体装置の厚さは従来例２および従来例３のように厚くならない。よって、容易に３つの半導体チップを積層することができ、半導体装置を小型化することができる。
実施例６に係る半導体装置の製造方法は、ダミーシート７０ａに孔部７２を有する例である。その他の構成は実施例１と同様であり、同じ部材は同じ符合を付し説明を正楽する。図１１（ａ）は、実施例１の図５（ａ）ないし（ｃ）と同様な製造工程を行った後、中継基板１０をダミーシート７０ａ上に配置した図である。ダミーシート７０ａは、切断された中継基板１０が配置する領域に孔部７２を有する。図１１（ｂ）はダミーシート７０ａを下から視た図であり、バンプ１９の位置を透過して記載した。中継基板１０の中心部にはバンプ１９が形成されておらず、この部分に孔部７２を設ける。この後、実施例１の製造工程と同じ製造工程を行う。
実施例６によれば、実施例１の図６（ａ）のようにワイヤボンディングを行う工程の際、ワイヤボンダのステージ上で孔部７２を通じ中継基板１０を真空吸着させることができる。これにより、中継基板１０がワイヤボンダのステージ上で傾くこと、中継基板１０の位置がずれることを抑制できる。また、バンプ１９とダミーシート７０ａとが密着するため、中継基板１０とダミーシート７０ａとの熱伝導が良くなる。よって、ワイヤボンディング不良の発生を抑制することができる。よって、品質の良い半導体装置の製造方法を提供することができる。また、実施例６において、孔部７２は複数設けることもできる。
実施例７に係る半導体装置の製造方法は、ダミーシート７０ｂに凹部７４を有する例である。その他の構成は実施例１と同様であり、同じ部材は同じ符合を付し説明を省略する。図１２（ａ）はダミーシート７０ｂの断面図であり、図１２（ｂ）は、実施例１の図５（ａ）ないし（ｃ）と同様な製造工程を行った後、中継基板１０をダミーシート７０ｂ上に配置した図である。ダミーシート７０ｂは、切断された中継基板１０が配置される領域に凹部７４を有する。図１２（ａ）のように、凹部７４は複数配置されているが、図１２（ｂ）は複数の凹部７４のうち一つを記載した図である。この後、実施例１の製造工程と同じ製造工程を行う。
実施例７によれば、中継基板１０を凹部７４内に配置することにより、その後の製造工程において、ダミーシート７０ｂ上で中継基板１０の位置がずれることを抑制できる。よって、品質の良い半導体装置の製造方法を提供することができる。また、実施例７に実施例６のように孔部７２を設けることもできる。
実施例１ないし７において、バンプ１９は半円が潰れた形状の半田バンプを用いているが、球状の半田ボールを用いることもできる。しかし、ダミーシート７０に埋没させるためには半円が潰れた形状の半田バンプを使用することが好ましい。半田ボールを使用する場合は、半田ボールを小さくすることが好ましい。
また、半導体チップを実装する基板として、ガラスエポキシからなる中継基板を用いたが、絶縁体からなる基体からなり、半導体チップと電気的に接続される導体パターンが形成されていれば、これに限られるものではない。
また、ダミーシート７０として、基材とバンプ１９より厚い粘着部とを有する２層構造のダミーシートを用いることができる。このようなダミーシート７０を使用することにより、バンプ１９を粘着部に埋没させることができる。さらに、ダミーシート７０として金属製、絶縁物製のダミーシートを用いることができる。特に実施例６においては、中継基板１０とダミーシート７０ａとの熱伝導が良くなるため、ダミーシート７０ａにバンプ１９が埋没しなくともよく、金属製のダミーシートを用いることもできる。また、実施例７のように、ダミーシート７０ｂに凹部７４を形成する場合は、加工の容易なフッ素系樹脂を使用することが好ましい。このように、ダミーシート７０は柔らかい素材でもよく硬い素材でも良い。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (13)

  1. 互いに相対する第１の面と第２の面とを有する基板と、
    前記基板の前記第１の面上に配置された第１の半導体チップと、
    該第１の半導体チップを封止する第１の封止樹脂部と、
    該第１の封止樹脂上に配置された内蔵半導体装置と、
    前記基板の前記第１の面と前記第１の半導体チップとを接続する第１のワイヤと、
    前記第１のワイヤが接続された前記基板の前記第１の面と前記内蔵半導体装置とを接続する第２のワイヤと、
    前記第１の封止樹脂部と前記内蔵半導体装置とを封止し、前記基板の側面を覆う第２の封止樹脂部と、を具備する半導体装置。
  2. 前記基板の前記第１の半導体チップが配置された前記第１の面と相対する前記第２の面にバンプを有する請求項１記載の半導体装置。
  3. 前記第１の半導体チップは前記基板と前記第１のワイヤで電気的に接続された請求項１または２記載の半導体装置。
  4. 前記内蔵半導体装置は、第２の半導体チップを含む請求項１から３のいずれか一項記載の半導体装置。
  5. 前記内蔵半導体装置は、前記第２の半導体チップを封止する第３の封止樹脂部を有する請求項４に記載の半導体装置。
  6. 前記内蔵半導体装置上に配置された第３の半導体チップを具備し、
    前記第２の封止樹脂部は、前記第１の封止樹脂部、前記内蔵半導体装置および第３の半導体チップを封止し、前記基板の側面を覆う請求項１から５のいずれか一項記載の半導体装置。
  7. 基板上に、第１の半導体チップを配置する工程と、
    該第１の半導体チップを第１の封止樹脂部で封止する工程と、
    前記第１の封止樹脂部の間の前記基板を切断する工程と、
    前記切断された基板をダミーシート上に配置する工程と、
    該第１の封止樹脂部上に配置された内蔵半導体装置を封止し、前記第１の封止樹脂部間のダミーシートを覆う第２の封止樹脂部を形成する工程と、
    前記第１の封止樹脂部の間の前記第２の封止樹脂部を切断する工程と、を具備する半導体装置の製造方法。
  8. 前記第２の封止樹脂部を切断する工程は、前記第２の封止樹脂部が前記切断された基板の側面に残存するように第２の封止樹脂部を切断する工程を含む請求項７記載の半導体装置の製造方法。
  9. 前記基板の前記第１の半導体チップが配置された面と相対する面にバンプを形成する工程を有する請求項７または８記載の半導体装置の製造方法。
  10. 前記切断された基板を前記ダミーシート上に配置する工程は、前記バンプが前記ダミーシートに埋没するように、前記切断された基板を配置する工程を含む請求項８記載の半導体装置の製造方法。
  11. 前記ダミーシートは、前記切断された基板が配置された領域に孔部を有する請求項７から１０のいずれか一項記載の半導体装置の製造方法。
  12. 前記ダミーシートは、前記切断された基板が配置される領域に凹部を有する請求項７から１１のいずれか一項記載の半導体装置の製造方法。
  13. 前記切断された基板を前記ダミーシート上に配置する工程の前に、前記切断された基板に配置された前記第１の半導体チップを電気的に試験する工程を具備する請求項７から１２のいずれか一項記載の半導体装置の製造方法。
JP2007533065A 2005-08-30 2005-08-30 半導体装置およびその製造方法 Expired - Lifetime JP4871280B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/015694 WO2007026392A1 (ja) 2005-08-30 2005-08-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007026392A1 JPWO2007026392A1 (ja) 2009-03-05
JP4871280B2 true JP4871280B2 (ja) 2012-02-08

Family

ID=37802954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007533065A Expired - Lifetime JP4871280B2 (ja) 2005-08-30 2005-08-30 半導体装置およびその製造方法

Country Status (3)

Country Link
US (8) US7626253B2 (ja)
JP (1) JP4871280B2 (ja)
WO (1) WO2007026392A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871280B2 (ja) 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
JP5301126B2 (ja) * 2007-08-21 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
US8008787B2 (en) * 2007-09-18 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with delamination prevention structure
US7956449B2 (en) * 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
US8531022B2 (en) * 2009-03-06 2013-09-10 Atmel Corporation Routable array metal integrated circuit package
US8148813B2 (en) * 2009-07-31 2012-04-03 Altera Corporation Integrated circuit package architecture
US8455304B2 (en) 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US8791007B2 (en) 2011-11-29 2014-07-29 Spansion Llc Device having multiple wire bonds for a bond area and methods thereof
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
JP2013214611A (ja) * 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
KR20150056555A (ko) 2013-01-09 2015-05-26 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 반도체 다이를 매립 및/또는 이격시키기 위한 독립적인 필름을 포함하는 반도체 디바이스
JP6280014B2 (ja) * 2014-09-30 2018-02-14 新光電気工業株式会社 半導体装置及びその製造方法
JP6353763B2 (ja) * 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2016159937A1 (en) * 2015-03-27 2016-10-06 Hewlett-Packard Development Company, L.P. Circuit package
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US10001963B2 (en) 2015-12-01 2018-06-19 Alson Technology Limited Dynamic random access memory
KR20180002939A (ko) 2016-06-29 2018-01-09 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 패키지, 및 그것을 포함하는 메모리 모듈
US10522512B2 (en) * 2018-05-02 2019-12-31 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
JP2022034947A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法
JP7640250B2 (ja) * 2020-11-20 2025-03-05 日東電工株式会社 スペーサ付ダイシング接着フィルム
CN114122221B (zh) * 2021-11-23 2024-09-06 利亚德光电股份有限公司 Led显示模组及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302815A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 積層型半導体パッケージおよびその製造方法
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
JP2007005800A (ja) * 2005-06-20 2007-01-11 Stats Chippac Ltd スタックドチップスケール半導体パッケージを有するモジュール

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177323A (ja) 1984-09-21 1986-04-19 Hitachi Metals Ltd 半導体拡散源
JPH06177323A (ja) * 1992-12-02 1994-06-24 Nippon Chemicon Corp 半導体回路装置
JPH10223683A (ja) * 1997-02-04 1998-08-21 Hitachi Ltd 半導体モジュール
US6766320B1 (en) * 2000-08-24 2004-07-20 Microsoft Corporation Search engine with natural language-based robust parsing for user query and relevance feedback learning
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP2002231885A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
JP3977049B2 (ja) * 2001-10-18 2007-09-19 株式会社ルネサステクノロジ 半導体装置及びその半導体装置を組み込んだ電子装置
US6946323B1 (en) * 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP4157715B2 (ja) 2002-03-20 2008-10-01 富士通株式会社 半導体装置の製造方法
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004063515A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
TWI239698B (en) * 2004-10-07 2005-09-11 Advanced Flash Memory Card Tec Structure of memory card and producing method thereof
JP4896010B2 (ja) 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
JP4871280B2 (ja) * 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
ES2588513T5 (es) 2012-06-26 2024-03-05 Ineos Europe Ag Composición de película

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302815A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 積層型半導体パッケージおよびその製造方法
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
JP2007005800A (ja) * 2005-06-20 2007-01-11 Stats Chippac Ltd スタックドチップスケール半導体パッケージを有するモジュール

Also Published As

Publication number Publication date
US20110312108A1 (en) 2011-12-22
US20150255446A1 (en) 2015-09-10
US9472540B2 (en) 2016-10-18
US7626253B2 (en) 2009-12-01
US20180076188A1 (en) 2018-03-15
US7859096B2 (en) 2010-12-28
US9837397B2 (en) 2017-12-05
US20130100318A1 (en) 2013-04-25
US10347618B2 (en) 2019-07-09
US20170069614A1 (en) 2017-03-09
JPWO2007026392A1 (ja) 2009-03-05
US8330263B2 (en) 2012-12-11
US9041177B2 (en) 2015-05-26
US20100102424A1 (en) 2010-04-29
WO2007026392A1 (ja) 2007-03-08
US20110309494A1 (en) 2011-12-22
US8329562B2 (en) 2012-12-11
US20070045876A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4871280B2 (ja) 半導体装置およびその製造方法
CN101252096B (zh) 芯片封装结构以及其制作方法
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2005183923A (ja) 半導体装置およびその製造方法
JP2008166439A (ja) 半導体装置およびその製造方法
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
JP2010147070A (ja) 半導体装置
JP2008103685A (ja) 半導体装置及びその製造方法
JP5358089B2 (ja) 半導体装置
US7235870B2 (en) Microelectronic multi-chip module
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
US8749039B2 (en) Semiconductor device having chip mounted on an interposer
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP2010087403A (ja) 半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2005167286A (ja) 半導体装置およびその製造方法
JP4892418B2 (ja) 半導体装置
KR100876876B1 (ko) 칩 스택 패키지
JP2014011396A (ja) 半導体装置の実装構造および半導体装置の実装方法
JP2009129975A (ja) 半導体装置及びその製造方法
JP2005353704A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

R150 Certificate of patent or registration of utility model

Ref document number: 4871280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term