JP4873144B2 - 電子デバイスの製造方法、及び、半導体装置 - Google Patents
電子デバイスの製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP4873144B2 JP4873144B2 JP2006281357A JP2006281357A JP4873144B2 JP 4873144 B2 JP4873144 B2 JP 4873144B2 JP 2006281357 A JP2006281357 A JP 2006281357A JP 2006281357 A JP2006281357 A JP 2006281357A JP 4873144 B2 JP4873144 B2 JP 4873144B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic device
- manufacturing
- resin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、を有する半導体装置を用意する工程と、
ベース基板と、前記ベース基板に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記電気的接続部と前記配線パターンとを接触させた後に、前記第2の部分を前記配線基板に接触させる。
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとが、H<W/2の関係を満たす形状であってもよい。
H≦20μm、かつ、
W≦50μmであってもよい。
H≧5μm、かつ、
W≧15μmであってもよい。
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第2の部分の高さhとが、H−h≦5μmの関係を満たす形状であってもよい。
前記第1の部分の上面は、凸曲面であってもよい。
前記半導体装置の前記樹脂突起は、前記第2の部分の底面の幅が、前記第1の部分の底面の幅よりも狭くてもよい。
前記半導体装置は、前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有し、
前記半導体装置を前記配線基板に搭載する工程では、
前記樹脂部を前記配線基板に接触させてもよい。
前記樹脂部は、前記第2の部分と同じ高さであってもよい。
電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、
前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
を有し、
前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとは、H<W/2の関係を満たす。
H≦20μm、かつ、
W≦50μmであってもよい。
H≧5μm、かつ、
W≧15μmであってもよい。
前記第1の部分の高さHと、前記第2の部分の高さhとは、H−h≦5μmの関係を満たしていてもよい。
前記第1の部分の上面は、凸曲面であってもよい。
前記第2の部分の底面の幅は、前記第1の部分の底面の幅よりも狭くてもよい。
前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有していてもよい。
前記樹脂部は、前記第2の部分と同じ高さであってもよい。
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。以下、図1(A)〜図2を参照して、半導体装置1の構成について説明する。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は半導体装置1の斜視図であり、図1(C)は図1(A)のIC−IC線断面の一部拡大図であり、図1(D)は図1(A)のID−ID線断面の一部拡大図である。また、図2は、樹脂突起20の第1の部分21及び配線40を拡大して示す斜視図である。
本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意する工程を含む。以下、配線基板50の構成について説明する。
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を配線基板50に搭載する工程を含む。以下、図面を参照して、この工程について説明する。
以下、本発明が奏する作用効果について説明する。
Claims (16)
- 電極が形成された半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、を有する半導体装置を用意する工程と、
ベース基板と、前記ベース基板に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続する工程と、
を含み、
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとが、H<W/2の関係を満たす形状であり、
前記半導体装置を前記配線基板に搭載する工程では、
前記電気的接続部と前記配線パターンとを接触させた後に、前記第2の部分を前記配線基板に接触させる電子デバイスの製造方法。 - 請求項1記載の電子デバイスの製造方法において、
H≦20μm、かつ、
W≦50μmである電子デバイスの製造方法。 - 請求項1又は請求項2記載の電子デバイスの製造方法において、
H≧5μm、かつ、
W≧15μmである電子デバイスの製造方法。 - 請求項1から請求項3のいずれか1項に記載の電子デバイスの製造方法において、
前記半導体装置の前記樹脂突起は、前記第1の部分の高さHと、前記第2の部分の高さhとが、H−h≦5μmの関係を満たす形状である電子デバイスの製造方法。 - 請求項1から請求項4のいずれか1項に記載の電子デバイスの製造方法において、
前記第1の部分の上面は、凸曲面である電子デバイスの製造方法。 - 請求項1から請求項5のいずれか1項に記載の電子デバイスの製造方法において、
前記半導体装置の前記樹脂突起は、前記第2の部分の底面の幅が、前記第1の部分の底面の幅よりも狭い電子デバイスの製造方法。 - 請求項1から請求項6のいずれか1項に記載の電子デバイスの製造方法において、
前記半導体装置は、前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有し、
前記半導体装置を前記配線基板に搭載する工程では、
前記樹脂部を前記配線基板に接触させる電子デバイスの製造方法。 - 請求項7記載の電子デバイスの製造方法において、
前記樹脂部は、前記第2の部分と同じ高さである電子デバイスの製造方法。 - 電極が形成された半導体チップと、
前記半導体チップにおける前記電極が形成された面に形成された、仮想の直線に沿って配列された複数の第1の部分と、隣り合う二つの前記第1の部分の間に配置された、前記第1の部分よりも高さが低い第2の部分とを含む樹脂突起と、
前記第1の部分上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
を有し、
前記第1の部分の高さHと、前記第1の部分の底面の、前記仮想直線と直交する方向の幅Wとは、H<W/2の関係を満たす半導体装置。 - 請求項9記載の半導体装置において、
H≦20μm、かつ、
W≦50μmである半導体装置。 - 請求項9又は請求項10記載の半導体装置において、
H≧5μm、かつ、
W≧15μmである半導体装置。 - 請求項9から請求項11のいずれか1項に記載の半導体装置において、
前記第1の部分の高さHと、前記第2の部分の高さhとは、H−h≦5μmの関係を満たす半導体装置。 - 請求項9から請求項12のいずれか1項に記載の半導体装置において、
前記第1の部分の上面は、凸曲面である半導体装置。 - 請求項9から請求項13のいずれか1項に記載の半導体装置において、
前記第2の部分の底面の幅は、前記第1の部分の底面の幅よりも狭い半導体装置。 - 請求項9から請求項14のいずれか1項に記載の半導体装置において、
前記面上に形成された、前記第1の部分よりも高さが低い樹脂部をさらに有する半導体装置。 - 請求項15記載の半導体装置において、
前記樹脂部は、前記第2の部分と同じ高さである半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006281357A JP4873144B2 (ja) | 2006-10-16 | 2006-10-16 | 電子デバイスの製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006281357A JP4873144B2 (ja) | 2006-10-16 | 2006-10-16 | 電子デバイスの製造方法、及び、半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008098564A JP2008098564A (ja) | 2008-04-24 |
| JP4873144B2 true JP4873144B2 (ja) | 2012-02-08 |
Family
ID=39381060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006281357A Expired - Fee Related JP4873144B2 (ja) | 2006-10-16 | 2006-10-16 | 電子デバイスの製造方法、及び、半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4873144B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278800B2 (en) | 2008-08-21 | 2012-10-02 | Innowattech Ltd. | Multi-layer piezoelectric generator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3998014B2 (ja) * | 2004-09-29 | 2007-10-24 | セイコーエプソン株式会社 | 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器 |
-
2006
- 2006-10-16 JP JP2006281357A patent/JP4873144B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008098564A (ja) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257404B2 (en) | Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus | |
| CN1316309C (zh) | 电子装置及其制造方法 | |
| JP4353289B2 (ja) | 電子デバイス及び電子機器 | |
| CN100380635C (zh) | 半导体装置及其制造方法以及电子装置及其制造方法 | |
| JP4888650B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
| JP4645832B2 (ja) | 半導体装置及びその製造方法 | |
| JP4873144B2 (ja) | 電子デバイスの製造方法、及び、半導体装置 | |
| JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP4858161B2 (ja) | 半導体装置及び電子デバイスの製造方法 | |
| EP1744361A2 (en) | Semiconductor device | |
| JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
| JP5299626B2 (ja) | 半導体装置およびその製造方法、並びに、電子デバイスの製造方法 | |
| JP2007042736A (ja) | 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 | |
| JP2008171942A (ja) | 電子デバイス及びその製造方法 | |
| JP4273347B2 (ja) | 半導体装置 | |
| JP2008172023A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
| JP2008091691A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
| JP5098204B2 (ja) | 半導体装置及びその製造方法、並びに、電子機器 | |
| JP2008103584A (ja) | 半導体装置及び電子デバイス、並びに、それらの製造方法 | |
| JP2008091611A (ja) | 半導体装置、電子デバイス、及び、電子デバイスの製造方法 | |
| JP2007019410A (ja) | 半導体装置、及び、電子モジュールの製造方法 | |
| JP5041136B2 (ja) | 電子デバイスの製造方法 | |
| JP4720992B2 (ja) | 半導体装置 | |
| JP2009049154A (ja) | 半導体装置、実装構造体、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4873144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |