Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4875882B2 - Communication device, communication system - Google Patents
[go: Go Back, main page]

JP4875882B2 - Communication device, communication system - Google Patents

Communication device, communication system Download PDF

Info

Publication number
JP4875882B2
JP4875882B2 JP2005327349A JP2005327349A JP4875882B2 JP 4875882 B2 JP4875882 B2 JP 4875882B2 JP 2005327349 A JP2005327349 A JP 2005327349A JP 2005327349 A JP2005327349 A JP 2005327349A JP 4875882 B2 JP4875882 B2 JP 4875882B2
Authority
JP
Japan
Prior art keywords
data
transmitted
switching
supply
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005327349A
Other languages
Japanese (ja)
Other versions
JP2007135055A5 (en
JP2007135055A (en
Inventor
康信 足立
康英 福谷
英男 金田
Original Assignee
Nke株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nke株式会社 filed Critical Nke株式会社
Priority to JP2005327349A priority Critical patent/JP4875882B2/en
Publication of JP2007135055A publication Critical patent/JP2007135055A/en
Publication of JP2007135055A5 publication Critical patent/JP2007135055A5/ja
Application granted granted Critical
Publication of JP4875882B2 publication Critical patent/JP4875882B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Telephonic Communication Services (AREA)

Description

本発明は、信号線間の電圧によってデータを伝送する通信装置に関し、特に、信号の伝送方式に関する。   The present invention relates to a communication device that transmits data using a voltage between signal lines, and more particularly to a signal transmission method.

コンピュータ等の通信装置が扱うデータは、0と1の2進符号で表される。この0または1で表されるデータを、通信装置間で互いに伝送するために、様々な伝送方式が考案されている。一例としては、0と1を、パルス波形の「ある」「なし」に対応づけて、2本の信号線を介して伝送する方式があり、この伝送方式は、大きく単流方式と複流方式の2つに分けられる。   Data handled by a communication device such as a computer is represented by binary codes of 0 and 1. Various transmission methods have been devised in order to transmit the data represented by 0 or 1 between communication devices. As an example, there is a method in which 0 and 1 are transmitted through two signal lines in association with pulse waveforms “present” and “none”. This transmission method is largely divided into a single flow method and a double flow method. Divided into two.

単流方式とは、0と1を、電圧の有り・無しで表現する方式のことをいう。例えば、0をゼロボルト、1を5ボルトとして表現する。
しかしながら、単流方式においては、0と1を、電圧の有り・無しで表現するので、信号の伝送を繰り返すと、徐々に信号線に電荷が溜まり、信号線に蓄積された電荷が電位差を発生させることにより、信号の伝送に悪影響を及ぼすという問題がある。信号の伝送距離が長くなるほど、電荷の蓄積による悪影響を受ける可能性が高くなるので、単流方式は、長距離通信においては安定した信号の伝送を行うのが困難である。
The single flow method is a method of expressing 0 and 1 with or without voltage. For example, 0 is expressed as zero volts, and 1 is expressed as 5 volts.
However, in the single-flow method, 0 and 1 are expressed with and without voltage, so when signal transmission is repeated, charges gradually accumulate in the signal line, and the charge accumulated in the signal line generates a potential difference. By doing so, there is a problem of adversely affecting signal transmission. Since the longer the signal transmission distance, the higher the possibility of being adversely affected by charge accumulation, it is difficult to perform stable signal transmission in the long-distance communication in the single-flow method.

これに対し、複流方式とは、0と1を、電圧の極性の違いで表現する方式のことをいう。例えば、複流RZ(Return to Zero)などが複流方式の伝送方式として広く知られている。複流RZは、例えば電圧の極性がマイナスのときを0、プラスのときを1とする。複流RZでは、伝送するデータに応じて、電圧の極性が切り替わるため、信号線に電荷が溜まりにくい。そのため、単流方式と比べると、長距離の信号の伝送に有利となる。
新版 電気電子用語事典 第1版第1刷1988年9月1日(株)オーム社発行
On the other hand, the double flow method refers to a method of expressing 0 and 1 by the difference in voltage polarity. For example, double flow RZ (Return to Zero) is widely known as a double flow transmission method. The double flow RZ is, for example, 0 when the voltage polarity is negative and 1 when the voltage polarity is positive. In the double flow RZ, the polarity of the voltage is switched according to the data to be transmitted. Therefore, compared to the single flow method, it is advantageous for transmission of signals over a long distance.
New edition of Electrical and Electronic Glossary 1st edition 1st edition September 1, 1988 Published by Ohm Co., Ltd.

しかしながら、複流方式による伝送方式を用いたとしても、伝送するデータが連続して同一となる場合があると、その間電圧の極性が切り替わらず、徐々に信号線に電荷が溜まり、その結果、長距離通信に悪影響を及ぼすことがある。
そこで、本発明は、伝送するデータが連続して同一となる場合が発生しても、安定して長距離通信を行うことを可能にする通信装置、通信方法、通信システムを提供することを目的とする。
However, even if the transmission method using the double flow method is used, if the data to be transmitted may be the same continuously, the polarity of the voltage is not switched during that time, and the electric charge is gradually accumulated in the signal line. May adversely affect communications.
Accordingly, an object of the present invention is to provide a communication apparatus, a communication method, and a communication system that enable stable long-distance communication even when data to be transmitted continuously becomes the same. And

上記課題を解決するため、本発明は、定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する通信装置であって、前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転部と、前記出力電圧の供給のオンオフを切り替える切替部と、伝送するデータの値に応じて、一定周期のクロックに同期して前記切替部による前記切り替えを制御する供給制御部と、伝送するデータの値にかかわらず、所定クロックごとに前記反転を周期的に行うよう前記極性反転部を制御する反転制御部とを備えることを特徴とする。   In order to solve the above-described problems, the present invention is a communication device that controls supply of one output voltage output from a constant voltage power source and transmits a signal using two signal lines. A polarity inverting unit for inverting the polarity of the output voltage supplied to the signal line, a switching unit for switching on / off of the supply of the output voltage, and in synchronization with a clock of a fixed period according to the value of data to be transmitted. A supply control unit that controls the switching by the switching unit, and an inversion control unit that controls the polarity inversion unit so as to periodically perform the inversion every predetermined clock regardless of the value of data to be transmitted. Features.

上述の構成を備える通信装置は、伝送するデータに応じて、電圧の供給のオンオフを制御するとともに、伝送するデータとは関係なく、供給される電圧の極性を反転させる。
これにより、伝送するデータが連続して同一となる場合が発生しても、反転制御部により、信号線に供給される電圧の極性を周期的に反転させるので、信号線に電荷が溜まる事態を回避することができる。
A communication apparatus having the above-described configuration controls on / off of voltage supply according to data to be transmitted, and inverts the polarity of the supplied voltage regardless of the data to be transmitted.
As a result, even when the data to be transmitted continuously become the same, the polarity of the voltage supplied to the signal line is periodically inverted by the inversion control unit, so that the charge is accumulated in the signal line. It can be avoided.

したがって、信号線に電荷が蓄積することによる信号への悪影響を軽減することができ、従来と比べて長距離の信号の伝送を安定して行うことができる。
ところで、信号の伝送においては、通信装置間での同期の取りやすさも重要な要素である。同期を容易に確立できない場合、データを受信する側の通信装置は、受信するデータの内容を早期に確定することができず、高速な通信を行うことが困難となるからである。
Therefore, it is possible to reduce the adverse effect on the signal due to the accumulation of electric charges in the signal line, and it is possible to stably transmit a signal over a long distance compared to the conventional case.
By the way, in signal transmission, the ease of synchronization between communication devices is also an important factor. This is because if the synchronization cannot be easily established, the communication device on the data receiving side cannot determine the content of the received data at an early stage, and it is difficult to perform high-speed communication.

電荷の蓄積を避けつつ同期の確立を容易にするために、従来においては、例えばマンチェスタ符号方式などのように、信号の1ビットを2ビット符号に変換する伝送方式が用いられている。マンチェスタ符号方式は、例えば0をマイナス5ボルト、1をプラス5ボルトとし、伝送するデータ”0”を、2ビットの帯域幅を用いて”01”と表現し、また、伝送するデータ”1”を、2ビットの帯域幅を用いて”10”で表現する。これにより、2ビットの帯域幅を用いて1ビット分の情報を伝送する際に、必ず極性が反転するので、無信号状態がなくなり、同期の確立が容易となる。   In order to facilitate the establishment of synchronization while avoiding charge accumulation, a transmission system that converts 1 bit of a signal into a 2-bit code, such as the Manchester code system, is conventionally used. For example, in the Manchester encoding method, 0 is set to minus 5 volts, 1 is set to plus 5 volts, data to be transmitted “0” is expressed as “01” using a 2-bit bandwidth, and data to be transmitted is “1”. Is represented by “10” using a 2-bit bandwidth. As a result, when transmitting 1-bit information using a 2-bit bandwidth, the polarity is always reversed, so that no signal is lost and synchronization is easily established.

また、AMI(Alternate Mark Inversion)符号方式(バイポーラ符号方式)も広く用いられている。AMI符号方式とは、例えば0を電圧有り、1を電圧無しで表現し、0を伝送するごとに、電圧の極性のプラスとマイナスを交互に変化させる方式である。
しかし、マンチェスタ符号方式の場合、同期の確率は容易となる一方で、2ビットの帯域幅を用いて1ビットの情報を伝送するため、伝送効率が悪化するという問題がある。また、AMI符号の場合、電圧有りで表現しているデータが連続する場合は、1ビットを伝送するごとに極性が反転するので同期を確立するのが容易であるが、電圧無しで表現しているデータが連続すると、無信号状態が続くため、同期の確立が困難になるという問題がある。
An AMI (Alternate Mark Inversion) code system (bipolar code system) is also widely used. The AMI code method is a method in which, for example, 0 is expressed with a voltage, 1 is expressed without a voltage, and the polarity of the voltage is alternately changed between plus and minus each time 0 is transmitted.
However, in the case of the Manchester code system, the probability of synchronization is easy, but 1-bit information is transmitted using a 2-bit bandwidth, and there is a problem that transmission efficiency is deteriorated. In addition, in the case of AMI code, if data expressed with voltage is continuous, the polarity is inverted every time 1 bit is transmitted, so it is easy to establish synchronization, but it can be expressed without voltage. When there is continuous data, there is a problem in that it is difficult to establish synchronization because no signal state continues.

そこで、前記供給制御部は、伝送するデータの値に応じて、1クロック内において、1の信号線に対する前記供給がオンの状態を維持するか、オンの状態からオフに切り替えるかを制御することとしてもよい。
これにより、伝送するデータの値にかかわらず、0または1の送信開始時においては、信号線に供給される電圧がオンの状態になっている。また、信号線に供給される電圧の極性は周期的に反転する。そのため、データを受信する側の通信装置は、0と1のいずれのデータにおいても、同一のデータを連続して受信した場合に、電圧の極性が周期的に切り替わるタイミングを用いることによって、同期を容易に確立することができる。また、電圧がオンのままであるかオフになるかでデータを表現しているので、1ビットの情報を伝送するのに余分な帯域幅が不要となる。
Therefore, the supply control unit controls whether the supply to one signal line is kept on or switched from the on state to off within one clock according to the value of data to be transmitted. It is good.
As a result, regardless of the value of the data to be transmitted, the voltage supplied to the signal line is in an on state at the start of transmission of 0 or 1. Further, the polarity of the voltage supplied to the signal line is periodically reversed. Therefore, the communication device on the data receiving side synchronizes by using the timing at which the polarity of the voltage is periodically switched when the same data is continuously received in both 0 and 1 data. Can be easily established. In addition, since data is expressed depending on whether the voltage remains on or off, no extra bandwidth is required to transmit 1-bit information.

したがって、帯域幅を増大させることなく、0と1のいずれのデータが連続した場合であっても、長距離の信号の伝送を安定させつつ、同期の確立も容易に行うことができる。
また、前記供給制御部は、所定ビット分のデータを伝送するごとに、前記所定ビット分のデータの値をビット反転させたデータを、前記所定ビット分のデータに後続して伝送するよう前記切り替えを制御することとしてもよい。
Therefore, even if any data of 0 and 1 is continuous without increasing the bandwidth, it is possible to easily establish synchronization while stabilizing transmission of a long-distance signal.
In addition, each time the supply control unit transmits data for a predetermined bit, the switching is performed so that data obtained by bit-inversion of the data value for the predetermined bit is transmitted following the data for the predetermined bit. It is good also as controlling.

これにより、通信装置が正常に稼働している場合は、伝送したデータに後続してビット反転させたデータを伝送するので、通信装置のハードウェアが故障等により常に同一のビットを伝送した場合に、故障等を検出することが容易になる。
また、所定電圧の供給を受けて、前記通信装置と前記2本の信号線を介して双方向通信を行う第2通信装置であって、前記第2通信装置が送信するデータの値に応じて、1クロック内において、前記各信号線に所定アンペアの短絡信号をのせるか否かを制御する送信制御部を備えることとしてもよい。
As a result, when the communication device is operating normally, the bit-inverted data is transmitted after the transmitted data, so when the communication device hardware always transmits the same bit due to a failure or the like. It becomes easy to detect a failure or the like.
A second communication device that receives a predetermined voltage and performs two-way communication with the communication device via the two signal lines, according to a value of data transmitted by the second communication device; Within one clock, a transmission control unit may be provided for controlling whether or not a short-circuit signal of a predetermined ampere is applied to each signal line.

第2通信装置は、通信先通信装置と接続されている信号線に対して、第2通信装置が伝送するデータに応じて所定アンペアの短絡信号をのせる。これにより、信号線に流れている電流が変化する。
通信先通信装置は、信号線に流れている電流の変化を検出することにより、第2通信装置が伝送しているデータの内容を検出することができる。
The second communication device sends a short-circuit signal having a predetermined amperage to the signal line connected to the communication device with the communication destination according to the data transmitted by the second communication device. As a result, the current flowing through the signal line changes.
The communication destination communication device can detect the content of data transmitted by the second communication device by detecting a change in the current flowing through the signal line.

これにより、2本の信号線を用いて、2つの通信装置の間において、双方向通信を行うことができる。
また、定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する通信装置において用いられる通信方法であって、前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転ステップと、前記出力電圧の供給のオンオフを切り替える切替ステップと、伝送するデータの値に応じて、一定周期のクロックに同期して前記切替ステップにおける前記切り替えを制御する供給制御ステップと、伝送するデータの値にかかわらず、所定クロックごとに前記極性反転ステップにおける前記反転を周期的に行うよう制御する反転制御ステップとを含むことを特徴とする通信方法としてもよい。
Thereby, bi-directional communication can be performed between two communication apparatuses using two signal lines.
A communication method used in a communication apparatus that controls supply of one output voltage output from a constant voltage power source and transmits signals using two signal lines, the two signal lines being connected to each other. In the polarity inversion step for inverting the polarity of the output voltage to be supplied, the switching step for switching on / off the supply of the output voltage, and the switching step in synchronization with a clock of a certain period according to the value of data to be transmitted Communication comprising: a supply control step for controlling the switching; and an inversion control step for controlling to periodically perform the inversion in the polarity inversion step every predetermined clock regardless of the value of data to be transmitted. It is good also as a method.

上述した通信方法を用いることにより、安定して長距離通信を行うことができる。
また、定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する第1通信装置と、前記第1通信装置と双方向通信を行う第2通信装置とからなる通信システムであって、前記第1通信装置は、前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転部と、前記出力電圧の供給のオンオフを切り替える切替部と、伝送するデータの値に応じて、一定周期のクロックに同期して前記切替部による前記切り替えを制御する供給制御部と、伝送するデータの値にかかわらず、所定クロックごとに前記反転を周期的に行うよう前記極性反転部を制御する反転制御部とを備え、前記第2通信装置は、前記第1通信装置に対して送信するデータの値に応じて、1クロック内において、前記各信号線に所定アンペアの短絡信号をのせるか否かを制御する送信制御部を備え、前記第1通信装置は、各信号線に供給されている電流が所定値以上変化していることを検出することによって、前記第2通信装置が送信したデータを受信する手段を備えることを特徴とする通信システムとしてもよい。
By using the communication method described above, long-distance communication can be performed stably.
A first communication device that controls the supply of one output voltage output from a constant-voltage power supply and transmits signals using two signal lines; and a first communication device that performs bidirectional communication with the first communication device. A communication system comprising two communication devices, wherein the first communication device turns on / off the supply of the output voltage, and a polarity reversing unit that reverses the polarity of the output voltage supplied to the two signal lines. A switching unit that switches, a supply control unit that controls the switching by the switching unit in synchronization with a clock of a certain period, and a value that is transmitted at each predetermined clock regardless of the value of the data that is transmitted An inversion control unit that controls the polarity inversion unit so as to perform inversion periodically, and the second communication device, within one clock, according to the value of data transmitted to the first communication device, For each signal line A transmission control unit configured to control whether or not to send a constant ampere short-circuit signal, wherein the first communication device detects that a current supplied to each signal line has changed by a predetermined value or more; The communication system may further include means for receiving data transmitted by the second communication device.

上述した通信システムにより、安定して双方向通信を行うことができる。   By the above-described communication system, bidirectional communication can be performed stably.

<実施の形態>
以下、本発明にかかる通信装置および通信システムについて、その実施の一形態を、図面を用いて具体的に説明する。
<概要>
通信システムは、マスタ装置とスレーブ装置とからなる。マスタ装置とスレーブ装置は、それぞれ通信装置であり、2本の信号線を介して接続されている。
<Embodiment>
DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment of a communication apparatus and a communication system according to the present invention will be specifically described with reference to the drawings.
<Overview>
The communication system includes a master device and a slave device. Each of the master device and the slave device is a communication device, and is connected via two signal lines.

通信システムが使用する通信プロトコルは、フレーム同期・ビット同期方式である。
マスタ装置からスレーブ装置への信号の伝送にはパルス幅変調を用い、スレーブ装置からマスタ装置への信号の伝送には、所定アンペアの短絡信号をのせることによる電流変化を用いる。
本発明の特徴となる部分は、マスタ装置がスレーブ装置へ信号を伝送する際に、伝送する信号の内容が0であるか1であるかにかかわらず、クロックと同期して周期的に信号線に供給する電圧の極性を切り替える点にある。
A communication protocol used by the communication system is a frame synchronization / bit synchronization method.
Pulse width modulation is used for signal transmission from the master device to the slave device, and current change caused by applying a short-circuit signal of a predetermined amperage is used for signal transmission from the slave device to the master device.
The feature of the present invention is that when the master device transmits a signal to the slave device, the signal line is periodically synchronized with the clock regardless of whether the content of the signal to be transmitted is 0 or 1. It is in the point which switches the polarity of the voltage supplied to.

これにより、伝送する信号の内容にかかわらず、同期の確立が容易で、かつ、長距離伝送を実現することができる。
<構成>
図1は、マスタ装置1000とスレーブ装置2000の機能ブロック図である。
同図に示すように、直流電源である電源1と接続されているマスタ装置1000は、極性反転部101と、切替部102と、タイミング発生部103と、受信データ抽出部104と、制御部105とからなる。
This makes it easy to establish synchronization and realize long-distance transmission regardless of the contents of the signal to be transmitted.
<Configuration>
FIG. 1 is a functional block diagram of the master device 1000 and the slave device 2000.
As shown in the figure, a master device 1000 connected to a power source 1 that is a DC power source includes a polarity inversion unit 101, a switching unit 102, a timing generation unit 103, a received data extraction unit 104, and a control unit 105. It consists of.

マスタ装置1000は、D+信号線31とD−信号線32とを介してスレーブ装置2000と接続している。
極性反転部101は、D+信号線31およびD−信号線32に供給する供給電圧の極性を、制御部105による制御にしたがって反転させる回路である。
切替部102は、制御部105による制御にしたがって、D+信号線31およびD−信号線32に供給する供給電圧のオンオフを切り替えるスイッチ回路である。
The master device 1000 is connected to the slave device 2000 via the D + signal line 31 and the D− signal line 32.
The polarity inversion unit 101 is a circuit that inverts the polarity of the supply voltage supplied to the D + signal line 31 and the D− signal line 32 according to control by the control unit 105.
The switching unit 102 is a switch circuit that switches on and off the supply voltage supplied to the D + signal line 31 and the D− signal line 32 according to control by the control unit 105.

タイミング発生部103は、極性反転部101や、切替部102等にクロックを供給するクロック発生回路である。
受信データ抽出部104は、各信号線に供給されている電流が、クロックに同期して、スレーブ装置2000から送出された短絡信号によって所定値以上変化していることを検出して、スレーブ装置2000から信号が送信されていることを検出し、送信されている信号に示されるデータを抽出する回路である。抽出したデータを、制御部105に出力する。
The timing generation unit 103 is a clock generation circuit that supplies a clock to the polarity inversion unit 101, the switching unit 102, and the like.
The reception data extraction unit 104 detects that the current supplied to each signal line is changed by a predetermined value or more by the short circuit signal sent from the slave device 2000 in synchronization with the clock, and detects the slave device 2000. It is a circuit that detects that a signal is transmitted from and extracts data indicated by the transmitted signal. The extracted data is output to the control unit 105.

制御部105は、マスタ装置1000の動作を制御する制御回路であり、スレーブ装置2000との通信を制御する。極性反転部101を制御して、D+信号線31およびD−信号線32に供給する供給電圧の極性を、タイミング発生部103が発生するクロックに同期して周期的に反転させる。また、スレーブ装置2000に対して伝送するデータに応じて、切替部102を制御して、各信号線に供給する電圧のオンオフを制御する。また、受信データ抽出部104が抽出したデータを受け付けて、スレーブ装置2000と双方向通信を行う。   The control unit 105 is a control circuit that controls the operation of the master device 1000, and controls communication with the slave device 2000. The polarity inversion unit 101 is controlled to periodically invert the polarity of the supply voltage supplied to the D + signal line 31 and the D− signal line 32 in synchronization with the clock generated by the timing generation unit 103. Further, the switching unit 102 is controlled in accordance with data transmitted to the slave device 2000 to control on / off of the voltage supplied to each signal line. In addition, it receives the data extracted by the received data extraction unit 104 and performs bidirectional communication with the slave device 2000.

マスタ装置1000は、この他に、図示しない表示部や操作部を備え、装置の状態や異常の検出等を、表示部によって表示し、また、操作部を介してユーザの操作を受け付ける。
スレーブ装置2000は、D+信号線31とD−信号線32とを介してマスタ装置1000と接続している。
In addition to this, the master device 1000 includes a display unit and an operation unit (not shown), displays the state of the device, detection of an abnormality, and the like on the display unit, and accepts user operations via the operation unit.
The slave device 2000 is connected to the master device 1000 via the D + signal line 31 and the D− signal line 32.

同図に示すように、スレーブ装置2000は、受信部201と、送信部202と、制御部203とからなる。
受信部201は、信号に基づいてクロックを抽出するクロック同期部を含み、D+信号線31とD−信号線32との電圧差を検出して、マスタ装置1000がスレーブ装置2000に対して送信したデータを抽出する回路である。D+信号線31に供給されている電圧がD−信号線32よりも所定電圧以上高い場合は、電圧差がプラスと検出し、D+信号線31に供給されている電圧がD−信号線32よりも所定電圧以上低い場合は、電圧差がマイナスと検出する。各信号線に供給されている電圧の差がほぼ等しく、所定電圧以上の差がない場合は、電圧差がゼロと検出する。検出結果を、制御部203へ出力する。
As shown in the figure, the slave device 2000 includes a receiving unit 201, a transmitting unit 202, and a control unit 203.
The receiving unit 201 includes a clock synchronization unit that extracts a clock based on a signal, detects a voltage difference between the D + signal line 31 and the D− signal line 32, and is transmitted from the master device 1000 to the slave device 2000. A circuit for extracting data. When the voltage supplied to the D + signal line 31 is higher than the D− signal line 32 by a predetermined voltage or more, the voltage difference is detected as positive, and the voltage supplied to the D + signal line 31 is higher than the D− signal line 32. If the voltage is lower than a predetermined voltage, the voltage difference is detected as negative. If the difference in voltage supplied to each signal line is substantially equal and there is no difference greater than a predetermined voltage, the voltage difference is detected as zero. The detection result is output to the control unit 203.

送信部202は、制御部203による制御にしたがって、各信号線に対して例えば150mAなどの、所定アンペアの短絡信号をのせることによって、各信号線に流れている電流を変化させてマスタ装置1000に対してデータを送信する回路である。
制御部203は、スレーブ装置2000の動作を制御する制御回路であり、マスタ装置1000との通信を制御する。受信部201が抽出したクロックを受け付ける。また、受信部201から各信号線の電圧差の検出結果を受け付けて、マスタ装置1000がスレーブ装置2000に対して送信したデータを抽出する。また、送信部202を制御して、クロックに同期してマスタ装置1000と双方向通信を行う。
The transmission unit 202 changes the current flowing through each signal line by applying a short-circuit signal of a predetermined ampere, such as 150 mA, to each signal line according to the control by the control unit 203 to change the current flowing through each signal line. Is a circuit for transmitting data.
The control unit 203 is a control circuit that controls the operation of the slave device 2000 and controls communication with the master device 1000. The clock extracted by the receiving unit 201 is received. Further, the detection result of the voltage difference of each signal line is received from the receiving unit 201, and the data transmitted from the master device 1000 to the slave device 2000 is extracted. Further, the transmitter 202 is controlled to perform bidirectional communication with the master device 1000 in synchronization with the clock.

なお、マスタ装置1000とスレーブ装置2000は、電源1とは別に、定電圧の電源から電力の供給を受けて、各制御部105等を動作させている。
<回路図>
ここで、マスタ装置1000とスレーブ装置2000の具体的な回路構成について、その一例を説明する。
In addition, the master device 1000 and the slave device 2000 receive power from a constant voltage power source separately from the power source 1 and operate each control unit 105 and the like.
<Circuit diagram>
Here, an example of specific circuit configurations of the master device 1000 and the slave device 2000 will be described.

図2は、マスタ装置1000の回路構成を示す図である。
同図に示すように、マスタ装置1000は、制御回路111と、タイミング発生回路112と、送信制御回路113とからなる。
制御回路111は、スレーブ装置2000との通信を制御する。スレーブ装置2000に対して送信するデータを決定し、タイミング発生回路112が発生するクロックに従って、送信制御回路113を介してデータを送信する。また、信号線に供給されている電流の変化を検出してスレーブ装置2000が送信したデータを抽出する。
FIG. 2 is a diagram illustrating a circuit configuration of the master device 1000.
As shown in the figure, the master device 1000 includes a control circuit 111, a timing generation circuit 112, and a transmission control circuit 113.
The control circuit 111 controls communication with the slave device 2000. Data to be transmitted to the slave device 2000 is determined, and the data is transmitted via the transmission control circuit 113 in accordance with the clock generated by the timing generation circuit 112. Further, a change in the current supplied to the signal line is detected, and data transmitted by the slave device 2000 is extracted.

タイミング発生回路112は、所定周期のクロックを生成する。
送信制御回路113は、送信するデータに応じて、トランジスタ制御線124、125、126、127を介してトランジスタ114、115、116、117の動作を制御する。
図1の機能ブロック図と対比させて説明すると、制御回路111は、図1の受信データ抽出部104および制御部105に相当する。また、タイミング発生回路112は、タイミング発生部103に相当する。また、送信制御回路113およびトランジスタ114〜117は、極性反転部101および切替部102に相当する。
The timing generation circuit 112 generates a clock having a predetermined period.
The transmission control circuit 113 controls the operation of the transistors 114, 115, 116, and 117 via the transistor control lines 124, 125, 126, and 127 according to data to be transmitted.
When described in comparison with the functional block diagram of FIG. 1, the control circuit 111 corresponds to the received data extraction unit 104 and the control unit 105 of FIG. The timing generation circuit 112 corresponds to the timing generation unit 103. The transmission control circuit 113 and the transistors 114 to 117 correspond to the polarity inversion unit 101 and the switching unit 102.

なお、送信制御回路113による制御と、クロックに同期して各信号線に供給する電圧の極性を周期的に反転させ、かつ、送信するデータに応じて各信号線に供給する電圧のオンオフを切り替える動作との関係については後述する。
図3は、スレーブ装置2000の回路構成を示す図である。
同図に示すように、スレーブ装置2000は、制御回路211と、送受信制御回路212とからなる。
In addition, the polarity of the voltage supplied to each signal line is periodically inverted in synchronization with the control by the transmission control circuit 113, and the on / off of the voltage supplied to each signal line is switched according to the data to be transmitted. The relationship with the operation will be described later.
FIG. 3 is a diagram illustrating a circuit configuration of the slave device 2000.
As shown in the figure, the slave device 2000 includes a control circuit 211 and a transmission / reception control circuit 212.

制御回路211は、マスタ装置1000との通信を制御する。マスタ装置1000が送信したデータを送受信制御回路212から受け付けて処理する。マスタ装置1000に対して送信するデータを決定し、所定のクロックにしたがって、送受信制御回路212を介してデータを送信する。
送受信制御回路212は、トランジスタ制御線223、224、225を介してトランジスタ213、214、215、216と接続されている。マスタ装置1000に対して送信するデータに応じて、トランジスタ制御線225に電流を流す。また、各信号線の電圧差を、トランジスタ制御線223および224を介して抽出し、マスタ装置1000が送信したデータを受け付けて、送信データを抽出し、制御回路211へ出力する。同図の例では、トランジスタ制御線223を介して、電圧差がプラスの場合のデータを検出し、トランジスタ制御線224を介して、電圧差がマイナスの場合のデータを検出する。また、トランジスタ制御線223およびトランジスタ制御線224を介して、電圧差ゼロを検出する。
The control circuit 211 controls communication with the master device 1000. The data transmitted by the master device 1000 is received from the transmission / reception control circuit 212 and processed. Data to be transmitted to the master device 1000 is determined, and data is transmitted via the transmission / reception control circuit 212 according to a predetermined clock.
The transmission / reception control circuit 212 is connected to the transistors 213, 214, 215, and 216 via transistor control lines 223, 224, and 225. A current is passed through the transistor control line 225 in accordance with data transmitted to the master device 1000. Further, the voltage difference between the signal lines is extracted via the transistor control lines 223 and 224, the data transmitted by the master device 1000 is received, the transmission data is extracted, and is output to the control circuit 211. In the example shown in the figure, data when the voltage difference is positive is detected via the transistor control line 223, and data when the voltage difference is negative is detected via the transistor control line 224. Further, a voltage difference of zero is detected via the transistor control line 223 and the transistor control line 224.

図1の機能ブロック図と対比させて説明すると、制御回路211は、制御部203に相当する。また、送受信制御回路212およびトランジスタ213〜216は、受信部201および送信部202に相当する。
図2に示したように、電源1は、マスタ装置1000や各信号線に対して24Vの電圧を供給している。また、制御回路111やタイミング発生回路112、送信制御回路113には、5Vの電圧が供給されている。
When described in comparison with the functional block diagram of FIG. 1, the control circuit 211 corresponds to the control unit 203. The transmission / reception control circuit 212 and the transistors 213 to 216 correspond to the reception unit 201 and the transmission unit 202.
As shown in FIG. 2, the power supply 1 supplies a voltage of 24 V to the master device 1000 and each signal line. The control circuit 111, the timing generation circuit 112, and the transmission control circuit 113 are supplied with a voltage of 5V.

図3に示したように、スレーブ装置2000の制御回路211や送受信制御回路212には、5Vの電圧が供給されている。
<伝送方式>
(フレームデータの構成)
次に、信号の伝送方式について説明する。
As shown in FIG. 3, a voltage of 5 V is supplied to the control circuit 211 and the transmission / reception control circuit 212 of the slave device 2000.
<Transmission method>
(Frame data structure)
Next, a signal transmission method will be described.

図4は、マスタ装置1000とスレーブ装置2000が通信を行う際に用いるフレームデータの構成を示す図である。
同図に示すように、1フレームのフレーム構成は、スタートビット41と、プリアンブルビット42と、I/Oビット43と、I/Oエンドビット44と、IDビット45と、フレームエンドビット46とからなる。
FIG. 4 is a diagram illustrating a configuration of frame data used when the master device 1000 and the slave device 2000 perform communication.
As shown in the figure, the frame structure of one frame is composed of a start bit 41, a preamble bit 42, an I / O bit 43, an I / O end bit 44, an ID bit 45, and a frame end bit 46. Become.

スタートビット41は、1フレームの開始を示す。
プリアンブルビット42は、I/Oビット43が後続することを示す。
I/Oビット43は、マスタ装置1000およびスレーブ装置2000との間で送受信するデータの内容を示す。
I/Oエンドビット44は、I/Oビット43の終了を示す。
The start bit 41 indicates the start of one frame.
The preamble bit 42 indicates that the I / O bit 43 follows.
The I / O bit 43 indicates the content of data transmitted / received between the master device 1000 and the slave device 2000.
The I / O end bit 44 indicates the end of the I / O bit 43.

IDビット45は、フレームのIDを示す。
フレームエンドビット46は、1フレームの終了を示す。
スタートビット41は、Hiレベルが所定ビット分としている。また、プリアンブルビット42と、I/Oエンドビット44と、フレームエンドビット46は、それぞれ同一のビット幅を有し、Loレベルが所定ビット分としている。例えば、スタートビット41は9ビット分、プリアンブルビット42等は3ビット分とする。
(パルス波形)
図5は、マスタ装置1000とスレーブ装置2000が通信を行う際に用いるパルス波形を示す図である。マスタ装置1000の制御部105は、I/Oビット内に送信データを含めてパルス波形を送出する。同図の例は、I/Oビット内のパルス波形を示している。また、マスタ装置1000は、1クロックで1ビットのデータを送信するごとに、D+信号線31およびD−信号線32に供給する電圧を反転させることとしている。
The ID bit 45 indicates the frame ID.
The frame end bit 46 indicates the end of one frame.
The start bit 41 has a Hi level for a predetermined bit. The preamble bit 42, the I / O end bit 44, and the frame end bit 46 have the same bit width, and the Lo level is set to a predetermined bit. For example, the start bit 41 is 9 bits, and the preamble bit 42 is 3 bits.
(Pulse waveform)
FIG. 5 is a diagram illustrating a pulse waveform used when the master device 1000 and the slave device 2000 perform communication. The control unit 105 of the master device 1000 transmits a pulse waveform including transmission data in the I / O bit. The example in the figure shows a pulse waveform in the I / O bit. The master device 1000 inverts the voltage supplied to the D + signal line 31 and the D− signal line 32 every time 1-bit data is transmitted in one clock.

また、1ビットのパルス波形が0を示すか1を示すかは、電圧の移動があるか否かによって表現する。すなわち、電圧がオンのままであれば0、電圧オンの状態から半クロック後にオフになれば1、とする。
アドレス51は、マスタ装置とスレーブ装置との間で伝送するデータのアドレスを示す。1アドレスは2ビットの情報を含む。
Whether a 1-bit pulse waveform indicates 0 or 1 is expressed by whether or not there is a voltage shift. That is, 0 if the voltage remains on, and 1 if the voltage turns off after half a clock from the voltage on state.
The address 51 indicates the address of data transmitted between the master device and the slave device. One address includes 2-bit information.

波形52は、パルス波形を示す。斜線で示されている部分は、スレーブ装置2000が各信号線に短絡信号をのせることにより、電流変化が発生していることを示す。
マスタ送信データ53は、マスタ装置1000がスレーブ装置2000に対して送信するデータを示す。
スレーブ送信データ54は、スレーブ装置2000がマスタ装置1000に対して送信するデータを示す。
A waveform 52 indicates a pulse waveform. The portion indicated by hatching indicates that a current change occurs when the slave device 2000 places a short-circuit signal on each signal line.
The master transmission data 53 indicates data that the master device 1000 transmits to the slave device 2000.
The slave transmission data 54 indicates data that the slave device 2000 transmits to the master device 1000.

マスタトランジスタ制御線55は、マスタ装置1000の送信制御回路が制御するトランジスタ制御線124〜127のオンオフを示す。
スレーブトランジスタ制御線56は、スレーブ装置2000の送受信回路が制御するトランジスタ制御線225のオンオフを示す。
同図では、各トランジスタ制御線がオンのときを○、オフのときを×としている。
Master transistor control line 55 indicates ON / OFF of transistor control lines 124 to 127 controlled by the transmission control circuit of master device 1000.
The slave transistor control line 56 indicates ON / OFF of the transistor control line 225 controlled by the transmission / reception circuit of the slave device 2000.
In the figure, when each transistor control line is on, it is indicated as ◯, and when it is off, it is indicated as x.

また、マスタ装置1000とスレーブ装置2000は、相補ビット照合方式を用いてデータの送受信を行っている。相補ビット照合方式とは、送信するデータに冗長性を持たせて、誤りの検出率を向上させた伝送方式であり、送信データ1ビットと、送信データのビットを反転させたデータ1ビットを含めて1アドレスとする。すなわち、0を送信すると、0の後に続けて1を送信する。例えば、データが2進符号4ビットの「1」「0」「0」「1」、すなわち1001の場合、各ビットを伝送するごとに、ビット反転させたデータを送信するので、相補ビット照合方式を用いると、送信データは、「10」「01」「01」「10」、すなわち10010110となる。   In addition, the master device 1000 and the slave device 2000 transmit and receive data using a complementary bit verification method. The complementary bit verification method is a transmission method in which data to be transmitted is made redundant to improve the error detection rate, and includes one bit of transmission data and one bit of data obtained by inverting the bit of the transmission data. 1 address. That is, when 0 is transmitted, 1 is transmitted after 0. For example, if the data is binary code 4 bits “1” “0” “0” “1”, that is, 1001, the bit-inverted data is transmitted every time each bit is transmitted. The transmission data is “10” “01” “01” “10”, that is, 10010110.

なお、同図の例では、伝送するデータのアドレスが4および5の部分において、マスタ装置1000からスレーブ装置2000に対して送信するデータが連続して同じ値となっている。すなわち、アドレスが4の部分では、0が連続しており、アドレスが5の部分では、1が連続している。このとき、スレーブ装置2000は、アドレスが4および5の部分において、伝送データに誤りがあることを検出することができる。同様に、アドレスが6および7の部分では、スレーブ装置2000からマスタ装置1000へ送信するデータが連続して同一となっており、マスタ装置1000は、アドレスが6および7の部分において、スレーブ装置2000が送信したデータに誤りがあることを検出することができる。   In the example shown in the figure, the data transmitted from the master device 1000 to the slave device 2000 has the same value continuously in the portions where the addresses of the data to be transmitted are 4 and 5. That is, 0 is continuous in the portion where the address is 4, and 1 is continuous in the portion where the address is 5. At this time, the slave device 2000 can detect that there is an error in the transmission data in the portions where the addresses are 4 and 5. Similarly, the data transmitted from the slave device 2000 to the master device 1000 is the same continuously in the portions where the addresses are 6 and 7, and the master device 1000 includes the slave device 2000 in the portions where the addresses are 6 and 7. It is possible to detect that there is an error in the data transmitted by.

<動作>
(マスタ装置1000)
次に、マスタ装置1000の動作について説明する。
図6は、マスタ装置1000の動作を示すフローチャートである。
同図に示すように、マスタ装置1000の制御部105は、スレーブ装置2000に対して送信するデータの内容を決定すると(ステップS61)、相補ビット、プリアンブルビット等を付加してフレームデータを生成する(ステップS62)。
<Operation>
(Master device 1000)
Next, the operation of the master device 1000 will be described.
FIG. 6 is a flowchart showing the operation of the master device 1000.
As shown in the figure, when determining the content of data to be transmitted to slave device 2000 (step S61), control unit 105 of master device 1000 generates frame data by adding complementary bits, preamble bits, and the like. (Step S62).

フレームデータを生成すると、タイミング発生部103によって供給されるクロックにしたがって、極性反転部101および切替部102を制御して、スレーブ装置2000に対してフレームデータの送信を行う。フレームデータ送信中(ステップS64:NO)は、受信データ抽出部104によって抽出されるスレーブ装置2000の送信データを受け付けて処理する(ステップS63)。   When the frame data is generated, the polarity inversion unit 101 and the switching unit 102 are controlled according to the clock supplied by the timing generation unit 103 to transmit the frame data to the slave device 2000. During transmission of frame data (step S64: NO), the transmission data of the slave device 2000 extracted by the reception data extraction unit 104 is received and processed (step S63).

フレームデータの送信を終えると(ステップS64:YES)、再び送信データの送信処理を開始する(ステップS61)。
(スレーブ装置2000)
次に、スレーブ装置2000の動作について説明する。
図7は、スレーブ装置2000の動作を示すフローチャートである。
When the transmission of the frame data is finished (step S64: YES), the transmission data transmission process is started again (step S61).
(Slave device 2000)
Next, the operation of the slave device 2000 will be described.
FIG. 7 is a flowchart showing the operation of the slave device 2000.

スレーブ装置2000の制御部203は、スタートビット、プリアンブルビットの入力があるまで待機し(ステップS71:NO)、スタートビット、プリアンブルビットを検出すると(ステップS71:YES)、スタートビット、プリアンブルビットに基づいてフレーム同期を行い、プリアンブルビットの受信後、電圧の極性が切り替わるタイミングを用いてビット同期を行う。ビット同期後、半クロック経過後に電圧がプラスまたはマイナスであれば、マスタ装置1000の送信データは0として受け付け、半クロック経過後に電圧がゼロであれば、マスタ装置1000の送信データは1として受け付ける。1ビット受信するごとに、ビット同期からマスタ装置1000の送信データの判定までの処理を繰り返す。また、プリアンブルビットの受信後、マスタ装置1000に対して送信部202を制御して相補ビット照合方式を用いてデータを送信する(ステップS72)。   The control unit 203 of the slave device 2000 waits until the start bit and the preamble bit are input (step S71: NO). When the start bit and the preamble bit are detected (step S71: YES), the control unit 203 based on the start bit and the preamble bit. Frame synchronization is performed, and bit synchronization is performed using the timing at which the polarity of the voltage is switched after reception of the preamble bit. If the voltage is positive or negative after the half clock has elapsed after bit synchronization, the transmission data of the master device 1000 is accepted as 0, and if the voltage is zero after the half clock has elapsed, the transmission data of the master device 1000 is accepted as 1. Every time one bit is received, the process from bit synchronization to determination of transmission data of the master device 1000 is repeated. Further, after receiving the preamble bits, the transmitting unit 202 is controlled to the master apparatus 1000 to transmit data using the complementary bit collation method (step S72).

フレームデータの受信を終えると(ステップS73:YES)、再びフレームデータの受信およびマスタ装置1000に対するデータ送信処理を繰り返す(ステップS71)。
<補足>
以上のように本発明にかかる通信装置および通信システムについて実施の形態に基づいて説明したが、以下のように変形することもでき、本発明は上述の実施の形態に限られないことは勿論である。
(1)上述の実施形態では、1クロックごとに極性を反転させることとしているが、これに限らず、例えば8クロックごとなど、所定クロックごとに極性を反転させることとしてもよい。
(2)上述の実施形態では、D+信号線31またはD−信号線32のいずれか一方に供給する供給電圧のオンオフを切り替えることとしてもよい。また、電源1と極性反転部102の間に切替部102を設けることとしてもよい。
(3)上述の実施形態では、マスタ装置1000等に供給する電圧は、24Vや5Vとしているが、これに限らない。また、回路構成は、上述の例に限らない。例えば、マスタ装置1000の回路構成を図8のようにしてもよいし、スレーブ装置2000の回路構成を図9のようにしてもよい。
(4)上述の実施形態では、マスタ装置1000はひとつのスレーブ装置2000と通信を行うものとして説明してきたが、図10に示すように、各信号線を介して複数のスレーブ装置2000(2000a、2000b、・・・)と接続して通信することとしてもよい。例えば、工場の製造ラインや、プラント、物流管理システムなど、複数の装置を管理する通信システムなどで用いることができる。複数の装置を管理するためには、例えば図4のアドレス51で示される送信データの各アドレスを、各々の管理対象の装置に割り当てることとすればよい。管理対象となる装置は、自装置のアドレス部分のデータを抽出してマスタ装置1000から送信されたデータを受信する。また、自装置のアドレス部分において電流を流すことにより、マスタ装置1000に対してデータを送信することができる。これにより、省配線の通信システムを実現することができる。また、複数のマスタ装置1000同士での通信や、複数のマスタ装置1000および複数のスレーブ装置2000からなる通信システムであってもよい。
(5)上述の実施形態では、ひとつの電源1を用いて、各信号線に電圧を供給することとしているが、これに限らず、複数の電源を用いてもよい。また、電源1は、マスタ装置1000の外部から供給されることとして説明してきたが、マスタ装置1000の内部であってもよい。
(6)上述の実施形態では、送信するデータが0であるか1であるかを表現するために、ビット同期してから半クロック経過後に電圧差があるか、ゼロであるかに応じて送信するデータの値が定まることとしているが、半クロック経過後に限る必要はないし、また、電圧差があるかないかに応じてデータを表現する方法は、これに限らず、他の方法であってもよい。
(7)上述の実施形態では、相補ビット照合方式を用いることとしているが、必ずしも相補ビット照合方式を用いる必要はないし、他のビット照合方式を用いることとしてもよい。また、図4に示したように、1フレームは、スタートビット等から構成されるが、フレームの構成はこの形態に限るものではない。
(8)上記の各装置を構成する構成要素の一部又は全部は、1個のシステムLSI(Large Scale Integration:大規模集積回路)から構成されているとしてもよい。システムLSIは、複数の構成部を1個のチップ上に集積して製造された超多機能LSIであり、具体的には、マイクロプロセッサ、ROM、RAMなどを含んで構成されるコンピュータシステムである。前記RAMには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムに従って動作することにより、システムLSIは、その機能を達成する。
(9)上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい
(10)本発明は、上記に示す方法であるとしてもよい。
When the reception of the frame data is finished (step S73: YES), the reception of the frame data and the data transmission process to the master device 1000 are repeated again (step S71).
<Supplement>
As described above, the communication device and the communication system according to the present invention have been described based on the embodiments. However, the present invention can be modified as follows, and the present invention is not limited to the above-described embodiments. is there.
(1) In the above-described embodiment, the polarity is inverted every clock. However, the present invention is not limited to this, and the polarity may be inverted every predetermined clock, for example, every 8 clocks.
(2) In the above-described embodiment, the supply voltage supplied to either the D + signal line 31 or the D− signal line 32 may be switched on and off. Further, the switching unit 102 may be provided between the power source 1 and the polarity inversion unit 102.
(3) In the above-described embodiment, the voltage supplied to the master device 1000 or the like is 24V or 5V, but is not limited thereto. The circuit configuration is not limited to the above example. For example, the circuit configuration of the master device 1000 may be as shown in FIG. 8, and the circuit configuration of the slave device 2000 may be as shown in FIG.
(4) In the above-described embodiment, the master device 1000 has been described as communicating with one slave device 2000. However, as shown in FIG. 10, a plurality of slave devices 2000 (2000a, 2000, 2000b,...) And communicating. For example, it can be used in a communication system that manages a plurality of devices such as a factory production line, a plant, and a physical distribution management system. In order to manage a plurality of devices, for example, each address of transmission data indicated by an address 51 in FIG. 4 may be assigned to each device to be managed. The device to be managed receives the data transmitted from the master device 1000 by extracting the data of the address portion of the own device. In addition, data can be transmitted to the master device 1000 by passing a current through the address portion of the device itself. Thereby, a wiring-saving communication system can be realized. In addition, communication between a plurality of master devices 1000 or a communication system including a plurality of master devices 1000 and a plurality of slave devices 2000 may be used.
(5) In the above-described embodiment, a single power source 1 is used to supply a voltage to each signal line. However, the present invention is not limited to this. Further, although the power source 1 has been described as being supplied from the outside of the master device 1000, it may be inside the master device 1000.
(6) In the above-described embodiment, in order to express whether the data to be transmitted is 0 or 1, transmission is performed depending on whether there is a voltage difference or zero after a half clock has elapsed since the bit synchronization. The value of the data to be determined is determined, but it is not necessary to be limited to after half a clock, and the method of expressing the data depending on whether there is a voltage difference is not limited to this, and other methods may be used. .
(7) In the above-described embodiment, the complementary bit verification method is used. However, the complementary bit verification method is not necessarily used, and another bit verification method may be used. Also, as shown in FIG. 4, one frame is composed of a start bit and the like, but the frame configuration is not limited to this form.
(8) A part or all of the constituent elements constituting each of the above devices may be configured by one system LSI (Large Scale Integration). The system LSI is an ultra-multifunctional LSI manufactured by integrating a plurality of components on a single chip, and specifically, a computer system including a microprocessor, ROM, RAM, and the like. . A computer program is stored in the RAM. The system LSI achieves its functions by the microprocessor operating according to the computer program.
(9) The above embodiment and the above modifications may be combined respectively. (10) The present invention may be the method described above.

本発明は、LAN(Local Area Network)等の通信ネットワーク、通信システム、工場や設備などの機器管理装置等として利用される。   The present invention is used as a communication network such as a LAN (Local Area Network), a communication system, and a device management apparatus such as a factory or facility.

マスタ装置1000とスレーブ装置2000の機能ブロック図。The functional block diagram of the master apparatus 1000 and the slave apparatus 2000. マスタ装置1000の回路構成を示す図。The figure which shows the circuit structure of the master apparatus 1000. スレーブ装置2000の回路構成を示す図。The figure which shows the circuit structure of the slave apparatus 2000. FIG. マスタ装置1000とスレーブ装置2000が通信を行う際に用いるフレームデータの構成を示す図。The figure which shows the structure of the frame data used when the master apparatus 1000 and the slave apparatus 2000 communicate. マスタ装置1000とスレーブ装置2000が通信を行う際に用いるパルス波形を示す図。The figure which shows the pulse waveform used when the master apparatus 1000 and the slave apparatus 2000 communicate. マスタ装置1000の動作を示すフローチャート。6 is a flowchart showing the operation of the master device 1000. スレーブ装置2000の動作を示すフローチャート。5 is a flowchart showing the operation of the slave device 2000. マスタ装置1000の回路構成を示す図。The figure which shows the circuit structure of the master apparatus 1000. スレーブ装置2000の回路構成を示す図。The figure which shows the circuit structure of the slave apparatus 2000. FIG. 通信システムを示す図。The figure which shows a communication system.

符号の説明Explanation of symbols

1 電源
101 極性反転部
102 切替部
103 タイミング発生部
104 受信データ抽出部
105 制御部
201 受信部
202 送信部
203 制御部
31 D+信号線
32 D−信号線
111 制御回路
112 タイミング発生回路
113 送信制御回路
211 制御回路
212 送受信制御回路
DESCRIPTION OF SYMBOLS 1 Power supply 101 Polarity inversion part 102 Switching part 103 Timing generation part 104 Reception data extraction part 105 Control part 201 Reception part 202 Transmission part 203 Control part 31 D + signal line 32 D- signal line 111 Control circuit 112 Timing generation circuit 113 Transmission control circuit 211 control circuit 212 transmission / reception control circuit

Claims (4)

定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する通信装置であって、
前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転部と、
前記出力電圧の供給のオンオフを切り替える切替部と、
伝送するデータの値に応じて、一定周期のクロックに同期して前記切替部による前記切り替えを制御する供給制御部と、
伝送するデータの値にかかわらず、所定クロックごとに前記反転を周期的に行うよう前記極性反転部を制御する反転制御部とを備え
前記供給制御部は、伝送するデータの値に応じて、1クロック内において、1の信号線に対する前記供給がオンの状態を維持するか、オンの状態からオフに切り替えるかを制御する
ことを特徴とする通信装置。
A communication device that controls the supply of one output voltage output from a constant voltage power source and transmits signals using two signal lines,
A polarity inversion unit for inverting the polarity of the output voltage supplied to the two signal lines;
A switching unit for switching on and off the supply of the output voltage;
According to the value of data to be transmitted, a supply control unit that controls the switching by the switching unit in synchronization with a clock of a fixed period;
Regardless of the value of data to be transmitted, an inversion control unit that controls the polarity inversion unit so as to periodically perform the inversion every predetermined clock ,
The supply control unit controls whether the supply to one signal line is kept on or switched from an on state to off within one clock according to a value of data to be transmitted. A communication device.
前記供給制御部は、所定ビット分のデータを伝送するごとに、前記所定ビット分のデータの値をビット反転させたデータを、前記所定ビット分のデータに後続して伝送するよう前記切り替えを制御する
ことを特徴とする請求項1記載の通信装置。
The supply control unit controls the switching so as to transmit data obtained by bit-inversion of the data value of the predetermined bit every time data of the predetermined bit is transmitted following the data of the predetermined bit. The communication device according to claim 1, wherein:
定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する通信装置において用いられる通信方法であって、
前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転ステップと、
前記出力電圧の供給のオンオフを切り替える切替ステップと、
伝送するデータの値に応じて、一定周期のクロックに同期して前記切替ステップにおける前記切り替えを制御する供給制御ステップと、
伝送するデータの値にかかわらず、所定クロックごとに前記極性反転ステップにおける前記反転を周期的に行うよう制御する反転制御ステップとを含み、
前記供給制御ステップは、伝送するデータの値に応じて、1クロック内において、1の信号線に対する前記供給がオンの状態を維持するか、オンの状態からオフに切り替えるかを制御する
ことを特徴とする通信方法。
A communication method used in a communication apparatus that controls supply of one output voltage output from a constant voltage power source and transmits a signal using two signal lines,
A polarity inversion step of inverting the polarity of the output voltage supplied to the two signal lines;
A switching step of switching on and off the supply of the output voltage;
A supply control step for controlling the switching in the switching step in synchronization with a clock of a certain period according to the value of data to be transmitted;
Irrespective of the value of the data to be transmitted, viewed contains an inverting control step of controlling the inverted periodically performed as in the polarity inversion step every predetermined clock,
The supply control step controls whether the supply to one signal line is maintained in an on state or switched from an on state to off in one clock according to a value of data to be transmitted. Communication method.
定電圧の電源から出力される1の出力電圧の供給を制御し、2本の信号線を用いて信号を伝送する第1通信装置と、前記第1通信装置と双方向通信を行う第2通信装置とからなる通信システムであって、
前記第1通信装置は、
前記2本の信号線に供給される前記出力電圧の極性を反転させる極性反転部と、
前記出力電圧の供給のオンオフを切り替える切替部と、
伝送するデータの値に応じて、一定周期のクロックに同期して前記切替部による前記切り替えを制御する供給制御部と、
伝送するデータの値にかかわらず、所定クロックごとに前記反転を周期的に行うよう前記極性反転部を制御する反転制御部とを備え、
前記供給制御部は、伝送するデータの値に応じて、1クロック内において、1の信号線に対する前記供給がオンの状態を維持するか、オンの状態からオフに切り替えるかを制御し、
前記第2通信装置は、
前記第1通信装置に対して送信するデータの値に応じて、1クロック内において、前記各信号線に所定アンペアの短絡信号をのせるか否かを制御する送信制御部を備え、
前記第1通信装置は、各信号線に供給されている電流が所定値以上変化していることを検出することによって、前記第2通信装置が送信したデータを受信する手段を備える
ことを特徴とする通信システム。
A first communication device that controls supply of one output voltage output from a constant voltage power source and transmits signals using two signal lines, and a second communication that performs bidirectional communication with the first communication device A communication system comprising a device,
The first communication device is
A polarity inversion unit for inverting the polarity of the output voltage supplied to the two signal lines;
A switching unit for switching on and off the supply of the output voltage;
According to the value of data to be transmitted, a supply control unit that controls the switching by the switching unit in synchronization with a clock of a fixed period;
Regardless of the value of data to be transmitted, an inversion control unit that controls the polarity inversion unit so as to periodically perform the inversion every predetermined clock,
The supply control unit controls whether the supply to one signal line is kept on or switched from an on state to off in one clock according to a value of data to be transmitted,
The second communication device is
In accordance with the value of data transmitted to the first communication device, a transmission control unit that controls whether or not to send a short-circuit signal of a predetermined ampere to each signal line within one clock,
The first communication device includes means for receiving data transmitted by the second communication device by detecting that a current supplied to each signal line has changed by a predetermined value or more. Communication system.
JP2005327349A 2005-11-11 2005-11-11 Communication device, communication system Expired - Lifetime JP4875882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327349A JP4875882B2 (en) 2005-11-11 2005-11-11 Communication device, communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327349A JP4875882B2 (en) 2005-11-11 2005-11-11 Communication device, communication system

Publications (3)

Publication Number Publication Date
JP2007135055A JP2007135055A (en) 2007-05-31
JP2007135055A5 JP2007135055A5 (en) 2008-12-18
JP4875882B2 true JP4875882B2 (en) 2012-02-15

Family

ID=38156342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327349A Expired - Lifetime JP4875882B2 (en) 2005-11-11 2005-11-11 Communication device, communication system

Country Status (1)

Country Link
JP (1) JP4875882B2 (en)

Also Published As

Publication number Publication date
JP2007135055A (en) 2007-05-31

Similar Documents

Publication Publication Date Title
KR101079603B1 (en) Differential Data Transmitting and Receiving Device and Method with using 3 level volatge
US10313152B2 (en) Transmission circuit
CN100504722C (en) LAN (Local Area Network) with integrated energy and information transmission on the same line
CA2676079A1 (en) Three phase and polarity encoded serial interface
US9075594B2 (en) Power negotiation protocol
JP6724640B2 (en) Differential communication circuit
US8681882B2 (en) Data transmitting circuit and data communication apparatus
US20100262736A1 (en) Communication method and master-slave system for a field bus configured according to the as-interface standard
US10700741B2 (en) Electronic control apparatus provided with power line communication function, actuator, electronic control system, and automobile using same
US7135789B2 (en) Controlling devices using cascaded control units
CN113297109A (en) Bus communication method and device and bus communication system
JP4875882B2 (en) Communication device, communication system
US7940860B2 (en) Communication system
CN101989940A (en) A single-wire serial daisy-chain digital communication network and its communication method
US7071838B2 (en) Coupling signals via a coupling arrangement
CN111181737A (en) Control method, powered device, and system
US7164372B2 (en) Serial transmission system, its transmission-side circuit, and its reception-side circuit
TW200634537A (en) Current mode bus interface system, method of performing a mode transition and mode control signal generator for the same
AU733334B1 (en) Power and data communications transmission system
JP5432790B2 (en) Communications system
KR20160139931A (en) Electronic shelf label tag wireless charging system
US20130265921A1 (en) Method and system for signaling by bit manipulation in communication protocols
JPH08172465A (en) Parallel transmission system
JP3906769B2 (en) Communication device
KR100368767B1 (en) Binary symbolization method and apparatus thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4875882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term