Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4877926B2 - Switching power supply - Google Patents
[go: Go Back, main page]

JP4877926B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4877926B2
JP4877926B2 JP2006059051A JP2006059051A JP4877926B2 JP 4877926 B2 JP4877926 B2 JP 4877926B2 JP 2006059051 A JP2006059051 A JP 2006059051A JP 2006059051 A JP2006059051 A JP 2006059051A JP 4877926 B2 JP4877926 B2 JP 4877926B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
input
power supply
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006059051A
Other languages
Japanese (ja)
Other versions
JP2007244016A (en
Inventor
昌春 前坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2006059051A priority Critical patent/JP4877926B2/en
Publication of JP2007244016A publication Critical patent/JP2007244016A/en
Application granted granted Critical
Publication of JP4877926B2 publication Critical patent/JP4877926B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、突入電流防止回路を備えたスイッチング電源装置に関する。
The present invention relates to a switching power supply device including an inrush current prevention circuit.

従来、この種のスイッチング電源の突入電流防止回路のサイリスタ駆動方法としては、例えば第3図に示すものがある。   Conventionally, as a thyristor driving method for an inrush current preventing circuit of this type of switching power supply, for example, there is the one shown in FIG.

図3に於いて、スイッチング電源は、単相交流入力端子1a,1b、雑音低減回路2、ブリッジ整流回路3、インバータ4、突入電流防止抵抗R4、バイパス回路5、バイパス制御回路6を備えている。   In FIG. 3, the switching power supply includes single-phase AC input terminals 1a and 1b, a noise reduction circuit 2, a bridge rectifier circuit 3, an inverter 4, an inrush current prevention resistor R4, a bypass circuit 5, and a bypass control circuit 6. .

雑音低減回路2は、入力側の雑音端子電圧低減のために接続されている相間コンデンサC1と、入力が遮断された場合に前記相間コンデンサC1を放電させる放電抵抗Rc1を備える。   The noise reduction circuit 2 includes an interphase capacitor C1 connected to reduce the noise terminal voltage on the input side, and a discharge resistor Rc1 that discharges the interphase capacitor C1 when the input is cut off.

ブリッジ整流回路3は、電源投入時には整流ダイオードD1,D2,D4,D5によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗R4がバイパスされる場合は、整流ダイオードD4,D5がバイパス回路5のサイリスタSCR1,SCR2に夫々切り替わりブリッジ回路が構成される。   The bridge rectifier circuit 3 is constituted by rectifier diodes D1, D2, D4, and D5 when power is turned on, but when the inrush current prevention resistor R4 is bypassed to reduce resistance loss, the rectifier diodes D4 and D5 Are switched to the thyristors SCR1 and SCR2 of the bypass circuit 5 to form a bridge circuit.

インバータ4は、昇圧チョークコイルL1、インバータ素子TR7、整流ダイオードD12、平滑コンデンサC4で構成され、インバータ素子TR7は制御回路12によりパルス幅変調されている。インバータ4はブリッジ整流回路3で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。   The inverter 4 includes a boost choke coil L1, an inverter element TR7, a rectifier diode D12, and a smoothing capacitor C4. The inverter element TR7 is pulse width modulated by the control circuit 12. The inverter 4 is switched so that the phase of the rectified current matches the rectified voltage that is full-wave rectified by the bridge rectifier circuit 3 to improve the power factor.

バイパス制御回路6は、制御電源回路7とゲート回路8で構成され、制御電源回路7は、昇圧チョークコイルL1の2次巻線N2に突入電流制限抵抗R14、充電用コンデンサC6、整流用ダイオードD11が接続され、ダイオードD11のカソードには別の整流ダイオードD10が接続される。   The bypass control circuit 6 includes a control power supply circuit 7 and a gate circuit 8. The control power supply circuit 7 has an inrush current limiting resistor R14, a charging capacitor C6, and a rectifying diode D11 in the secondary winding N2 of the boost choke coil L1. And another rectifier diode D10 is connected to the cathode of the diode D11.

また、ダイオードD11のアノード・ダイオードD10のカソード間に平滑コンデンサC5が接続されている。ダイオードD11のアノードはバイパス回路5のバイパス用サイリスタSCR1,SCR2のカソードに接続され、ダイオードD10のカソードはゲート回路8の制限抵抗R8,R9を介しバイパス用サイリスタSCR1,SCR2のゲートに接続される。   A smoothing capacitor C5 is connected between the anode of the diode D11 and the cathode of the diode D10. The anode of the diode D11 is connected to the cathodes of the bypass thyristors SCR1 and SCR2 of the bypass circuit 5, and the cathode of the diode D10 is connected to the gates of the bypass thyristors SCR1 and SCR2 via the limiting resistors R8 and R9 of the gate circuit 8.

ここで単相交流入力端子1a,1bに単相交流が投入されると、投入直後の電流は整流ダイオードD4,D5から突入電流防止抵抗R4、昇圧チョークコイルL1の1次巻線N1、整流ダイオードD12、平滑コンデンサC4を通って整流ダイオードD1,D2へ流れる。突入電流は突入電流防止抵抗R4で抑制される。   Here, when a single-phase alternating current is input to the single-phase alternating current input terminals 1a and 1b, the current immediately after the input is supplied from the rectifier diodes D4 and D5 to the inrush current preventing resistor R4, the primary winding N1 of the boost choke coil L1, the rectifier diode. It flows to the rectifier diodes D1 and D2 through D12 and the smoothing capacitor C4. The inrush current is suppressed by the inrush current preventing resistor R4.

突入電流が収束した後も入力電流は突入電流防止抵抗R4を流れるため、このままだと電流防止抵抗R4の損失が続くので、平滑コンデンサC4の充電が終わった頃にインバータ素子TR7のスイッチングを開始させ、バイパス用サイリスタSCR1,SCR2をオンして経路を変更すれば、電流は電流防止抵抗R4を通らず電流防止抵抗R4の損失はなくなる。   Since the input current flows through the inrush current prevention resistor R4 even after the inrush current converges, the loss of the current prevention resistor R4 continues as it is, so that the switching of the inverter element TR7 is started when the charging of the smoothing capacitor C4 is finished. If the path is changed by turning on the bypass thyristors SCR1 and SCR2, the current does not pass through the current prevention resistor R4 and the loss of the current prevention resistor R4 is eliminated.

その際、平滑コンデンサC4の電圧が入力電圧のピーク値近傍に収束する以前にバイパスしてしまうと、突入電流が突入電流防止抵抗R4を通らず、サイリスタSCR1,SCR2を通って平滑コンデンサC4を充電し、サイリスタSCR1,SCR2にストレスを与える恐れがあるため、平滑コンデンサC4の電圧が収東してからインバータ4を起動する。   At that time, if the voltage of the smoothing capacitor C4 is bypassed before converging near the peak value of the input voltage, the inrush current does not pass through the inrush current preventing resistor R4, but charges the smoothing capacitor C4 through the thyristors SCR1 and SCR2. Since the thyristors SCR1 and SCR2 may be stressed, the inverter 4 is started after the voltage of the smoothing capacitor C4 is collected.

制御電源回路7は、ダイオードD10,D11、抵抗R14、及びコンデンサC5,C6で倍電圧整流回路を構成し、インバータ素子TR7のオン、オフに伴うスイッチング電圧が2次巻線N2に誘起され電圧を倍電圧整流して直流制御電圧を生成し、サイリスタSCR1,SCR2にゲート電流を流してバイパス用サイリスタSCR1,SCR2をターンオンする。   The control power supply circuit 7 forms a voltage doubler rectifier circuit with the diodes D10 and D11, the resistor R14, and the capacitors C5 and C6. Double voltage rectification generates a DC control voltage, and a gate current is supplied to thyristors SCR1 and SCR2 to turn on bypass thyristors SCR1 and SCR2.

バイパス用サイリスタSCR1,SCR2がオンすれば、単相交流入力端子1a,1bに投入された電流は、バイパス用サイリスタSCR1,SCR2から昇圧チョークコイルL1の1次巻線N1、整流ダイオードD12、平滑コンデンサC4を通って整流ダイオードD1,D2へ流れる経路に変わり、突入電流防止抵抗R4による損失は発生しなくなる。   When the bypass thyristors SCR1 and SCR2 are turned on, the current supplied to the single-phase AC input terminals 1a and 1b is supplied from the bypass thyristor SCR1 and SCR2 to the primary winding N1 of the boost choke coil L1, the rectifier diode D12, and the smoothing capacitor. The path changes to a path that flows to the rectifier diodes D1 and D2 through C4, and loss due to the inrush current prevention resistor R4 does not occur.

この構成は、インバータ素子TR7がスイッチング動作をすることでサイリスタSCR1,SCR2を駆動するので、インバータ素子TR7を有する電源回路が起動して定常的な入力電流が必要になったタイミングでサイリスタSCR1,SCR2をターンオンさせることができるという長所がある。   In this configuration, the thyristors SCR1 and SCR2 are driven by the switching operation of the inverter element TR7. Therefore, the thyristors SCR1 and SCR2 are activated at the timing when the power supply circuit having the inverter element TR7 is activated and a steady input current is required. There is an advantage that can be turned on.

さらに、インバータ素子TR7が短絡破壊した場合には直流制御電圧が断たれて速やかにゲート電流が供給されなくなるのでサイリスタSCR1,SCR2はオフ状態となり、突入電流防止抵抗R4を経てインバータ素子の短絡電流が流れる。この場合、突入電流防止抵抗R4にヒューズ付き抵抗を使用すれば、発熱による溶断で電源本体を安全に停止することができるという長所もある。   Furthermore, when the inverter element TR7 is short-circuited, the DC control voltage is cut off and the gate current is not supplied promptly, so that the thyristors SCR1 and SCR2 are turned off, and the short-circuit current of the inverter element passes through the inrush current prevention resistor R4. Flowing. In this case, if a resistor with a fuse is used as the inrush current preventing resistor R4, there is an advantage that the power source body can be safely stopped by fusing due to heat generation.

また、単相交流入力である図3の回路をそのまま三相交流入力に適用した回路としては、例えば図4が考えられる。
特開2001−298857号公報 特開2004−112963号公報
As a circuit in which the circuit of FIG. 3 that is a single-phase AC input is directly applied to a three-phase AC input, for example, FIG. 4 can be considered.
JP 2001-298857 A JP 2004-112963 A

しかしながら、インバータ素子TR7がスイッチング動作をし続けているために、バイパス用サイリスタSCR1,SCR2,SCR3のゲートには電流が流れ続け、ゲート電流が流れた状態でサイリスタに逆電圧を印加すると、原理的にサイリスタの逆電流が増加してしまい、損失が増加したり熱的逸走を起こしたりするという問題がある。   However, since the inverter element TR7 continues to perform the switching operation, if the current continues to flow to the gates of the bypass thyristors SCR1, SCR2, and SCR3, and a reverse voltage is applied to the thyristor with the gate current flowing, However, there is a problem that the reverse current of the thyristor increases, resulting in an increase in loss and thermal escape.

また、バイパス用サイリスタSCR1,SCR2,SCR3のゲート電流を制限するための制限抵抗R8,R9,R10も電流が流れ続けるため損失し続ける。   Further, the limiting resistors R8, R9, and R10 for limiting the gate currents of the bypass thyristors SCR1, SCR2, and SCR3 also continue to be lost because the current continues to flow.

この悪影響は、図3の単相入力構造から図4のような三相入力構造にすることで、逆電圧が印加されているサイリスタが1個から2個になってしまい逆電流による損失が約2倍になる。また、駆動しなければならないサイリスタが2個から3個に増加することでゲート電流を制限するための抵抗の損失も1.5倍になるというように悪影響が増大する。   The adverse effect is that when the single-phase input structure of FIG. 3 is changed to the three-phase input structure of FIG. 4, the number of thyristors to which a reverse voltage is applied is reduced from one to two, and the loss due to the reverse current is reduced. Doubled. In addition, an increase in the number of thyristors that must be driven from two to three causes an increase in the adverse effect such that the loss of resistance for limiting the gate current also increases by 1.5 times.

本発明は、このような従来の問題点を解決するため、突入電流制限抵抗をバイパスするサイリスタに流すゲート電流を最適化して損失低減による小形化を図るスイッチング電源装置を提供することを目的とする。
In order to solve such a conventional problem, an object of the present invention is to provide a switching power supply device that optimizes a gate current flowing in a thyristor that bypasses an inrush current limiting resistor to achieve miniaturization by reducing loss. .

この目的を達成するために本発明のスイッチング電源装置は次のように構成する。まず、本発明は、入力する交流電力を整流して出力するブリッジ整流回路と、ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、インバータの起動によるスイッチングで直流制御電圧を作り出してサイリスタにゲート電流を流すバイパス制御回路を備えたスイッチング電源装置を対象とする。   In order to achieve this object, the switching power supply device of the present invention is configured as follows. First, the present invention is provided between a bridge rectifier circuit and an inverter, a bridge rectifier circuit that rectifies and outputs input AC power, an inverter that switches the rectified output of the bridge rectifier circuit to convert it to DC power, An inrush current limiting resistor that limits the inrush current flowing to the inverter when the power is turned on, and an anode connected to each of the AC input points of the bridge rectifier circuit, and a cathode bypassing the current limiting resistor and commonly connected to the input position of the inverter And a switching power supply device including a bypass circuit including a plurality of thyristors and a bypass control circuit that generates a DC control voltage by switching by starting an inverter and causes a gate current to flow through the thyristor.

なお、バイパス制御回路は、インバータの1次巻線に対し設けた2次巻線の誘起電圧から直流制御電圧を生成する制御電源回路と、制御電源回路の出力に基づいてサイリスタにゲート電流を供給するゲート回路を備える。   The bypass control circuit supplies a gate current to the thyristor based on the output of the control power circuit that generates a DC control voltage from the induced voltage of the secondary winding provided for the primary winding of the inverter. A gate circuit is provided.

このようなスイッチング電源装置に対し本発明は、バイパス用サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングでサイリスタに対するゲート電流の供給を許容し、サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルでゲート電流の供給を遮断するゲート電流抑止回路を設ける。   For such a switching power supply device, the present invention allows the gate current to be supplied to the thyristor at the start timing of the positive half cycle of the AC input voltage in which the forward voltage is applied between the anode and the cathode of the bypass thyristor, A gate current suppression circuit is provided that cuts off the gate current supply in the positive half cycle of the AC input voltage after the thyristor is turned on and in the subsequent negative half cycle of the AC input voltage.

ゲート電流抑止回路は、制御電源回路とゲート回路の間に配置された第1スイッチング回路と、サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、交流入力電圧の正の半サイクルの開始タイミングで前記第1スイッチング回路をオンしてゲート電流をサイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで第1スイッチング回路をオフしてゲート電流の供給を遮断する第2スイッチング回路を備える。   The gate current suppression circuit inputs a first switching circuit disposed between the control power supply circuit and the gate circuit, and an AC input voltage applied between the anode and cathode of the thyristor as a bias control voltage, and positive half of the AC input voltage. At the start timing of the cycle, the first switching circuit is turned on to supply a gate current to the thyristor to turn it on. After the thyristor is turned on, the positive half cycle of the AC input voltage and the negative AC input voltage following the negative cycle. A second switching circuit is provided that turns off the first switching circuit in a half cycle to cut off the supply of the gate current.

第1スイッチング回路は制御電源回路側にエミッタを接続し、サイリスタのゲート回路側にコレクタを接続したPNPトランジスタを有し、第2スイッチング回路は、ベース・エミッタ間にサイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタをPNPトランジスタのベースに接続してオン、オフ制御するNPNトランジスタを有することを特徴とする。   The first switching circuit has a PNP transistor having an emitter connected to the control power circuit side and a collector connected to the gate circuit side of the thyristor, and the second switching circuit is applied between the base and emitter between the anode and cathode of the thyristor. An AC input voltage is input as a bias control voltage, and the collector is connected to the base of a PNP transistor to have an NPN transistor that is turned on and off.

すなわち、本発明のスイッチング電源装置は、ゲート電流抑止回路が交流入力電圧のサイクルに同期してバイパス用サイリスタのゲート電流をオン、オフさせることで、サイリスタに逆電圧が印加されたときにはゲート電流を流さないようにする目的が達成される。
That is, in the switching power supply device of the present invention, the gate current suppression circuit turns on and off the gate current of the bypass thyristor in synchronization with the cycle of the AC input voltage, so that the gate current is reduced when a reverse voltage is applied to the thyristor. The purpose of avoiding the flow is achieved.

本発明によれば、以下に列挙する効果が得られる。   According to the present invention, the effects listed below can be obtained.

バイパス用サイリスタのアノード電圧がカソード電圧よりも高くなったとき(正電圧印加状態)にだけサイリスタにゲート電流を供給する方式のため、従来の常にゲート電流を流す方式と比較するとゲート電流の平均値が低減される。つまり、ゲート回路の損失が低減することでバイパス制御回路の小型化が可能になる。   Since the gate current is supplied to the thyristor only when the anode voltage of the bypass thyristor becomes higher than the cathode voltage (positive voltage applied state), the average value of the gate current is compared with the conventional method in which the gate current is always supplied. Is reduced. That is, the bypass control circuit can be reduced in size by reducing the loss of the gate circuit.

交流入力が単相の場合、バイパス用サイリスタは2個であるが、サイリスタを3個駆動する三相の場合は、この損失低減効果は更に大きい。   When the AC input is a single phase, there are two bypass thyristors. However, in the case of a three-phase driving three thyristors, this loss reduction effect is even greater.

バイパス用サイリスタのカソード電圧がアノード電圧よりも高くなった状態(逆電圧印加状態)ではサイリスタのゲート電流を停止させるので、ゲート電流を流した状態でサイリスタに逆電圧を印加すると増加するサイリスタのカソードからアノードヘの逆電流が低減される。つまり、サイリスタに逆電圧が印加された際の逆電流による損失を低減できる。   Since the gate current of the thyristor is stopped when the cathode voltage of the bypass thyristor is higher than the anode voltage (reverse voltage application state), the cathode of the thyristor that increases when the reverse voltage is applied to the thyristor with the gate current flowing. To the anode is reduced. That is, it is possible to reduce a loss due to a reverse current when a reverse voltage is applied to the thyristor.

交流入力が単相の場合、オフしているサイリスタは常に1個であるが、常に2個のサイリスタがオフしている三相の場合は、この損失低減効果は更に大きい。   When the AC input is a single phase, the number of thyristors that are turned off is always one, but when the three phases are always turned off, this loss reduction effect is even greater.

交流入力端子とブリッジ整流回路の間にノイズ対策用の相間コンデンサが設けられている場合、交流入力遮断時にこの相間コンデンサを放電させる抵抗を備えるが、第2スイッチング回路のトランジスタ駆動抵抗がこの放電抵抗としても機能する。相間コンデンサ用の放電抵抗は、入力電圧やラインノイズにさらされるので耐圧を考慮した物が必要であるが、第2スイッチング回路のトランジスタ駆動抵抗と兼用することで放電専用の抵抗を省略できる。
When an interphase capacitor for noise suppression is provided between the AC input terminal and the bridge rectifier circuit, a resistor for discharging the interphase capacitor when the AC input is interrupted is provided, but the transistor driving resistor of the second switching circuit is the discharge resistor. Also works. Since the discharge resistor for the interphase capacitor is exposed to the input voltage and line noise, it is necessary to consider the withstand voltage. However, by using the same as the transistor driving resistor of the second switching circuit, the discharge-dedicated resistor can be omitted.

次に、本発明の好ましい実施形態を添付図面に示した好ましい実施例に基づいて説明する。   Next, preferred embodiments of the present invention will be described based on preferred examples shown in the accompanying drawings.

図1は、本発明の一実施例を示す回路図である。図1に於いて、スイッチング電源は、三相交流入力端子1a,1b,1c、雑音低減回路2a、ブリッジ整流回路3a、インバータ4a、突入電流防止抵抗R4、バイパス回路5a、バイパス制御回路6a、ゲート電流抑止回路9aを備えている。   FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, the switching power supply includes three-phase AC input terminals 1a, 1b, 1c, a noise reduction circuit 2a, a bridge rectifier circuit 3a, an inverter 4a, an inrush current prevention resistor R4, a bypass circuit 5a, a bypass control circuit 6a, a gate. A current suppression circuit 9a is provided.

雑音低減回路2aは、入力側の雑音端子電圧低減のために接続されている相間コンデンサC1,C2,C3を備える。   The noise reduction circuit 2a includes interphase capacitors C1, C2, and C3 connected to reduce the noise terminal voltage on the input side.

ブリッジ整流回路3aは、電源投入時にはダイオードD1,D2,D3,D4,D5,D6によりブリッジ回路が構成されるが、抵抗損失低減のために突入電流防止抵抗R4がバイパスされる場合は、ダイオードD4,D5,D6がバイパス回路5aのサイリスタSCR11,SCR2,SCR3に夫々切り替わりブリッジ回路が構成される。   The bridge rectifier circuit 3a is constituted by diodes D1, D2, D3, D4, D5, and D6 when power is turned on, but when the inrush current preventing resistor R4 is bypassed to reduce resistance loss, the diode D4 , D5, D6 are switched to thyristors SCR11, SCR2, SCR3 of the bypass circuit 5a, respectively, and a bridge circuit is configured.

インバータ4aは、非絶縁タイプの昇圧チョッパー方式である。昇圧チョークコイルL1、インバータ素子TR7、ダイオードD12、コンデンサC4で構成され、インバータ素子TR7は制御回路12aによりパルス幅変調されており、インバータ素子TR7がオフしたときの昇圧チョークコイルL1の逆起電力を利用してダイオードD12を通して直流出力される。インバータ4aはブリッジ整流回路3aで全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善している。   The inverter 4a is a non-insulated boost chopper method. The boost choke coil L1, the inverter element TR7, the diode D12, and the capacitor C4 are configured. The inverter element TR7 is pulse-width modulated by the control circuit 12a, and the back electromotive force of the boost choke coil L1 when the inverter element TR7 is turned off. Utilizing this, a direct current is output through the diode D12. The inverter 4a performs switching so that the phase of the rectified current matches the rectified voltage that is full-wave rectified by the bridge rectifier circuit 3a to improve the power factor.

バイパス制御回路6aは、制御電源回路7aとゲート回路8aで構成され、制御電源回路7aは、昇圧チョークコイルL1の2次巻線N2に抵抗R14、コンデンサC6、ダイオードD11が接続され、ダイオードD11のカソードには別のダイオードD10が接続される。また、ダイオードD11のアノードとダイオードD10のカソード間にコンデンサC5が接続されている。   The bypass control circuit 6a includes a control power supply circuit 7a and a gate circuit 8a. The control power supply circuit 7a includes a resistor R14, a capacitor C6, and a diode D11 connected to the secondary winding N2 of the boost choke coil L1, and the diode D11. Another diode D10 is connected to the cathode. A capacitor C5 is connected between the anode of the diode D11 and the cathode of the diode D10.

ダイオードD11のアノードはバイパス回路5のバイパス用サイリスタSCR1,SCR2,SCR3のカソードに接続され、ダイオードD10のカソードはゲート回路8aの抵抗R8,R9,R10を介しバイパス用サイリスタSCR1,SCR2,SCR3のゲートに接続される。   The anode of the diode D11 is connected to the cathodes of the bypass thyristors SCR1, SCR2 and SCR3 of the bypass circuit 5, and the cathode of the diode D10 is the gate of the bypass thyristors SCR1, SCR2 and SCR3 via the resistors R8, R9 and R10 of the gate circuit 8a. Connected to.

ゲート電流抑止回路9aは、第1スイッチング回路10aと第2スイッチング回路11aで構成され、第1スイッチング回路10aは、制御電源回路側7aにエミッタを接続し、ゲート回路8a側にコレクタを接続したPNPトランジスタTR2,TR4,TR6と、PNPトランジスタTR2,TR4,TR6のベースに接続したバイアス用の抵抗R5,R6,R7、R15,R16,R17を有する。   The gate current suppression circuit 9a includes a first switching circuit 10a and a second switching circuit 11a. The first switching circuit 10a has a PNP in which an emitter is connected to the control power circuit side 7a and a collector is connected to the gate circuit 8a side. Transistors TR2, TR4, TR6 and bias resistors R5, R6, R7, R15, R16, R17 connected to the bases of the PNP transistors TR2, TR4, TR6 are provided.

第2スイッチング回路11aは、第1スイッチング回路10aのPNPトランジスタTR2,TR4,TR6のベースにコレクタを接続し、バイパス用サイリスタSCR1,SCR2,SCR3のカソードにエミッタを接続したNPNトランジスタTR1,TR3,TR5と、NPNトランジスタTR1,TR3,TR5のベースに接続したバイアス用の抵抗R1,R2,R3,R11,R12,R13を有する。   The second switching circuit 11a has NPN transistors TR1, TR3, TR5 having collectors connected to the bases of the PNP transistors TR2, TR4, TR6 of the first switching circuit 10a, and emitters connected to the cathodes of the bypass thyristors SCR1, SCR2, SCR3. And bias resistors R1, R2, R3, R11, R12, R13 connected to the bases of the NPN transistors TR1, TR3, TR5.

ここで三相交流入力端子1a,1b,1cに三相交流電力が投入されると、コンデンサC4を充電するため、投入直後の突入電流がダイオードD4,D5,D6から突入電流防止抵抗R4、昇圧チョークコイルL1の1次巻線N1、整流ダイオードD12、コンデンサC4を通ってダイオードD1,D2,D3へ流れ、突入電流は突入電流防止抵抗R4で抑制される。   Here, when three-phase AC power is input to the three-phase AC input terminals 1a, 1b, and 1c, the capacitor C4 is charged, so that an inrush current immediately after the input is applied from the diodes D4, D5, and D6 to the inrush current prevention resistor R4, the booster The choke coil L1 flows through the primary winding N1, the rectifier diode D12, and the capacitor C4 to the diodes D1, D2, and D3, and the inrush current is suppressed by the inrush current prevention resistor R4.

コンデンサC4の充電が完了して突入電流が収束すると、制御回路12aが制御電源電圧を受けて起動し、インバータ素子TR7のスイッチングを開始する。   When the charging of the capacitor C4 is completed and the inrush current converges, the control circuit 12a is activated by receiving the control power supply voltage, and starts switching of the inverter element TR7.

インバータ素子TR7のオン、オフに伴うスイッチング電圧により2次巻線N2が誘起されると、ダイオードD10,D11、抵抗R14、及びコンデンサC5,C6で倍電圧整流回路を構成する制御電源回路7aは直流制御電圧を出力し、ゲート回路8a、ゲート電流抑止回路9aに直流制御電圧を供給する。   When the secondary winding N2 is induced by the switching voltage associated with the ON / OFF of the inverter element TR7, the control power supply circuit 7a that constitutes the voltage doubler rectifier circuit with the diodes D10 and D11, the resistor R14, and the capacitors C5 and C6 A control voltage is output, and a DC control voltage is supplied to the gate circuit 8a and the gate current suppression circuit 9a.

制御電源回路7aの制御電源電圧の供給開始に並行し、第2スイッチング回路11aは駆動抵抗R1,R2,R3を介してバイパス回路5aのサイリスタSCR1,SCR2,SCR3のアノード・カソード間のバイアス電圧を検出し、アノード電圧がカソード電圧よりも高くなると抵抗R1,R2,R3から流れ込んできたベース電流でNPNトランジスタTR1,TR3,TR5がオンする。   In parallel with the start of supply of the control power supply voltage of the control power supply circuit 7a, the second switching circuit 11a applies the bias voltage between the anode and the cathode of the thyristors SCR1, SCR2, SCR3 of the bypass circuit 5a via the drive resistors R1, R2, R3. When detected and the anode voltage becomes higher than the cathode voltage, the NPN transistors TR1, TR3, TR5 are turned on by the base current flowing from the resistors R1, R2, R3.

具体的には、三相交流電圧は120°の位相差を持つことから、この位相差を持ってサイリスタSCR1,SCR2,SCR3のアノード電圧がカソード電圧よりも順次高くなり、抵抗R1,R2,R3から流れ込んできたベース電流でNPNトランジスタTR1,TR3,TR5が順次オンする。   Specifically, since the three-phase AC voltage has a phase difference of 120 °, the anode voltage of the thyristors SCR1, SCR2, and SCR3 sequentially becomes higher than the cathode voltage with this phase difference, and the resistors R1, R2, R3 NPN transistors TR1, TR3, and TR5 are sequentially turned on by the base current flowing in from

第2スイッチング回路11aのNPNトランジスタTR1,TR3,TR5がオンすると、第1スイッチング回路10aのPNPトランジスタTR2,TR4,TR6にベース電流が流れ、PNPトランジスタTR2,TR4,TR6はオンする。   When the NPN transistors TR1, TR3, TR5 of the second switching circuit 11a are turned on, a base current flows through the PNP transistors TR2, TR4, TR6 of the first switching circuit 10a, and the PNP transistors TR2, TR4, TR6 are turned on.

このため制御電源回路7aからトランジスタTR2,TR4,TR6及びゲート回路8aの抵抗R8,R9,R10を介してバイパス回路5aのサイリスタSCR1,SCR2,SCR3にゲート電流が流れ、サイリスタSCR1,SCR2,SCR3は三相交流電圧によりアノード・カソード間が順方向にバイアスされる正の半サイクルのタイミングでターンオンする。   Therefore, a gate current flows from the control power supply circuit 7a to the thyristors SCR1, SCR2, SCR3 of the bypass circuit 5a through the transistors TR2, TR4, TR6 and the resistors R8, R9, R10 of the gate circuit 8a, and the thyristors SCR1, SCR2, SCR3 It turns on at the timing of a positive half cycle in which the anode and cathode are forward-biased by the three-phase AC voltage.

バイパス用サイリスタSCR1,SCR2,SCR3がターンオンすれば、三相交流入力端子1a,1b,1cに投入された電流は、バイパス回路5aのサイリスタSCR1,SCR2,SCR3で整流されてインバータ4aに供給され、突入電流防止抵抗R4による損失は発生しなくなる。   If the bypass thyristors SCR1, SCR2 and SCR3 are turned on, the current input to the three-phase AC input terminals 1a, 1b and 1c is rectified by the thyristors SCR1, SCR2 and SCR3 of the bypass circuit 5a and supplied to the inverter 4a. Loss due to the inrush current prevention resistor R4 does not occur.

ここで、バイパス用サイリスタSCR1,SCR2,SCR3がターンオンすると、バイパス用サイリスタSCR1,SCR2,SCR3のアノード・カソード間の電圧が低下する。このアノード・カソード間電圧は第2スイッチング回路11aのNPNトランジスタTR1,TR3,TR5の最低作動バイアス電圧(閾値電圧)よりも低くなるように抵抗R1,R2,R3,R11,R12,R13の抵抗値が設定されているので、NPNトランジスタTR1,TR3,TR5はオフし、PNPトランジスタTR2,TR4,TR6をカットオフしてサイリスタSCR1,SCR2,SCR3のゲート電流を遮断する。   Here, when the bypass thyristors SCR1, SCR2 and SCR3 are turned on, the voltage between the anode and the cathode of the bypass thyristors SCR1, SCR2 and SCR3 decreases. The resistance values of the resistors R1, R2, R3, R11, R12, R13 so that the anode-cathode voltage is lower than the minimum operating bias voltage (threshold voltage) of the NPN transistors TR1, TR3, TR5 of the second switching circuit 11a. Is set, NPN transistors TR1, TR3, TR5 are turned off, and PNP transistors TR2, TR4, TR6 are cut off to cut off the gate currents of thyristors SCR1, SCR2, SCR3.

バイパス用サイリスタSCR1,SCR2,SCR3にゲート電流が流れなくなることで、ゲート回路8aの損失が少なくなる。   Since the gate current does not flow through the bypass thyristors SCR1, SCR2, and SCR3, the loss of the gate circuit 8a is reduced.

一方、バイパス用サイリスタSCR1,SCR2,SCR3のカソード電圧がアノード電圧よりも高くなる三相交流電圧の負の半サイクルの状態、つまり逆電圧の印加状態では、NPNトランジスタTR1,TR3,TR5はオフとなり、PNPトランジスタTR2,TR4,TR6もオフとなり、バイパス回路5aのサイリスタSCR1,SCR2,SCR3にゲート電流は供給されない。   On the other hand, in the negative half-cycle state of the three-phase AC voltage in which the cathode voltage of the bypass thyristors SCR1, SCR2, and SCR3 is higher than the anode voltage, that is, in the reverse voltage application state, the NPN transistors TR1, TR3, and TR5 are turned off. The PNP transistors TR2, TR4, TR6 are also turned off, and no gate current is supplied to the thyristors SCR1, SCR2, SCR3 of the bypass circuit 5a.

このようにバイパス用サイリスタSCR1,SCR2,SCR3にゲート電流が流れなくなることで、サイリスタの逆電流が減少し、バイパス回路5aの損失が少なくなる。   Thus, the gate current does not flow through the bypass thyristors SCR1, SCR2, and SCR3, so that the reverse current of the thyristor is reduced and the loss of the bypass circuit 5a is reduced.

交流入力を停止した場合には、第2スイッチング回路11aのNPNトランジスタTR1、TR3、TR5のべ一スに逆電圧印加防止用のダイオードD7,D8,D9が接続されていることで、交流入力部に設けた雑音低減回路2aの相間コンデンサC1,C2,C3からダイオードD7,D8,D9及び抵抗R1,R2,R3を通る放電経路が形成され、相間コンデンサC1,C2,C3を放電させる。   When the AC input is stopped, the reverse voltage application preventing diodes D7, D8, D9 are connected to the bases of the NPN transistors TR1, TR3, TR5 of the second switching circuit 11a. A discharge path is formed through the diodes D7, D8, D9 and the resistors R1, R2, R3 from the interphase capacitors C1, C2, C3 of the noise reduction circuit 2a provided in the circuit 1 to discharge the interphase capacitors C1, C2, C3.

このことにより、例えば図3、図4に示す従来の雑音低減回路に設けられていた相間コンデンサC1,C2,C3の放電用の抵抗RC1,RC2,RC3を無くすことができる。   Thereby, for example, the resistors RC1, RC2, RC3 for discharging the interphase capacitors C1, C2, C3 provided in the conventional noise reduction circuit shown in FIGS. 3 and 4 can be eliminated.

また、インバータ素子TR7が短絡破壊した場合は、昇圧チョークL1の2次巻線N2から整流平滑した電圧が供給されなくなるので、サイリスタSCR1、SCR2、SCR3がオンしなくなり、短絡電流は突入電流制限抵抗R4を流れることで抑制される。このとき突入電流制限抵抗R4に温度ヒューズ付抵抗器を使用することで、短絡電流によりヒューズが溶断して開放状態となり、安全に電源を停止させることができる。   Further, when the inverter element TR7 is broken by a short circuit, the rectified and smoothed voltage is not supplied from the secondary winding N2 of the boost choke L1, so that the thyristors SCR1, SCR2, and SCR3 are not turned on, and the short circuit current is an inrush current limiting resistor. It is suppressed by flowing through R4. At this time, by using a resistor with a thermal fuse for the inrush current limiting resistor R4, the fuse is blown by the short circuit current to be in an open state, and the power supply can be safely stopped.

図2は、本発明の他の実施例を示す回路図で、単相交流入力とし、またインバータを絶縁トランスタイプのシングルフォワード方式のスイッチングレギュレータとしている。   FIG. 2 is a circuit diagram showing another embodiment of the present invention, in which a single-phase AC input is used, and the inverter is an isolation transformer type single forward switching regulator.

図2に於いて、本実施形態のスイッチング電源装置は、単相交流入力端子1a,1b、雑音低減回路2b、ブリッジ整流回路3b、インバータ4b、突入電流防止抵抗R4、バイパス回路5b、バイパス制御回路6b、ゲート電流抑止回路9bを備えている。   In FIG. 2, the switching power supply of this embodiment includes single-phase AC input terminals 1a and 1b, a noise reduction circuit 2b, a bridge rectifier circuit 3b, an inverter 4b, an inrush current prevention resistor R4, a bypass circuit 5b, and a bypass control circuit. 6b and a gate current suppression circuit 9b.

インバータ4bは、トランスT1、昇圧チョークコイルL1、インバータ素子TR7、整流用のダイオードD12,D13、平滑用のコンデンサC4で構成され、インバータ素子TR7は出力側と絶縁された制御回路12aによりパルス幅変調されている。   The inverter 4b includes a transformer T1, a boost choke coil L1, an inverter element TR7, rectifying diodes D12 and D13, and a smoothing capacitor C4. The inverter element TR7 is subjected to pulse width modulation by a control circuit 12a insulated from the output side. Has been.

インバータ4bは、インバータ素子TR7のオン、オフに伴う2次側に誘起されたスイッチング電力をダイオードD12,D13で整流した後、チョークコイルL1とコンデンサC4で平滑して一定電圧の直流電力を出力している。   The inverter 4b rectifies the switching power induced on the secondary side when the inverter element TR7 is turned on and off by the diodes D12 and D13, and then smoothes the switching power by the choke coil L1 and the capacitor C4 and outputs DC power of a constant voltage. ing.

バイパス制御回路6bは、制御電源回路7bとゲート回路8bで構成され、制御電源回路7bは、トランスT1の2次巻線(補助巻線)N2に抵抗R14、ダイオードD10、コンデンサC5が接続され、ゲート回路8b、ゲート電流抑止回路9bに整流平滑した直流制御電圧を供給している。   The bypass control circuit 6b includes a control power supply circuit 7b and a gate circuit 8b. The control power supply circuit 7b has a resistor R14, a diode D10, and a capacitor C5 connected to the secondary winding (auxiliary winding) N2 of the transformer T1, The rectified and smoothed DC control voltage is supplied to the gate circuit 8b and the gate current suppression circuit 9b.

本実施形態は、図1の実施形態に対しインバータ4bが異なるが、それ以外は、三相交流入力から単相交流入力としたことに伴い各構成要素が3個から2個になることを除いて、その構成及び動作は同じである。   This embodiment is different from the embodiment of FIG. 1 in that the inverter 4b is different, except that the number of components is changed from three to two with the change from the three-phase AC input to the single-phase AC input. The configuration and operation are the same.

なお、本発明は上記の実施形態に限定させず、入力交流電力を整流してインバータを動作するスイッチング電源装置であれば、適宜の装置に適用できる。   In addition, this invention is not limited to said embodiment, If it is a switching power supply device which rectifies | straightens input alternating current power and operate | moves an inverter, it can be applied to an appropriate | suitable apparatus.

また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
The present invention includes appropriate modifications that do not impair the objects and advantages thereof, and is not limited by the numerical values shown in the above embodiments.

本発明の一実施形態を示す回路図1 is a circuit diagram showing an embodiment of the present invention. 本発明の他の実施形態を示す回路図Circuit diagram showing another embodiment of the present invention 単相入力である従来例の回路図Circuit diagram of conventional example with single-phase input 三相入力である従来例の回路図Circuit diagram of conventional example with three-phase input

符号の説明Explanation of symbols

1a,1b,1c :交流入力端子
2,2a,2b:雑音低減回路
3,3a,3b:ブリッジ整流回路
4,4a,4b:インバータ
5,5a,5b:バイパス回路
6,6a,6b:バイパス制御回路
7,7a,7b:制御電源回路
8,8a,8b:ゲート回路
9a,9b:ゲート電流抑止回路
10a,10b:第1スイッチング回路
11a,11b:第2スイッチング回路
12,12a,12b:インバータ制御回路
SCR1,SCR2,SCR3:サイリスタ
C1〜C6:コンデンサ
R1〜R3,R5〜R17:抵抗
R4:突入電流制限抵抗
D1〜D13:ダイオード
L1:昇圧チョーク
T1:トランス
N1:1次巻線
N2:2次巻線
TR2,TR4,TR6:PNPトランジスタ
TR1,TR3,TR5:NPNトランジスタ
TR7:インバータ素子
1a, 1b, 1c: AC input terminals 2, 2a, 2b: Noise reduction circuits 3, 3a, 3b: Bridge rectifier circuits 4, 4a, 4b: Inverters 5, 5a, 5b: Bypass circuits 6, 6a, 6b: Bypass control Circuits 7, 7a, 7b: control power supply circuits 8, 8a, 8b: gate circuits 9a, 9b: gate current suppression circuits 10a, 10b: first switching circuits 11a, 11b: second switching circuits 12, 12a, 12b: inverter control Circuits SCR1, SCR2, SCR3: Thyristors C1-C6: Capacitors R1-R3, R5-R17: Resistor R4: Inrush current limiting resistors D1-D13: Diode L1: Boost choke T1: Transformer N1: Primary winding N2: Secondary Winding TR2, TR4, TR6: PNP transistors TR1, TR3, TR5: NPN transistor TR7: In Barter element

Claims (6)

交流入力部と、
入力する交流電力を整流して出力するブリッジ整流回路と、
前記ブリッジ整流回路の整流出力をスイッチングして直流電力に変換するインバータと、
前記ブリッジ整流回路とインバータの間に設けられ、電源投入時に前記インバータに流れる突入電流を制限する突入電流制限抵抗と、
前記ブリッジ整流回路の交流入力点の各々にアノードを接続すると共にカソードを前記電流制限抵抗をバイパスして前記インバータの入力位置に共通接続する複数のサイリスタを備えたバイパス回路と、
前記インバータの起動によるスイッチングで直流制御電圧を作り出して前記サイリスタにゲート電流を流し、前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルのタイミング毎にオンさせるバイパス制御回路と、
を備えたスイッチング電源装置に於いて、
前記サイリスタのアノード・カソード間に順方向電圧が印加される交流入力電圧の正の半サイクルの開始タイミングで前記サイリスタに対するゲート電流の供給 を許容し、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記ゲート電流の供給を遮断するゲート電流抑止回路を設け
前記バイパス制御回路は、
前記インバータの1次巻線に対し設けた2次巻線の誘起電圧から前記直流制御電圧を生成する制御電源回路と、
前記制御電源回路の出力に基づいて前記サイリスタにゲート電流を供給するゲート回路と、
を備え、
前記ゲート電流抑止回路は、
前記制御電源回路とゲート回路の間に配置された第1スイッチング回路と、
前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、前記交流入力電圧の正の半サイクルの開始タイミングで前記第1スイッチング回路をオンしてゲート電流を前記サイリスタに供給してオンさせ、前記サイリスタがオンした後の交流入力電圧の正の半サイクル及びこれに続く交流入力電圧の負の半サイクルで前記第1スイッチング回路をオフしてゲート電流の供給を遮断する第2スイッチング回路と、
を備えたことを特徴とするスイッチング電源装置。
AC input section,
A bridge rectifier circuit that rectifies and outputs input AC power; and
An inverter that switches the rectified output of the bridge rectifier circuit to convert it into DC power;
An inrush current limiting resistor that is provided between the bridge rectifier circuit and the inverter and limits an inrush current flowing to the inverter when the power is turned on;
A bypass circuit comprising a plurality of thyristors for connecting an anode to each of the AC input points of the bridge rectifier circuit and bypassing the current limiting resistor to connect the cathode to the input position of the inverter in common;
A DC control voltage is generated by switching by starting the inverter, a gate current is caused to flow through the thyristor, and a forward voltage is applied between the anode and cathode of the thyristor, and is turned on at every positive half cycle timing of the AC input voltage. A bypass control circuit;
In a switching power supply device with
The gate current is allowed to be supplied to the thyristor at the start timing of the positive half cycle of the AC input voltage in which a forward voltage is applied between the anode and cathode of the thyristor, and the AC input voltage after the thyristor is turned on is positive. A gate current suppression circuit that cuts off the supply of the gate current in the half cycle of the following and the negative half cycle of the AC input voltage that follows ,
The bypass control circuit includes:
A control power supply circuit for generating the DC control voltage from the induced voltage of the secondary winding provided for the primary winding of the inverter;
A gate circuit for supplying a gate current to the thyristor based on an output of the control power supply circuit;
With
The gate current suppression circuit is
A first switching circuit disposed between the control power supply circuit and the gate circuit;
An AC input voltage applied between the anode and cathode of the thyristor is input as a bias control voltage, and the first switching circuit is turned on at the start timing of the positive half cycle of the AC input voltage to supply a gate current to the thyristor. The first switching circuit is turned off in the positive half cycle of the alternating current input voltage after the thyristor is turned on and the negative half cycle of the alternating current input voltage after that, and the supply of the gate current is cut off. A switching circuit;
Switching power supply apparatus characterized by comprising a.
請求項に記載のスイッチング電源装置に於いて、
前記第1スイッチング回路は前記制御電源回路側にエミッタを接続し、前記サイリスタのゲート回路側にコレクタを接続したPNPトランジスタを有し、
前記第2スイッチング回路は、ベース・エミッタ間に前記サイリスタのアノード・カソード間に加わる交流入力電圧をバイアス制御電圧として入力し、コレクタを前記PNPトランジスタのベースに接続してオン、オフ制御するNPNトランジスタを有することを特徴とするスイッチング電源装置。
In the switching power supply device according to claim 1 ,
The first switching circuit has a PNP transistor having an emitter connected to the control power circuit side and a collector connected to the gate circuit side of the thyristor,
The second switching circuit inputs an AC input voltage applied between the anode and cathode of the thyristor between the base and emitter as a bias control voltage, and connects the collector to the base of the PNP transistor to turn on and off the NPN transistor A switching power supply device comprising:
請求項記載のスイッチング電源装置に於いて、
前記NPNトランジスタは前記サイリスタのアノードをバイアス抵抗を介してベースに接続すると共に、ベース・エミッタ間に逆電圧印加を防止するダイオードを接続し、前記ダイオードは交流入力ラインの相互間に接続した雑音端子電圧を低減する相間コンデンサの交流入力遮断時に前記バイアス抵抗を通る放電経路を構成することを特徴とするスイッチング電源装置。
In the switching power supply device according to claim 1 ,
The NPN transistor connects the anode of the thyristor to the base via a bias resistor, and a diode for preventing reverse voltage application between the base and emitter, and the diode is a noise terminal connected between AC input lines. A switching power supply comprising a discharge path passing through the bias resistor when an AC input of an interphase capacitor for reducing voltage is cut off.
請求項1乃至のいずれかに記載のスイッチング電源装置に於いて、前記交流電力入力は単相交流電力入力又は三相交流電力入力であることを特徴とするスイッチング電源装置。
3. The switching power supply device according to claim 1, wherein the AC power input is a single-phase AC power input or a three-phase AC power input. 4.
請求項1乃至のいずれかに記載のスイッチング電源装置に於いて、前記インバータは前記ブリッジ整流回路で全波整流された整流電圧に整流電流の位相を一致させるようにスイッチングして力率を改善する力率改善回路であることを特徴とするスイッチング電源装置。
3. The switching power supply device according to claim 1, wherein the inverter is switched so that a phase of a rectified current coincides with a rectified voltage full-wave rectified by the bridge rectifier circuit to improve a power factor. A switching power supply comprising a power factor correction circuit.
請求項1乃至のいずれかに記載のスイッチング電源装置に於いて、前記インバータは整流平滑された直流電力をスイッチングして一定電圧の直流電力を負荷に供給するスイッチングレギュレータであることを特徴とするスイッチング電源装置。 3. The switching power supply device according to claim 1, wherein the inverter is a switching regulator that switches rectified and smoothed DC power and supplies DC power of a constant voltage to a load. 4. Switching power supply.
JP2006059051A 2006-03-06 2006-03-06 Switching power supply Expired - Lifetime JP4877926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006059051A JP4877926B2 (en) 2006-03-06 2006-03-06 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006059051A JP4877926B2 (en) 2006-03-06 2006-03-06 Switching power supply

Publications (2)

Publication Number Publication Date
JP2007244016A JP2007244016A (en) 2007-09-20
JP4877926B2 true JP4877926B2 (en) 2012-02-15

Family

ID=38588990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006059051A Expired - Lifetime JP4877926B2 (en) 2006-03-06 2006-03-06 Switching power supply

Country Status (1)

Country Link
JP (1) JP4877926B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106655765B (en) * 2016-10-19 2024-03-22 航天柏克(广东)科技有限公司 Single-input double-independent-output boost circuit and inverter thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125068A (en) * 1990-09-17 1992-04-24 Canon Inc Dc power source device
JPH05111244A (en) * 1991-10-08 1993-04-30 Sansha Electric Mfg Co Ltd Power supply for arc welding machine
JPH09308235A (en) * 1996-05-16 1997-11-28 Hioki Ee Corp Switching power supply

Also Published As

Publication number Publication date
JP2007244016A (en) 2007-09-20

Similar Documents

Publication Publication Date Title
CN101268597B (en) Active Inrush Current Control for AC-to-DC Converters Using Relays
JP2004072846A (en) Rectifier
EP3595154A1 (en) Power conversion circuit having inrush current limiting resistor bypass
JP3681596B2 (en) DC power supply
WO2013099098A1 (en) Converter circuit
JP4526879B2 (en) DC power supply
JP4877926B2 (en) Switching power supply
JP4725248B2 (en) Power supply
JP2006121808A (en) Switching power supply
JP2003106620A (en) Air conditioner
JPH0464207B2 (en)
JP3096236B2 (en) Power supply
KR101873764B1 (en) Power transforming apparatus and air conditioner including the same
JP7678381B2 (en) power supply device
JP6412403B2 (en) Power supply device and air conditioner using the same
JP3072661B2 (en) AC / DC converter
JP4601575B2 (en) Discharge lamp lighting device
JP2854075B2 (en) Switching regulator
JP2000277282A (en) Discharge lamp lighting device
JP2007184997A (en) Inverter device
JP2728159B2 (en) DC power supply circuit
JPH0719668Y2 (en) DC arc welder
JP4701771B2 (en) DC / DC converter
JP3488077B2 (en) Onboard power supply
JP6817894B2 (en) Insulated switching power supply for three-phase AC

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4877926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250