JP4877959B2 - Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus - Google Patents
Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus Download PDFInfo
- Publication number
- JP4877959B2 JP4877959B2 JP2006258858A JP2006258858A JP4877959B2 JP 4877959 B2 JP4877959 B2 JP 4877959B2 JP 2006258858 A JP2006258858 A JP 2006258858A JP 2006258858 A JP2006258858 A JP 2006258858A JP 4877959 B2 JP4877959 B2 JP 4877959B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- pattern
- electron beam
- boundary
- beam exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
Description
本発明は電子線露光用データ作成方法、電子線露光方法、半導体装置の製造方法及び電子線描画装置に関するものであり、特に、プロセスマージンを向上するとともに製造歩留りを向上させるためのフィールド接続の手法に特徴のある電子線露光用データ作成方法、電子線露光方法、半導体装置の製造方法及び電子線露光装置に関するものである。 The present invention relates to an electron beam exposure data creation method, an electron beam exposure method, a semiconductor device manufacturing method, and an electron beam drawing apparatus, and more particularly, a field connection technique for improving a process margin and a manufacturing yield. The present invention relates to an electron beam exposure data creation method, an electron beam exposure method, a semiconductor device manufacturing method, and an electron beam exposure apparatus.
電子線描画においては、偏向器によって電子を偏向し、ウェーハ上の任意の位置に精度良く描画する。但し、この偏向器で電子を偏向できる範囲は限られており、偏向器の種類によっても異なるが、数十μm□から大きなもので数mm□程度であるので、20mm□前後もあるLSIチップ全体を描画するためには、この偏向範囲(フィールド)をつなぎ合わせて描画していくことになる。 In electron beam drawing, electrons are deflected by a deflector and drawn at an arbitrary position on the wafer with high accuracy. However, the range in which electrons can be deflected by this deflector is limited and varies depending on the type of deflector, but since it is from several tens of μm □ to several mm □, the entire LSI chip is around 20 mm □. Is drawn by connecting the deflection ranges (fields).
つまり、偏向範囲外の領域を描画したい場合は、ウェーハステージ移動によりウェーハの位置を移動させて、露光装置の偏向器がカバーできる範囲に描画したい場所をもってきて描画を行う。 That is, when it is desired to draw an area outside the deflection range, the wafer position is moved by moving the wafer stage, and the drawing is carried out within a range that can be covered by the deflector of the exposure apparatus.
また、通常の電子線描画装置では、偏向器も一つではなく、広範囲をカバーできる主偏向器と、小さい範囲で精度良く、高速に描画できる副偏向器とを組み合わせて使用している場合が多く、このような場合は、大きな偏向範囲をもつ主偏向器により、小さな副偏向器の偏向範囲をつなぎ合わせていく過程も加わることになるので、ここで、図7を参照して、電子線描画方法を説明する。
なお、ここでは、簡単のため、これら偏向領域同士の接続をすべてフィールド接続と呼ぶことにする。
In addition, in a normal electron beam drawing apparatus, there is a case where not only one deflector but a main deflector that can cover a wide range and a sub-deflector that can draw accurately and quickly in a small range are used in combination. In many cases, the process of joining the deflection ranges of the small sub-deflectors with the main deflector having a large deflection range is also added. Here, referring to FIG. A drawing method will be described.
Here, for the sake of simplicity, all the connections between these deflection regions are called field connections.
図7参照
図7は、電子線描画方法の説明図であり、左図に示すように広範囲をカバーできる主偏向器42によって電子線41をウェーハ44上の大まかな位置、即ち、メインフィールド461 内の所定のサブフィールド471 まで偏向し、次いで、小さい範囲で精度良く、高速に描画できる副偏向器43によって所定のサブフィールド471 内を電子線41で描画する。
See FIG.
Figure 7 is an explanatory view of an electron beam lithography method, approximate location on the wafer 44 with the electron beam 41 by the main deflector 42 which can cover a wide range as shown in the left diagram, i.e., the predetermined main field 46 1 The sub-field 47 1 is then deflected to the sub-field 47 1 , and then the inside of the predetermined sub-field 47 1 is drawn with the electron beam 41 by the sub-deflector 43 capable of drawing with high accuracy and high speed within a small range.
次いで、右図に示すように、所定のサブフィールド471 内の描画を終了した場合に、主偏向器42により隣接するサブフィールド472 に電子線41を偏向し、再び、副偏向器43によってサブフィールド472 内を電子線41で描画する。 Next, as shown in the right figure, when the drawing in the predetermined subfield 47 1 is finished, the electron beam 41 is deflected to the adjacent subfield 47 2 by the main deflector 42 and again by the sub deflector 43. a subfield 47 in 2 drawing an electron beam 41.
この工程を順次繰り返してメインフィールド461 内の全てのサブフィールド47内の描画が終了すると、今度は、ウェーハステージ45を移動させて主偏向器42の偏向領域が隣接するメインフィールド462 になるようにして、再び、副偏向器43により描画を行うことになる。 When this process is sequentially repeated by all the rendering sub-field 47 in the main field 46 1 ends, in turn, becomes the main field 46 2 the deflection region of the main deflector 42 to move the wafer stage 45 is adjacent In this way, drawing is again performed by the sub deflector 43.
このような装置構成で実際にLSIパターンデータを描画する際には、あらかじめ装置の仕様で定まるフィールド毎にデータを分割し、その分割されたデータごとに描画を行っていくことになるので、この状況を図8を参照して説明する。 When LSI pattern data is actually drawn with such a device configuration, data is divided into fields determined in advance by the specifications of the device, and drawing is performed for each divided data. The situation will be described with reference to FIG.
図8参照
図8は、フィールド分割方法の説明図であり、上段図は、描画パターンの一例の説明図であり、ここでは、2つの矩形パターン56,57はスペース58を介して対向するともに、一方の矩形パターン57が2つのサブフィールド51,52によって分断されている場合を示している。
See FIG.
FIG. 8 is an explanatory diagram of a field dividing method, and the upper diagram is an explanatory diagram of an example of a drawing pattern. Here, two
また、2つのサブフィールド51,52のフィールド境界53から一定の範囲がフィールドマージン領域54,55として「のりしろ」のように設けられている。
即ち、偏向領域といっても、偏向器の偏向範囲にまだ余裕のある範囲で使用している場合が多く、ある程度偏向領域を広げることができるようにしてあり、これをフィールドマージンと呼んでおり、一般に数μm程度の幅である。
Further, a certain range from the
That is, even if it is a deflection area, it is often used in a range where there is still a margin in the deflection range of the deflector, and the deflection area can be expanded to some extent, which is called a field margin. Generally, the width is about several μm.
ここで、中段図に示すように、分割する場所を考慮せずにフィールド境界53でフィールド分割を行ってしまうと、ショット数が増加したり、極微小なパターンが発生したりする問題が生じる。
即ち、サブフィールド51において、矩形パターン56と分割矩形パターン571 とを描画し、サブフィールド52のおいて他方の分割矩形パターン572 を描画する必要が生ずる。
Here, as shown in the middle diagram, if field division is performed at the
That is, in the subfield 51, draws the
また、フィールド接続の接続精度は、偏向領域内での各ショットの接続精度よりも劣化するのが一般的であり、描画装置の性能そのものであるため、パターンピッチやパターン寸法が、この精度に対して十分に大きな場合は、どこでデータを分割しても大きな問題はないが、微細化が進むにしたがって、装置固有の接続精度がパターン寸法やピッチに占める割合が大きくなり、パターンが存在するところでデータを分割してしまうと、描画時にパターン寸法が変わるなどの問題も生じていた。 In addition, the connection accuracy of field connection generally deteriorates more than the connection accuracy of each shot in the deflection region, and is the performance of the drawing apparatus itself. If the data is sufficiently large, there is no major problem where the data is divided, but as the miniaturization progresses, the proportion of the device-specific connection accuracy occupies the pattern dimensions and pitch, and the data exists where the pattern exists. If the pattern is divided, there is a problem that the pattern dimension changes at the time of drawing.
ここで、中段図に示すようにフィールド境界53にパターンが存在した場合に、下段図に示すように、フィールドマージン領域54,55を利用して、できるだけパターンを分割しない方法が提案されている(例えば、特許文献1参照)。
Here, when a pattern exists in the
この場合、データ分割の際に、フィールドマージン領域54,55内でパターンをできるだけ吸収するようにして、パターンが分割されないようにフィールド分割を行うようにしている。
即ち、パターンの存在を認識して、そのパターンはできる限り自分のフィールド領域に取り込むような処理を行うわけである。
この場合、移動させた境界59が実質的なフィールド境界となる。
That is, the process recognizes the presence of a pattern and takes the pattern into its own field area as much as possible.
In this case, the moved boundary 59 becomes a substantial field boundary.
パターン部分の占有面積が比較的小さいゲート層などのような場合は、上述の方法でも問題は少ないが、LSIの配線層などパターン密度が50%を超えるような層の場合は、パターンの存在領域よりも、パターンのないところが狭いようなパターンが多数みられる場合がある。 In the case of a gate layer that occupies a relatively small pattern area, there are few problems with the above method, but in the case of a layer with a pattern density exceeding 50%, such as an LSI wiring layer, the pattern existing region In some cases, there are many patterns in which a portion without a pattern is narrow.
近年、特にLSIの配線層などで多用されているダマシン法などは特にこの傾向が顕著になっているが、比較的大きなパターン間に挟まれた解像限界付近のスペースがあるような場合、従来のルールでフィールド分割すると、パターン部を避けて該当するスペース部でフィールド分割されるため、実際の描画の際に、フィールド接続精度によってスペース部が設計値より小さく描画されることがあり、結果としてプロセスマージンが減少したり、最悪はショートしてしまう虞があるので、その事情を図9を参照して説明する。
なお、比較的大きなパターンの場合、フィールド接続精度以外にも、後方散乱の影響により、スペースが所定幅に形成されず、ショートなどの欠陥がでやすくなる。
In recent years, this tendency is particularly noticeable especially in the damascene method, which is frequently used in LSI wiring layers, etc., but when there is a space near the resolution limit sandwiched between relatively large patterns, If the field is divided by this rule, the field is divided at the corresponding space part avoiding the pattern part. Therefore, the space part may be drawn smaller than the design value due to the field connection accuracy during actual drawing. Since there is a possibility that the process margin is reduced or the worst case is short-circuited, the situation will be described with reference to FIG.
In the case of a relatively large pattern, besides the field connection accuracy, the space is not formed with a predetermined width due to the influence of back scattering, and defects such as a short circuit are likely to occur.
図9参照
図9は、従来のフィールド分割方法の問題点の説明図であり、上段図は、2つの比較的大きな矩形パターン66,67が解像限界付近のスペース68を介して対向するともに、一方の矩形パターン67が2つのサブフィールド61,62によって分断されている場合を示している。
See FIG.
FIG. 9 is an explanatory diagram of problems in the conventional field division method. The upper diagram shows two
この場合、スペース68の部分が設計の最小スペースや大パターンに挟まれたプロセスマージンのない小スペースの近傍にフィールド境界にきた場合にも、中段図に示すように、フィールド境界63をスペース68に移動して境界69として分割してしまう。
In this case, even when the
そのために、下段図に示すように、フィールド接続精度によって、スペース部70が狭くなってしまい、プロセスマージンを削ったりして、最悪の場合にはショートしてしまうという問題がある。
逆に、それを回避しようとして、そのままフィールドを発生させてしまうと、図8の中段図に示すように、パターンが最小パターン以下で分割されてしまうという問題がある。
Therefore, as shown in the lower diagram, there is a problem that the
On the contrary, if a field is generated as it is in order to avoid it, there is a problem that the pattern is divided below the minimum pattern as shown in the middle diagram of FIG.
したがって、本発明は、フィールド接続に伴うプロセスマージンを向上して製造歩留りを向上させることを目的とする。 Therefore, an object of the present invention is to improve the process margin associated with field connection and improve the manufacturing yield.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、設計データを電子線露光用データに変換する際の偏向器のフィールド毎にデータを分割する方法であって、フィールド境界4を決定するにあたり、フィールド境界4とそれに最近接するパターン1,2、或いは、フィールド境界4が分割するパターン1,2とそれと隣接するスペース3に対して、パターンサイズとスペースサイズからならなる判定テーブルを作成し、このテーブルの判定基準を満たしている場合のみ該当箇所でフィールド分割を行い、判定基準を満たしていない場合は、フィールド境界4をフィールドマージン内でずらし、判定基準を満たすところでフィールド分割することを特徴とする。
FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
Refer to FIG. 1. In order to solve the above-described problem, the present invention is a method for dividing data for each field of a deflector when converting design data into electron beam exposure data, and determines a
このような構成を採用することによって、パターン1,2の有無で行ってきたフィールド分割の判定を、フィールド境界4の可変範囲内でよりプロセスマージンのとれるところでフィールドを分割することが可能になり、フィールド接続に伴うプロセスマージンを向上して製造歩留りを向上することが可能になる。
By adopting such a configuration, it becomes possible to divide the field where the process margin can be taken within the variable range of the
この場合、判定テーブルの作成においては、描画で使用するレジストの種類及び偏向器の性能毎にテーブルを作成し、実際に用いるレジストの種類及び偏向器に対応したテーブルを選択してフィールド分割すれば良い。 In this case, in creating the determination table, a table is created for each type of resist used in drawing and the performance of the deflector, and a table corresponding to the type of resist actually used and the deflector is selected and divided into fields. good.
また、フィールド位置を変更する際に、判定テーブルとは別の位置移動に関する付加的条件を予め定めておき、予め定めたルールにより、フィールド位置を移動させることが望ましく、それによって、判定テーブルだけでは回避できないプロセスマージンの低下やショートの発生を防止することができる。 In addition, when changing the field position, it is desirable to set in advance an additional condition related to position movement different from the determination table, and to move the field position according to a predetermined rule. It is possible to prevent the process margin from being unavoidable and the occurrence of a short circuit.
この場合のフィールド分割方法としては、偏向器が副偏向器であり、且つ、分割するフィールドがサブフィールドのフィールド分割方法が典型的なものであるが、メインフィールド内を偏向する主偏向器に対するフィールド分割方法にも適用できるものである。 As a field division method in this case, a field division method in which a deflector is a sub-deflector and a field to be divided is a sub-field is a typical method. It can also be applied to the division method.
また、上述の電子線露光用データ作成方法によって作成した電子線露光用データを用いて露光を行うことによって、プロセスマージンの低下が少なく且つショートの発生がない電子線描画を行うことができる。 Further, by performing exposure using the electron beam exposure data created by the above-described electron beam exposure data creation method, it is possible to perform electron beam drawing with little decrease in process margin and no occurrence of short circuit.
また、上述の電子線露光用データ作成方法によって電子線露光用データを作成する機能を備えることによって、プロセスマージンの低下が少なく且つショートの発生がない電子線描画が可能な電子線描画装置を実現することができる。 In addition, an electron beam drawing apparatus capable of drawing an electron beam with less process margin reduction and no short-circuiting is realized by providing a function for creating electron beam exposure data by the above-described electron beam exposure data creation method. can do.
本発明によれば、フィールド分割の判定を、フィールド境界の可変範囲内でよりプロセスマージンのとれるところでフィールドを分割することが可能になり、フィールド接続に伴うプロセスマージンを向上して製造歩留りを向上することが可能になる。 According to the present invention, it is possible to divide a field where a process margin can be obtained within the variable range of the field boundary in the determination of field division, thereby improving the process margin associated with field connection and improving the manufacturing yield. It becomes possible.
本発明は、設計データを電子線露光用データに変換する際の偏向器のフィールド毎にデータを分割する場合に、フィールド境界を決定するにあたり、フィールド境界とそれに最近接するパターン、或いは、フィールド境界が分割するパターンとそれと隣接するスペースに対して、パターンサイズとスペースサイズからならなる判定テーブルを作成し、このテーブルの判定基準を満たしている場合のみ該当箇所でフィールド分割を行い、判定基準を満たしていない場合は、フィールド境界をフィールドマージン内でずらし、判定基準を満たすところでフィールド分割するものである。 In the present invention, when data is divided for each field of a deflector when converting design data into electron beam exposure data, the field boundary is determined by determining the field boundary and the closest pattern or field boundary. Create a judgment table consisting of the pattern size and space size for the pattern to be divided and the space adjacent to it, and perform field division at the relevant location only when the judgment criteria of this table are satisfied, and the judgment criteria are satisfied. If not, the field boundary is shifted within the field margin, and field division is performed where the determination criterion is satisfied.
ここで、図2乃至図6を参照して、本発明の実施例1の電子線露光用データの作成方法を説明する。
図2及び図3参照
図2は、本発明の実施例1の電子線露光用データの作成方法に用いる判定テーブルの説明図であり、この場合には、0.13μm設計ルールに対する判定テーブルの一例であり、また、図3は、判定テーブルにおけるスペースサイズとパターンサイズの説明図であり、判定テーブルにおけるパターンサイズはフィールド境界に最も近い一方のパターンのサイズを意味する。
Here, with reference to FIG. 2 thru | or FIG. 6, the preparation method of the data for electron beam exposure of Example 1 of this invention is demonstrated.
See FIG. 2 and FIG.
FIG. 2 is an explanatory diagram of a determination table used in the electron beam exposure data creation method according to the first embodiment of the present invention. In this case, FIG. 2 is an example of a determination table for a 0.13 μm design rule. 3 is an explanatory diagram of a space size and a pattern size in the determination table, and the pattern size in the determination table means the size of one pattern closest to the field boundary.
図2に示すように、スペースサイズdが0.2μm未満の場合には、パターンサイズLが0.2μm以上の場合に、パターンの内部においてフィールド分割を行う。
また、スペースサイズdが0.2μm≦d<0.4μmの場合には、パターンサイズLが0.4μm未満の場合には、スペース内においてフィールド分割し、パターンサイズLが0.4μm以上の場合には、パターン内においてフィールド分割する。
また、スペースサイズdが0.4μm以上の場合には、全てスペースd内においてフィールド分割する。
なお、0.13μm設計ルールにおいては、スペースサイズd及びパターンサイズLがともに0.2μm未満のものが存在しないように設計しているため、図2において、スペースサイズd及びパターンサイズLがともに0.2μm未満の場合はNGとなる。
As shown in FIG. 2, when the space size d is less than 0.2 μm, field division is performed inside the pattern when the pattern size L is 0.2 μm or more.
When the space size d is 0.2 μm ≦ d <0.4 μm, when the pattern size L is less than 0.4 μm, the field is divided in the space, and the pattern size L is 0.4 μm or more. First, the field is divided in the pattern.
When the space size d is 0.4 μm or more, all fields are divided within the space d.
Note that, in the 0.13 μm design rule, the space size d and the pattern size L are both designed to be less than 0.2 μm. Therefore, in FIG. When it is less than 2 μm, it is NG.
また、判定テーブル以外のルールとして、分割サイズに関する2つの付加条件を設定するが、まず、付加条件1として、
L1 ,L2 >0.05μm(=50nm)
を定め、少なくとも一方の分割サイズが0.05μmになる場合の分割を禁止する。
また、付加条件2として、|L1 −L2 |がフィールドマージン内において最小になるように定め、分割した2つのパターンのサイズができるだけ大きなパターンになるように設定する。
In addition, as a rule other than the determination table, two additional conditions regarding the division size are set. First, as
L 1 , L 2 > 0.05 μm (= 50 nm)
And prohibiting the division when at least one of the division sizes is 0.05 μm.
Further, as an
図4参照
図4は、本発明の実施例1の電子線露光用データの作成方法のフローチャートであり、まず、
A.設計データに対して偏向器の偏向性能に基づいてフィールド境界を発生させ、
B.このフィールド境界が図3に示した判定テーブルの条件を満たしていない場合には、フィールド境界の位置を変更して判定テーブルの条件を満たすまでフィールド境界の位置の変更を行う。
See Figure 4
FIG. 4 is a flowchart of a method for creating electron beam exposure data according to the first embodiment of the present invention.
A. Generate a field boundary based on the deflection performance of the deflector for the design data,
B. If the field boundary does not satisfy the condition of the determination table shown in FIG. 3, the position of the field boundary is changed until the condition of the determination table is satisfied by changing the position of the field boundary.
C.フィールド境界が判定テーブルの条件を満たしている場合には、付加条件の判定に進み、
D.付加条件を満たすか否かの判定を行い、満たしていない場合には、フィールド境界の位置を変更して判定テーブルの条件及び付加条件を満たすまでフィールド境界の位置の変更を行う。
C. If the field boundary meets the conditions of the judgment table, proceed to judgment of additional conditions,
D. It is determined whether or not the additional condition is satisfied. If the additional condition is not satisfied, the position of the field boundary is changed until the condition of the determination table and the additional condition are satisfied.
E.フィールド境界が付加条件を満たしている場合には、そのフィールド境界でのフィールド分割を行い、
F.全てのフィールドについてフィールド分割を決定することによって電子線露光用データが作成される。
以降は、このように作成した電子線露光用データに基づいて電子線を偏向してウェーハ上への露光を行うことになる。
E. If the field boundary satisfies the additional conditions, field division is performed at the field boundary,
F. By determining field division for all fields, electron beam exposure data is created.
Thereafter, the exposure on the wafer is performed by deflecting the electron beam based on the electron beam exposure data thus created.
図5参照
図5は、本発明の実施例1の電子線露光用データの作成方法の一例の説明図であり、ここでは、上段図に示すように、長さLが2μmの大パターン16,17が0.2μm未満のスペース18、即ち、判定テーブルで設定した最小スペースを介して対向している場合を示している。
See Figure 5
FIG. 5 is an explanatory diagram of an example of a method of creating electron beam exposure data according to the first embodiment of the present invention. Here, as shown in the upper diagram,
この場合のサブフィールド11とサブフィールド12とのフィールド境界13はL1 =0.02μmになるように大パターン17にかかっているものとする。
なお、符号14,15はそれぞれサブフィールド11,12のフィールドマージン領域である。
In this case, it is assumed that the field boundary 13 between the subfield 11 and the subfield 12 covers the
この場合、このままの状態では、スペースd<0.2μm、パターンL=2μmであるが、付加条件1のL1 ,L2 >0.05μmの条件を満たさないので、フィールド境界13を移動させる必要がある。
In this case, in this state, the space d <0.2 μm and the pattern L = 2 μm. However, since the conditions of L 1 and L 2 > 0.05 μm of the
そこで、中段図に示すように、従来法と同様に、フィールド境界13をスペース18に移動させた場合には、判定テーブルにおける、
スペース(<0.2μm)&パターン(≧0.6μm)=p
の条件を満たさないため、このようなフィールド分割は禁止される。
Therefore, as shown in the middle diagram, when the field boundary 13 is moved to the
Space (<0.2 μm) & Pattern (≧ 0.6 μm) = p
Since this condition is not satisfied, such field division is prohibited.
したがって、下段図に示すように、判定テーブルにおける、
スペース(<0.2μm)&パターン(≧0.6μm)=p
の条件を満たすように、フィールド境界13をフィールドマージン領域15の範囲内において、大パターン17を分割するように移動させる。
但し、この場合、付加条件2を満たすように、フィールドマージン領域15の範囲内において、|L1 −L2 |が最小になるように分割する。
Therefore, as shown in the lower diagram,
Space (<0.2 μm) & Pattern (≧ 0.6 μm) = p
The field boundary 13 is moved within the field margin area 15 so as to divide the
However, in this case, division is performed so that | L 1 −L 2 | is minimized within the field margin region 15 so as to satisfy the
図6参照
図6は、本発明の効果の説明図であり、例えば、最小スペース部のプロセスに許されるマージンが12nmであったとし、上図に示すように、フィールドの接続精度が正規分布でばらつき、その分散がσ=7nmであり、また、下図に示すように、ショット接続精度が正規分布でばらつき、その分散がσ=2nmであったとする。
See FIG.
FIG. 6 is an explanatory diagram of the effect of the present invention. For example, assuming that the margin allowed for the process of the minimum space portion is 12 nm, as shown in the upper diagram, the field connection accuracy varies in a normal distribution. It is assumed that the dispersion is σ = 7 nm, and the shot connection accuracy varies in a normal distribution as shown in the figure below, and the dispersion is σ = 2 nm.
このとき、フィールド境界が最小スペース部に来た場合は、上図に示すようにマージン12nmは約1.7σであるので、10%程度がプロセスマージンの範囲外となりショートを発生させることになる。 At this time, when the field boundary comes to the minimum space portion, the margin 12 nm is about 1.7σ as shown in the above figure, so about 10% is out of the process margin range and a short circuit occurs.
一方、フィールド境界が最小スペースをはずして設定された場合は、下図に示すようにマージン12nmは約6σとなり、プロセスマージンの範囲外の割合はほとんど0に近いいため、ほんとんどショートが発生することがない。
したがって、最小スペース部でのショートが歩留まりを決定しているとすると、フィールド境界が最小スペースをはずすようにフィールド分割することによって、約10%の歩留まり改善が見込めることになる。
On the other hand, when the field boundary is set with the minimum space removed, the margin 12 nm is about 6σ as shown in the figure below, and the ratio outside the process margin range is almost close to 0. There is nothing.
Therefore, if a short in the minimum space portion determines the yield, it is possible to expect a yield improvement of about 10% by dividing the field so that the field boundary removes the minimum space.
以上、本発明の実施例1を説明したが、本発明は実施例1に示した構成、条件、数値に限られるものではなく、各種の変更が必要であり、例えば、判定テーブル及び付加条件1,2は、0.13μm設計ルールに基づくものであり、設計ルールがより微小化することによってショートが発生しないように適宜変更されるものである。
The first embodiment of the present invention has been described above, but the present invention is not limited to the configuration, conditions, and numerical values shown in the first embodiment, and various modifications are necessary. For example, the determination table and the
また、上記実施例1においては、説明を簡単にするためには両方のパターンサイズが同じものとしているが、スペース18の両側に形成されるパターン16,17のサイズが異なる場合であって、いずれのパターン上にもフィールド境界を移動出来る場合は、判定テーブル及び付加条件にしたがって、どちらのパターン上のどの位置にフィールド境界を設定するかを判断する。
In the first embodiment, the pattern sizes are the same for the sake of simplicity, but the
例えば、一方のパターンサイズが0.3μm、他方のパターンサイズが0.5μm、スペースサイズが0.3μmの場合、0.3μmのパターンサイズと0.3μmのスペースサイズを判定テーブルで判断すると、スペース部分にフィールド境界を設定することになるが、0.5μmのパターンサイズと0.3μmのスペースサイズを判定テーブルで判断すると、パターン部分にフィールド境界を設定することができる。
この場合は、0.5μmのパターン上にフィールド境界を設定することにより、パターン間のショートという問題を回避することができる。
For example, if one pattern size is 0.3 μm, the other pattern size is 0.5 μm, and the space size is 0.3 μm, the pattern size of 0.3 μm and the space size of 0.3 μm are determined by the determination table, and the space A field boundary is set for the portion. If a pattern size of 0.5 μm and a space size of 0.3 μm are determined by the determination table, a field boundary can be set for the pattern portion.
In this case, the problem of short between patterns can be avoided by setting the field boundary on the pattern of 0.5 μm.
また、設計ルールが同じ場合にも、描画で使用するレジストの種類によって、感光感度が異なり、また、電子線描画装置に備えられた偏向器によって偏向性能が異なるので、レジストの種類及び偏向器の性能毎にテーブルを作成し、実際に用いるレジストの種類及び偏向器に対応したテーブルを選択する必要がある。 Even when the design rule is the same, the photosensitivity varies depending on the type of resist used for drawing, and the deflection performance varies depending on the deflector provided in the electron beam drawing apparatus. It is necessary to create a table for each performance and select a table corresponding to the type of resist and deflector actually used.
また、上記の実施例においては、電子線露光用データの作成方法のみを説明しているが、電子線描画方法としては、実施例1で示した電子線露光用データの作成方法によって作成した電子線露光用データを副偏向器を用いて描画することになる。 In the above embodiment, only the method for creating the electron beam exposure data has been described. However, as the electron beam drawing method, the electron beam exposure data creation method described in the first embodiment is used. The line exposure data is drawn using the sub deflector.
また、電子線描画装置としては、実施例1で示した電子線露光用データの分割を実施するためのプログラムを電子線描画装置内に格納し、電子線描画装置内において、外部から入力した設計データから電子線露光用データを作成し、作成した電子線露光用データに基づいて電子線描画を実施すれば良い。 In addition, as the electron beam drawing apparatus, a program for dividing the electron beam exposure data shown in the first embodiment is stored in the electron beam drawing apparatus, and the design input from the outside in the electron beam drawing apparatus. Data for electron beam exposure may be created from the data, and electron beam drawing may be performed based on the created data for electron beam exposure.
また、上記の実施例の説明においては、半導体装置の製造工程におけるウェーハ上に設けたレジストを露光する場合として説明しているが、半導体装置の製造工程に限られるものではなく、例えば、レチクルの製造工程にも適用されるものである。 Further, in the description of the above embodiment, the case where the resist provided on the wafer in the manufacturing process of the semiconductor device is exposed is described. However, the present invention is not limited to the manufacturing process of the semiconductor device. It is also applied to the manufacturing process.
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 設計データを電子線露光用データに変換する際の偏向器のフィールド毎にデータを分割する方法であって、フィールドの境界4を決定するにあたり、前記フィールドの境界4とそれに最近接するパターン1,2、或いは、前記フィールドの境界4が分割するパターン1,2とそれと隣接するスペース3に対して、パターンサイズとスペースサイズからならなる判定テーブルを作成し、このテーブルの判定基準を満たしている場合のみ該当箇所でフィールド分割を行い、判定基準を満たしていない場合は、フィールドの境界4をフィールドマージン内でずらし、判定基準を満たすところでフィールド分割することを特徴とする電子線露光用データ作成方法。
(付記2) 設計データを電子線露光器のフィールド毎に分割する方法であって、描画されるパターン1,2のサイズと、前記パターン1と他のパターン2との間に形成されるスペース3のサイズとに基づいて、前記フィールドの境界4を前記パターン1,2上に配置するか、前記スペース3上に配置するかを定めた判定テーブルを作成する工程と、前記判定テーブルに基づき、前記フィールドの境界4の位置を決定する工程とを有することを特徴とする電子線露光用データ作成方法。
(付記3) 上記判定テーブルは、上記スペース3のサイズが、第一の閾値以上の場合に、上記境界4を前記スペース3上に配置することを特徴とする付記2記載の電子線露光用データ作成方法。
(付記4) 上記判定テーブルは、上記スペース3のサイズが、上記第一の閾値より小さい第二の閾値以下の場合に、上記境界4をパターン1,2上に配置することを特徴とする付記3に記載の電子線露光用データ作成方法。
(付記5) 上記判定テーブルの作成においては、描画で使用するレジストの種類及び上記偏向器の性能毎にテーブルを作成し、実際に用いるレジストの種類及び偏向器に対応したテーブルを選択してフィールド分割することを特徴とする付記1記載の電子線露光用データ作成方法。
(付記6) 上記判定テーブルは、電子露光で使用するレジストの種類毎に作成することを特徴とする付記2乃至4のいずれか1に記載の電子線露光用データ作成方法。
(付記7) 上記判定テーブルは、電子露光で使用する偏向器毎に作成することを特徴とする付記2乃至5のいずれか1に記載の電子線露光用データ作成方法。
(付記8) 上記フィールド位置を変更する際に、上記判定テーブルとは別の位置移動に関する付加的条件を予め定めておき、前記予め定めたルールにより、前記フィールド位置を移動させることを特徴とする付記1または5に記載の電子線露光用データ作成方法。 (付記9) 上記パターン1,2上に上記境界4が配置される場合に、前記境界4によって分割されて生成された第一の分割パターンと第二の分割パターンの幅に関する付加的条件を定める工程と、前記付加的条件に基づいて、前記境界の位置を移動させることを特徴とする付記2乃至5のいずれか1に記載の電子線露光用データ作成方法。
(付記10) 描画されるパターン1,2のサイズと、前記パターン1と他のパターン2との間に形成されるスペース3のサイズとに基づいて、フィールドの境界4を前記パターン1,2上に配置するか、前記スペース3上に配置するかを定めた判定テーブルを作成する工程と、前記判定テーブルに基づき、前記フィールドの境界4の位置を決定する工程と、決定された境界4の位置で前記フィールド1,2を分割して電子線露光を行う工程とを有することを特徴とする電子線露光方法。
(付記11) 描画されるパターン1,2のサイズと、前記パターン1と他のパターン2との間に形成されるスペース3のサイズとに基づいて、フィールドの境界4を前記パターン1,2上に配置するか、前記スペース3上に配置するかを定めた判定テーブルを作成する工程と、前記判定テーブルに基づき、前記フィールドの境界4の位置を決定する工程と、前記境界4の位置で前記フィールドを分割して電子線露光を行う工程とを有することを特徴とする半導体装置の製造方法。
(付記12) 描画されるパターン1,2のサイズと、前記パターン1と他のパターン2との間に形成されるスペース3のサイズとに基づいて、フィールドの境界4を前記パターン1,2上に配置するか、前記スペース3上に配置するかを定めた判定テーブルを備えるとともに、前記判定テーブルに基づき前記フィールドの境界4の位置を決定する手段を備えたことを特徴とする電子線露光装置。
Here, referring to FIG. 1 again, the detailed features of the present invention will be described again.
Again see Figure 1
(Supplementary Note 1) A method of dividing data for each field of a deflector when converting design data into electron beam exposure data, and in determining the
(Additional remark 2) It is a method of dividing design data for each field of the electron beam exposure device, and the size of the
(Additional remark 3) The said determination table arrange | positions the said
(Additional remark 4) The said determination table arrange | positions the said
(Additional remark 5) In preparation of the said determination table, a table is created for every kind of resist used by drawing and the performance of the said deflector, the table corresponding to the kind of resist actually used and a deflector is selected, and it is a field. The electron beam exposure data creation method according to
(Additional remark 6) The said determination table is produced for every kind of resist used by electronic exposure, The data production method for electron beam exposure of any one of
(Supplementary note 7) The electron beam exposure data creation method according to any one of
(Additional remark 8) When changing the said field position, the additional condition regarding position movement different from the said determination table is predetermined, and the said field position is moved by the said predetermined rule, It is characterized by the above-mentioned. The electron beam exposure data creation method according to
(Supplementary Note 10) Based on the size of the drawn
(Supplementary Note 11) Based on the size of the drawn
(Supplementary Note 12) Based on the size of the drawn
本発明の活用例としては、副偏向器の偏向領域であるサブフィールドのフィールド接続に際するフィールド分割方法が典型的なものであるが、主偏向器の偏向領域であるメインフィールドのフィールド接続に際にも適用されるものである。 As a practical example of the present invention, a field division method for field connection of a subfield which is a deflection region of a sub deflector is typical. However, for field connection of a main field which is a deflection region of a main deflector. It also applies to occasions.
1 パターン
2 パターン
3 スペース
4 境界
11 サブフィールド
12 サブフィールド
13 フィールド境界
14 フィールドマージン領域
15 フィールドマージン領域
16 大パターン
17 大パターン
18 スペース
41 電子線
42 主偏向器
43 副偏向器
44 ウェーハ
45 ウェーハステージ
46 メインフィールド
47 サブフィールド
51 サブフィールド
52 サブフィールド
53 フィールド境界
54 フィールドマージン領域
55 フィールドマージン領域
56 矩形パターン
57 矩形パターン
571 分割矩形パターン
572 分割矩形パターン
58 スペース
59 境界
61 サブフィールド
62 サブフィールド
63 フィールド境界
64 フィールドマージン領域
65 フィールドマージン領域
66 矩形パターン
67 矩形パターン
68 スペース
69 境界
70 スペース部
1
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006258858A JP4877959B2 (en) | 2006-09-25 | 2006-09-25 | Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006258858A JP4877959B2 (en) | 2006-09-25 | 2006-09-25 | Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078556A JP2008078556A (en) | 2008-04-03 |
| JP4877959B2 true JP4877959B2 (en) | 2012-02-15 |
Family
ID=39350283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006258858A Expired - Fee Related JP4877959B2 (en) | 2006-09-25 | 2006-09-25 | Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4877959B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5200571B2 (en) * | 2008-02-18 | 2013-06-05 | 富士通セミコンダクター株式会社 | Semiconductor device and photomask manufacturing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297823A (en) * | 1988-05-26 | 1989-11-30 | Fujitsu Ltd | Exposure with electron beam |
| JPH10223526A (en) * | 1996-12-06 | 1998-08-21 | Mitsubishi Electric Corp | Apparatus and method for creating charged beam drawing data, and machine-readable storage medium storing a program for causing a computer to execute the method for creating charged beam drawing data |
| JP3125724B2 (en) * | 1997-08-22 | 2001-01-22 | 日本電気株式会社 | Pattern data creation method for charged particle beam drawing |
-
2006
- 2006-09-25 JP JP2006258858A patent/JP4877959B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078556A (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101407767B1 (en) | A method for high volume e-beam lithography | |
| US6567964B2 (en) | Continuously variable dummy pattern density generating systems, methods and computer program products for patterning integrated circuits | |
| US8945803B2 (en) | Smart subfield method for E-beam lithography | |
| US8631361B2 (en) | Integrated circuit design method with dynamic target point | |
| US8151225B2 (en) | Pattern layout designing method, semiconductor device manufacturing method, and computer program product | |
| CN110456615B (en) | Optical proximity effect correction method and correction system thereof | |
| US6574789B1 (en) | Exposing method and apparatus for semiconductor integrated circuits | |
| US20090031262A1 (en) | Mask pattern formation method, mask pattern formation apparatus, and lithography mask | |
| US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
| JP4481731B2 (en) | Automatic design method and semiconductor integrated circuit | |
| JP5985852B2 (en) | Charged particle beam drawing apparatus and charged particle beam drawing method | |
| JP4877959B2 (en) | Electron beam exposure data creation method, electron beam exposure method, semiconductor device manufacturing method, and electron beam exposure apparatus | |
| US7434198B2 (en) | Method and computer program product for detecting potential failures in an integrated circuit design after optical proximity correction | |
| KR102274837B1 (en) | Method of decomposing layout for quadruple patterning technology process and method of manufacturing semiconductor device using the same | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| JP5063320B2 (en) | Drawing apparatus and drawing data conversion method | |
| US8930858B1 (en) | Method for optical proximity correction | |
| US7569842B2 (en) | Method for correcting electron beam exposure data | |
| JP4799858B2 (en) | Automatic design method of semiconductor integrated circuit | |
| US8504964B2 (en) | Through-hole layout apparatus that reduces differences in layout density of through-holes | |
| JP3923919B2 (en) | Exposure data generation method and exposure data generation program | |
| CN111474828B (en) | OPC correction method for increasing graphic process window of hole layer | |
| JP2005316135A (en) | Design pattern correction method, design pattern creation method, and process proximity effect correction method | |
| US6733932B2 (en) | Mask lithography data generation method | |
| JP5314937B2 (en) | Drawing apparatus and drawing data processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090601 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4877959 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |