JP4878201B2

JP4878201B2 - 半導体レーザ素子およびその製造方法

Info

Publication number: JP4878201B2
Application number: JP2006116508A
Authority: JP
Inventors: 博史福田; 俊一松野; 義裕柿本
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-04-20
Filing date: 2006-04-20
Publication date: 2012-02-15
Anticipated expiration: 2026-04-20
Also published as: JP2007288090A

Description

本発明は半導体レーザ素子およびその製造方法に関する。

半導体レーザ素子では、通常、信頼性向上、超寿命化等のため、発光端面および対向する反対端面上に誘電体膜を形成する。発光端面の誘電体膜には、高輝度を得るために、低反射率であることが要求される。一方、反対端面の誘電体膜には、できる限りレーザ光を逃がさないために、高反射率であることが要求される。誘電体膜の剥離が生じると、所望の発光特性が得られないため、誘電体膜の剥離を防止することが重要となる。

図７を用いて、従来の半導体レーザ素子の保護膜形成方法を説明する。図７（ａ）は、従来の半導体レーザ素子の誘電体膜形成工程における半導体レーザバーとスペーサ２の配列を模式的に示す断面図である。半導体レーザバーは半導体基板１、半導体基板１のＮ側電極面７およびＰ側電極面８上に各々形成されたＮ側電極１０およびＰ側電極１１からなる。また、図７（ａ）は、半導体基板１の発光端面３に誘電体膜５を形成する場合を示している。成膜用治具６に半導体レーザバーとこれより短尺のスペーサ２を、下端を揃え、交互に配列する。このため、半導体レーザバーがスペーサ２よりはみ出し、段差が形成される。発光端面３の上方からスパッタリング法、ＣＶＤ法等により、誘電体膜５を形成する。半導体レーザバーとスペーサ２との段差の分だけ、誘電体膜５が電極側へ回り込むため、誘電体膜の剥離を防止することができる。半導体レーザバーとスペーサ２を取り外し、成膜用治具６に再配列することにより、半導体基板１の反対端面４についても同様に誘電体膜５を形成する。図７（ｂ）は得られる半導体素子の断面図である。

上述の従来方法の場合、スペーサ２を作製する必要がある。また、成膜用治具６にスペーサ２を配列するため、半導体レーザバーの搭載本数が減少し、生産性に劣るという問題もある。なお、スペーサを用いた方法は特許文献１、２等に開示されている。

スペーサを用いない方法として、半導体基板の電極面自体に段差を形成した後、誘電体膜５を成膜する方法が提案されている（特許文献３参照）。図８（ａ）に示すように、Ｎ側電極面７に形成された段差の分だけ、誘電体膜５が電極面へ回り込むため、誘電体膜の剥離を防止することができる。この場合、成膜用治具（不図示）に対して、半導体レーザバーのみを配列すればよいため、スペーサ２は不要となる。発光端面３に備えられた発光部はＰ側電極面８に近接しているため、Ｎ側電極面７のみに段差を形成する。図８（ｂ）は得られる半導体素子の断面図である。
特開平１１−３１７５６５号公報特開２００１−９４１９４号公報特開平１０−１２５９９４号公報

しかしながら、特許文献３に記載の半導体レーザ素子の場合、図８に示す半導体基板１が極めて薄く、かつ、ＧａＡｓ、ＩｎＰ、ＧａＮ等の脆性材料からなるため、エッチング加工を施した半導体基板１の段差部分に応力が集中し、割れ、欠け等が発生しやすいという問題があった。特に、誘電体膜５を形成した後、半導体レーザバーを個々のチップごとに分離する際のスクライブ作業やブレーキング作業において、割れ、欠け等が発生しやすい。

本発明にかかる半導体レーザ素子は、半導体基板と、前記半導体基板の内部に形成された活性層と、前記半導体基板の相対向する２つの電極面上に形成された電極と、前記半導体基板の発光端面上に形成された誘電体膜とを備えた半導体レーザ素子であって、前記半導体基板の前記活性層から遠い方の電極面は全体に平坦であり、前記誘電体膜を形成する際、前記誘電体膜の電極面側への回り込み長を制限する構造が前記電極面上に形成されたものである。

本発明にかかる半導体レーザ素子の製造方法は、内部に活性層が形成された半導体基板の両電極面上に電極を形成し、少なくとも一方の前記電極が、半導体レーザバーへ分離するラインに沿って、帯状にエッチングされるように、前記電極上にフォトレジストマスクを形成して、当該電極をエッチングし、前記半導体レーザバーごとに分離し、前記半導体レーザバーを配列して、発光端面または対向する端面上から誘電体膜を形成するものである。

本発明にかかる他の半導体レーザ素子の製造方法は、内部に活性層が形成された半導体基板の両電極面上に電極を形成し、少なくとも一方の前記電極上に誘電体膜ストッパ用膜を形成し、半導体レーザバーごとに分離するラインの両側に誘電体膜ストッパが形成されるように、前記誘電体膜ストッパ用膜上にフォトレジストマスクを形成し、当該誘電体膜ストッパ用膜をエッチングし、前記半導体レーザバーごとに分離し、前記半導体レーザバーを配列して、発光端面または対向する端面上から誘電体膜を形成するものである。

本発明により、半導体レーザ素子の発光端面や反対端面上に形成される誘電体膜の剥離を防止でき、かつ、生産性に優れる半導体レーザ素子およびその製造方法を提供することができる。

以下に、本発明の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略および簡略化されている。

実施の形態１
以下に、本発明の実施の形態１について説明する。図１は、本実施の形態１にかかる半導体レーザ素子の誘電体膜形成工程において半導体レーザバーを配列し、発光端面３上に誘電体膜５を形成した様子を模式的に示した断面図である。また、図２（ａ）は得られる半導体素子のＮ側電極面側から見た平面図、（ｂ）はその断面図である。

図２に示すように、本実施の形態１にかかる半導体レーザ素子に供する半導体レーザバーは、半導体基板１、誘電体膜５、Ｎ側電極１０、Ｐ側電極１１を備える。半導体レーザバーは、最終的に分離され、半導体レーザ素子となる。

半導体基板１は半導体レーザバーの本体であり、一般的に、最終的に分離される半導体レーザ素子ごとに発光端面３から反対端面４に至る活性層を有する。半導体レーザの効率は、この活性層とその周囲を囲む半導体層との構造により決定される。この構造としては、ホモ接合構造、単一へテロ構造、二重へテロ構造、埋め込み型へテロ構造等が考えられるが、本発明はどのような構造にも適用することができる。また、レーザ波長により、半導体基板１を構成する材料も異なるが、本発明はどのような材料にも適用することができる。半導体基板１の大部分を構成する半導体層としては、ＧａＡｓ、ＩｎＰ、ＧａＮを挙げることができる。

誘電体膜５は、発光端面３および反対端面４上に形成されている。誘電体膜５としては、金属酸化物、金属窒化物等が考えられる。誘電体膜５としては、Ａｌ_２Ｏ_３膜、ＳｉＯ_２膜、Ｓｉ_３Ｎ_４膜を挙げることができる。誘電体膜５に要求される反射率は、材料、厚さ、多層化等により、制御することができる。

Ｎ側電極１０は、半導体基板１のＮ側電極面７上に形成されている。ここで、Ｎ側電極１０は、Ｎ側電極面７上の半導体基板１の発光端面３側および反対端面４側の両端近傍において形成されていない。すなわち、Ｎ側電極面７が露出している。このため、誘電体膜５を形成する工程において、誘電体膜５が回り込むための段差が得られる。なお、誘電体膜５が回り込むための段差が得られれば、Ｎ側電極面７が露出する必要はない。換言すれば、発光端面および反対端面近傍に、Ｎ側電極１０が他の領域より薄いことにより形成される段差を有すればよい。また、段差を一方の端面側のみに形成してもよい。

Ｎ側電極１０を形成しない部分の発光端面３および反対端面４からの寸法すなわち誘電体膜５の回り込み長は、５μｍ以上が好ましい。５μｍ未満では、誘電体膜５が十分に回り込むことができず、剥離しやすくなるためである。一方、この寸法が大きくなるほど、電極の電気特性が低下する。そのため、この寸法は５０μｍ以下が好ましく、３０μｍ以下がさらに好ましい。なお、この距離は一定である必要はない。

また、Ｎ側電極１０の厚さは５μｍ以上が好ましい。５μｍ未満では、誘電体膜５が回り込むために十分な段差が得られないからである。一方、Ｎ側電極１０が厚いほど、Ｎ側電極１０の成膜時間を要する。また、誘電体膜５の成膜用治具への半導体基板１の搭載本数が減少する。すなわち、Ｎ側電極１０が厚いほど生産性に劣るため、Ｎ側電極１０の厚さは５０μｍ以下が好ましく、３０μｍ以下がさらに好ましい。Ｎ側電極１０としては、厚さ１０μｍのＡｕＧｅ−Ａｕを挙げることができる。

Ｐ側電極１１は、半導体基板１のＰ側電極面８上に形成されている。Ｐ側電極１０としては、厚さ５μｍのＣｒ−Ａｕを挙げることができる。なお、本実施の形態１では、活性層がＰ側電極面に近いため、活性層からより離れたＮ側電極面７側のみに、誘電体膜５が回り込むための段差が形成されている。しかし、活性層と両電極面の位置関係によっては、反対に、Ｐ側電極面８側のみに段差を形成してもよく、Ｎ側電極面７側およびＰ側電極面８側の両方に段差を形成してもよい。

次に、図３を用いて、本実施の形態１にかかる半導体レーザ素子に供する半導体レーザバーの製造工程を説明する。まず、図３（ａ）に示すように、半導体レーザ素子としての基本的構成が形成された半導体基板１のＮ側電極面７上にＮ側電極１０を、Ｐ側電極面８上にＰ側電極１１を、真空蒸着法、スパッタリング法等により形成する。次に、図３（ｂ）に示すように、半導体レーザバーへ分離するラインに沿って、Ｎ側電極１０が帯状にエッチングされるように、Ｎ側電極１０上にフォトレジストマスク９を形成する。続いて、図３（ｃ）に示すように、Ｎ側電極１０をドライエッチング等によりエッチングする。その後、図３（ｄ）に示すように、フォトレジストマスク９を除去する。最後に、図３（ｅ）に示すように、半導体基板１ごとに分離する。

上記工程により得られた半導体レーザバーを図１に示すように配列し、発光端面３および反対端面４上に誘電体膜５を、真空蒸着法、スパッタリング法、ＣＶＤ法等により、順次形成する。最終的に、半導体レーザ素子は、誘電体膜５が形成された半導体レーザバーをチップごとに分離することにより得られる。

本実施の形態１では、Ｎ側電極１０が、半導体基板１の発光端面３および反対端面４近傍には形成されていないため、誘電体膜５が回り込むための段差が得られる。このため、半導体レーザ素子の発光端面や反対端面上に形成される誘電体膜の剥離を防止できる。また、特許文献３に記載の半導体レーザ素子の場合、図８に示す半導体基板１の段差部分に応力が集中し、割れ、欠け等が発生しやすいという問題があったのに対し、本発明にかかる半導体レーザ素子の場合、半導体基板１自体には段差を形成していないため、そのような問題も生じない。このため、本実施の形態１にかかる半導体レーザ素子は、生産性にも優れる。

実施の形態２
以下に、本発明の実施の形態２について説明する。図４は、本実施の形態２にかかる半導体レーザ素子の誘電体膜形成工程において半導体レーザバーを配列し、発光端面３上に誘電体膜５を形成した様子を模式的に示した断面図である。また、図５（ａ）は得られる半導体素子のＮ側電極面側から見た平面図、（ｂ）はその断面図である。本実施の形態２では、実施の形態１と同一の構成要素には同一の符号を付し、説明を省略する。実施の形態１との相違点は、Ｎ側電極１０がＮ側電極面７上全体に形成されている点およびＮ側電極１０上に誘電体膜ストッパ１２を備える点である。誘電体膜ストッパ１２は、誘電体膜を形成した後も除去しない。すなわち、半導体レーザ素子上に残留し、一体化されている。

誘電体膜ストッパ１２は、半導体基板１の発光端面３および反対端面４から離間して、Ｎ側電極１０上に形成されている。このため、誘電体膜５が回り込むための段差が得られる。なお、誘電体膜ストッパ１２を一方の端面側のみに形成してもよい。また、本実施の形態２では、活性層がＰ側電極面に近いため、活性層からより離れたＮ側電極面７側のみに、誘電体膜５が回り込むための誘電体膜ストッパ１２が形成されている。しかし、活性層と両電極面の位置関係によっては、反対に、Ｐ側電極面８側のみに誘電体膜ストッパ１２を形成してもよく、Ｎ側電極面７側およびＰ側電極面８側の両方に誘電体膜ストッパ１２を形成してもよい。

発光端面３または反対端面４から近接する誘電体膜ストッパ１２までの距離すわなち誘電体膜５の回り込み長は、５μｍ以上が好ましい。５μｍ未満では、誘電体膜５が十分に回り込むことができず、剥離しやすくなるためである。一方、この寸法が大きくなるほど、電極の電気特性が低下する。そのため、この寸法は５０μｍ以下が好ましく、３０μｍ以下がさらに好ましい。なお、この距離は一定である必要はない。

また、誘電体膜ストッパ１２の厚さすなわちＮ側電極１０からの高さは５μｍ以上が好ましい。５μｍ未満では、誘電体膜５が回り込むために十分な段差が得られないからである。一方、誘電体膜ストッパ１２が厚いほど、誘電体膜５の成膜用治具への半導体基板１の搭載本数が減少し、生産性に劣る。そのため、誘電体膜ストッパ１２の厚さは５０μｍ以下が好ましく、３０μｍ以下がさらに好ましい。

さらに、誘電体膜ストッパ１２の幅は、強度の観点から５μｍ以上が好ましい。一方、Ｎ側電極１０の電気特性を確保するため、３０μｍ以下が好ましい。なお、この幅は一定である必要はない。

誘電体膜ストッパ１２としては、金属酸化物、金属窒化物等の絶縁体が考えられるが、Ｎ側電極１０と化学反応しない物質であれば、特に、絶縁体に限定されない。例えば、Ｎ側電極１０がＡｕである場合、Ｐｔを用いることもできる。

次に、図６を用いて、本実施の形態２にかかる半導体レーザ素子に供する半導体基板１の製造工程を説明する。まず、図６（ａ）に示すように、半導体レーザ素子としての基本的構成が形成された半導体基板１のＮ側電極面７上にＮ側電極１０を、Ｐ側電極面８上にＰ側電極１１を、真空蒸着法、スパッタリング法等により形成する。次に、図６（ｂ）に示すように、ストッパ用膜１３を形成する。さらに、図６（ｃ）に示すように、ストッパ用膜１３上にフォトレジストマスク９を形成する。続いて、図６（ｄ）に示すように、ストッパ用膜１３をドライエッチング等によりエッチングし、誘電体膜ストッパ１２を形成する。その後、図６（ｅ）に示すように、フォトレジストマスク９を除去する。最後に、図６（ｆ）に示すように、半導体レーザバーごとに分離する。

上記工程により得られた半導体レーザバーを図４に示すように配列し、発光端面３および反対端面４上に誘電体膜５を、真空蒸着法、スパッタリング法、ＣＶＤ法等により、順次形成する。最終的に、半導体レーザ素子は、誘電体膜５が形成された半導体レーザバーをチップごとに分離することにより得られる。

本実施の形態２では、Ｎ側電極１０上に誘電体膜ストッパ１２が形成されているため、誘電体膜５が回り込むための段差が得られる。このため、半導体レーザ素子の発光端面や反対端面上に形成される誘電体膜の剥離を防止できる。また、特許文献３に記載の半導体レーザ素子の場合、図８に示す半導体基板１の段差部分に応力が集中し、割れ、欠け等が発生しやすいという問題があったのに対し、本発明にかかる半導体レーザ素子の場合、半導体基板１自体には段差を形成していないため、そのような問題も生じない。さらに、本実施の形態２の場合、Ｎ側電極面７全面がＮ側電極１０で覆われているため、半導体基板１を保護し、割れ、欠け等を防止することができる。このため、本実施の形態２にかかる半導体レーザ素子は、生産性にも優れる。

本発明の実施の形態１にかかる半導体レーザ素子の誘電体膜形成工程における半導体レーザバーの配列を模式的に示す断面図である。本発明の実施の形態１にかかる半導体レーザ素子を示す図である。本発明の実施の形態１にかかる半導体レーザ素子に供する半導体レーザバーの製造工程を模式的に示す図である。本発明の実施の形態２にかかる半導体レーザ素子の誘電体膜形成工程における半導体レーザバーの配列を模式的に示す断面図である。本発明の実施の形態２にかかる半導体レーザ素子を示す図である。本発明の実施の形態２にかかる半導体レーザ素子に供する半導体レーザバーの製造工程を模式的に示す図である。従来の半導体レーザ素子の誘電体膜形成工程における半導体レーザバーとスペーサの配列および得られる半導体素子を模式的に示す断面図である。特許文献３に記載の半導体レーザ素子の誘電体膜形成工程における半導体レーザバーの配列および得られる半導体素子を模式的に示す断面図である。

符号の説明

１半導体基板
２スペーサ
３発光端面
４反対端面
５誘電体膜
６成膜用治具
７Ｎ側電極面
８Ｐ側電極面
９フォトレジストマスク
１０Ｎ側電極
１１Ｐ側電極
１２誘電体膜ストッパ
１３ストッパ用膜

Claims

半導体基板と、
前記半導体基板の内部に形成された活性層と、
前記半導体基板の相対向する２つの電極面上に形成された電極と、
前記半導体基板の発光端面上に形成された誘電体膜と、を備えた半導体レーザ素子であって、
前記半導体基板の前記活性層から遠い方の電極面は全体に平坦であり、
前記電極上の少なくとも前記発光端面側に、前記発光端面から離間して形成された誘電体膜ストッパを備え、
前記誘電体膜ストッパは、前記活性層から遠い方の電極上のみに形成され、
前記発光端面から前記誘電体膜ストッパに至る前記電極上に、前記発光端面から連続して前記誘電体膜が形成されている、半導体レーザ素子。
前記誘電体膜ストッパの厚さが５〜５０μｍであることを特徴とする請求項１に記載の半導体レーザ素子。
前記誘電体膜ストッパの幅が５〜３０μｍであることを特徴とする請求項１又は２に記載の半導体レーザ素子。
前記誘電体膜ストッパは、前記電極上の前記発光端面に対向する端面側にも形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ素子。
前記発光端面側の誘電体膜ストッパから前記発光端面までの長さが５〜５０μｍであることを特徴とする請求項１〜４のいずれか１項に記載の半導体レーザ素子。
前記発光端面側の誘電体膜ストッパから前記発光端面までの長さが一定であることを特徴とする請求項１〜５のいずれか１項に記載の半導体レーザ素子。
前記発光端面側の誘電体膜ストッパから前記発光端面までの長さ及び前記発光端面に対向する端面側の誘電体膜ストッパから当該端面までの長さが５〜５０μｍであることを特徴とする請求項４に記載の半導体レーザ素子。
前記発光端面側の誘電体膜ストッパから前記発光端面までの長さ及び前記発光端面に対向する端面側の誘電体膜ストッパから当該端面までの長さが一定であることを特徴とする請求項４又は７に記載の半導体レーザ素子。
内部に活性層が形成された半導体基板の両電極面上に電極を形成し、
前記活性層から遠い方の前記電極上のみに誘電体膜ストッパ用膜を形成し、
半導体レーザバーごとに分離するラインの両側に誘電体膜ストッパが形成されるように、前記誘電体膜ストッパ用膜上にフォトレジストマスクを形成して当該誘電体膜ストッパ用膜をエッチングし、
前記半導体レーザバーごとに分離し、
前記半導体レーザバーを配列し、
誘電体膜を発光端面または対向する端面上から形成することにより、当該誘電体膜を、前記電極上に形成された前記誘電体膜ストッパまでの所定の長さ前記電極面側に回り込ませる半導体レーザ素子の製造方法。