JP4884701B2

JP4884701B2 - 表示装置

Info

Publication number: JP4884701B2
Application number: JP2005143101A
Authority: JP
Inventors: 光明納; 彩安西; 優山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-05-21
Filing date: 2005-05-16
Publication date: 2012-02-29
Anticipated expiration: 2025-05-16
Also published as: JP2006011391A

Description

本発明は、正確な表示、特に黒表示を行うことを可能とする表示装置に関する。

近年、自発光素子を有する表示装置に関する技術開発が盛んに行われている。表示装置の画素部には、半導体素子として薄膜トランジスタが用いられていることが多く、薄膜トランジスタのオン又はオフの状態により、自発光素子の点灯を制御している。薄膜トランジスタのオフのとき、微少な電流がながれてしまうことがあった。この電流を、オフ電流を呼んでいる。このオフ電流が例え微少であっても、自発光素子は点灯してしまうため、人間の目に認識されやすく問題である。

従来のオフ電流を低減する方法として、低濃度ドレイン（ＬＤＤ：ＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）構造が知られている。この構造は、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域或いはドレイン領域との間に、低濃度に不純物元素を添加したＬＤＤ領域を設けたものである。

また、チャネル形成領域を挟んで重なる用に設けられた導電膜を有する、所謂ダブルゲート構造が提案されている（特許文献１参照）。特許文献１には、下方の導電膜に常に一定電圧を印加することにより、オフ電流を抑えることができることが開示されている。
特開２００３−２３１６１号公報

しかし、上記特許文献等のように薄膜トランジスタの構造をＬＤＤ構造としたり、ダブルゲート構造とするには、作製工程が増え、歩留まりを低下させる恐れがある。

そこで本発明は、上記特許文献等と異なる方法により、表示装置において、発光素子に接続されたトランジスタのオフ電流の影響を低減させることを課題とする。

上記課題を鑑み本発明は、発光素子の一方の電極に、非点灯時に当該発光素子を駆動するためのトランジスタからのオフ電流を発光素子へ流さないようにパスとなる素子（以下、パス用素子と表記する）を設けることを特徴とする。このパス用素子により、当該オフ電流は発光素子以外、つまり外部へ流すことができる。このように本発明は、パス用素子を介して当該オフ電流を外部へバイパスすることを特徴とする。

以下に本発明の一形態を示す。

本発明の一形態は、発光素子と、発光素子を駆動するための第１のトランジスタと、発光素子と、第１のトランジスタに接続されたパス用素子とを有し、パス用素子の抵抗値は、発光素子が非点灯となるときの抵抗値より小さく、発光素子が点灯するときの抵抗値より大きいことを特徴とする表示装置である。

本発明において、パス用素子は、抵抗素子、薄膜トランジスタ、またはダイオード素子のいずれか、若しくはそれらを組み合わせることができる。

本発明の別の一形態は、発光素子と、発光素子を駆動するための第１のトランジスタと、発光素子と、第１のトランジスタに接続された、パス用素子として機能する第２のトランジスタとを有し、第２のトランジスタは、駆動するための第１のトランジスタがオフとなるときにオフとなり、発光素子が点灯するときオフとなることを特徴とする表示装置である。

本発明の別の一形態は、発光素子と、発光素子を駆動するための第１のトランジスタと、発光素子と、第１のトランジスタに接続された、パス用素子として機能する第２のトランジスタとを有し、第２のトランジスタは、駆動するための第１のトランジスタがオフとなるときにオフとなり、発光素子が点灯するときオフとなり、且つ第２のトランジスタの抵抗値は、発光素子が非点灯となるときの抵抗値より小さく、発光素子が点灯するときの抵抗値より大きいことを特徴とする表示装置である。

本発明の別の一形態は、発光素子と、発光素子を駆動するためのトランジスタと、発光素子と、トランジスタに接続された、パス用素子として機能するｐ型のトランジスタとを有し、ｐ型のトランジスタのゲート電極は、電源線に接続され、ｐ型のトランジスタの一方又は他方の電極は、発光素子の対向電極に接続されることを特徴とする表示装置である。

本発明の別の一形態は、発光素子と、発光素子を駆動するためのトランジスタと、発光素子と、トランジスタに接続された、パス用素子として機能するｐ型のトランジスタとを有し、ｐ型のトランジスタのゲート電極は、電源線に接続され、ｐ型のトランジスタの一方又は他方の電極は、発光素子の対向電極に接続され、且つｐ型のトランジスタの抵抗値は、発光素子が非点灯となるときの抵抗値より小さく、発光素子が点灯するときの抵抗値より大きいことを特徴とする表示装置である。

なお、本発明において薄膜トランジスタの構造をＬＤＤ構造やＧＯＬＤ（ゲートオーバーラップＬＤＤ）構造としたり、ダブルゲート構造としても構わない。本発明のパス用素子と、ＬＤＤ構造やＧＯＬＤ構造、又はダブルゲート構造の駆動用トランジスタを組み合わせることにより、さらなるオフ電流の低下が期待できる。

このようにパス用素子を設けることにより、発光素子を非点灯時に、駆動用トランジスタにオフ電流が生じる場合、オフ電流はパス用素子を介して、外部へ流すことができる。すなわちパス用素子によって、発光素子へ当該オフ電流が供給されないようにする。その結果、きれいな黒表示を行うことができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

なお、トランジスタはゲート、ソース、ドレインの３端子を有するが、ソース電極端子（ソース電極）、ドレイン電極端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、トランジスタのソース電極又はドレイン電極を表すときは、一方及び他方のいずれかの電極と記載する。

（実施の形態１）
本実施の形態では、画素構成について図１を用いて説明する。

図１に示す画素は、信号線１０、走査線１１、スイッチング素子１３、駆動用トランジスタ１４、発光素子１５、パス用素子１６を有する。本実施の形態では、駆動用トランジスタとして、ｐ型のトランジスタを用いる場合で説明するが、本発明はトランジスタの極性に限定されるものではない。

このような画素の接続関係を説明する。スイッチング素子１３は、信号線１０及び走査線１１に接続されている。またスイッチング素子１３は駆動用トランジスタ１４に接続され、さらに駆動用トランジスタ１４を介して発光素子１５に接続されている。パス用素子は、駆動用トランジスタからのオフ電流を外部へ流すことができるような位置に設けられ、駆動用トランジスタ１４及び発光素子１５に接続されている（Ｐ１）。このようなパス用素子１６は、駆動用トランジスタに接続された素子と表記することができる。

なお本発明は、パス用素子が駆動用トランジスタからのオフ電流を外部へ流すことができるよう、駆動用トランジスタ１４及び発光素子１５に接続されていることが特徴であり、その他の構成は図１に限定されるものではない。

このような画素の動作について説明する。走査線１１によりスイッチング素子１３が選択されるとき、信号線１０からビデオ信号がスイッチング素子１３を介して駆動用トランジスタ１４へ入力される。そして駆動用トランジスタ１４に基づいて、発光素子１５は点灯、又は非点灯となる。

このような本発明の画素構成を用いると、発光素子１５が非点灯となるとき、駆動用トランジスタ１４のオフ電流は、パス用素子１６に流れる。これは、発光素子１５の抵抗がパス用素子１６の抵抗より高いからである。その結果、駆動用トランジスタ１４のオフ電流により、発光素子が点灯してしまう恐れがなくなる。

但し、発光素子１５が点灯時には、パス用素子１６には電流が流れないようにしなければならない。パス用素子１６へ電流が流れてしまうと、所定の輝度で発光素子が点灯することができなくなるからである。

そのため、パス用素子１６の抵抗値：Ｒｐは、発光素子の点灯時、つまり発光素子が点灯となるときの抵抗をＲ（ｏｎ）とし、発光素子の非点灯時、つまり発光素子が非点灯となるときの抵抗をＲ（ｏｆｆ）とすると、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタ１４のオフ電流を、パス用素子１６へ流すことができ好ましい。その結果、発光素子の非点灯時のみに、パス用素子１６へ電流を流すことができる。

上記抵抗値を満たすため、例えばパス用素子のＰ１でない一端は、発光素子の対向電極と接続するとよい。発光素子の対向電極が低電位電源となっており、対向電極へ電流が流れるからである。

図２には、パス用素子１６の具体例を示す。図２（Ａ）に示すように、パス用素子１６として抵抗素子１９を用いることができる。

またパス用素子１６として半導体素子を用いることができる。例えば図２（Ｂ）に示すように、ｐ型の薄膜トランジスタ（ＴＦＴ）２０を用いることができる。薄膜トランジスタのゲート電極は、当該薄膜トランジスタがオフとなる電位に接続されていればよい。薄膜トランジスタを用いる場合、発光素子が点灯時、薄膜トランジスタの抵抗値Ｒ（ＴＦＴ）はＲ（ＴＦＴ）＞Ｒ（ｏｎ）、好ましくはＲ（ＴＦＴ）≫Ｒ（ｏｎ）となる。すなわち発光素子が点灯時、薄膜トランジスタはオフとなっているとよい。また、発光素子が非点灯時、薄膜トランジスタの抵抗値Ｒ（ＴＦＴ）はＲ（ｏｆｆ）＞Ｒ（ＴＦＴ）、好ましくはＲ（ｏｆｆ）≫Ｒ（ＴＦＴ）となる。すなわち発光素子が非点灯のとき、薄膜トランジスタはオフとなっているとよい。

また図２（Ｃ）に示すように、ｐ型の薄膜トランジスタのゲート電極と、ソース電極とを接続したダイオード素子８１を用いることができる。また図２（Ｄ）に示すように、ｎ型の薄膜トランジスタのゲート電極とドレイン電極とを接続したダイオード素子８２を用いることができる。

このような抵抗素子１９、薄膜トランジスタ２０、ダイオード素子８１、８２では、Ｐ１でない一端と、発光素子の対向電極とを接続するとよい。対向電極は、低電位電源に接続しているからである。

図２（Ｂ）に示す薄膜トランジスタ２０の動作を説明すると、発光素子の点灯時、駆動用トランジスタ１４から電流が供給される。このとき、薄膜トランジスタ２０は、ゲート電極が高電位に保持されているため、オフとなる。すなわち、Ｒｐ≫Ｒ（ｏｎ）を満たすように、薄膜トランジスタ２０の抵抗値が設定されており、オフとなっている薄膜トランジスタ２０には電流が流れない。

次いで発光素子の非点灯時の薄膜トランジスタ２０は、Ｐ１でない一端が、発光素子の対向電極と接続している。この状態で、駆動用トランジスタ１４からオフ電流が流れると、Ｒ（ｏｆｆ）＞Ｒｐを満たし、当該オフ電流は薄膜トランジスタ２０へ流れる。その結果、発光素子へ駆動用トランジスタ１４のオフ電流が流れることはない。

本実施の形態では、発光素子の対向電極が低電位電源となるような画素構成であるため、パス用素子をｐ型の薄膜トランジスタを用いて説明したが、発光素子の対向電極が高電位電源となるような画素構成であってもよい。その場合、パス用素子をｎ型の薄膜トランジスタを用いるとよい。またこのとき、駆動用トランジスタもｎ型とするとよい。

以上のように、パス用素子１６を設けることによって、非点灯時、発光素子へ駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができる。特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができる。

このようなパス用素子により、駆動用トランジスタの構造をダブルゲート構造としたり、ＬＤＤ構造とする必要がないため、作製工程を不要に増加させることがない。しかしながら、本発明はパス用素子を設けることを特徴としており、駆動用トランジスタの構造をＬＤＤ構造やＧＯＬＤ構造としたり、ダブルゲート構造としても構わない。本発明のパス用素子と、ＬＤＤ構造やＧＯＬＤ構造、又はダブルゲート構造の駆動用トランジスタを組み合わせることにより、さらなるオフ電流の低下が期待できる。

このようなパス用素子を設ける画素構成は、本実施の形態に限定されない。すなわち、ビデオ信号として電流が入力される電流入力方式、ビデオ信号として電圧が入力される電圧入力方式、ビデオ信号がデジタル値として入力されるデジタル駆動方法、ビデオ信号がアナログ値として入力されるアナログ駆動方法、駆動用トランジスタを線形領域で動作させる定電圧駆動方法、駆動用トランジスタを飽和領域で動作させる定電流駆動方法、のいずれの方式、又は駆動方法に対応した画素構成であっても、パス用素子を適用することができる。

（実施の形態２）
本実施の形態では、スイッチング用トランジスタ、駆動用トランジスタ、発光素子、パス用素子を少なくとも有する画素構成について説明する。

図３に示す画素は、信号線１０、走査線１１、スイッチング用トランジスタ２１、駆動用トランジスタ１４、発光素子１５、パス用素子１６、電源線１２、容量素子２２を有する。容量素子２２は、駆動用トランジスタ１４のゲート電極と、ソース電極又はドレイン電極の一方との間に接続されている。その他の構成は図１と同様のため説明を省略する。

なお本発明は、パス用素子が駆動用トランジスタからのオフ電流を外部へ流すことができるよう、駆動用トランジスタ１４及び発光素子１５に接続されていることが特徴であり、その他の構成は図３に限定されるものではない。

本実施の形態では、スイッチング用トランジスタとしてｎ型のトランジスタを、駆動用トランジスタとしてｐ型のトランジスタを用いる場合で説明する。

走査線１１により、スイッチング用トランジスタ２１が選択されると、信号線１０からビデオ信号が入力される。ビデオ信号は、デジタル値であっても、アナログ値であってもよい。

デジタル値のビデオ信号の場合、当該ビデオ信号の情報、つまり電荷が容量素子２２に蓄積される。この蓄積された電荷が駆動用トランジスタのＶｔｈを越えると、駆動用トランジスタ１４がオンとなる。すると、電源線１２からの電流が発光素子１５へ供給され、所定の輝度で発光素子１５が点灯する。

次いで、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４がオフ電流を有する場合、発光素子１５へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすパス用素子１６を設ける。当該パス用素子１６へ駆動用トランジスタ１４のオフ電流を流すことによって、発光素子へ当該オフ電流が供給されないようにすることができる。なお、Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタ１４のオフ電流を、パス用素子１６へ流すことができ好ましい。その結果、きれいな黒表示を行うことができる。なおパス用素子には、図２に示すような素子を用いることができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、本発明を適用すると、当該発光素子に、駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

なお、上述したようにデジタル値のビデオ信号が入力される場合、このままでは多階調表示ができないが、発光素子の点灯時間を制御した時間階調表示を用いて多階調表示を行うことができる。

図１７には、図３に示す画素構成を用いて、時間階調表示を行ったタイミングチャートを示す。縦軸は、１行目から最終行目の走査線を示し、横軸は時間を示す。図１７に示すように、３つのサブフレーム期間（ＳＦ１〜ＳＦ３）を設けることにより、８階調表示を行うことができる。各サブフレーム期間には、書き込み期間Ｔａ１〜Ｔａ３が設けられている。書き込み期間は、信号線１０からビデオ信号が入力される期間に加えて、信号線１０から消去用信号が入力される期間（消去期間）Ｔｅ１〜Ｔｅ３が設けられている。このように発光素子の点灯時間を制御し、８階調表示を行うことができる。

このように１つの書き込み期間、つまり１ゲート選択期間にビデオ信号又は消去用信号を入力することによって書き込み期間Ｔａに消去期間Ｔｅを設けることによって、階調を制御する。そのため、消去用のトランジスタを設ける必要がなく、画素におけるトランジスタ数を不要に増加させることがないため、高開口率を達成することができる。

なお本実施の形態では、３つのサブフレーム期間を設ける場合で説明したが、これに限定されない。２つのサブフレーム期間、４つ以上のサブフレーム期間を設けてもよい。

さらに、書き込み期間、点灯期間以外に、発光素子へ逆電圧を印加する期間を設けると好ましい。発光素子へ逆電圧を印加することにより、発光素子の状態を改善したり、寿命を延ばすことができるからである。図２０には、逆方向電圧を印加する場合のタイミングチャートを示す。なお、逆方向電圧を印加する期間Tｒは、１フレーム期間の最後に設ける必要はなく、フレーム毎に設ける必要もない。逆方向電圧を印加する期間では、電源線１２の電位と、発光素子の陰極の電位（Vca）とを反転させる。その結果、発光素子１５に逆方向電圧を印加することができる。

図１７において、サブフレーム期間を順に設ける場合を説明したが、ランダムに設けてもよい。その結果、擬似輪郭を防止することができる。

本実施の形態において、駆動用トランジスタ１４は線形領域又は飽和領域のいずれで動作させてもよい。なお駆動用トランジスタ１４を線形領域で動作させる場合、駆動電圧を高める必要がないため、低消費電力化を図ることができる。

なお本実施の形態において、駆動用トランジスタの構造をＬＤＤ構造やＧＯＬＤ構造としたり、ダブルゲート構造としても構わない。そしてパス用素子と、ＬＤＤ構造やＧＯＬＤ構造、又はダブルゲート構造の駆動用トランジスタを組み合わせることにより、さらなるオフ電流の低下が期待できる。

（実施の形態３）
本実施の形態では、実施の形態２の画素構成に加えて、消去用トランジスタを設けた画素構成について説明する。

図４に示す画素は、信号線１０、走査線１１、消去用走査線２３、スイッチング用トランジスタ２１、駆動用トランジスタ１４、消去用トランジスタ２４、発光素子１５、パス用素子１６、電源線１２、容量素子２２を有する。消去用トランジスタ２４は、容量素子２２に蓄積された電位を放電することができるように、容量素子２２の両端に接続されている。その他の構成は図３と同様のため説明を省略する。

なお本発明は、パス用素子が駆動用トランジスタからのオフ電流を外部へ流すことができるよう、駆動用トランジスタ１４及び発光素子１５に接続されていることが特徴であり、その他の構成は図４に限定されるものではない。

本実施の形態では、スイッチング用トランジスタ、及び消去用トランジスタとしてｎ型のトランジスタを、駆動用トランジスタとして、ｐ型のトランジスタを用いる場合で説明する。

走査線１１により、スイッチング用トランジスタ２１が選択されると、信号線１０からビデオ信号が入力される。ビデオ信号は、デジタル値であっても、アナログ値であってもよい。例えばデジタル値のビデオ信号の場合、当該ビデオ信号の情報、つまり電荷が、容量素子２２に蓄積される。この蓄積された電荷が駆動用トランジスタのＶｇｓを越えると、駆動用トランジスタ１４がオンとなる。すると、電源線１２からの電流が発光素子１５へ供給され、所定の輝度で発光素子１５が点灯する。

次いで、発光素子１５を非点灯とする場合、消去用走査線２３より、消去用トランジスタをオンとし、容量素子２２に蓄積された電荷を放電させる。すると、駆動用トランジスタ１４がオフとなる。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすパス用素子１６に、駆動用トランジスタ１４のオフ電流を流すことによって、発光素子１５へ当該オフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタ１４のオフ電流を、パス用素子１６へ流すことができ好ましい。その結果、きれいな黒表示を行うことができる。なおパス用素子には、図２に示すような素子を用いることができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、本発明を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

なお、上述したようにデジタル値のビデオ信号が入力される場合、このままでは多階調表示ができないため、発光素子の点灯時間を制御した時間階調表示を用いて多階調表示を行うとよい。

図１８には、図４に示す画素構成を用いて、時間階調表示を行う場合のタイミングチャートを示す。縦軸は、１行目から最終行目の走査線を示し、横軸は時間を示す。図１８に示すように、３つのサブフレーム期間（ＳＦ１〜ＳＦ３）を設けることにより、８階調表示を行うことができる。各サブフレーム期間には、書き込み期間Ｔａ１〜Ｔａ３が設けられている。書き込み期間後、それぞれ点灯期間Ｔｓ１〜Ｔｓ３となる。このようにして８階調表示を行うことができる。さらにＴｓ３のように短い点灯期間では、次のフレームの最初の書き込み期間Ｔａ１を開始させるため、消去用トランジスタ２４により容量素子２２の電荷を放電させ、発光素子１５を強制的に非点灯とする消去期間ＳＥを設けるとよい。その結果、デューティを高めることができる。

図１８において、サブフレーム期間を順に設ける場合を説明したが、ランダムに設けてもよい。その結果、擬似輪郭を防止することができる。

さらに、書き込み期間、点灯期間以外に、発光素子へ逆電圧を印加する期間を設けてもよい。発光素子へ逆電圧を印加することにより、発光素子の状態を改善したり、寿命を延ばすことができる。例えば図２０に示すタイミングチャートと同様に、１フレームの最後に逆方向電圧を印加する期間Tｒを設けることができる。

なお本実施の形態において、駆動用トランジスタ、消去用トランジスタの構造をＬＤＤ構造やＧＯＬＤ構造としたり、ダブルゲート構造としても構わない。そしてパス用素子と、ＬＤＤ構造やＧＯＬＤ構造、又はダブルゲート構造の駆動用トランジスタを組み合わせることにより、さらなるオフ電流の低下が期待できる。

（実施の形態４）
本実施の形態では、実施の形態２及び実施の形態３の画素構成において、さらに電流制御用トランジスタを設けた画素構成について説明する。

図５（Ａ）に示す画素は、信号線１０、走査線１１、固定電位線２６、スイッチング用トランジスタ２１、駆動用トランジスタ１４、電流制御用トランジスタ２５、発光素子１５、パス用素子１６、電源線１２、容量素子２２を有する。電流制御用トランジスタ２５は、駆動用トランジスタのゲート電位を固定できるよう、駆動用トランジスタ１４と電源線１２との間に接続されている。その他の構成は図４と同様のため説明を省略する。

なお本発明は、パス用素子が駆動用トランジスタからのオフ電流を外部へ流すことができるよう、駆動用トランジスタ１４及び発光素子１５に接続されていることが特徴であり、その他の構成は図５に限定されるものではない。

本実施の形態では、スイッチング用トランジスタとしてｎ型のトランジスタを、駆動用トランジスタ、及び電流制御用トランジスタとして、ｐ型のトランジスタを用いる場合で説明する。

走査線１１により、スイッチング用トランジスタ２１が選択されると、信号線１０からビデオ信号が入力される。ビデオ信号は、デジタル値であっても、アナログ値であってもよい。例えばデジタル値のビデオ信号の場合、当該ビデオ信号の情報、つまり電荷が、容量素子２２に蓄積される。この蓄積された電荷が電流制御用トランジスタ２５のＶｇｓを越えると、電流制御用トランジスタ２５がオンとなる。このとき、電流制御用トランジスタ２５と同時に駆動用トランジスタ１４がオンとなる。すると、電源線１２からの電流が発光素子１５へ供給され、所定の輝度で発光素子１５が点灯する。駆動用トランジスタ１４のゲート電極は、固定電位線２６に接続しているため、トランジスタのゲート・ソース間の電圧Ｖｇｓは常に一定となる。駆動用トランジスタのゲート電位を固定電位とすることにより、寄生容量や配線容量によるゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。そのため、駆動用トランジスタの特性のばらつきに起因する、輝度ムラを抑えることができる。よって、表示ムラの要因がさらに減り、表示装置の画質を大いに高めることができる。

次いで、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へオフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすパス用素子１６に、駆動用トランジスタ１４のオフ電流を流すことによって、発光素子へ当該オフ電流が供給されないようにすることができる。その結果、きれいな黒表示を行うことができる。なおパス用素子には、図２に示すような素子を用いることができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図５（Ａ）に示す画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

なお、上述したようにデジタル値のビデオ信号が入力される場合、このままでは階調表示ができないため、発光素子の点灯時間を制御した時間階調表示を用いて階調表示を行うとよい。

図６には、図５（Ａ）に示す等価回路と同様な機能を奏する等価回路例を示す。またパス用素子として、ｐ型の薄膜トランジスタ２０を用い、ｐ型の薄膜トランジスタの一方の電極は、発光素子の対向電極と接続する場合で説明する。

図６（Ａ）に示す等価回路では、発光素子１５にｐ型の薄膜トランジスタ２０が接続され、当該薄膜トランジスタのゲート電極は電源線１２に接続されている。その他の構成は、図５（Ａ）と同様であるため説明を省略する。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ当該オフ電流が供給されない。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタ１４のオフ電流を、ｐ型の薄膜トランジスタ２０へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図６（A）に示した画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

図６（Ｂ）に示す等価回路図は、図６（Ａ）と異なり、駆動用トランジスタ１４のゲート電極が、走査線１１と同一層、つまり同一材料で形成される制御用走査線３０と接続されている。そのため、電源線の数を削減することができる。その他の構成は、図６（Ａ）と同様であるため、図５（Ａ）を参照することができる。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ駆動用トランジスタのオフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、ｐ型の薄膜トランジスタ２０へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図６（B）に示した画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

図６（Ｃ）に示す等価回路図は、図６（Ａ）と異なり、電流制御用トランジスタ２５のゲート電極が、駆動用トランジスタ１４のゲート電極を接続されている。そのため、制御用走査線や電源線の数を削減することができる。その他の構成は、図６（Ａ）と同様であるため、図５（Ａ）を参照することができる。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ駆動用トランジスタ１４のオフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジス１４タのオフ電流を、ｐ型の薄膜トランジスタ２０へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図６（C）に示した画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

なお図６において、パス用素子にｐ型の薄膜トランジスタを用いたが、図２で示した素子を用いてもよい。

次に図５（Ｂ）に示す画素を説明する。当該画素は、信号線１０、走査線１１、消去用走査線２３、固定電位線２６、スイッチング用トランジスタ２１、駆動用トランジスタ１４、消去用トランジスタ２４、電流制御用トランジスタ２５、発光素子１５、パス用素子１６、電源線１２、容量素子２２を有する。なお本実施の形態では、スイッチング用トランジスタ、及び消去用トランジスタとしてｎ型のトランジスタを、駆動用トランジスタ、及び電流制御用トランジスタとして、ｐ型のトランジスタを用いる場合で説明する。

次いで、発光素子１５を非点灯とする場合、消去用走査線２３より、消去用トランジスタをオンとし、容量素子２２に蓄積された電荷を放電させる。すると、駆動用トランジスタ１４がオフとなる。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたパス用素子１６に駆動用トランジスタのオフ電流を流し、発光素子へ当該オフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、パス用素子１６へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図５（B）に示した画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

図７には、図５（Ｂ）に示す等価回路と同様な機能を奏する等価回路例を示す。またパス用素子として、ｐ型の薄膜トランジスタ２０を用い、ｐ型の薄膜トランジスタの一方の電極は、発光素子の対向電極と接続する場合で説明する。

図７（Ａ）に示す等価回路では、発光素子１５にｐ型の薄膜トランジスタ２０が接続され、当該薄膜トランジスタのゲート電極は電源線１２に接続されている。その他の構成は、図５（Ｂ）と同様であるため説明を省略する。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ当該オフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、ｐ型の薄膜トランジスタ２０へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図７（A）に示した画素を適用すると、当該発光素子に、駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

図７（Ｂ）に示す等価回路図は、図７（Ａ）と異なり、駆動用トランジスタ１４のゲート電極が、走査線１１と同一層、つまり同一材料で形成される制御用走査線３０に接続されている。そのため、電源線の数を削減することができる。その他の構成は、図７（Ａ）と同様であるため、図５（Ｂ）を参照することができる。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ駆動用トランジスタのオフ電流が供給されないようにする。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図７（B）に示した画素を適用すると、当該発光素子に、駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

図７（Ｃ）に示す等価回路図は、図７（Ａ）と異なり、電流制御用トランジスタ２５のゲート電極が、駆動用トランジスタ１４のゲート電極と接続されている。そのため、制御用走査線や電源線の数を削減することができる。その他の構成は、図７（Ａ）と同様であるため、図５（Ｂ）を参照することができる。このような画素回路において、発光素子１５を非点灯とする場合、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が供給されてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたｐ型の薄膜トランジスタ２０に当該オフ電流を流すことによって、発光素子へ当該オフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、ｐ型の薄膜トランジスタ２０へ流すことができる。その結果、きれいな黒表示を行うことができる。

特に発光素子１５に逆方向電圧を印加する際、発光素子１５が非点灯となるとき、図７（C）に示した画素を適用すると、当該発光素子に駆動用トランジスタのオフ電流が流れることがなく、表示装置は正確な黒表示を行うことができ好ましい。

なお図７において、パス用素子にｐ型の薄膜トランジスタを用いたが、図２に示すようなその他の素子を用いてもよいことは言うまでもない。

なお本実施の形態において、駆動用トランジスタ、消去用トランジスタ、電流制御用トランジスタの構造をＬＤＤ構造やＧＯＬＤ構造としたり、ダブルゲート構造としても構わない。そしてパス用素子と、ＬＤＤ構造やＧＯＬＤ構造、又はダブルゲート構造の駆動用トランジスタを組み合わせることにより、さらなるオフ電流の低下が期待できる。

（実施の形態５）
本実施の形態では、本発明の画素を有する表示装置の一形態を説明する。

図１０に示すように、上記実施の形態で示した画素を有する表示装置は、上述したような構成を有する画素がマトリクス状に複数配置された画素領域２０１と、第１のゲートドライバ４１と、第２のゲートドライバ４２と、ソースドライバ４３とを有する。第１のゲートドライバ４１と第２のゲートドライバ４２は、画素領域２０１を挟んで対向するように配置するか、画素領域２０１の上下左右の四方のうち一方に配置する。

ソースドライバ４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、トランジスタ４９（以下、ＴＦＴ４９と表記する）と、アナログスイッチ５０を有する。ＴＦＴ４９とアナログスイッチ５０は、信号線（Ｓ１・・・Ｓｍ）に対応して、各列に設けられる。インバータ５１は、ＷＥ（ＷｒｉｔｅＥｒａｓｅ）信号の反転信号を生成するためのものであり、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。ＴＦＴ４９のゲート電極は選択信号線５２に接続し、ソース電極及びドレイン電極の一方は信号線（Ｓ１・・・Ｓｍ）に接続し、他方は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８と信号線（Ｓ１・・・Ｓｍ）の間に設けられる。つまり、アナログスイッチ５０の入力ノードは第２のラッチ４８に接続し、出力ノードは信号線Ｓｍに接続する。アナログスイッチ５０の２つの制御ノードの一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素が有する駆動用トランジスタ１４をオフにする電位であり、駆動用トランジスタ１４がｎ型の場合は電源５３の電位をＬ（Ｌｏｗ）レベルとし、駆動用トランジスタ１４がＰ型の場合は電源５３の電位をＨ（Ｈｉｇｈ）レベルとする。

第１のゲートドライバ４１はパルス出力回路５４と選択回路５５を有する。第２のゲートドライバ４２はパルス出力回路５６と選択回路５７を有する。選択回路５５、５７は、選択信号線５２に接続する。但し、第２のゲートドライバ４２が含む選択回路５７は、インバータ５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係となる。

選択回路５５、５７の各々はトライステートバッファを有する。トライステートバッファの入力ノードはパルス出力回路５４又はパルス出力回路５６に接続し、当該トライステートバッファの制御ノードは選択信号線５２に接続する。トライステートバッファの出力ノードはそれぞれ走査線（Ｇ１・・・Ｇｎ）に接続する。トライステートバッファは、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときに不定状態となる。

ソースドライバ４３が含むパルス出力回路４４、第１のゲートドライバ４１が含むパルス出力回路５４、第２のゲートドライバ４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路を有する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、信号線（Ｓ１・・・Ｓｍ）又は走査線（Ｇ１・・・Ｇｎ）をランダムに選択することができる。信号線（Ｓ１・・・Ｓｍ）又は走査線（Ｇ１・・・Ｇｎ）をランダムに選択すると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。

なおソースドライバ４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１のゲートドライバ４１と第２のゲートドライバ４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、ソースドライバ４３、第１のゲートドライバ４１、第２のゲートドライバ４２は、保護回路を有してもよい。保護回路により、静電気破壊等を低減することができる。

また本発明の表示装置は、電源制御回路を有してもよい。電源制御回路は、発光素子１５に電源を供給する電源回路とコントローラを有する。電源回路は、駆動用トランジスタ１４と電源線（Ｖ１・・・Ｖｍ）を介して発光素子１５の画素電極に接続する。また、電源回路は、電源線を介して、発光素子１５の対向電極に接続する。

このような電源制御回路により、発光素子１５に順方向バイアスの電圧（順方向電圧）を印加して、発光素子１５に電流を流して点灯させるときは、第１の電源１７の電位が、対向電極１８の電位よりも高くなるように、第１の電源１７と対向電極１８の電位差を設定する。一方、発光素子１５に逆方向電圧を印加する際は、第１の電源１７の電位が、対向電極１８の電位よりも低くなるように、第１の電源１７と対向電極１８の電位を設定する。このような電源の設定は、コントローラから電源回路に所定の信号を供給することにより、行うことができる。

このように逆方向電圧を印加する結果、発光素子１５の経時劣化を抑制し、信頼性を向上させることができる。また、発光素子１５は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極が短絡する初期不良を低減させることができる。

また表示装置は、モニター回路と制御回路を有してもよい。モニター回路は、周囲の温度（以下環境温度と表記）に基づき動作する。制御回路は定電流源とバッファを有する。またモニター回路は、モニター用発光素子を有する。モニター回路と制御回路とを合わせて、温度補償機能回路と表記する。

このような制御回路は、モニター回路の出力に基づき、電源電位を変更する信号を、電源制御回路に供給することができる。そして電源制御回路は、制御回路から供給される信号に基づき、画素領域２０１に供給する電源電位を変更する。その結果、環境温度の変化に起因した電流値の変動を抑制して、信頼性を向上させることができる。このような制御回路は発光素子を有する画素領域と、発光素子を駆動するトランジスタへ供給する信号を生成するドライバとの間に設けることができる。

（実施の形態６）
本実施の形態では、画素を動作するための信号について説明する。なお本実施の形態で示す動作は、図１７に示したタイミングチャートのように、１ゲート選択期間に、ビデオ信号を書き込む期間と、消去信号を書き込む期間とを設ける。このような動作方法は、上記実施の形態で示した画素構成のいずれを有する表示装置も適用するこができる。またこのような動作方法を用いると、消去用トランジスタを有する画素構成では、消去用トランジスタを削除することができ、高開口率化を図ることができる。なお表示装置の形態については、図１０を参照することができる。

表示装置の動作について図１１を参照して説明する。まず図１１（Ａ）を用いて、ソースドライバの動作について説明する。パルス出力回路４４には、クロック信号（以下、ＳＣＫと表記する）、クロック反転信号（以下、ＳＣＫＢと表記する）及びスタートパルス（以下、ＳＳＰと表記する）が入力され、これらの信号のタイミングに従って、第１のラッチ４７にサンプリングパルスを出力する。データが入力される第１のラッチ４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ４８は、ラッチパルスが入力されると、第１のラッチ４７に保持されていたビデオ信号を、一斉に第２のラッチ４８に転送する。

ここで、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における選択回路４６の動作について説明する。期間Ｔ１、Ｔ２は水平走査期間の半分の期間に相当し、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間と呼ぶことができる。

期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルであり、ＴＦＴ４９はオン、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線（Ｓ１・・・Ｓｍ）は、各列に配置されたＴＦＴ４９を介して、電源５３と電気的に接続する。つまり、複数の信号線（Ｓ１・・・Ｓｍ）は、電源５３と同電位になる。このとき、画素が有するスイッチング素子１３はオンとなっており、当該スイッチング素子１３を介して、電源５３の電位が駆動用トランジスタ１４のゲート電極に伝達される。そうすると、駆動用トランジスタ１４はオフとなり、発光素子１５が含む２つの電極は同電位となる。つまり、発光素子１５が含む両電極間には電流が流れず非点灯となる。このように、ビデオ信号の状態に関係なく、電源５３の電位が駆動用トランジスタ１４のゲート電極に伝達されて、当該スイッチング素子１３がオフになり、発光素子１５が有する２つの電極の電位が同電位になる動作を消去動作とよぶ。

期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルであり、ＴＦＴ４９はオフ、アナログスイッチ５０は導通状態となる。そうすると、第２のラッチ４８に保持されたビデオ信号は、１行分が同時に複数の信号線（Ｓ１・・・Ｓｍ）に伝達される。このとき、画素が有するスイッチング素子１３はオンとなっており、当該スイッチング素子１３を介して、ビデオ信号が駆動用トランジスタ１４のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、駆動用トランジスタ１４はオン又はオフとなり、発光素子１５が有する２つの電極は、互いに異なる電位又は同電位となる。より詳しくは、駆動用トランジスタ１４がオンになると、発光素子１５が有する２つの電極は互いに異なる電位となり、発光素子１５に電流が流れる。そして、発光素子１５は点灯する。なお発光素子１５に流れる電流は、駆動用トランジスタ１４のソースとドレイン間に流れる電流と同じである。一方、駆動用トランジスタ１４がオフとなると、発光素子１５が含む２つの電極は同電位となり、発光素子１５に電流は流れない。つまり、発光素子１５は非点灯となる。このように、ビデオ信号に従って、駆動用トランジスタ１４がオン又はオフとなり、発光素子１５が有する２つの電極の電位が互いに異なる電位又は同電位となる動作を書き込み動作とよぶ。

次に、図１１（Ｂ）を用いて第１のゲートドライバ４１、第２のゲートドライバ４２の動作について説明する。パルス出力回路５４には、Ｇ１ＣＫ（第１のゲートドライバ用クロック信号）、Ｇ１ＣＫＢ（第１のゲートドライバ用クロック反転信号）、Ｇ１ＳＰ（第１のゲートドライバ用スタートパルス信号）が入力され、これらの信号のタイミングに従って、選択回路５５に順次パルスを出力する。パルス出力回路５６には、Ｇ２ＣＫ（第２のゲートドライバ用クロック信号）、Ｇ２ＣＫＢ（第２のゲートドライバ用クロック反転信号）、Ｇ２ＳＰ（第２のゲートドライバ用スタートパルス信号）が入力され、これらの信号のタイミングに従って、選択回路５７に順次パルスを出力する。図１１（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各列の選択回路５５、５７に供給されるパルスの電位を示す。

ここで、ソースドライバ４３の動作の説明と同様に、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における第１のゲートドライバ４１が含む選択回路５５と、第２のゲートドライバ４２が含む選択回路５７の動作について説明する。なお、図１１（Ｂ）のタイミングチャートでは、第１のゲートドライバ４１から信号が伝達された走査線（Ｇ１・・・Ｇｎ）の電位をＧｎ４１と表記し、第２のゲートドライバ４２から信号が伝達された走査線（Ｇ１・・・Ｇｎ）の電位をＧｎ４２と表記する。また、Ｇｎ４１とＧｎ４２は、同じ配線を示す。

期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルである。そうすると、第１のゲートドライバ４１が含む選択回路５５には、ＬレベルのＷＥ信号が入力され、選択回路５５は不定状態となる。一方、第２のゲートドライバ４２が含む選択回路５７には、ＷＥ信号が反転したＨレベルの信号が入力され、選択回路５７は動作状態となる。つまり、選択回路５７はＨレベルの信号（行選択信号）をｉ行目の走査線Ｇｉに伝達し、走査線ＧｉはＨレベルの信号と同電位となる。つまり、第２のゲートドライバ４２によりｉ行目の走査線Ｇｉが選択される。その結果、画素が有するスイッチング素子１３はオンとなる。そして、ソースドライバ４３が含む電源５３の電位が駆動用トランジスタ１４のゲート電極に伝達され、駆動用トランジスタ１４はオフとなり、発光素子１５の両電極の電位は同電位となる。つまり、この期間では、発光素子１５が非点灯となる消去動作が行われる。

期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルである。そうすると、第１のゲートドライバ４１が有する選択回路５５には、ＨレベルのＷＥ信号が入力され、選択回路５５は動作状態となる。つまり、選択回路５５はＨレベルの信号をｉ行目の走査線Ｇｉに伝達し、走査線ＧｉはＨレベルの信号と同電位となる。そして、第１のゲートドライバ４１により、ｉ行目の走査線Ｇｉが選択される。その結果、画素が有するスイッチング素子１３はオンとなる。そして、ソースドライバ４３が含む第２のラッチ４８からビデオ信号が駆動用トランジスタ１４のゲート電極に伝達され、駆動用トランジスタ１４はオン又はオフとなり、発光素子１５が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１５は点灯又は非点灯となる書き込み動作が行われる。一方、第２のゲートドライバ４２が含む選択回路５７には、Ｌレベルの信号が入力され、不定状態となる。

このように、走査線Ｇｎは、期間Ｔ１（第１のサブゲート選択期間）において第２のゲートドライバ４２により選択され、期間Ｔ２（第２のサブゲート選択期間）において第１のゲートドライバ４１により選択される。つまり、走査線は、第１のゲートドライバ４１と第２のゲートドライバ４２により、相補的に制御される。そして、第１及び第２のサブゲート選択期間において、一方で消去動作を行って、他方で書き込み動作を行う。

なお第１のゲートドライバ４１がｉ行目の走査線Ｇｉを選択する期間では、第２のゲートドライバ４２は動作していない状態（選択回路５７が不定状態）、又はｉ行目を除く他の行の走査線に行選択信号を伝達する。同様に、第２のゲートドライバ４２がｉ行目の走査線Ｇｉに行選択信号を伝達する期間は、第１のゲートドライバ４１は不定状態、又はｉ行目を除く他の行の走査線に行選択信号を伝達する。

また上記のような動作を行う本発明は、発光素子１５を強制的にオフとすることができるために、階調数が多くなった場合にも、デューティ比の向上を実現することができる。さらに、発光素子１５を強制的にオフにすることができるにも関わらず、容量素子の電荷を放電するＴＦＴを設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴い発光素子の輝度を下げることができる。すなわち、駆動電圧を下げることができるため、消費電力を削減することができる。

なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。

なお、ゲート選択期間の前半（第１のサブゲート選択期間）には、画素に消去信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に画像（ビデオ）信号が入力されているが、これに限定されない。ゲート選択期間の前半（第１のサブゲート選択期間）には、画素にビデオ信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）には、画素に消去信号が入力されてもよい。

またあるいは、ゲート選択期間の前半（第１のサブゲート選択期間）にも、画素にビデオ信号が入力され、ゲート選択期間の後半（第２サブゲート選択期間）にも、画素にビデオ信号が入力されてもよい。各々には、異なるサブフレームに相当する信号を入力すればよい。その結果、消去期間を設けずに、点灯期間が連続的に配置されるようにして、サブフレーム期間を設けることが出来る。この場合は、消去期間を設ける必要が無いため、デューティ比を高くすることが出来る。

（実施の形態７）
本実施の形態では、上記実施の形態と異なる画素構成について説明する。

図８に示すように画素は、発光素子１５、スイッチ用トランジスタ１０３、保持用トランジスタ１０４、駆動用トランジスタ１４、変換用トランジスタ１０２とパス用素子１６と容量素子１１２とを有する。スイッチ用トランジスタ１０３のゲート電極は第１の走査線１０７に接続し、ソース電極およびドレイン電極の一方は信号線１０に接続し、他方は変換用トランジスタ１０２のゲート電極に接続される。また、変換用トランジスタ１０２のソース電極およびドレイン電極の一方は電源線１１０に接続し他方は変換用トランジスタ１０２のゲート電極と接続される。保持用トランジスタ１０４のゲート電極は第２の走査線１０８に接続し、ソース電極およびドレイン電極の一方は変換用トランジスタ１０２のゲート電極と接続し、他方は駆動用トランジスタ１４のゲート電極に接続する。駆動用トランジスタ１４のソース電極およびドレイン電極の一方は電源線１１０に接続し、他方は発光素子１５の画素電極に接続する。また、発光素子１５の対向電極は第２の電源１１４に接続する。容量素子１１２は駆動用トランジスタ１４のゲート電極と電源線１１０の間に接続され、パス用素子１６は、発光素子１５の画素電極に接続される。信号線１０には輝度情報に応じて制御される電流源１０６が接続され、電源線１１０には第１の電源１１１が接続される。

スイッチ用トランジスタ１０３、保持用トランジスタ１０４の導電型は制約されず、Ｎ型、Ｐ型のどちらの導電型でもよい。また、駆動用トランジスタ１４と変換用トランジスタ１０２の導電型も制約されないが、両者とも同じ導電型である必要がある。発光素子１５において、画素電極から対向電極に電流が流れて発光する場合は、図８に示すように駆動用トランジスタ１４と変換用トランジスタ１０２はＰ型である方が望ましい。また、対向電極から画素電極に電流が流れる方向に電流が流れて発光する場合は、駆動用トランジスタ１４と変換用トランジスタ１０２はＮ型である方が望ましい。

パス用素子１６は、発光素子１５が点灯するときにはオフとなり、発光素子１５が非点灯となるときに、駆動用トランジスタのオフ電流を流すような機能を有する。パス用素子１６は、図２に示すようなｐ型の薄膜トランジスタ２０、その他の素子を用いることができる。

パス用素子は、非点灯期間において、駆動用トランジスタ１４にオフ電流が生じる場合、当該オフ電流がパス用素子へ流れるように設定する。具体的には、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすようにパス用素子１６は設けられる。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、パス用素子１６へ流すことができる。このパス用素子１６に駆動用トランジスタのオフ電流を流すことによって、発光素子へ当該オフ電流が供給されないため、きれいな黒表示を行うことができる。

図８に示す画素構成の動作について説明する。図９（Ａ）〜（Ｃ）に示すように、画素の動作はプログラミング期間、点灯期間、非点灯期間に分けることができる。

まず、図９（Ａ）に示すプログラミング期間では、第１の走査線１０７、第２の走査線１０８にＨレベルの信号が入力され、スイッチ用トランジスタ１０３および保持用トランジスタ１０４はオンし、電流源１０６と変換用トランジスタ１０２を接続することで、輝度情報に応じた信号電流Ｉｄａｔａが変換用トランジスタ１０２のソースとドレイン間に流れる。このとき、変換用トランジスタ１０２のゲート電極とドレイン電極は互いに接続しているため、変換用トランジスタ１０２は飽和領域で動作し、変換用トランジスタ１０２のソースとドレイン間に信号電流Ｉｄａｔａが流れるのに必要なゲート・ソース間電圧が、容量素子１１２に蓄えられる。この後、第１の走査線１０７および第２の走査線１０８にＬレベルの信号が入力され、スイッチ用トランジスタ１０３および保持用トランジスタ１０４がオフし、プログラミング期間が終了し、点灯期間に推移する。このとき、第１の走査線１０７よりも先に、第２の走査線１０８にＬレベルの信号を出力し、また、スイッチ用トランジスタ１０３よりも保持用トランジスタ１０４が先にオフする方が好ましい。

図９（Ｂ）に示す点灯期間では、プログラミング期間において、容量素子１１２に蓄えられた電位差に応じて駆動用トランジス１４により発光素子１５に電流Ｉｄｒｉｖが供給される。ただし、駆動用トランジスタ１４が飽和領域で動作するように、第２の電源１１４を制御する必要がある。このとき、発光素子１５に供給される電流値Ｉｄｒｉｖは、駆動用トランジスタ１４と変換用トランジスタ１０２の移動度および閾値が同一であるならば、信号電流Ｉｄａｔａ、駆動用トランジスタ１４および変換用トランジスタ１０２のチャネル幅とチャネル長の比によって決まり、駆動用トランジスタ１４のチャネル長をＬ１、チャネル幅をＷ１、変換用トランジスタ１０２のチャネル長をＬ２、チャネル幅をＷ２とすると、発光素子１５に供給される電流値Ｉｄｒｉｖは式（１）で表される。

Ｉｄｒｉｖ＝（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２）×Ｉｄａｔａ・・・（１）

このように、画素間でトランジスタの特性にばらつきがあったとしても、隣接するトランジスタ（駆動用トランジスタ１４と変換用トランジスタ１０２）で移動度および閾値にばらつきがない場合には、各画素４０４の発光素子に供給される電流は、電流源１０６から供給される信号電流Ｉｄａｔａにのみ依存するため、発光輝度にばらつきのない高画質な表示が可能となる。

次に、図９（Ｃ）に示す非点灯期間では、駆動用トランジスタ１４をオフとする。このとき、駆動用トランジスタ１４にオフ電流が生じる場合、発光素子へ当該オフ電流が流れてしまう。そのため、Ｒ（ｏｆｆ）＞Ｒｐ≫Ｒ（ｏｎ）、より好ましくはＲ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）を満たすように設けられたパス用素子１６に駆動用トランジスタ１４のオフ電流を流すことによって、発光素子へ当該オフ電流が供給されないようにする。Ｒ（ｏｆｆ）≫Ｒｐ≫Ｒ（ｏｎ）の場合、駆動用トランジスタのオフ電流を、パス用素子１６へ流すことができる。その結果、きれいな黒表示を行うことができる。

なお図８に示す画素回路において、発光素子１５に逆方向電圧を印加する構成を設けてもよい。通常、発光素子１５は逆方向電圧を印加しても電流は流れないが、発光素子１５内にショート箇所があると、ショート箇所に電流が集中するため、ショート箇所を焼き切り、発光素子１５の劣化を低減し信頼性を高めることができる。このような逆方向電圧を印加することにより、初期のショート箇所だけでなく、進行性のショート箇所を焼き切り、発光素子１５の劣化を低減し信頼性を高めることができる。

本実施の形態で示した画素構成は、パス用素子により、非点灯期間において、駆動用トランジスタのオフ電流を発光素子へ供給することがないため、きれいな黒表示を行うことができる。また本実施の形態で示した画素構成は、トランジスタばらつきに関わらず高画質であり、信頼性の高い表示装置を提供することができる。

（実施の形態８）
本実施の形態では、上記実施の形態で示した画素の断面構造について説明する。

図１２には、スイッチング素子１３、駆動用トランジスタ１４、及び発光素子１５の断面図を示す。絶縁基板６０上に設けられた下地絶縁膜６１上には、スイッチング素子１３として薄膜トランジスタが、駆動用トランジスタ１４として薄膜トランジスタが設けられている。本実施の形態では、薄膜トランジスタ１３の導電型をｐ型とし、薄膜トランジスタ１４の導電型をｎ型とする。

絶縁基板６０としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、ポリエチレン−テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板がある。

薄膜トランジスタ１３、１４は、活性層となる半導体膜、半導体膜上に設けられたゲート絶縁膜６２、ゲート電極を有する。

半導体膜は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファスシリコン（ＳＡＳ）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。

本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を用いる。加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。

レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ₂Ｏ₃レーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波、第３高調波、又は第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ₄レーザ（基本波１０６４ｎｍ）の第２高調波（５６２ｎｍ）や第３高調波（６５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。

またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。

また、希ガスや窒素などの不活性ガス雰囲気中でレーザビームを照射するようにしてもよい。これにより、レーザビームの照射による半導体表面の荒れを抑えたり、平坦性を高めることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。

またＳｉＨ₄とＦ₂、又はＳｉＨ₄とＨ₂を用いて微結晶半導体膜を形成し、その後上記のようなレーザ照射を行って結晶化してもよい。

その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、所謂水素出しを行なうことができる。さらに、結晶化を促進させる金属元素、例えばニッケル（Ｎｉ）を非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、６００〜９５０℃の加熱処理を施しても構わない。

但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えばゲッタリング工程として、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行なえばよい。

また直接下地絶縁膜上に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ₄、又はＦ₂等のフッ素系ガスと、ＳｉＨ₄、又はＳｉ₂Ｈ₆等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体膜を形成することができる。

このような半導体膜の作製方法であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。

このように形成される半導体膜上にゲート絶縁膜、ゲート電極を順に形成する。ゲート絶縁膜は、珪素を有する酸化膜、又は珪素を有する窒化膜を用いることができる。

その後ゲート電極をマスクとして自己整合的に不純物元素を添加する。すると、不純物元素が添加されたソース領域及びドレイン領域、並びにゲート電極下方にチャネル形成領域が形成される。このとき、ゲート電極の端面をテーパ形状とすることにより、低濃度不純物領域（ＬＤＤ領域）を形成することができる。低濃度不純物領域を有する構造が、ＬＤＤ構造である。ＬＤＤ構造は、ホットキャリア劣化耐性を強くでき、またオフリーク電流も低減できるといった特徴を有している。低濃度不純物領域のうち、ゲート電極と重なっている領域を有する構造が、ＧＯＬＤ構造である。ＧＯＬＤ構造は高電流駆動力で、かつホットキャリア劣化耐性に非常に優れた特徴を有している。例えばゲート電極を積層構造とし、第１のゲート電極のテーパ形状と、第２のゲート電極のテーパ形状を異ならせることによりＬＤＤ構造やＧＯＬＤ構造を形成することができる。このようなＬＤＤ構造、又はＧＯＬＤ構造を用いて駆動用トランジスタを形成し、さらにパス用素子を設けることによって、さらなるオフ電流の低下が期待できる。

またゲート電極は、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をタングステン（Ｗ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をチタン（Ｔｉ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をアルミニウム（Ａｌ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜を銅（Ｃｕ）とする組み合わせで形成することが好ましい。第１の導電膜及び第２の導電膜としてリン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。またチャネル形成領域が微細化するにつれて生じる短チャネル効果を防止するためには、ゲート電極の側面に絶縁物を形成し、当該絶縁物下方に低濃度不純物領域が形成される、所謂サイドウォール構造とすると好ましい。

その後、ゲート絶縁膜を開口して、ソース領域及びドレイン領域に接続する配線（それぞれソース配線及びドレイン配線と表記する）を形成し、薄膜トランジスタとして完成することができる。

さらに本実施の形態では、ゲート電極、及び半導体膜を覆ってパッシベーション膜６３を形成する。当該パッシベーション膜６３により、ゲート電極表面の酸化を防止することができる。加えて、パッシベーション膜が有する水素により、半導体膜の欠陥（ダングリングボンド）の終端を行うことができる。パッシベーション膜６３として、珪素を有する酸化膜、又は珪素を有する窒化膜、具体的には酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等を用いることができる。さらに本実施の形態では、層間絶縁膜を設け、平坦性を高めることを特徴とする。層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテン、シロキサン、又はポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、化合物（例えばアルキル基、芳香族炭化水素）を有するポリマー材料を出発原料として形成される。置換基として、フッ素を用いてもよく、フッ素に加えて少なくとも水素を含む化合物を合わせて用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成されるものである。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。例えば有機材料を用いて層間絶縁膜を形成すると、平坦性は高まるが、水分や酸素が吸収されやすい状態となってしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、水分に加えてＮａ等のアルカリイオンの侵入を防ぐことができる。本実施の形態では、第１の層間絶縁膜６４に有色性有機材料、第２の層間絶縁膜６５に透光性を有する有機材料を用いる。なおカーボンブラック等の粒子を有機材料へ分散させることにより、有色性を得ることができる。有色性有機材料により、配線等による光の回り込みを抑えることができる。所謂ブラックマトリクスとしての機能を奏することができる。

その後、第１及び第２の層間絶縁膜６４、６５、パッシベーション膜６３及びゲート絶縁膜６２に開口部を設け、ソース配線及びドレイン配線６６を形成する。ソース配線及びドレイン配線は、導電性材料により単層又は積層で形成する。例えば、チタン（Ｔｉ）／アルミニウムシリコン（Ａｌ−Ｓｉ）／Ｔｉ、Ｍｏ／Ａｌ−Ｓｉ／Ｍｏ、ＭｏＮ／Ａｌ−Ｓｉ／ＭｏＮの積層構造を用いることができる。また導電性材料として、炭素及びニッケル（１〜２０ｗｔ％）を含むアルミニウム合金（Ａｌ（Ｃ＋Ｎｉ）と表記する）膜を用いてもよい。（Ａｌ（Ｃ＋Ｎｉ））膜は、通電又は熱処理後も耐熱性が高く以下に示す画素電極（ＩＴＯやＩＴＳＯ）と酸化還元電位が近いため、電池効果による電食反応が生じにくく、コンタクト抵抗値に大きな変動がない材料である。

その後、薄膜トランジスタ１３及び１４を接続するソース配線及びドレイン配線６６に、画素電極（第１の電極）７３を接続する。画素電極７３は透光性又は非透光性を有する材料から形成する。例えば、透光性を有する場合、インジウム錫酸化物（ＩＴＯ、ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯと表記する）、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。

画素電極７３の端を覆うように、絶縁膜６７を形成する。絶縁膜６７は、電界発光層を形成するときの隔壁（土手）として機能する。絶縁膜６７は、層間絶縁膜と同様に無機材料と有機材料のどちらの材料を用いて形成してもよい。

次いで絶縁膜６７に開口部を形成し、当該開口部に電界発光層７４を形成する。このとき絶縁膜６７に接するように電界発光層を形成するため、当該電界発光層にピンホールなどが生じないように、絶縁膜６７は曲率半径が連続的に変化する形状を有するとよい。また絶縁膜６７の加熱処理から電界発光層７４の形成までを、大気に曝すことなく連続して行うとよい。

電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、液滴吐出法、塗布法又は蒸着法により形成することができる。高分子材料は、液滴吐出法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。さらに、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。例えばＲ用の電界発光層には、三重項励起状態となる材料を使用し、Ｇ、Ｂ用には、一重項励起状態となる材料を使用することができる。

詳細な電界発光層は、画素電極７３側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。

具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。

なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電子注入層にベンゾオキサゾール誘導体（ＢｚＯＳと示す）を用いてもよい。

さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。

以上、各ＲＧＢの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。この場合、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うこともできる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルターやカラーフィルターと色変換層とを組み合わせたものを設ければ、フルカラー表示を行うことができる。

もちろん単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、主に文字や記号を表示する場合に適している。

その後、電界発光層７４及び絶縁膜６７を覆うように発光素子１５の対向電極（第２の電極）７５を形成する。

なお、画素電極７３及び対向電極７５の材料は、仕事関数を考慮して選択する必要がある。そして画素電極７３及び対向電極７５は、画素構成により、いずれも陽極、陰極となりうる。以下に、陽極及び陰極に用いる電極材料について説明する。

陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＩＴＳＯ、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。

また、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。

このような画素電極又は対向電極を、透光性又は非透光性とすることにより、電界発光層からの光の射出方向を選択することができる。例えば、画素電極及び対向電極を、透光性を有する材料で形成する場合、電界発光層からの光が絶縁基板６０側及び封止基板側へ射出する両面発光型の表示を行うことができる。

電界発光層からの光を基板６０へ射出する場合、画素電極を透光性とし、対向電極を非透光性とすればよい。その結果、下面発光型の表示装置を提供することができる。また電界発光層からの光を封止基板側へ射出する場合、画素電極を非透光性とし、対向電極を透光性とすればよい。その結果、上面発光型の表示装置を提供することができる。このような光の出射方向とならない側に設けられた非透光性の電極には、反射性の高い導電膜を用いることにより光を有効利用することができる。

本実施の形態では、第１の層間絶縁膜６４に有色性有機材料を使用することができ、これをブラックマトリクスとして使用できる。そして、画素電極に非透光性材料を用い、対向電極にＩＴＯ等の透光性材料を用いることにより、上面発光型とする。また第１の層間絶縁膜６４に有色性有機材料を用いず、画素電極にＩＴＯ等の透光性材料を用いることにより、下面発光型とすることができる。

また、本実施の形態において画素電極及び対向電極のうち、透光性とする必要がある場合、金属、又はこれら金属を含む合金を非常に薄く形成して用いてもよい。また薄くした金属上にＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の透明導電膜（合金を含む）との積層により形成することができる。

以上のようにして画素部を形成することができる。

また信号線と、走査線との間に生じるクロストークを防止するため、層間絶縁膜を厚くすると好ましい。このとき、クロストークが生じないような膜厚を確保するため、層間絶縁膜の一部には有機材料を用いるとよく、さらに積層構造とすることもできる。また層間絶縁膜に無機材料を用いる場合、低誘電率材料（ｌｏｗ−ｋ材料）を使用すると好ましい。

また層間絶縁膜を積層した場合であって、発光素子からの光を下方へ出射するとき、異種材料界面での光の屈折を防止するとよい。例えば、第１の層間絶縁膜に開口部を形成し、当該開口部を埋めるように第２の層間絶縁膜を形成する。その結果、第１の層間絶縁膜及び第２の層間絶縁膜の界面での光の屈折を防止することができ、光の取り出し効率を高めることができる。

このような層間絶縁膜を積層する構成例を図１２（Ｂ）に示す。

図１２（Ｂ）は、図１２（Ａ）と異なり層間絶縁膜を積層し、第１の層間絶縁膜に開口部を設けることを特徴とする。また当該開口部は、電界発光層が設けられる領域に形成することを特徴とする。またスイッチング素子１３として半導体膜上に複数のゲート電極が形成されたマルチゲート構造を有する薄膜トランジスタを用いることを特徴とする。その他の構成は図１２（Ａ）と同様であるため説明を省略する。その結果、第１の層間絶縁膜に有色性有機材料を用いる場合であっても、下面発光を行うことができる。また有色性有機材料を用いない場合であっても、第１の層間絶縁膜に開口部を設けることにより、層間絶縁膜等の界面での光の屈折を低減させることができる。

また図１２（Ａ）と同様に、画素電極及び対向電極を透光性材料とすることにより、両面発光型とすることができる。もちろん、画素電極を非透光性材料とし、対向電極を透光性材料とすることにより上面発光を行うことができる。

図１３（Ａ）は、図１２（Ａ）と異なり、画素電極７３を形成した後、配線６６を形成することを特徴とする。その他の構成は図１２（Ａ）と同様であるため説明を省略する。

図１３（Ｂ）は、図１３（Ａ）と異なり第１の層間絶縁膜に開口部を設けることを特徴とする。また電界発光層が設けられる領域において、第１の層間絶縁膜に開口部を設けることを特徴とする。またスイッチング素子１３として半導体膜上に複数のゲート電極が形成されたマルチゲート構造を有する薄膜トランジスタを用いることを特徴とする。その他の構成は図１３（Ａ）と同様であるため、図１２（Ａ）を参照することができる。その結果、第１の層間絶縁膜に有色性有機材料を用いる場合であっても、下面発光を行うことができる。また有色性有機材料を用いない場合であっても、第１の層間絶縁膜に開口部を設けることにより、層間絶縁膜等の界面での光の屈折を低減させることができる。

またさらに図１２（Ａ）と同様に画素電極及び対向電極を透光性材料とすることにより、図１３（Ｂ）に示すように両面発光型とすることができる。もちろん、画素電極を非透光性材料とし、対向電極を透光性材料とすることにより上面発光を行うことができる。

図１４（Ａ）は、図１２（Ａ）と異なり、パッシベーション膜を積層構造とし、層間絶縁膜形成前に、配線６６を形成し、層間絶縁膜６４に開口部を形成し、配線６６と接続する要に画素電極７３を形成することを特徴とする。パッシベーション膜には、第一層目に酸化窒化珪素（ＳｉＮＯ）膜を用い、第二層目に窒化酸化珪素（ＳｉＯＮ）膜を用いることができる。図１４（Ａ）に示す画素において、第１の層間絶縁膜６４及び第２の層間絶縁膜６５を積層した構造を用いてもよい。その他の構成は図１２（Ａ）と同様であるため説明を省略する。

図１４（Ｂ）は、図１４（Ａ）と異なり第１の層間絶縁膜に開口部を設けることを特徴とする。また電界発光層が設けられる領域において、第１の層間絶縁膜に開口部を設けることを特徴とする。またスイッチング素子１３として半導体膜上に複数のゲート電極が形成されたマルチゲート構造を有する薄膜トランジスタを用いることを特徴とする。その他の構成は図１４（Ａ）と同様であるため、図１２（Ａ）を参照することができる。その結果、第１の層間絶縁膜に有色性有機材料を用いる場合であっても、下面発光を行うことができる。また有色性有機材料を用いない場合であっても、第１の層間絶縁膜に開口部を設けることにより、層間絶縁膜等の界面での光の屈折を低減させることができる。

またさらに図１２（Ａ）と同様に、画素電極及び対向電極を透光性材料とすることにより、図１４（Ｂ）に示すように両面発光型とすることができる。もちろん、画素電極を非透光性材料とし、対向電極を透光性材料とすることにより上面発光を行うことができる。

図１５（Ａ）は、図１２（Ａ）と異なり、配線６６を２層にして設けることを特徴とする。すなわち、第１の層間絶縁膜６４に開口部を設けて配線６６ａを形成し、次いで第２の層間絶縁膜６５を形成し、当該第２の層間絶縁膜６５に開口部を設けて配線６６ｂを形成する。例えば配線６６ａとして炭素及びニッケルを含むアルミニウム合金（Ａｌ（Ｃ＋Ｎｉ））を用い、配線６６ｂとしてＴｉ／Ａｌ−Ｓｉ／Ｔｉの積層構造を用いることができる。その他の構成は図１４（Ａ）と同様であるため、図１２（Ａ）の説明を参照することができる。

図１５（Ｂ）は、図１５（Ａ）と異なり第１の層間絶縁膜に開口部を設けることを特徴とする。また電界発光層が設けられる領域において、第１の層間絶縁膜に開口部を設けることを特徴とする。またスイッチング素子１３として半導体膜上に複数のゲート電極が形成されたマルチゲート構造を有する薄膜トランジスタを用いることを特徴とする。その他の構成は図１５（Ａ）と同様であるため、図１２（Ａ）を参照することができる。その結果、第１の層間絶縁膜に有色性有機材料を用いる場合であっても、下面発光を行うことができる。また有色性有機材料を用いない場合であっても、第１の層間絶縁膜に開口部を設けることにより、層間絶縁膜等の界面での光の屈折を低減させることができる。またさらに画素電極及び対向電極を透光性材料とすることにより、図１５（Ｂ）に示すように両面発光型とすることができる。もちろん、画素電極を非透光性材料とし、対向電極を透光性材料とすることにより上面発光を行うことができる。

このように画素電極７３を層間絶縁膜等の平坦面上に形成すると、均一に電圧を印加することができる。その結果、良好な画像表示を行うことができる。

またこのように形成された表示装置には、コントラストの向上を図るために、偏光板、円偏光板を設けてもよい。この場合、発光素子の光の出射側に、その発光波長帯を中心波長とし、当該波長領域を偏光するフィルム（偏光フィルム）を設けた構成とすると、コントラストの向上や、配線等による鏡面化（映り込み）の防止を図ることができる。

また上述の画素部と同一基板上に、信号線駆動回路又は走査線駆動回路といった駆動回路部を形成することができる。この場合、半導体膜には多結晶珪素膜を用いると好ましい。

また図１６には、図１０で示した画素部、及び第１のゲートドライバ４１、第２のゲートドライバ４２の領域の断面図を示す。図１４では図示しなかったが、容量素子２２は、ゲート電極の材料と、層間絶縁膜６４等の絶縁材料と、配線６６とにより形成することができる。第１及び第２のゲートドライバ領域の一部上には封止材４０８が設けられている。封止材により、対向基板４０６を張り合わせることができる。対向基板４０６を張り合わせるときに形成される空間には、窒素等の不活性ガス、樹脂材料を充填させたり、乾燥剤を設けるとよい。水分や酸素による発光素子１５の劣化を防止することができる。

また図１６に示すように、封止材をゲートドライバ上に設けることにより、表示装置の狭額縁化を達成することができる。またソースドライバ上に封止材を設けてもよい。ただし、引き出し配線等が多く設けられているため、注意が必要である。

このような封止構造は、図１２（Ａ）（Ｂ）、図１３（Ａ）（Ｂ）、図１４（Ｂ）、図１５（Ａ）（Ｂ）で示したいずれの画素構成にも適用することができる。

なお本実施の形態は、その他の実施の形態と自由に組み合わせることができる。

（実施の形態９）
本発明のパス用素子を含む画素領域を備えた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１９を参照して説明する。

図１９（Ａ）に示す本発明の表示装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。図１９（Ｂ）に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。図１９（Ｃ）に示す本発明の表示装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。図１９（Ｄ）に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。図１９（Ｅ）に示す本発明の表示装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。図１９（Ｆ）に示す本発明の表示装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含み、本発明によりきれいな黒表示を行うことができる。また駆動用トランジスタを線形領域で動作させることによって、低消費電力化を図ることもできる。上記に挙げた電子機器において、パス用素子を設けることにより、駆動用トランジスタのオフ電流は、パス用素子を介して、外部へ流すことができる。その結果、きれいな黒表示を行う電子機器を提供することができる。

本発明の画素を示した回路図である本発明のパス用素子を示した断面図である本発明の画素を示した回路図である本発明の画素を示した回路図である本発明の画素を示した回路図である本発明の画素を示した回路図である本発明の画素を示した回路図である本発明の画素を示した回路図である本発明の画素の動作を示した図である本発明の表示装置を示した図である本発明の画素の動作波形を示した図である本発明の画素の断面図である本発明の画素の断面図である本発明の画素の断面図である本発明の画素の断面図である本発明の表示装置の断面図である発明の画素の動作のタイミングを示す図である発明の画素の動作のタイミングを示す図である本発明の電子機器を示した断面図である発明の画素の動作のタイミングを示す図である

Claims

発光素子と、スイッチング素子と、駆動用トランジスタと、パス用素子である第１のトランジスタとを有する画素を有し、
前記スイッチング素子のソース又はドレインの一方は、前記駆動用トランジスタのゲートと電気的に接続され、
前記発光素子の一方の電極は、前記駆動用トランジスタのソース又はドレインの一方と電気的に接続され、
前記発光素子の他方の電極は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記発光素子の前記一方の電極及び前記駆動トランジスタのソース又はドレインの前記一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のトランジスタのゲートには、前記第１のトランジスタがオフとなる電位が供給され、
前記第１のトランジスタの抵抗値は、非点灯となる前記発光素子の抵抗値より小さく、且つ点灯する前記発光素子の抵抗値より大きいことを特徴とする表示装置。
発光素子と、スイッチング素子と、ｐ型の駆動用トランジスタと、パス用素子である第１のｐ型トランジスタとを有する画素を有し、
前記スイッチング素子のソース又はドレインの一方は、前記駆動用トランジスタのゲートと電気的に接続され、
前記発光素子の一方の電極は、前記駆動用トランジスタのソース又はドレインの一方と電気的に接続され、
前記発光素子の他方の電極は、第１の配線と電気的に接続され、
前記第１のｐ型トランジスタのソース又はドレインの一方は、前記発光素子の前記一方の電極及び前記駆動トランジスタのソース又はドレインの前記一方と電気的に接続され、
前記第１のｐ型トランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のｐ型トランジスタのゲートには、前記第１のｐ型トランジスタがオフとなる電位が供給され、
前記第１のｐ型トランジスタの抵抗値は、非点灯となる前記発光素子の抵抗値より小さく、且つ点灯する前記発光素子の抵抗値より大きいことを特徴とする表示装置。
発光素子と、スイッチング素子と、ｎ型の駆動用トランジスタと、パス用素子である第１のｎ型トランジスタとを有する画素を有し、
前記スイッチング素子のソース又はドレインの一方は、前記駆動用トランジスタのゲートと電気的に接続され、
前記発光素子の一方の電極は、前記駆動用トランジスタのソース又はドレインの一方と電気的に接続され、
前記発光素子の他方の電極は、第１の配線と電気的に接続され、
前記第１のｎ型トランジスタのソース又はドレインの一方は、前記発光素子の前記一方の電極及び前記駆動トランジスタのソース又はドレインの前記一方と電気的に接続され、
前記第１のｎ型トランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第１のｎ型トランジスタのゲートには、前記第１のｎ型トランジスタがオフとなる電位が供給され、
前記第１のｎ型トランジスタの抵抗値は、非点灯となる前記発光素子の抵抗値より小さく、且つ点灯する前記発光素子の抵抗値より大きいことを特徴とする表示装置。
請求項１乃至３のいずれか一において、
前記画素は、容量素子と消去用トランジスタとを有し、
前記容量素子は、一方の電極が前記駆動用トランジスタのゲートに電気的に接続し、他方の電極が電源線に電気的に接続し、
前記消去用トランジスタは、ソース又はドレインの一方が前記駆動用トランジスタのゲートに電気的に接続し、ソース又はドレインの他方が前記電源線に電気的に接続し、ゲートが消去用走査線に電気的に接続することを特徴とする表示装置。
請求項１乃至４のいずれか一において、
前記駆動用トランジスタは、ＬＤＤ構造又はダブルゲート構造であることを特徴とする表示装置。
請求項１乃至５のいずれか一において、
前記第２の配線は前記第１の配線と電気的に接続されたことを特徴とする表示装置。
請求項１乃至６のいずれか一において、
前記画素が複数設けられた画素領域と、前記スイッチング素子及び前記駆動用トランジスタへ供給する信号を生成するドライバとの間に温度補償機能を有する素子が設けられていることを特徴とする表示装置。
請求項１乃至７のいずれか一において、
前記画素が複数設けられた画素領域と、前記スイッチング素子及び前記駆動用トランジスタへ供給する信号を生成するドライバとの間に保護回路が設けられていることを特徴とする表示装置。