JP4884866B2

JP4884866B2 - 窒化物半導体装置の製造方法

Info

Publication number: JP4884866B2
Application number: JP2006201652A
Authority: JP
Inventors: 恭三金本; 勝臣塩沢; 和重川崎; 仁佐久間; 淳一堀江; 俊彦志賀; 敏之大石
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-07-25
Filing date: 2006-07-25
Publication date: 2012-02-29
Anticipated expiration: 2026-07-25
Also published as: US20080023799A1; JP2008028291A; US7791097B2

Description

本発明は窒化物半導体装置の製造方法に関し、特に、窒化物半導体基板の裏面にｎ電極を備えた窒化物半導体装置の製造方法に関する。

ＧａＮなどの窒化物半導体基板に電極を作製する製造方法としては、例えば特許文献１〜４のように、基板を研磨し、さらに研磨損傷をドライエッチングで除去したり、さらに酸素プラズマ処理を行う製造方法が提案されている。また、特許文献４のように、ＳｉＣｌ₄などIＶ族元素を成分に含むガスを用いたエッチングを行った後に電極を蒸着することで意図的にIＶ族元素をドーピングして低抵抗化を図る製造方法が提案されている。

特許第２９６７７４３号公報特開２００３−３４７６６０号公報特開２００４−６７１８号公報特開２００５−２６８７６９号公報

しかしながら従来の製造方法では、電極蒸着後に５００℃以上の高温の熱処理を加えて初めて低抵抗なオーミック特性が得られるものであったり、逆に熱処理なしで低抵抗なオーミック特性を有していてもデバイス組み立て工程に必要な熱処理で高抵抗化したり、低抵抗なオーミック特性を有していても十分な密着性が得られないものであったりと、オーミック特性および密着性の両方を満足出来るものは得られていなかった。

すなわち、高温の熱処理が必要な場合には、先に形成した表側素子構造の電気特性を低下させる恐れがある。また、デバイス組み立て工程の熱処理で電気特性が変化する場合は、これを防ぐために低温で組み立てを行うことが考えられるが、組み立て後の動作時の熱などで経時変化を招く恐れがある。また、密着性を改善するために、電極構造を工夫したり表面に酸処理を行ったりすると、プロセスに制約がかかったり、せっかく得られた低抵抗が損なわれたりする恐れがある。

本発明は以上のような問題点を解決するためになされたものであり、低抵抗なオーミック特性および高い密着性を実現できる窒化物半導体装置の製造方法を提供することを目的とする。

本発明に係る窒化物半導体装置の製造方法は、窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、窒化物半導体基板の第２の主表面をガスでプラズマ処理することにより、前記第２の主表面を変性させＳｉ元素を含む表面変性層とするとともに前記表面変性層上に少なくともＳｉ，Ｇａ，Ｃｌ及びＯを構成要素とする堆積物を形成するプラズマ処理工程と、前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、前記堆積層上に金属電極を形成する電極形成工程と、前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程とを備え、前記プラズマ処理工程は、ＳｉＣｌ ₄ を４％以上含む前記ガスまたはＳｉ元素含有プラズマでプラズマ処理する工程であり、前記洗浄工程は、フッ酸、バッファードフッ酸、塩酸、硫酸、燐酸、および硝酸のいずれも含まない純水、または酒石酸水溶液を用いて前記堆積層を洗浄することにより、前記堆積層を０．２〜３ｎｍの範囲内で残す工程であり、前記熱処理工程は、２００〜４５０℃の範囲内の温度で熱処理を行う工程であることを特徴とする。

本発明に係る窒化物半導体装置の製造方法は、窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、窒化物半導体基板の第２の主表面をガスでプラズマ処理することにより、前記第２の主表面を変性させＳｉ元素を含む表面変性層とするとともに前記表面変性層上に少なくともＳｉ，Ｇａ，Ｃｌ及びＯを構成要素とする堆積物を形成するプラズマ処理工程と、前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、前記堆積層上に金属電極を形成する電極形成工程と、前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程とを備え、前記プラズマ処理工程は、ＳｉＣｌ ₄ を４％以上含む前記ガスまたはＳｉ元素含有プラズマでプラズマ処理する工程であり、前記洗浄工程は、フッ酸、バッファードフッ酸、塩酸、硫酸、燐酸、および硝酸のいずれも含まない純水、または酒石酸水溶液を用いて前記堆積層を洗浄することにより、前記堆積層を０．２〜３ｎｍの範囲内で残す工程であり、前記熱処理工程は、２００〜４５０℃の範囲内の温度で熱処理を行う工程であることを特徴とする。従って、低抵抗なオーミック特性および高い密着性を実現できる。

以下、本発明の各実施の形態について、半導体レーザ装置に適用した場合を例にとり図面を用いて詳細に説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化または省略する。また、以下では、基板の面に関する説明を行う場合に、「表面」という語句を、裏面の反対側の面という意味で用いると同時に、面および当該面から極浅い部分までを含む基板内の領域という意味でも用いる。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る窒化物半導体装置であるレーザダイオードの構成例を示す図である。同図の如く、当該半導体装置は、窒化物半導体基板であるｎ型のＧａＮ基板１を用いて形成されている。

ＧａＮ基板１のＧａ面である表面（第１の主表面）側には、ｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮガイド層３、活性層４、ｐ型ＧａＮガイド層５、ｐ型ＡｌＧａＮクラッド層６およびｐ型ＧａＮコンタクト層７といった窒化物半導体よりなる層構造が形成されており、ＧａＮ基板１およびこれらの層構造によってレーザダイオード素子（窒化物半導体素子）が形成される。ｐ型ＧａＮコンタクト層７の上にはｐ電極８が搭載される。ｐ型ＡｌＧａＮクラッド層６、ｐ型ＧａＮコンタクト層７は、エッチングにより所定の形状にパターニングされている。ｐ電極８は、ｐ型ＧａＮコンタクト層７上部に配置されるように形成される。また、絶縁保護膜としてのＳｉＯ₂膜９は、この窒化物半導体装置の上部を覆うと共に、ｐ電極８の上面が露出されるように形成される。

一方、ＧａＮ基板１のＮ面である裏面（第２の主表面）側には、金属電極としてのｎ電極１０が設けられるが、本実施の形態においては、ｎ電極１０とＧａＮ基板１との間に、表面変性層２０と反応層３１とが設けられる。この表面変性層２０は、ＧａＮ基板１の最表面か１〜２層（通常最表面から結晶格子１〜２層分程度の深さと考えられるが、深さを制限するものではない。より深くまで形成できればそれだけ低抵抗化が容易になる）と極めて薄い領域が変性されたものであり、キャリア供給層として機能する。なお、この表面変性層２０については、本願発明者による先行出願である特願２００６−９３３９９に詳細に記載されている。

図２は、図１に示した窒化物半導体装置におけるＧａＮ基板１の裏面の拡大断面図である。図２においては、ＧａＮ基板１の裏面側を上にして描かれており、即ち図１に対して上下が逆になっている。

先に述べたように、ＧａＮ基板１の裏面とｎ電極１０との間には、反応層３１および表面変性層２０が設けられている。またｎ電極１０は、第１金属層１１、第２金属層１２および第３金属層１３から成る３層構造を有しており、反応層３１および表面変性層２０を介してＧａＮ基板１に接続する面が第１金属層１１になっている。第１金属層１１は例えばＴｉから形成されており、第２金属層１２は例えばＰｔから形成されており、第３金属層１３は例えばＡｕから形成されている。これにより、ｎ電極１０とＧａＮ基板１との間におけるショットキーバリアを低減し良好な低抵抗なオーミック性が得られる。なお、第１金属層１１と第２金属層１２との間や第２金属層１２と第３金属層１３との間に他の金属層を適宜設けてもよい。

次に、本実施の形態に係る窒化物半導体装置の製造方法、特に、図２に示したＧａＮ基板１の裏面側の電極構造を形成する工程について説明する。なお、図１に示したＧａＮ基板１の表面側のｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮガイド層３、活性層４、ｐ型ＧａＮガイド層５、ｐ型ＡｌＧａＮクラッド層６、ｐ型ＧａＮコンタクト層７、ｐ電極８、ＳｉＯ₂膜９の形成手法に関しては、従来の方法（例えば上記の特許文献１〜４等に開示の方法）と同様でよいため、本明細書での詳細な説明は省略する。

本実施の形態に係る窒化物半導体装置の製造方法においては、まず、ＧａＮ基板１の裏面に対して、ＧａＮ基板１の薄板化のための研磨・研削処理を行う。

（研削・研磨処理）
研削・研磨処理の具体例としては、まず研削機を用いてＧａＮ基板１の裏面を２００〜３００μｍ程度削り、次いでダイヤモンドスラリーを用いて研削面の平坦化を行い、最後にダイヤモンドスラリーを研磨材として研磨布により研磨する、といった処理が挙げられる。

（前処理）
次に、ＧａＮ基板１の裏面に対して、所定の前処理を行う。

所定の前処理の具体例としては、コンタミネーション除去のための酸素プラズマ処理やＢＨＦ処理等が行われる。

（プラズマ処理）
次に、ＧａＮ基板１の裏面に対して、プラズマ処理を行う。

プラズマ処理の具体例としては、高周波誘導結合プラズマ（ＩＣＰ：inductively coupled plasma）、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）、電子サイクロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）によるドライエッチングなどを用いることが可能である。

このときのエッチングガスとしては、デポ（デポジション：堆積）性の強いＳｉＣｌ₄とＡｒとの混合ガスが用いられるが、あるいは、ＳｉＣｌ₄に代えて、Ｓｉ以外の他のIＶ族元素またはＶI族元素と塩素との化合物を用いてもよい。IＶ族元素はIII族元素であるＧａに対して、ＶI族元素はＶ族元素であるＮに対して、それぞれ価電子数が１個多くｎ型元素として反応するので、このようなガスを用いてプラズマ処理を行うことによりＧａＮ基板１表面を高キャリア濃度となるように変性させることができると考えられる。

ＧａＮ基板１において、裏面をＳｉ含有プラズマと反応させることにより、ＧａＮとＳｉとが反応し、表面変性層２０が形成される。これは、例えば、上述したように、ＧａＮ基板１の最表面か１〜２層に形成される。従って、研磨処理を機械的研磨で終わらせ表面粗さ（半径）Ｒａを大きくすることによりＧａＮ基板１の裏面の表面積を大きくすることでさらに低抵抗化を促進することもできる。

（デポ層厚制御処理）
上述したようにＳｉＣｌ₄はデポ性が強いので、プラズマ処理の後には、表面変性層２０を覆うように薄い絶縁膜（高抵抗膜）がデポ物として堆積される。このため、デポ物に覆われた表面変性層２０上にそのまま電極を蒸着した場合には、高抵抗になってしまうので、抵抗を低減するために高温の熱処理を行うことが必要となる。従って、これを避けるためには、堆積されたデポ物を取り除くことが必要となる。

このようなデポ物を除去するために、従来から、酸処理によるエッチングが行われている。しかし、デポ物を取り除くために酸処理を行うと、酸がデポ物だけではなく表面変性層２０までもエッチングするので、せっかく形成したキャリア供給層を除去してしまう。その結果、電極を蒸着した直後は低抵抗なオーミック特性を有していてもデバイス組み立て工程に必要な熱処理で高抵抗化してしまうことになる。本発明は、このような点に着目し、デポ物を全て除去するのではなく、部分的に残しつつ除去することを特徴とするものである。

すなわち、高抵抗化を避けるためには、デポ物の下層の表面変性層２０が除去されてしまわない程度にデポ物を適度に残しつつ除去することが（言い換えれば、デポ物を部分的に除去することが）必要となる。以下では、図３〜５を用いて、高抵抗化を避けることが可能なデポ物の層厚について説明する。なお、窒化物半導体装置においては、後の工程でシンタリング（熱処理）が行われるが、以下の説明ではシンタと略称する。また、図３〜５は、層厚が小さ過ぎる場合がパターンａで、層厚が適度である場合がパターンｂで、層厚が大き過ぎる場合がパターンｃで、それぞれ示されている。

図３は、電極蒸着後にシンタを行う前の状態（未シンタ状態）において、デポ物の層厚と、隣り合う２つのｎ電極１０間に一定電流を流したときの電圧（以下では単に電極間電圧とも呼ぶ）値との関係を模式的に示すグラフである。図３に示されるように、デポ物の層厚が大きくなるにつれて、ｎ電極１０におけるコンタクト抵抗は増加するので、上記の電極間電圧も大きくなっている。

電極形成後に窒素雰囲気中でシンタを行うとＴｉなどの反応性に富んだ電極材料は半導体表面および間に介在するデポ物と反応して、デポ層を吸収して、導電性の反応層が形成されるので、未シンタ状態で高抵抗であっても、シンタによって低抵抗化する。この抵抗の下がり始める温度を低抵抗化開始温度と呼ぶことにする。なお、もともと低抵抗であった場合にはこのような低抵抗化開始温度は存在しない。

一方、低抵抗化後にさらにシンタ温度を高くすると電極材料は半導体表面からキャリアを供給していた原子を吸い上げるなどして、最終的にはコンタクト抵抗が増加してゆく。この増加し始めの温度を高抵抗化開始温度と呼ぶことにする。

図４は、デポ物の層厚と低抵抗化開始温度との関係を模式的に示すグラフである。図４に示されるように、デポ物の層厚が大きくなるにつれて、低抵抗化開始温度は大きくなっている。図５は、デポ物の層厚と高抵抗化開始温度との関係を模式的に示すグラフである。図５に示されるように、デポ物の層厚が大きくなるにつれて、高抵抗化開始温度は大きくなっている。

すなわち、図４〜５に示されるように、デポ物の層厚が大きくなるにつれて、低抵抗化開始温度および高抵抗化開始温度の両方が大きくなる。従って、デポ物の層厚は、低抵抗化開始温度を下げるためには小さいことが好ましいが、小さくなり過ぎると高抵抗化開始温度も下がってしまうので、厚過ぎず且つ薄過ぎない適度な層厚となるように、デポ物を部分的に除去する必要がある。

本実施の形態においては、このデポ物が水溶性を有することに着目し、デポ物を、純水を用いて洗浄することにより部分的に除去する。これにより、表面変性層２０の最表面のみに部分的にデポ物を残しデポ層３０とすることができる（なお、デポ層３０の層厚の具体的な範囲については、後述する）。

（アッシャー処理）
次に、酸素アッシャーにより酸素プラズマ処理を行う。これにより、表面変性層２０およびデポ層３０の一部を酸化させ且つ表面変性層２０およびデポ層３０へ酸素をドーピングしたり窒素欠陥を導入し、キャリア濃度を増加させキャリア供給能力を高めることができる。また、カーボンによる表面汚染源を除去し密着性を高めることができる。

（電極形成処理）
次に、電子ビーム（ＥＢ）蒸着法等により、ＧａＮ基板１の裏面上に、例えば、ｎ電極１０の材料であるＴｉからなる第１金属層１１、Ｐｔからなる第２金属層１２、Ａｕからなる第３金属層１３を順次堆積する。それにより、Ｔｉ／Ｐｔ／Ａｕの３層構造を有するｎ電極１０が形成される。このときＴｉからなる第１金属層１１の層厚は１０〜１００ｎｍ程度でよい。Ｐｔからなる第２金属層１２は、この後の熱処理の際にＴｉからなる第１金属層１１とＡｕからなる第３金属層１３との反応を防止するバリア効果が得られる程度の厚さ、具体的には５０〜１００ｎｍ程度の厚さであればよい。またＡｕからなる第３金属層１３は、デバイス組み立て工程におけるハンダとの反応で無くなってしまわない程度の層厚が必要であり、例えば２００ｎｍ程度以上の層厚があればよい。また、ｎ電極１０は、Ｔｉ／Ｐｔ／Ａｕの３層構造に限らず、例えば、Ｔｉ／Ａｌの２層構造（Ｔｉからなる第１金属層１１がデポ層３０に接するようにする）であっても、上記と同様の効果が得られる。また、Ｔｉに限らず、ＮやＯとの反応性が高いＴｉ、Ａｌ、Ｔａ、ＺｒおよびＭｏのいずれか１種類以上を含む第１金属層１１をデポ層３０に接するように設けることで、密着性の良いｎ電極１０を形成できる。

（パターニング処理）
次に、ｎ電極１０をパターニングする。即ち、ｎ電極１０の上に所定パターンのレジストマスクを形成し、それをマスクにしてウェットエッチングやイオンミリングなどを行い、ｎ電極１０の不要な部分を除去する。その後レジストマスクを除去する。

なお、ｎ電極１０をパターニングする手法としては、上述したような、材料の蒸着後にレジストマスクを形成しウェットエッチングやイオンミリングなどを行う手法の他に、所定パターンのレジストを材料の蒸着前に予め形成しておき蒸着後に剥がす手法（リフトオフ）が考えられる。しかし、リフトオフを行った場合には、蒸着前に薬液が表面変性層２０表面に作用し表面変性層２０が損なわれる可能性があるので、リフトオフではなくウェットエッチングやイオンミリングなどを行う方が好ましい。特に、イオンミリングを行うことにより、エッチングでは除去（パターニング）しにくいＰｔを確実に除去することが可能となる。

（熱処理）
次に、２００〜４５０℃（好ましくは２８０〜４２０℃、さらに好ましくは３４０〜４００℃）の範囲内で熱処理を行う。この熱処理は、デバイス作製後のデバイス組み立て工程で使用される温度（約３４０℃）以上で行うことにより、熱的安定性を高めることができる。さらに、抵抗値が変化し始める温度（４００℃）以下に抑えることにより、低抵抗とすることができる。すなわち、熱処理を３６０〜４００℃で行うことにより、低抵抗を安定的に得ることが可能となる。なお、この熱処理は、組み立て工程の熱処理で十分な場合には、省くことも可能である。また、この熱処理は、６０〜３００ｓｅｃの範囲内の時間で行われることが好ましい。

以上の工程により、図６に示されるように、ＧａＮ基板１の裏面上に本実施の形態に係るｎ電極構造が形成される。

図７は、層厚が図３〜５に示されるパターンａ〜ｃである場合について、シンタ温度と電極間電圧との関係（すなわちシンタ温度と抵抗との関係）を示すグラフである。

図７においてパターンｂとして示されるように、デポ層３０の層厚が適切である場合には、第１金属層１１に含まれるＴｉとデポ層３０とが熱処理により部分的に反応し反応層３１が形成されるので、シンタ温度が３４０℃付近で抵抗が急激に低下し３６０℃で極小となっている（図１〜２においては、図示の都合上、反応層３１は表面変性層２０とｎ電極１０との界面全面にわたって介在しているが、実際には、反応層３１は表面変性層２０とｎ電極１０との界面に部分的に（まだらに）介在してもよい）。従って、３６０℃で熱処理を行うことにより、他の温度で熱処理を行うよりも抵抗を下げることが可能となる。このことは、熱処理の温度を上げるにつれてＴｉがデポ層３０深くまで反応するようになり、２８０℃以上の熱処理でＴｉまたはＴｉとデポ層３０との反応物が（反応層３１として）表面変性層２０に接するようになることによると考えられる。また、４００℃よりもさらに高い温度で熱処理を行うと、Ｔｉが表面変性層２０とも反応してしまいキャリアが減少するので逆に抵抗が上がってしまうと考えられる。

デバイス組み立て工程に必要な３４０℃程度の熱処理で低抵抗を維持するためには、パターンｂに示されるように、未シンタ状態である程度高抵抗であったものがシンタ後に低抵抗化し、ある程度の熱処理でも変化しないようにすることが望ましい。従って、パターンｂに示されるように、未シンタ状態での抵抗値をある程度低く抑えておくことができれば、その後の熱処理における抵抗値の変化をコントロールすることが可能となる。

図８は、パターンｂに示されるような抵抗特性を得るためにドライエッチング後に処理を行うための処理剤として適切な洗浄液（エッチング剤）を示すグラフである。

図８においては、純水（●印）による洗浄または比較的に弱い酸である酒石酸（○印）による洗浄によりデポ物を部分的に除去しデポ層３０とした場合には、デバイス組み立て工程で使用される３４０℃付近で電極抵抗値が低下し極小となっている（図７のパターンｂに対応）。なお、酒石酸による洗浄を行う場合には、例えば、酒石酸の５０％水溶液を用いて洗浄を行った後に純水を用いて洗浄を行う。

また、ＳｉＣｌ₄を用いたプラズマ処理によりデポ物を形成した後に、純水洗浄によりデポ物を部分的に除去しデポ層３０とし、デポ層３０にアッシャーによりプラズマ処理を行った場合には、未シンタ状態での抵抗値が低く抑えられるとともに、デバイス組み立て工程で使用される３００℃付近で電極抵抗値が急激に低下し最小となっている（図７のパターンｂに対応）。

また、ＩＣＰ処理後に比較的酸化性が強い酸であるＢＨＦ（バッファードフッ酸）を用いて洗浄（エッチング）を行った後に酸素プラズマアッシャーを行った場合には、未シンタ状態での抵抗値は低く抑えられるがシンタにより抵抗値が上がり始める温度が低くなる（図７のパターンａに対応）。これは、強い酸化力により、デポ層３０および表面変性層２０までもがエッチングされることによると考えられる。また、ＢＨＦに限らず、フッ酸、塩酸、硫酸、燐酸、硝酸等の他の強酸を用いた場合にも、同様の結果となる。

すなわち、図８によれば、図７のパターンｂに示されるような抵抗特性を得るためには、強酸ではなく、酒石酸水溶液等の弱酸または純水を用いて洗浄を行えばよいことが分かる。酒石酸水溶液を用いる場合には、例えば、濃度を５〜５０％の範囲内で洗浄時間を１０〜２００秒の範囲内でそれぞれ制御することにより、デポ層３０の層厚を調整することが可能となる。これにより、低抵抗化が可能なシンタ温度範囲を制御することが可能となる。

また、図８に示されるように、最適化したＳｉＣｌ₄プラズマ処理を用いることにより洗浄を行わずＳｉＣｌ₄プラズマ処理の後にＯ₂アッシャーのみを行った場合（ＳｉＣｌ₄プラズマ＋アッシャー）にも、抵抗値は、図７のパターンｂに対応して変化し、未シンタ状態での抵抗値は少し高いものの３６０℃のシンタで低抵抗化が可能となった。

なお、オージェ分析の結果、ＳｉＣｌ₄プラズマ処理後に純水を用いて洗浄を行うことで、ＧａＮ基板１の表面上に成長するＧａ酸化物からなる樹枝状付着物を除去できることが分かっている。

次に、デポ層３０の層厚の具体的な範囲について説明する。

上述したように、熱処理工程においては、２００〜４５０℃（好ましくは２８０〜４２０℃、さらに好ましくは３４０〜４００℃）の範囲内の温度で熱処理が行われる。従って、デポ層３０の層厚を、上記の範囲内の温度で熱処理を行った場合の電極間電圧が、上記の範囲外の温度で熱処理を行った場合の電極間電圧に比べて低抵抗となるように（すなわち全ての範囲の温度で最も低抵抗となるように）設定すればよい（第１の条件）。

上記の第１の条件は、オージェ分析を用いた実測を行った結果、デポ層３０の層厚が０．１〜５ｎｍ（好ましくは０．２〜３ｎｍ）の範囲内である場合に（第２の条件）満たされることが分かっている。特に、３ｎｍ以下である場合には、未シンタ状態でも低抵抗化が可能であることが分かっている。

また、上記の第１の条件は、ｎ電極１０形成用の金属を蒸着した直後（すなわち熱処理前）のコンタクト抵抗率が熱処理後のコンタクト抵抗率の最小値の５〜５０倍の範囲内である場合に（第３の条件）満たされることが分かっている。

なお、上記の第３の条件は、ＧａＮ基板１の裏面側に、３００μｍ□のｎ電極１０を３００μｍ間隔で形成した場合において、２電極間に１００ｍＡ通電したときの電極間電圧がおおよそ２５０ｍＶ〜２．５Ｖの範囲内となることに相当する。

次に、図９〜１２を用いて、デポ層３０の組成について説明する。図９には部分的にデポ物が除去されデポ層３０が形成されたＧａＮ基板１を、図１０にはデポ物が形成され部分的に除去される前のＧａＮ基板１を、図１１にはＳｉＣｌ₄ではなくＣｌ₂を用いたプラズマ処理が行われたＧａＮ基板１を、図１２には真空中でスパッタ処理が行われたＧａＮ基板１を、それぞれオージェ分析した結果が示されている。

ＳｉＣｌ₄を用いたプラズマ処理が行われデポ物が形成された図９〜１０においては、ＳｉＣｌ₄を用いたプラズマ処理が行われずデポ物が形成されない図１１〜１２に比較して、Ｓｉが非常に多く検出され、ＯまたはＣｌがやや多く検出されている。従って、デポ物（デポ層３０）は、Ｓｉを含みさらにＯまたはＣｌを含んで構成されていると考えられる。

次に、図１３を用いて、プラズマ処理によりデポ層３０（デポ物）を形成するときに用いられるＳｉＣｌ₄の濃度について説明する。図１３には、ＳｉＣｌ₄の濃度と（ｎ）電極間抵抗（３６０℃熱処理後の相対値）との関係が示されている。

図１３に示されるように、電極間抵抗は、濃度が２％のときは高いが、２％から４％にかけて急激に低下している。従って、ＳｉＣｌ₄の濃度を４％以上としてプラズマ処理を行うことにより、電極間抵抗を小さくすることが可能となる。

本実施の形態によれば、ｎ電極１０の形成後に熱処理を行っても、小さいコンタクト抵抗を安定して維持できるという効果が得られる。よって、デバイス組み立て工程における温度変化を経ても、ｎ電極１０のコンタクト抵抗の増大は伴わない。つまり、デバイス組み立てが完了した後においても、ＧａＮ基板１とｎ電極１０との間のコンタクト抵抗を小さく維持することができる。従って、窒化物半導体装置の動作電圧を低減することが可能となり、また、発熱による影響を低減できるため、安定した動作出力を得ることができ、高出力化が可能となる。

また、金属電極であるｎ電極１０を、酸素プラズマ処理により密着性を高めた表面変性層２０を介してＧａＮ基板１の裏面に搭載させるので、ｎ電極１０の密着性が向上するという効果も得られる。

また、表面変性層２０上に形成されたデポ物を、表面変性層２０を除去しない程度に部分的に除去（しデポ層３０と）するので、高抵抗化を防ぐことができる。

また、第１金属層１１に含まれるＴｉとデポ層３０とが熱処理により反応し導電性の反応層３１が形成されるので、さらに低抵抗とすることができる。

このように、本実施の形態に係る窒化物半導体装置およびその製造方法によれば、低抵抗なオーミック特性および高い密着性を実現できる。これにより、安価に高性能のレーザーダイオードの製造が可能となる。

実施の形態１に係る窒化物半導体装置の構成例を示す図である。実施の形態１に係る窒化物半導体装置における基板の裏面の拡大断面図である。実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と電極間電圧値との関係を模式的に示すグラフである。実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と低抵抗化開始温度との関係を模式的に示すグラフである。実施の形態１に係る窒化物半導体装置におけるデポ物の層厚と高抵抗化開始温度との関係を模式的に示すグラフである。実施の形態１に係る窒化物半導体装置の製造方法における基板の裏面の拡大断面図である。実施の形態１に係る窒化物半導体装置におけるシンタ温度と電極間電圧との関係を示すグラフである。実施の形態１に係る窒化物半導体装置の製造方法において所望の抵抗特性を得るために適切な洗浄液を示すグラフである。実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。実施の形態１に係る窒化物半導体装置のデポ層の組成を示すグラフである。実施の形態１に係る窒化物半導体装置の製造方法におけるＳｉＣｌ₄の濃度を示すグラフである。

符号の説明

１ＧａＮ基板、２ｎ型ＡｌＧａＮクラッド層、３ｎ型ＧａＮガイド層、４活性層、５ｐ型ＧａＮガイド層、６ｐ型ＡｌＧａＮクラッド層、７ｐ型ＧａＮコンタクト層、８ｐ電極、９ＳｉＯ₂膜、１０ｎ電極、１１第１金属層、１２第２金属層、１３第３金属層、２０表面変性層、３０デポ層、３１反応層、ａ〜ｃパターン。

Claims

窒化物半導体基板の第１の主表面上に、窒化物半導体素子の層構造を形成する工程と、
窒化物半導体基板の第２の主表面をガスでプラズマ処理することにより、前記第２の主表面を変性させＳｉ元素を含む表面変性層とするとともに前記表面変性層上に少なくともＳｉ，Ｇａ，Ｃｌ及びＯを構成要素とする堆積物を形成するプラズマ処理工程と、
前記堆積物を洗浄することにより前記堆積物を部分的に除去し残りを堆積層として残す洗浄工程と、
前記堆積層上に金属電極を形成する電極形成工程と、
前記堆積層と前記金属電極とを熱処理により反応させ反応層を形成する熱処理工程とを備え、
前記プラズマ処理工程は、ＳｉＣｌ₄を４％以上含む前記ガスまたはＳｉ元素含有プラズマでプラズマ処理する工程であり、
前記洗浄工程は、フッ酸、バッファードフッ酸、塩酸、硫酸、燐酸、および硝酸のいずれも含まない純水、または酒石酸水溶液を用いて前記堆積物を洗浄することにより、前記堆積層を０．２〜３ｎｍの範囲内で残す工程であり、
前記熱処理工程は、２００〜４５０℃の範囲内の温度で熱処理を行う工程である、
ことを特徴とする窒化物半導体装置の製造方法。
請求項１に記載の窒化物半導体装置の製造方法であって、
前記洗浄工程の後かつ前記電極形成工程の前に、前記堆積層および前記表面変性層を酸素でプラズマ処理する工程
をさらに備えることを特徴とする窒化物半導体装置の製造方法。
請求項１に記載の窒化物半導体装置の製造方法であって、
前記電極形成工程は、前記堆積層上に金属を蒸着させる金属蒸着工程を有し、
前記金属蒸着工程の直後における前記金属電極のコンタクト抵抗率は、前記熱処理工程の後における前記金属電極のコンタクト抵抗率の最小値の５〜５０倍の範囲内である
ことを特徴とする窒化物半導体装置の製造方法。