Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4896789B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4896789B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4896789B2
JP4896789B2 JP2007088836A JP2007088836A JP4896789B2 JP 4896789 B2 JP4896789 B2 JP 4896789B2 JP 2007088836 A JP2007088836 A JP 2007088836A JP 2007088836 A JP2007088836 A JP 2007088836A JP 4896789 B2 JP4896789 B2 JP 4896789B2
Authority
JP
Japan
Prior art keywords
region
pmisfet
film
recess
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007088836A
Other languages
English (en)
Other versions
JP2008251688A (ja
Inventor
伸二 森
力 佐藤
浩司 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007088836A priority Critical patent/JP4896789B2/ja
Priority to US12/056,909 priority patent/US8013398B2/en
Publication of JP2008251688A publication Critical patent/JP2008251688A/ja
Priority to US13/205,950 priority patent/US8124472B2/en
Application granted granted Critical
Publication of JP4896789B2 publication Critical patent/JP4896789B2/ja
Priority to US13/569,604 priority patent/USRE45462E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に係わり、特にＭＩＳＦＥＴのソース／ドレイン領域にシリコンゲルマニウム（ＳｉＧｅ）を埋め込み、Ｓｉチャネルを歪ませることによって移動度を向上させた半導体装置の製造方法に関する。
高い駆動性を有するＣＭＯＳトランジスタの製造方法として、シリコン（Ｓｉ）を歪ませてチャネル領域に応力をかけることによって移動度を向上させる技術（いわゆる歪Ｓｉ技術）が知られている。特に、歪Ｓｉ技術によって製造される素子構造の一例として、ｐＭＩＳＦＥＴ領域のソース／ドレイン領域にＳｉＧｅ層を埋め込むことによって、Ｓｉチャネル領域に圧縮応力をかけて移動度を向上させるｅＳｉＧｅ技術が注目されている。
一般的には、ＳｉＧｅ層中のゲルマニウム（Ｇｅ）濃度に比例してチャネル領域への応力は大きくなるので、Ｇｅ濃度が高いほど移動度も向上する。しかしながら、ＳｉＧｅ層中の結晶欠陥によるリスクもＧｅ濃度に比例して大きくなるので、Ｇｅ濃度が高くなるとジャンクションリーク（Ｊ／Ｌ）やサリサイドの異常成長等の問題を引き起こす可能性がある。
一方、ＬＳＩでは、高い駆動性を有する素子だけではなく、高い信頼性を有する素子も必要とされる。高い駆動性を有する素子を製造するためにＳｉＧｅ層中のＧｅ濃度を高くした場合は、ＳｉＧｅ層中の結晶欠陥によるリスクが増大し、結果的に高い信頼性を得ることができない。即ち、従来方法においては、１つのチップ内において、高駆動性を有するｐＭＩＳＦＥＴと高信頼性を有するｐＭＩＳＦＥＴの両方を形成することはできなかった。
米国特許公報６６２１１３１号
本発明は、上記事情を考慮してなされたもので、その目的とするところは、１つのチップ内において、高駆動性が求められるｐＭＩＳＦＥＴ及び高信頼性が求められるｐＭＩＳＦＥＴの両方を形成することのできる半導体装置の製造方法を提供することにある。
本発明の一態様に係わる半導体装置の製造方法は、Ｓｉ基板上のウエルに素子分離領域を設けることによって、第１のｐＭＩＳＦＥＴ領域，第２のｐＭＩＳＦＥＴ領域，及びｎＭＩＳＦＥＴ領域を形成する工程と、前記各ＭＩＳＦＥＴ領域にそれぞれ、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ｎＭＩＳＦＥＴ領域を覆うマスクを形成する工程と、１つのＭＩＳＦＥＴ領域とそれを囲む素子分離絶縁膜を含むセル領域を中心とする１ｍｍ×１ｍｍの領域に対して基板Ｓｉが露出している面積の割合をＳｉ開口率と定義し、前記ｎＭＩＳＦＥＴ領域を前記マスクで覆った状態で、前記第１のｐＭＩＳＦＥＴ領域及び第２のｐＭＩＳＦＥＴ領域を各々のＳｉ開口率が異なる条件で選択的にエッチングし、各々の領域のＳｉチャネルを挟む関係でリセスを形成する工程と、前記第１のＭＩＳＦＥＴ領域中のリセスに、該領域のＳｉチャネルに対して第１の圧縮歪みを与える第１のＳｉＧｅ層を形成し、且つ前記第２のｐＭＩＳＦＥＴ領域中のリセスに、該領域のＳｉチャネルに対して前記第１の圧縮歪みとは大きさの異なる第２の圧縮歪みを与える第２のＳｉＧｅ層を形成する工程と、を含むことを特徴とする。
本発明によれば、１つのチップ内において、高駆動性が求められるｐＭＩＳＦＥＴ及び高信頼性が求められるｐＭＩＳＦＥＴの両方を形成することができる。その結果、ＣＭＯＳトランジスタの品質を向上させることができる。
以下、本発明の詳細を図示の実施形態によって説明する。なお、以下の内容は、本発明の実施形態であって、本発明は以下の内容に限られるものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置の概略構成を示す断面図である。
Ｓｉ基板１００の表面部（ウエル）に素子分離絶縁膜１１０が形成され、この素子分離絶縁膜１１０で囲まれた第１のｐＭＩＳＦＥＴ領域１２１、第２のｐＭＩＳＦＥＴ領域１２２及びｎＭＩＳＦＥＴ領域１２３が形成されている。ｐＭＩＳＦＥＴ領域１２１，１２２には、ゲート絶縁膜１３０を介してゲート電極３０１，３０２がそれぞれ形成され、更にゲート電極３０１，３０２をマスクにソース／ドレイン領域を形成することによりｐチャネルＭＩＳトランジスタがそれぞれ形成されている。ｎＭＩＳＦＥＴ領域１２３には、ゲート絶縁膜１３０を介してゲート電極３０３が形成され、更にゲート電極３０３をマスクにソース／ドレイン領域を形成することにより、ｎＭＩＳトランジスタが形成されている。
第１のｐＭＩＳＦＥＴ領域１２１では、Ｓｉチャネルを挟むソース／ドレイン領域に第１のＳｉＧｅＢ膜３２１が形成されている。このＳｉＧｅＢ膜３２１は、Ｓｉチャネルに圧縮歪みを与えるＳｉＧｅ層にｐ型不純物としてのＢをドープしたものであり、これによりｐＭＩＳトランジスタの移動度が向上するようになっている。第２のｐＭＩＳＦＥＴ領域１２２にも同様に、Ｓｉチャネルを挟むソース／ドレイン領域に第２のＳｉＧｅＢ膜３２２が形成されている。このＳｉＧｅＢ膜３２２もＳｉＧｅＢ膜３２１と同様に、Ｓｉチャネルに圧縮歪みを与えることとなり、これによりｐＭＩＳトランジスタの移動度が向上するようになっている。
第１のｐＭＩＳＦＥＴ領域１２１に形成される第１のＳｉＧｅＢ膜３２１と第２のｐＭＩＳＦＥＴ領域１２２に形成される第２のＳｉＧｅＢ膜３２２とは、Ｇｅ濃度が異なる。従って、第１及び第２のｐＭＩＳＦＥＴ領域１２１，１２２の各Ｓｉチャネルが受ける応力は異なるものとなる。具体的には、第１のｐＭＩＳＦＥＴ領域１２１のＳｉチャネルが受ける圧縮応力は、第２のｐＭＩＳＦＥＴ領域１２２のＳｉチャネルが受ける圧縮応力より大きい。このため、第１のｐＭＩＳＦＥＴ領域１２１のＳｉチャネルに対する歪み量は、第２のｐＭＩＳＦＥＴ領域１２２のＳｉチャネルに対する歪み量に比べて大きくなる。従って、第１のｐＭＩＳＦＥＴ領域１２１は高い駆動性を要する素子の形成に適し、第２のｐＭＩＳＦＥＴ領域１２２は高い信頼性を要する素子の形成に適している。
次に、図２〜図４を参照して本実施形態の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、表面部のウエルに素子分離絶縁膜１１０が形成されたＳｉ基板１００を準備する。この素子分離絶縁膜１１０によって、第１のｐＭＩＳＦＥＴ領域１２１、第２のｐＭＩＳＦＥＴ領域１２２及びｎＭＩＳＦＥＴ領域１２３が形成されている。続いて、低圧化学気相成長（ＬＰＣＶＤ）法を用いて、ゲート絶縁膜１３０を全面に形成する。ゲート絶縁膜１３０の材料は、例えば、シリコン酸化膜（ＳｉＯ2 ）、シリコン酸窒化膜（ＳｉＯＮ）、高誘電率ゲート絶縁膜（Ｈｉ−ｋ）であり、厚さは２ｎｍである。続いて、ＬＰＣＶＤ法を用いて、ポリシリコン膜１４０を全面に形成する。ポリシリコン膜１４０の厚さは１００ｎｍである。
続いて、リソグラフィ技術を用いて、ｎＭＩＳＦＥＴ領域１２３を覆うレジストパターン２１０を形成する。その後、イオン注入技術を用いて、第１のｐＭＩＳＦＥＴ領域１２１及び第２のｐＭＩＳＦＥＴ領域１２２のポリシリコン膜１４０にボロン（Ｂ）を注入する。
このＢの注入により、図２（ｂ）に示すように、ｐＭＩＳＦＥＴ領域１２１，１２２上にｐ+ ポリシリコン膜１４１が形成される。続いて、ウェットエッチングを用いてレジストパターン２１０を除去する。
次いで、図２（ｃ）に示すように、リソグラフィ技術を用いて、第１のｐＭＩＳＦＥＴ領域１２１及び第２のｐＭＩＳＦＥＴ領域１２２を覆うレジストパターン２２０を形成する。続いて、このレジストパターン２２０をマスクに用いて、ポリシリコン膜１４０にリン（Ｐ）を注入する。
このＰの注入により、図２（ｄ）に示すように、ｎＭＩＳＦＥＴ領域１２３上にｎ+ ポリシリコン膜１４２が形成される。続いて、ウェットエッチングを用いてレジストパターン２２０を除去する。
次いで、図３（ｅ）に示すように、ＬＰＣＶＤ法を用いて、ハードマスク１６０を全面に形成する。ハードマスク１６０は、例えばＴＥＯＳ及びシリコンナイトライド（ＳｉＮ）を含む複合膜であり、ＴＥＯＳの厚さは４０ｎｍ、ＳｉＮの厚さは６０ｎｍである。続いて、リソグラフィ技術を用いて、レジストからなる第１のゲート電極パターン２３１、第２のゲート電極パター２３２及び第３のゲート電極パターン２３３をハードマスク１６０上に形成する。
次いで、図３（ｆ）に示すように、反応性イオンエッチング（ＲＩＥ）を用いて、第１のゲート電極３０１、第２のゲート電極３０２及び第３のゲート電極３０３を形成する。続いて、ウェットエッチングを用いて、第１のゲート電極パターン２３１、第２のゲート電極パターン２３２及び第３のゲート電極パターン２３３を除去する。
次いで、図３（ｇ）に示すように、ＬＰＣＶＤ法を用いて側壁膜となる薄膜１７０を形成する。この薄膜１７０の材料は、例えばＴＥＯＳであって、厚さは４０ｎｍである。薄膜１７０として、ＴＥＯＳの代わりにＳｉＮを用いることも可能である。続いて、リソグラフィ技術を用いて、第２のｐＭＩＳＦＥＴ領域１２２及びｎＭＩＳＦＥＴ領域１２３を覆うレジストパターン２４０を形成する。
次いで、図３（ｈ）に示すように、ＲＩＥを用いて薄膜１７０をエッチングすることにより、第１のｐＭＩＳＦＥＴ領域１２１では薄膜１７０をゲート電極３０１の側壁のみに残す。即ち、第１のｐＭＩＳＦＥＴ領域１２１のゲート側部に側壁膜１７１を形成する。続いて、ウェットエッチングを用いて、第１のｐＭＩＳＦＥＴ領域１２１にＳｉチャネルを挟んだリセス１８１を形成する。リセス１８１の深さは、例えば６０ｎｍである。
次いで、図４（ｉ）に示すように、ＬＰＣＶＤ法を用いて、リセス１８１に第１のＳｉＧｅＢ膜３２１を成長形成する。この第１のＳｉＧｅＢ膜３２１の厚さは６０ｎｍで、Ｇｅ濃度は２０％である。ＳｉＧｅＢ膜３２１中のＢはｐ型不純物として機能するものであり、Ｂ以外の不純物をドープしても良い。
次いで、図４（ｊ）に示すように、ウェットエッチングを用いて薄膜１７０及び側壁膜１７１を除去した後に、ＬＰＣＶＤ法を用いて側壁膜となる薄膜１９０を形成する。この薄膜１９０の材料は、例えばＴＥＯＳであって、厚さは４０ｎｍである。続いて、リソグラフィによって、第１のｐＭＩＳＦＥＴ領域１２１及びｎＭＩＳＦＥＴ領域１２３を覆うレジストパターン２５０を形成する。
次いで、図４（ｋ）に示すように、ＲＩＥを用いて薄膜１９０をエッチングすることにより、ゲート電極３０２の側壁のみに薄膜１９０を残す。即ち、第２のｐＭＩＳＦＥＴ領域１２２のゲート側部に側壁膜１９１を形成する。続いて、ウェットエッチングを用いて、第２のｐＭＩＳＦＥＴ領域１２２にＳｉチャネルを挟んだリセス１８２を形成する。リセス１８２の深さは、例えば６０ｎｍである。なお、リセス１８１とリセス１８２の深さは異なっていても良い。
次いで、図４（ｌ）に示すように、ＬＰＣＶＤ法を用いて、リセス１８２に第２のＳｉＧｅＢ膜３２２を成長形成する。第２のＳｉＧｅＢ膜３２２の厚さは６０ｎｍで、Ｇｅ濃度は１５％である。即ち、第２のＳｉＧｅＢ膜３２２は第１のＳｉＧｅＢ膜３２１に比してＧｅ濃度が低いものとなっている。
これ以降は、ウェットエッチングを用いて薄膜１９０及び側壁膜１９１を除去することにより、前記図１に示す構造の半導体装置が得られることになる。
このように本実施形態によれば、第１のｐＭＩＳＦＥＴ領域１２１に形成される第１のＳｉＧｅＢ膜３２１と第２のｐＦＥＴ領域１２２に形成される第２のＳｉＧｅＢ膜３２２とのＧｅ濃度を異ならせ、第１のｐＭＩＳＦＥＴ領域１２１に対する歪み量を第２のｐＭＩＳＦＥＴ領域１２２に対する歪み量に比べて大きくしている。従って、第１のｐＭＩＳＦＥＴ領域１２１のトランジスタは高い駆動性を有し、第２のｐＭＩＳＦＥＴ領域１２２のトランジスタは高い信頼性を有する。即ち、高い駆動性を有するｐＭＩＳＦＥＴ及び高い信頼性を有するｐＭＩＳＦＥＴを１つのチップ内に形成することができる。このため、ＣＭＯＳトランジスタの品質を向上させることができる。
なお、Ｓｉチャネルの歪み量は、これを挟むＳｉＧｅＢ膜のＧｅ濃度に依存するが、ＳｉＧｅＢ膜の厚さにも関係する。ＳｉＧｅＢ膜の厚さが厚いほど歪みは大きくなる。従って、図５に示すように第１のｐＭＩＳＦＥＴ領域１２１と第２のｐＭＩＳＦＥＴ領域１２２でリセス１８１，１８２の深さを変え、第１のＳｉＧｅＢ膜３２１を第２のＳｉＧｅＢ膜３２２よりも厚く形成することにより、第１のｐＭＩＳＦＥＴ領域１２１に対するＳｉチャネル歪みをより大きくすることができる。
このような構成であっても、第１のｐＭＩＳＦＥＴ領域１２１に対する歪み量を第２のｐＭＩＳＦＥＴ領域１２２に対する歪み量に比べて大きくすることができ、第１の実施形態と同様の効果が得られる。
（第２の実施形態）
図６は、本発明の第２の実施形態に係わる半導体装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、各々のｐＭＩＳＦＥＴ領域における素子分離絶縁膜の面積である。即ち、図７（ａ）（ｂ）に示すように、第１のｐＭＩＳＦＥＴ領域１２１と第２のｐＭＩＳＦＥＴ領域１２２では素子分離絶縁膜１１０の面積が異なっている。第１のｐＭＩＳＦＥＴ領域１２１で素子分離絶縁膜１１０の面積が大きくなっており、その結果として、第１のｐＭＩＳＦＥＴ領域１２１は第２のｐＭＩＳＦＥＴ領域１２２よりも面積が小さくなっている。
ここで、ＭＩＳＦＥＴ領域と素子分離領域を含む１セル領域内で、該セル領域の全体面積に対して基板Ｓｉが露出している面積の割合をＳｉ開口率と定義する。ＳｉＧｅの成長に際しては、Ｓｉ開口率によってＧｅ濃度が変化する。
図８は、Ｓｉ開口率と成長されるＳｉＧｅ層の中のＧｅ濃度との関係を示す特性図である。Ｓｉ開口率が小さいほどＧｅ濃度が高くなっているのが分かる。これは、１ｍｍ×１ｍｍの領域で計算したものであり、Ｓｉ開口率は、
Ｓｉ開口率＝Ｓｉ開口領域面積／（Ｓｉ開口領域＋ＳｉＯ2 領域面積）
と定義した。また、不純物としてＢをドープした場合も同様の結果が得られた。
なお、図６では第１のｐＭＩＳＦＥＴ領域１２１と第２のｐＭＩＳＦＥＴ領域１２２とが近接配置されているが、実際のデバイスではこれらは十分に離れて配置されているため、前記図８に示すような関係が成り立つことになる。
このように、第１のｐＭＩＳＦＥＴ領域１２１のＳｉ開口率を第２のｐＭＩＳＦＥＴ領域１２２のそれよりも小さくすることによって、第１のｐＭＩＳＦＥＴ領域１２１に形成されるＳｉＧｅ層３２１のＧｅ濃度を高くして、第１のｐＭＩＳＦＥＴ領域１２１におけるＳｉチャネルの歪み量を大きくすることができる。そしてこの場合、第１及び第２のｐＭＩＳＦＥＴ領域１２１，１２２で別々にＳｉＧｅ層を成長する必要はなく、同時にＳｉＧｅ層を成長することができるので、プロセスの簡略化をはかることができる。
なお、Ｓｉ開口率を変える方法としては、ｐＭＩＳＦＥＴ領域の面積を変えるだけではなく、次のような方法が考えられる。
図９は、ゲート電極の大きさを変えることによりＳｉ開口率を変えたものである。図９（ａ）は第１のｐＭＩＳＦＥＴ領域１２１、図９（ｂ）は第２のｐＭＩＳＦＥＴ領域１２２を示している。第１のｐＭＩＳＦＥＴ領域１２１においてゲート電極３０１のゲート長を第２のｐＭＩＳＦＥＴ領域１２２におけるそれよりも長くすることにより、第１のｐＭＩＳＦＥＴ領域１２１におけるＳｉ開口率を第２のｐＭＩＳＦＥＴ領域１２２のそれよりも小さくすることができる。
図１０は、ｐＭＩＳＦＥＴ形成領域のゲート長方向の長さＸとゲート幅方向の長さＷを変えたものである。図１０（ａ）は第１のｐＭＩＳＦＥＴ領域１２１、図１０（ｂ）は第２のｐＭＩＳＦＥＴ領域１２２を示している。第１のｐＭＩＳＦＥＴ領域１２１においてＷ×Ｘを第２のｐＭＩＳＦＥＴ領域１２２におけるそれよりも小さくすることにより、第１のｐＭＩＳＦＥＴ領域１２１におけるＳｉ開口率を第２のｐＭＩＳＦＥＴ領域１２２のそれよりも小さくすることができる。
図１１は、ｐＭＩＳＦＥＴ形成領域の面積やゲート長を変えることなく、Ｓｉ開口率を変える方法である。図１１（ａ）は第１のｐＭＩＳＦＥＴ領域１２１、図１１（ｂ）は第２のｐＭＩＳＦＥＴ領域１２２を示している。一般に、ＭＩＳＦＥＴ領域の周囲には回路に寄与しない領域５１０（素子分離絶縁膜と同じＳｉＯ2 等の絶縁膜）が存在する。第１のｐＭＩＳＦＥＴ領域１２１においてはそのままであるが、第２のｐＭＩＳＦＥＴ領域１２２においては、回路に寄与しない領域５１０の一部５１１をエッチングすることにより下地の基板Ｓｉを露出させる。これにより、第１のｐＭＩＳＦＥＴ領域１２１を含む１セル領域におけるＳｉ開口率を第２のｐＭＩＳＦＥＴ領域１２２を含む１セル領域のそれよりも小さくすることができる。
なお、Ｓｉ開口率はＭＩＳＦＥＴ形成領域又は１セル領域で検討したが、実際のデバイスでは、高速性が要求される素子と高信頼性が要求される素子とは別の領域に、それぞれ複数個配置されることが多い。従って、素子群が配置される領域全体に対してＳｉが露出する割合をＳｉ開口率と定義し、高速性が要求される素子群が配置される領域全体と、高信頼性が要求される素子群が配置される領域全体とでＳｉ開口率を変えるようにしても良い。
次に、本実施形態の半導体装置の製造方法について、図１２を参照して説明する。この例は、前記図７に示すように、ｐＭＩＳＦＥＴ領域の面積を変えて２つのｐＭＩＳＦＥＴ領域１２１，１２２においてＳｉ開口率を変えるようにした方法である。
まず、先の第１の実施形態と同様に、Ｓｉ基板１００に素子分離絶縁膜１１０を形成し、第１のｐＭＩＳＦＥＴ領域１２１，第２のｐＭＩＳＦＥＴ領域１２２，及びｎＭＩＳＦＥＴ領域１２３のそれぞれにゲート絶縁膜１３０を介してゲート電極３０１，３０２，３０３を形成する。ここまでの工程は、前記図２（ａ）〜図３（ｆ）と同様である。但し、ｐＭＩＳＦＥＴ領域１２１，１２２で素子分離絶縁膜１１０の大きさ異なっている。即ち、前記図７（ａ）（ｂ）に示すように、第１のｐＭＩＳＦＥＴ領域１２１の方が第２のｐＭＩＳＦＥＴ領域１２２よりも面積が小さくなっている。これにより、第１のｐＭＩＳＦＥＴ領域１２１は、第２のｐＭＩＳＦＥＴ領域１２２よりもＳｉ開口率が小さくなっている。
本実施形態では、前記図３（ｆ）に示す工程に続いて、図１２（ａ）に示すように、ＬＰＣＶＤ法を用いて側壁膜となる薄膜１７０を形成した後、リソグラフィ技術を用いて、ｎＭＩＳＦＥＴ領域１０５を覆うレジストパターン２６０を形成する。
次いで、図１２（ｂ）に示すように、ＲＩＥを用いて薄膜１７０をエッチングすることにより、薄膜１７０をゲート電極３０１，３０２の側壁のみに残す。即ち、第１のｐＭＩＳＦＥＴ領域１２１のゲート側部に第１の側壁膜１７１を形成し、第２のｐＭＩＳＦＥＴ領域１２２のゲート側部に第２の側壁膜１７２を形成する。
次いで、図１２（ｃ）に示すように、ウェットエッチングを用いて、第１のｐＭＩＳＦＥＴ領域１２１にリセス５８１を形成し、同時に第２のｐＭＩＳＦＥＴ領域１２２にリセス５８３を形成する。ここで、リセス５８１，５８２の深さは共に６０ｎｍである。なお、リセス１８１とリセス１８２の深さは異なっていても良い。
次いで、図１２（ｄ）に示すように、ＬＰＣＶＤ法を用いて、リセス５８１に第１のＳｉＧｅＢ膜３２１を、リセス５８２に第２のＳｉＧｅＢ膜３２２を成長形成する。ここで、第１のＰＭＩＳＦＥＴ領域１２１は第２のｐＭＩＳＦＥＴ領域１２２よりＳｉ開口率が小さいので、第１のＳｉＧｅＢ膜３２１は第２のＳｉＧｅＢ膜３２２に比べて、Ｇｅ濃度及びＢ濃度が大きくなる。
次いで、ウェットエッチングを用いて、第１の側壁膜１７１及び第２の側壁膜１７２及び薄膜１７０を除去することにより、前記図６に示す構造が得られる。
このように本実施形態によれば、２つのｐＭＩＳＦＥＴ領域１２１，１２２におけるＳｉ開口率の違いを利用することによって、第１のｐＭＩＳＦＥＴ領域１２１におけるＳｉＧｅＢ膜３２１のＧｅ濃度を第２のｐＭＩＳＦＥＴ領域１２２におけるそれよりも高くすることができる。従って、同一チップ内の第１のｐＭＩＳＦＥＴ領域１２１に対する歪み量を第２のｐＭＩＳＦＥＴ領域１２２に対する歪み量に比べて大きくすることができ、第１の実施形態と同様の効果が得られる。さらに、第１のｐＭＩＳＦＥＴ領域１２１と第２のｐＭＩＳＦＥＴ領域１２２を別々にマスクする必要がないため、マスクプロセスが少なくなり、プロセスの簡略化をはかることができる利点もある。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ＳｉＧｅ層の一例としてＳｉＧｅＢ膜を用いたが、ＳｉＧｅＢ膜の代わりにＳｉＧｅＣ膜を用いても良い。つまり、ＳｉＧｅ層は勿論のこと、ＳｉＧｅに不純物をドープしたものを用いることができる。
また、実施形態ではＳｉＧｅにおけるＧｅ濃度を変えることにより、第１及び第２のｐＭＩＳＦＥＴ領域でＳｉチャネルが受ける歪み量を変えるようにしたが、ＳｉＧｅ層の厚さを変えることによっても歪み量を変えることができる。具体的には、ＳｉＧｅ層の厚さが大きくなるほど歪みを大きくすることができる。従って、第１及のｐＭＩＳＦＥＴ領域でＳｉのエッチング深さを大きく、第２のｐＭＩＳＦＥＴ領域でＳｉのエッチング深さを浅くしておくことにより、第１のｐＭＩＳＦＥＴ領域に高駆動性のトランジスタを、第２のｐＭＩＳＦＥＴ領域に高信頼性のトランジスタを形成することができる。
また、実施形態ではｐＭＩＳＦＥＴ領域に関して説明したが、本発明はｎＭＩＳＦＥＴ領域に対してＳｉチャネルを挟んでＣドープＳｉを形成した場合にも，Ｃの濃度を変えることにより同様の効果を得ることが可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる半導体装置の概略構成を示す断面図。 第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第１の実施形態の変形例に係わる半導体装置の概略構成を示す断面図。 第２の実施形態に係わる半導体装置の概略構成を示す断面図。 第１及び第２のｐＭＩＳＦＥＴ領域におけるＳｉ開口率の関係を示す平面図。 ＳｉＧｅ層の成長におけるＳｉ開口率とＧｅ濃度との関係を示す特性図。 ゲート長を変えることにより第１及び第２のｐＭＩＳＦＥＴ領域におけるＳｉ開口率を変えた例を示す平面図。 ＭＩＳＦＥＴ領域の幅Ｗと長さＸを変えることにより第１及び第２のｐＭＩＳＦＥＴ領域におけるＳｉ開口率を変えた例を示す平面図。 回路に関与しない領域を利用して第１及び第２のｐＭＩＳＦＥＴ領域におけるＳｉ開口率を変えた例を示す平面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。
符号の説明
１００…Ｓｉ基板
１１０…素子分離絶縁膜
１２１…第１のｐＭＩＳＦＥＴ領域
１２２…第２のｐＭＩＳＦＥＴ領域
１２３…ｎＭＩＳＦＥＴ領域
１３０…ゲート絶縁膜
１４０…ポリシリコン膜
１４１…ｐ+ ポリシリコン膜
１４２…ｎ+ ポリシリコン膜
１６０…ハードマスク
１７０，１９０…薄膜
１７１，１９１…側壁膜
１８１，１８２，５８１，５８２…リセス
２１０，２２０，２４０，２５０，２６０…レジストパターン
２３１…第１のゲート電極パターン
２３２…第２のゲート電極パターン
２３３…第３のゲート電極パターン
３０１…第１のゲート電極
３０２…第２のゲート電極
３０３…第３のゲート電極
３２１…第１のＳｉＧｅＢ膜
３２２…第２のＳｉＧｅＢ膜
５１０…回路に寄与しない領域

Claims (1)

  1. Ｓｉ基板上のウエルに素子分離領域を設けることによって、第１のｐＭＩＳＦＥＴ領域，第２のｐＭＩＳＦＥＴ領域，及びｎＭＩＳＦＥＴ領域を形成する工程と、
    前記各ＭＩＳＦＥＴ領域にそれぞれ、ゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ｎＭＩＳＦＥＴ領域を覆うマスクを形成する工程と、
    １つのＭＩＳＦＥＴ領域とそれを囲む素子分離絶縁膜を含むセル領域を中心とする１ｍｍ×１ｍｍの領域に対して基板Ｓｉが露出している面積の割合をＳｉ開口率と定義し、前記ｎＭＩＳＦＥＴ領域を前記マスクで覆った状態で、前記第１のｐＭＩＳＦＥＴ領域及び第２のｐＭＩＳＦＥＴ領域を各々のＳｉ開口率が異なる条件で選択的にエッチングし、各々の領域のＳｉチャネルを挟む関係でリセスを形成する工程と、
    前記第１のＭＩＳＦＥＴ領域中のリセスに、該領域のＳｉチャネルに対して第１の圧縮歪みを与える第１のＳｉＧｅ層を形成し、且つ前記第２のｐＭＩＳＦＥＴ領域中のリセスに、該領域のＳｉチャネルに対して前記第１の圧縮歪みとは大きさの異なる第２の圧縮歪みを与える第２のＳｉＧｅ層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007088836A 2007-03-29 2007-03-29 半導体装置の製造方法 Active JP4896789B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007088836A JP4896789B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法
US12/056,909 US8013398B2 (en) 2007-03-29 2008-03-27 Semiconductor device
US13/205,950 US8124472B2 (en) 2007-03-29 2011-08-09 Manufacturing method of a semiconductor device
US13/569,604 USRE45462E1 (en) 2007-03-29 2012-08-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007088836A JP4896789B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011233122A Division JP2012054587A (ja) 2011-10-24 2011-10-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008251688A JP2008251688A (ja) 2008-10-16
JP4896789B2 true JP4896789B2 (ja) 2012-03-14

Family

ID=39792741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007088836A Active JP4896789B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US8013398B2 (ja)
JP (1) JP4896789B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211689B2 (ja) * 2007-12-28 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4635062B2 (ja) 2008-03-11 2011-02-16 株式会社東芝 半導体装置の製造方法
JP5329835B2 (ja) * 2008-04-10 2013-10-30 株式会社東芝 半導体装置の製造方法
DE102008045034B4 (de) * 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
JP2010103142A (ja) * 2008-10-21 2010-05-06 Toshiba Corp 半導体装置の製造方法
JP2010157570A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置の製造方法
US9041082B2 (en) * 2010-10-07 2015-05-26 International Business Machines Corporation Engineering multiple threshold voltages in an integrated circuit
KR102059526B1 (ko) 2012-11-22 2019-12-26 삼성전자주식회사 내장 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
TWI643346B (zh) 2012-11-22 2018-12-01 三星電子股份有限公司 在凹處包括一應力件的半導體裝置及其形成方法（三）
US9214395B2 (en) * 2013-03-13 2015-12-15 United Microelectronics Corp. Method of manufacturing semiconductor devices
CN103346124B (zh) * 2013-06-04 2015-08-26 上海华力微电子有限公司 改善半导体器件良率的方法
TWI680502B (zh) 2016-02-03 2019-12-21 聯華電子股份有限公司 半導體元件及其製作方法
US10037915B1 (en) 2017-09-10 2018-07-31 United Microelectronics Corp. Fabricating method of a semiconductor structure with an epitaxial layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP2001358233A (ja) * 2000-06-15 2001-12-26 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2005051148A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置の製造方法
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
KR100642747B1 (ko) 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
KR100612420B1 (ko) * 2004-10-20 2006-08-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7279406B2 (en) * 2004-12-22 2007-10-09 Texas Instruments Incorporated Tailoring channel strain profile by recessed material composition control
JP2006228958A (ja) 2005-02-17 2006-08-31 Toshiba Corp 半導体装置及びその製造方法
JP2006253317A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 半導体集積回路装置およびｐチャネルＭＯＳトランジスタ
JP2006303451A (ja) 2005-03-23 2006-11-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7388278B2 (en) * 2005-03-24 2008-06-17 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
JP4630728B2 (ja) * 2005-05-26 2011-02-09 株式会社東芝 半導体装置及びその製造方法
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7358551B2 (en) * 2005-07-21 2008-04-15 International Business Machines Corporation Structure and method for improved stress and yield in pFETs with embedded SiGe source/drain regions
JP2007048788A (ja) * 2005-08-05 2007-02-22 Toshiba Corp 半導体装置
JP2007200961A (ja) 2006-01-24 2007-08-09 Sharp Corp 半導体装置およびその製造方法
US7579248B2 (en) * 2006-02-13 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resolving pattern-loading issues of SiGe stressor
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
US7608489B2 (en) * 2006-04-28 2009-10-27 International Business Machines Corporation High performance stress-enhance MOSFET and method of manufacture
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7525161B2 (en) * 2007-01-31 2009-04-28 International Business Machines Corporation Strained MOS devices using source/drain epitaxy
KR100855977B1 (ko) * 2007-02-12 2008-09-02 삼성전자주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US20080237732A1 (en) 2008-10-02
US8124472B2 (en) 2012-02-28
US20110294271A1 (en) 2011-12-01
USRE45462E1 (en) 2015-04-14
JP2008251688A (ja) 2008-10-16
US8013398B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
JP4896789B2 (ja) 半導体装置の製造方法
US7696534B2 (en) Stressed MOS device
US7749833B2 (en) Semiconductor MOS transistor device and method for making the same
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
US8159030B2 (en) Strained MOS device and methods for its fabrication
CN100461456C (zh) 半导体器件及其制造方法
US20060014354A1 (en) Method of making transistor with strained source/drain
KR101243996B1 (ko) 응력이 가해진 ｍｏｓ 디바이스 제조방법
JP2003179157A (ja) Ｍｏｓ型半導体装置
US20070235817A1 (en) Write margin improvement for SRAM cells with SiGe stressors
US7326601B2 (en) Methods for fabrication of a stressed MOS device
US7741185B2 (en) Method of manufacturing semiconductor device
US7326622B2 (en) Method of manufacturing semiconductor MOS transistor device
JP2007158322A (ja) ひずみシリコンｃｍｏｓ装置
US20090065807A1 (en) Semiconductor device and fabrication method for the same
US7612364B2 (en) MOS devices with source/drain regions having stressed regions and non-stressed regions
US7754571B2 (en) Method for forming a strained channel in a semiconductor device
JP2006229047A (ja) 半導体装置及び半導体装置の製造方法
US20140021552A1 (en) Strain Adjustment in the Formation of MOS Devices
CN100481457C (zh) 半导体器件以及其制造方法
JP5454130B2 (ja) 半導体およびその製造方法
JP2008053638A (ja) 半導体素子及びその製造方法
JP4590979B2 (ja) 半導体装置及びその製造方法
JP2012054587A (ja) 半導体装置の製造方法
TW201431007A (zh) 半導體裝置結構及形成互補式金屬氧化物半導體積體電路結構之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R151 Written notification of patent or utility model registration

Ref document number: 4896789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350