Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4897451B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP4897451B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4897451B2
JP4897451B2 JP2006327323A JP2006327323A JP4897451B2 JP 4897451 B2 JP4897451 B2 JP 4897451B2 JP 2006327323 A JP2006327323 A JP 2006327323A JP 2006327323 A JP2006327323 A JP 2006327323A JP 4897451 B2 JP4897451 B2 JP 4897451B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
chip
semiconductor
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006327323A
Other languages
English (en)
Other versions
JP2008141061A (ja
Inventor
康志 副島
連也 川野
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006327323A priority Critical patent/JP4897451B2/ja
Priority to US11/987,624 priority patent/US20080128916A1/en
Priority to CNA2007101865136A priority patent/CN101197343A/zh
Publication of JP2008141061A publication Critical patent/JP2008141061A/ja
Application granted granted Critical
Publication of JP4897451B2 publication Critical patent/JP4897451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/216—Waveguides, e.g. strip lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H10W72/07207—Temporary substrates, e.g. removable substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関する。
特許文献１には、マイクロストリップ線路を含む配線基板が開示されている。この配線基板には、ＩＣチップからの信号を伝送する伝送路と、接地層とが設けられている。これらの伝送路および接地層によって、マイクロストリップ線路が構成されている。
なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２，３が挙げられる。
特開２００３−２８２７８２号公報 特開２００１−３５９５７号公報 特開２０００−１９５９８８号公報
しかしながら、マイクロストリップラインを構成する伝送路と接地層とは相異なる層に設けられるため、上述の配線基板においては配線の層数が多くなってしまう。このことは、配線基板、ひいてはそれを備える半導体装置の製造コストの増大につながる。
本発明によれば、
半導体チップを備える半導体装置であって、
配線基板と、
前記配線基板の第１面上に設けられ、前記半導体チップからの信号を伝送する伝送路と、
前記配線基板の前記第１面の上方に設けられたグランドプレーンと、を備え、
前記伝送路の少なくとも一部は、前記グランドプレーンと共にマイクロストリップ線路を構成しており、
前記伝送路は、前記マイクロストリップ線路を構成する第１の部分と、前記第１の部分に連設され、前記配線基板の前記第1面上に設けられたグランド線と共にコプレーナ線路を構成する第２の部分と、を含んでいることを特徴とする半導体装置が提供される。
この半導体装置においては、配線基板に設けられた伝送路と配線基板の上部に設けられたグランドプレーンとによって、マイクロストリップ線路が構成されている。これにより、マイクロストリップ線路を構成するグランドプレーンを配線基板に設ける必要がないため、配線基板の配線の層数を少なくすることができる。また、伝送路は、マイクロストリップ線路を構成する部分と、コプレーナ線路を構成する部分とを含んでいる。このようにマイクロストリップ線路とコプレーナ線路とを組み合わせることにより、インピーダンス整合を好適に行うことができる。
本発明によれば、配線基板中の配線の層数を少なく抑えるのに適した半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、半導体チップ１０、パッケージ基板２０（配線基板）、伝送路３０、およびダミーチップ４０（回路部品）を備えるＢＧＡ（Ball Grid Array）パッケージである。パッケージ基板２０の上面（第１面）上には、伝送路３０が設けられている。伝送路３０は、半導体チップ１０からの信号を伝送する。この伝送路３０は、インピーダンス整合がとられている。
パッケージ基板２０の上面上には、ダミーチップ４０がフリップチップボンディングによって実装されている。つまり、ダミーチップ４０は、導体バンプ８２を介してパッケージ基板２０の上面上に実装されている。導体バンプ８２は、伝送路３０に接続されている。ダミーチップ４０とパッケージ基板２０との間の間隙には、アンダーフィル樹脂６２が充填されている。なお、本明細書においてダミーチップとは、トランジスタ等の能動素子が形成されていないチップをいう。ダミーチップには、容量素子、抵抗素子等の受動素子が形成されていてもよい。
ダミーチップ４０上には、半導体チップ１０がフリップチップボンディングによって実装されている。つまり、半導体チップ１０は、導体バンプ８４を介してダミーチップ４０の裏面上に実装されている。本実施形態においては、複数の半導体チップ１０が設けられており、これらは互いに積層されている。半導体チップ１０とダミーチップ４０との間の間隙、および隣り合う半導体チップ１０間の間隙にも、アンダーフィル樹脂６２が充填されている。これらの半導体チップ１０およびダミーチップ４０を覆うように、封止樹脂６４が設けられている。
パッケージ基板２０の下面（第２面）には、半田ボール５０（外部電極端子）が接続されている。半田ボール５０は、パッケージ基板２０を貫通する導体プラグ５２によって、伝送路３０と電気的に接続されている。
本実施形態においてはパッケージ基板２０の下面上に、半導体チップ７０がフリップチップボンディングによって実装されている。つまり、半導体チップ７０は、導体バンプ７２を介してパッケージ基板２０の下面上に実装されている。半導体チップ７０とパッケージ基板２０との間の間隙には、アンダーフィル樹脂７４が充填されている。
図２は、パッケージ基板２０の一部を示す平面図である。同図においては、ダミーチップ４０の外形が点線Ｌ１で示されている。伝送路３０は、マイクロストリップ線路を構成する部分３０ａ（第１の部分）と、コプレーナ線路を構成する部分３０ｂ（第２の部分）とを含んでいる。これらの部分３０ａ，３０ｂは、互いに連設されている。つまり、１本の伝送路３０の途中でマイクロストリップ線路とコプレーナ線路とが切り替わっている。
部分３０ｂは、パッケージ基板２０の上面上に設けられたグランド線３２と共にコプレーナ線路を構成している。また、伝送路３０には、導体バンプ８２との接続部３１ａ、および導体プラグ５２との接続部３１ｂが設けられている。同様に、グランド線３２にも、導体バンプ８２との接続部３３ａ、および導体プラグ５２との接続部３３ｂが設けられている。
図３および図４は、半導体装置１の一部を示す断面図である。図３および図４は、それぞれ図２のIII−III線およびIV−IV線に沿った断面に対応する。図３に示すように、ダミーチップ４０は、シリコン基板４２、絶縁層４３、電源プレーン４４、グランドプレーン４６、および信号線４８を有している。電源プレーン４４、グランドプレーン４６および信号線４８は、シリコン基板４２上に形成された絶縁層４３中の相異なる層に設けられている。
伝送路３０の部分３０ａは、グランドプレーン４６と共にマイクロストリップ線路を構成している。このため、パッケージ基板２０の下面上には、グランドプレーンが設けられていない。グランドプレーン４６は、部分３０ａおよび部分３０ｂのうち、部分３０ａにのみ対向している。信号線４８は、導体バンプ８２を介して伝送路３０に接続されている。また、半導体チップ１０は、シリコン基板１２と、ＬＳＩ回路が形成された配線層（配線と絶縁層とを含む層）１４とを有している。
図４に示すように、ダミーチップ４０には、シリコン基板４２を貫通する貫通電極４９も形成されている。この貫通電極４９および導体バンプ８４を通じて、グランドプレーン４６は、配線層１４中のグランド配線１５と電気的に接続されている。また、グランドプレーン４６は、導体バンプ８２を介してグランド線３２に接続されている。
図５〜図９を参照しつつ、半導体装置１の製造方法の一例を説明する。まず、支持基板９０上に、シード膜９１を形成する（図５（ａ））。支持基板９０としては、例えばシリコンウエハを用いることができる。また、シード膜９１は、例えば、Ｔｉ膜およびＣｕ膜をスパッタ法により成膜することで形成することができる。続いて、シード膜９１上にパッケージ基板２０を構成する絶縁膜２２を形成し、それをパターニングする（図５（ｂ））。絶縁膜２２は、感光性ポリイミド樹脂または感光性エポキシ樹脂等の感光性樹脂であることが好ましい。その後、メッキ法によって、絶縁膜２２の開口部に金属を成長させる。この金属は、ＣｕまたはＮｉであることが好ましい。これにより、導体プラグ５２が形成される（図５（ｃ））。
次に、絶縁膜２２および導体プラグ５２上に、シード膜９２を形成する（図６（ａ））。続いて、シード膜９２上にフォトレジスト９３を形成し、それをパターニングする（図６（ｂ））。その後、メッキ法によって、フォトレジスト９３の開口部に金属を成長させる。この金属には、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ、ＰｔまたはＡｇ等を用いることができる。これにより、伝送路３０およびＧＮＤ線３２（不図示）が形成される（図６（ｃ））。
次に、フォトレジスト９３を除去した後、エッチングにより、伝送路３０またはＧＮＤ線３２（不図示）の何れも形成されていない部分のシード膜９２を除去する（図７（ａ））。続いて、ダミーチップ４０および半導体チップ１０を順にフリップチップ実装する（図７（ｂ））。ここでは各ダミーチップ４０上に１つの半導体チップ１０を積層する例を示しているが、複数の半導体チップ１０を積層してもよいことは言うまでもない。その後、ダミーチップ４０の下部および半導体チップ１０の下部に、アンダーフィル樹脂６２を充填する（図７（ｃ））。アンダーフィル樹脂６２には、シリカフィラー入りエポキシ樹脂等を用いることができる。
次に、ダミーチップ４０および半導体チップ１０を覆うように、封止樹脂６４を形成する（図８（ａ））。続いて、支持基板９０を除去する。この除去は、例えば支持基板９０を研削することによって行うことができる。このとき、シード膜９１も除去する（図８（ｂ））。次に、絶縁膜２２の下面上に半導体チップ７０をフリップチップ実装した後、アンダーフィル樹脂７４を充填する（図９（ａ））。続いて、切断を行い、個々のパッケージに分割する（図９（ｂ））。
本実施形態の効果を説明する。半導体装置１においては、パッケージ基板２０に設けられた伝送路３０とパッケージ基板２０の上部に設けられたグランドプレーン４６とによって、マイクロストリップ線路が構成されている。これにより、マイクロストリップ線路を構成するグランドプレーンをパッケージ基板２０に設ける必要がないため、パッケージ基板２０の配線の層数を少なくすることができる。本実施形態において、当該層数は１、すなわちパッケージ基板２０は単層基板である。本実施形態によれば、パッケージ基板２０として多層基板を使えない場合であっても、インピーダンス整合をとり、良好な信号品質を得ることが可能である。
このようにパッケージ基板２０の配線の層数が少ないことにより、当該パッケージ基板２０、ひいては半導体装置１の製造コストを低減することができる。また、パッケージ基板２０を薄くできるため、半導体チップ１０で発生した熱を、パッケージ基板２０を通じて効率良く放散させることができる。
グランドプレーン４６は、パッケージ基板２０上に実装されたダミーチップ４０に設けられている。これにより、パッケージ基板２０の上部にグランドプレーンが設けられた構造を容易に実現することができる。また、グランドプレーン４６を半導体チップ１０にではなくダミーチップ４０に設けることで、グランドプレーン４６が半導体チップ１０の動作特性に悪影響を及ぼすのを防ぐことができる。特に半導体チップ１０がメモリチップである場合には、かかる悪影響を受け易い。
伝送路３０は、マイクロストリップ線路を構成する部分３０ａと、コプレーナ線路を構成する部分３０ｂとを含んでいる。このようにマイクロストリップ線路とコプレーナ線路とを組み合わせることにより、半導体チップ１０と半田ボール５０との間のインピーダンス整合を好適に行うことができる。
本実施形態のようにグランドプレーン４６が伝送路３０の一部にのみ対向している場合、マイクロストリップ線路だけで伝送路３０のインピーダンス整合をとろうとすれば、パッケージ基板２０にもグランドプレーンを設けなければならない。伝送路３０の残りの部分（すなわちグランドプレーン４６と対向しない部分）と共にマイクロストリップ線路を構成するグランドプレーンが必要だからである。すると、結局、上述した特許文献１の場合と同様、配線基板における配線の層数の増加を招いてしまう。
一方、コプレーナ線路だけで伝送路３０のインピーダンス整合をとろうとすれば、グランド線３２はグランドプレーン４６に比べて面積が小さいため、グランドが弱くなってしまう。これでは、良好な信号品質を安定的に得ることができない。したがって、マイクロストリップ線路とコプレーナ線路とを組み合わせてインピーダンス整合をとることが、特に好ましいのである。ただし、グランドプレーン４６が伝送路３０の全体に対向しているような場合であれば、マイクロストリップ線路のみでインピーダンス整合をとってもよい。
ところで、伝送路の特性インピーダンスは、｛（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ）｝１／２で表される。近年ではＬＳＩ回路の多機能化のために信号線の本数が増える一方、パッケージは小型化する傾向にある。このため、伝送路間の間隔が小さくなる。すると、容量値Ｃが大きくなり、インピーダンスが小さくなる。伝送路の間隔を小さくしてもインピーダンスを一定に保つには、伝送路を細くしてＣを小さくする必要がある。ところが、そうすると伝送路の断面積も小さくなるため、抵抗値Ｒが上昇する。すると、伝送路における信号の減衰が大きくなってしまう。
この点、本実施形態のようにパッケージ基板２０の外に設けられたグランドプレーン４６をマイクロストリップ線路のグランドプレーンとして利用すれば、パッケージ基板２０が薄い場合であってもグランドプレーン４６と伝送路３０との間の距離を大きくとることができる。これにより、Ｃを小さくするために伝送路３０を細くする必要がないので、伝送路３０のＲを小さく抑えることができる。このため、消費電力の低減および信号伝送の高速化を実現することができる。
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、半導体チップ１０がダミーチップ４０上に実装された例を示した。しかし、図１０〜図１５に示すように、半導体チップ１０およびダミーチップ４０は、パッケージ基板２０の上面の相異なる領域上に実装されていてもよい。図１０においては、半導体チップ１０の裏面およびダミーチップ４０の裏面の双方が封止樹脂６４で覆われている。図１１においては、半導体チップ１０の裏面が封止樹脂６４で覆われる一方、ダミーチップ４０の裏面は露出している。図１２においては、半導体チップ１０の裏面が露出し、ダミーチップ４０の裏面が封止樹脂６４で覆われている。
図１３〜図１５においては、半導体チップ１０の裏面およびダミーチップ４０の裏面の双方が露出している。図１４においては特に、半導体チップ１０およびダミーチップ４０が、平面視で半田ボール５０に重ならない領域に設けられている。この構成により、半導体チップ１０およびダミーチップ４０の直下の領域において、パッケージ基板２０の下面上に別の半導体チップを実装することができる。この点は、図１１についても同様である。また、図１５においては、パッケージ基板２０の下面上に半導体チップ７０が実装されている。
図１２〜図１５の例のように半導体チップ１０の裏面を露出させることにより、半導体チップ１０で発生した熱を当該裏面から効率良く放散させることができる。また、図１１、図１３、図１４および図１５の例のようにダミーチップ４０の裏面を露出させることにより、半導体チップ１０で発生した熱を、ダミーチップ４０を通じて効率良く放散させることができる。
また、ダミーチップ４０の平面レイアウトについても、様々なものが考えられる。例えば、図１６（ａ）〜図１６（ｃ）においては、半導体チップ１０の４辺の全てに沿ってダミーチップ４０が配置されている。図１６（ａ）においては特に、ダミーチップ４０がループ状をしており、半導体チップ１０を包囲している。図１６（ｂ）においては、半導体チップ１０の１組の対辺に沿って当該辺と略等しい長さのダミーチップ４０が配置されるとともに、もう１組の対辺に沿って当該辺よりも長いダミーチップ４０が配置されている。図１６（ｃ）においては、半導体チップ１０の各辺に沿って当該辺よりも短いダミーチップ４０が配置されている。
このように半導体チップ１０の４辺に沿ってダミーチップ４０を配置することにより、パッケージ表面の平面度を高めることができる。ダミーチップ４０が設けられていない部位ではダミーチップ４０が設けられた部位に比べてパッケージ表面の位置が低くなる可能性があるが、半導体チップ１０の４辺に沿ってダミーチップ４０を配置しておけば、かかる弊害の発生を抑制できるからである。
ただし、図１７（ａ）〜図１７（ｃ）に示すように、半導体チップ１０の４辺のうち２辺に沿ってダミーチップ４０を配置してもよい。図１７（ａ）においては、半導体チップ１０の１組の対辺に沿って当該辺よりも長いダミーチップ４０が配置されている。図１７（ｂ）においては、半導体チップ１０の１組の対辺に沿って当該辺と略等しい長さのダミーチップ４０が配置されている。図１７（ｃ）においては、半導体チップ１０の１辺に沿って当該辺と略等しい長さのダミーチップ４０が配置されるとともに、その辺と隣り合うもう１辺に沿って当該辺よりも長いダミーチップ４０が配置されている。
あるいは、図１８（ａ）〜図１８（ｃ）に示すように、半導体チップ１０の４辺のうち１辺に沿ってダミーチップ４０を配置してもよい。図１８（ａ）においては、半導体チップ１０の１辺に沿って当該辺よりも長いダミーチップ４０が配置されている。図１８（ｂ）および図１８（ｃ）においては、半導体チップ１０の１辺に沿って当該辺と略等しい長さのダミーチップ４０が配置されている。図１８（ｃ）においては特に、ダミーチップ４０の半導体チップ１０と反対側の辺からパッケージ側面までの距離と、半導体チップ１０のダミーチップ４０と反対側の辺からパッケージ側面までの距離とが略等しくなっている。なお、図示しないが、半導体チップ１０の４辺のうち３辺に沿ってダミーチップ４０を配置してもよい。
また、ダミーチップ４０の構成についても、様々なものが考えられる。その例を図１９〜図２３に示す。図１９および図２０においては、シリコン基板４２の全面に渡ってグランドプレーン４６が設けられている。図２０においては特に、伝送路３０と同層に、電源線３４およびグランド線３６が設けられている。図２１においては、グランドプレーン４６と同層に、信号線４７が設けられている。このようにグランドプレーン４６と信号線４７とを同一の層に配置することで、ダミーチップ４０の層数を少なくすることができる。
図２２においては、絶縁層４３中に、電源プレーン４４およびグランドプレーン４６が設けられている。電源プレーン４４およびグランドプレーン４６は、それらの間の絶縁層４３と共に容量素子を構成している。また、図２３においては、絶縁層４３中の、グランドプレーン４６とは異なる層に信号線４７が設けられている。
また、上記実施形態においては、グランドプレーン４６がダミーチップ４０に設けられた例を示した。しかし、グランドプレーン４６は、パッケージ基板２０の上面の上部に位置している限り、ダミーチップ４０以外の回路部品に設けられていてもよいし、単独で設けられていてもよい。ここで、ダミーチップ４０以外の回路部品には、半導体チップ１０も含まれる。
また、上記実施形態においてはパッケージ基板２０として単層基板を例示したが、パッケージ基板２０は多層基板であってもよい。ただし、パッケージ基板２０の層数は、２以下であることが好ましい。
本発明による半導体装置の一実施形態を示す断面図である。 図１中の配線基板の一部を示す平面図である。 図１の半導体装置の一部を示す断面図である。 図１の半導体装置の一部を示す断面図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 （ａ）〜（ｃ）は、実施形態の変形例を説明するための平面図である。 （ａ）〜（ｃ）は、実施形態の変形例を説明するための平面図である。 （ａ）〜（ｃ）は、実施形態の変形例を説明するための平面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。 実施形態の変形例を説明するための断面図である。
符号の説明
１ 半導体装置
１０ 半導体チップ
１２ シリコン基板
１４ 配線層
１５ グランド配線
２０ パッケージ基板
２２ 絶縁膜
３０ 伝送路
３０ａ 第１の部分
３０ｂ 第２の部分
３１ａ 接続部
３１ｂ 接続部
３２ グランド線
３３ａ 接続部
３３ｂ 接続部
３４ 電源線
３６ グランド線
４０ ダミーチップ
４２ シリコン基板
４３ 絶縁層
４４ 電源プレーン
４６ グランドプレーン
４７ 信号線
４８ 信号線
４９ 貫通電極
５０ 半田ボール
５２ 導体プラグ
６２ アンダーフィル樹脂
６４ 封止樹脂
７０ 半導体チップ
７２ 導体バンプ
７４ アンダーフィル樹脂
８２ 導体バンプ
８４ 導体バンプ
９０ 支持基板
９１ シード膜
９２ シード膜
９３ フォトレジスト

Claims (11)

  1. 半導体チップを備える半導体装置であって、
    配線基板と、
    前記配線基板の第１面上に設けられ、前記半導体チップからの信号を伝送する伝送路と、
    前記配線基板の前記第１面の上方に設けられたグランドプレーンと、を備え、
    前記伝送路の少なくとも一部は、前記グランドプレーンと共にマイクロストリップ線路を構成しており、
    前記伝送路は、前記マイクロストリップ線路を構成する第１の部分と、前記第１の部分に連設され、前記配線基板の前記第1面上に設けられたグランド線と共にコプレーナ線路を構成する第２の部分と、を含んでいることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記配線基板の前記第１面上に実装され、前記グランドプレーンを有する回路部品を備える半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記グランドプレーンは、前記伝送路の前記第１および第２の部分のうち、前記第１の部分にのみ対向している半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記回路部品は、フリップチップボンディングによって、前記配線基板の前記第１面上に実装されている半導体装置。
  5. 請求項２又は４に記載の半導体装置において、
    前記回路部品は、ダミーチップである半導体装置。
  6. 請求項２、４及び５のいずれか１項に記載の半導体装置において、
    前記半導体チップは、前記回路部品上に実装されている半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記半導体チップが複数の半導体チップの積層体からなる半導体装置。
  8. 請求項６または７に記載の半導体装置において、
    前記配線基板の前記第１面と反対側の面である第２面上に実装された第２の半導体チップをさらに備える半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記配線基板は、前記配線基板を貫通する導体プラグをさらに備え、
    前記導体プラグは、前記配線基板の前記第1面上に設けられた前記伝送路と、前記配線基板の前記第２面上に設けられた外部電極端子とを接続する半導体装置。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置において、
    前記配線基板の前記第１面と反対側の面である第２面上には、グランドプレーンおよびグランド線が設けられていない半導体装置。
  11. 請求項２、４及び５のいずれか１項に記載の半導体装置において、
    前記半導体チップおよび前記回路部品は、前記配線基板の前記第１面の相異なる領域上に、フリップチップボンディングによって、実装されている半導体装置。
JP2006327323A 2006-12-04 2006-12-04 半導体装置 Expired - Fee Related JP4897451B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006327323A JP4897451B2 (ja) 2006-12-04 2006-12-04 半導体装置
US11/987,624 US20080128916A1 (en) 2006-12-04 2007-12-03 Semiconductor device including microstrip line and coplanar line
CNA2007101865136A CN101197343A (zh) 2006-12-04 2007-12-04 包括有微带线和共面线的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327323A JP4897451B2 (ja) 2006-12-04 2006-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2008141061A JP2008141061A (ja) 2008-06-19
JP4897451B2 true JP4897451B2 (ja) 2012-03-14

Family

ID=39474777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327323A Expired - Fee Related JP4897451B2 (ja) 2006-12-04 2006-12-04 半導体装置

Country Status (3)

Country Link
US (1) US20080128916A1 (ja)
JP (1) JP4897451B2 (ja)
CN (1) CN101197343A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321932A1 (en) * 2008-06-30 2009-12-31 Javier Soto Gonzalez Coreless substrate package with symmetric external dielectric layers
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
FR2966982B1 (fr) 2010-10-27 2012-12-07 St Microelectronics Sa Ligne de transmission pour circuits electroniques
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
CN103765578B (zh) * 2011-08-31 2016-09-14 飞思卡尔半导体公司 集成电路封装
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
US20130265733A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using an embedded dielectric waveguide
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
WO2013184145A1 (en) 2012-06-08 2013-12-12 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US9685350B2 (en) * 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP6318084B2 (ja) 2014-12-17 2018-04-25 新光電気工業株式会社 半導体装置及びその製造方法
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US10297471B2 (en) 2016-12-15 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out structure and method of fabricating the same
CN106783633B (zh) * 2016-12-26 2020-02-14 通富微电子股份有限公司 一种扇出的封装结构及其封装方法
US9978698B1 (en) * 2017-01-25 2018-05-22 Raytheon Company Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
KR102450575B1 (ko) * 2018-07-10 2022-10-07 삼성전자주식회사 뒤틀림의 제어를 위한 채널을 포함하는 반도체 칩 모듈 및 이의 제조 방법
JP2023045675A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
CA2178681C (en) * 1995-06-15 2001-01-16 Attilio Joseph Rainal Low-crosstalk modular electrical connector assembly
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
US6329702B1 (en) * 2000-07-06 2001-12-11 Tyco Electronics Corporation High frequency carrier
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
JP2005197926A (ja) * 2004-01-06 2005-07-21 Renesas Technology Corp 高周波モジュール及びその製造方法
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
TWI255536B (en) * 2005-02-02 2006-05-21 Siliconware Precision Industries Co Ltd Chip-stacked semiconductor package and fabrication method thereof
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package

Also Published As

Publication number Publication date
US20080128916A1 (en) 2008-06-05
JP2008141061A (ja) 2008-06-19
CN101197343A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4897451B2 (ja) 半導体装置
US11469201B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US9607947B2 (en) Reliable microstrip routing for electronics components
US7791173B2 (en) Chip having side pad, method of fabricating the same and package using the same
US6462423B1 (en) Flip-chip with matched lines and ground plane
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
EP1223617B1 (en) Multichip module with a plurality of semiconductor chips mounted on a semiconductor substrate
US20230138813A1 (en) Semiconductor package
US8154125B2 (en) Chip package structure
US20100237491A1 (en) Semiconductor package with reduced internal stress
US20240222330A1 (en) Semiconductor package
CN101159261A (zh) 半导体器件及其制造方法
TW202412216A (zh) 半導體封裝以及包括其之層疊式封裝
KR20120070193A (ko) 패키지 및 이의 제조 방법
US11177199B2 (en) Semiconductor packages with external bump pads having trench portions and semiconductor modules including the semiconductor packages
US12237253B2 (en) Semiconductor package and method for fabricating the same
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
CN118099118A (zh) 半导体封装及其制造方法
US8603911B2 (en) Semiconductor device and fabrication method thereof
JP4728079B2 (ja) 半導体装置用基板および半導体装置
US20240088108A1 (en) Semiconductor package
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지
KR20260014048A (ko) 반도체 패키지
TW202512411A (zh) 半導體裝置及其製造方法
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees