JP4897660B2 - イメージセンサ及びその製造方法 - Google Patents

Description

実施例は、イメージセンサ及びその製造方法に関する。

イメージセンサは、光学的映像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子であって、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）イメージセンサ（ＣＩＳ）とに大別される。

ＣＯＭＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成し、スイッチング方式で各単位画素の電気的信号を順次に検出して、映像を具現する。

ＣＭＯＳイメージセンサは、従来のイメージセンサとして広く使用されているＣＣＤイメージセンサに比べて、駆動方式が簡単で、様々なスキャン方式の具現が可能である。また、信号処理を単一チップに集積することができることから、製品の小型化が可能である。さらに、互換性のあるＣＭＯＳ技術を用いるので、製造単価を低減させ、低い電力消耗を有する長所を有する。

ＣＭＯＳイメージセンサは、光信号を受信して電気信号に変換するフォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）領域と前記電気信号を処理するトランジスタ領域とを含む。

一般に、ＣＭＯＳイメージセンサは、フォトダイオードとトランジスタが半導体基板に水平に配置される構造を有する。

水平型ＣＭＯＳイメージセンサによりＣＣＤイメージセンサの短所が解決されたものの、水平型ＣＭＯＳイメージセンサにはまだ問題点がある。

すなわち、水平型ＣＭＯＳイメージセンサによれば、フォトダイオードとトランジスタが基板上に水平に相互隣接して形成される。それによって、フォトダイオード形成のための追加的な領域が要求され、フィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）領域が減少し、解像度（ｒｅｓｏｌｕｔｉｏｎ）の可能性が制限されるという問題がある。

また、水平型ＣＭＯＳイメージセンサによれば、フォトダイオードとトランジスタを同時に製造する工程を最適化することが非常に難しいという問題がる。すなわち、迅速なトランジスタ工程では、低い面抵抗（ｌｏｗ ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ）のために、浅い接合（ｓｈａｌｌｏｗ ｊｕｎｃｔｉｏｎ）が要求されるが、フォトダイオードにはこのような浅い接合が適切でない場合がある。

さらに、水平型ＣＭＯＳイメージセンサによれば、追加的なオンチップ（ｏｎ−ｃｈｉｐ）機能がイメージセンサに不可されることで、単位画素のサイズがイメージセンサの感度（ｓｅｎｓｉｔｉｖｉｔｙ）を維持するために増加または減少する必要がある。

しかし、ピクセルのサイズが増加すると、イメージセンサの解像度が減少し、さらに、フォトダイオードの面積が減少すると、イメージセンサの解像度が減少するという問題が発生する。

実施例は、トランジスタ回路とフォトダイオードの垂直型集積を有するイメージセンサ及びその製造方法を提供する。

実施例のイメージセンサは、回路領域を含む半導体基板と、前記半導体基板上に形成された複数の金属配線及び層間絶縁膜を含む金属配線層と、前記金属配線上に相互離隔するように形成された第１導電型伝導層と、前記第１導電型伝導層の間に形成された第１ピクセル分離膜と、前記第１導電型伝導層及び第１ピクセル分離膜を含む前記金属配線層の上部に形成された真性層と、前記真性層上に形成された第２導電型伝導層と、を含む。

また、実施例のイメージセンサの製造方法は、回路領域を含む半導体基板上に、金属配線及び層間絶縁膜を含む金属配線層を形成するステップと、前記金属配線上部に、相互離隔するように、第１導電型伝導層を形成するステップと、前記第１導電型伝導層が単位ピクセル別に絶縁されるよう、前記第１導電型伝導層の間に第１ピクセル分離膜を形成するステップと、前記第１導電型伝導層及び第１ピクセル分離膜を含む半導体基板上に、真性層を形成するステップと、前記真性層上に第２導電型伝導層を形成するステップと、を含む。

実施例に係るイメージセンサ及びその製造方法によれば、トランジスタ回路とフォトダイオードの垂直型集積を提供することができる。

また、トランジスタ回路とフォトダイオードの垂直型集積により、フィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）を１００％近くにすることができる。

また、垂直型集積により、水平型イメージセンサに比べて、同じピクセルサイズで高い感度（ｓｅｎｓｉｔｉｖｉｔｙ）を提供することができる。

また、各単位ピクセルは、感度を減少させず、より複雑な回路を具現することができる。

また、垂直型フォトダイオードの採用により、単位ピクセル間の絶縁性を確保することで、ピクセル間のクロストークなどを防止して、イメージセンサの信頼性を向上させることができる。

さらに、フォトダイオードの単位ピクセルを具現するにおいて、単位ピクセル内のフォトダイオードの表面積を増加させて、光感知率を向上させることができる。

実施例に係るイメージセンサ及びその製造方法を、添付図面に基づいて詳細に説明する。

図７は、実施例に係るイメージセンサの断面図である。

実施例のイメージセンサは、回路領域を含む半導体基板１０と、半導体基板１０上に形成された複数の金属配線２２及び層間絶縁膜２１を含む金属配線層２０と、金属配線２２上に相互離隔して形成された第１導電型伝導層４５と、第１導電型伝導層４５の間に形成された第１ピクセル分離膜４１と、第１導電型伝導層４５及び第１ピクセル分離膜４１を含む金属配線層２０上部に形成された真性層５０と、真性層５０上に形成された第２導電型伝導層６５と、を含む。

第１ピクセル分離膜４１は、真性層５０と同一な物質で形成され、真性層５０領域を拡張することができる。

第２導電型伝導層６５の間には第２ピクセル分離膜４７が形成され、第２導電型伝導層６５を単位ピクセル別に分離することができる。

第２ピクセル分離膜４７は、第１導電型伝導層４５と同一な物質で形成されることができる。

以下、図１〜図７を参照して、実施例のイメージセンサの製造方法を説明する。

図１に示すように、回路領域（図示せず）が形成された半導体基板１０上には、金属配線２２及び層間絶縁膜２１を含む金属配線層２０が形成されている。

図示されてはいないが、半導体基板１０には、アクティブ領域及びフィールド領域を定義する素子分離膜（図示せず）が形成されており、単位ピクセルを形成するために、後術されるフォトダイオードに連結されて、受光された光電荷を電気信号に変換するためのトランジスタ構造物からなる回路領域（図示せず）が形成されることができる。

図示されてはいないが、金属配線層２０は、電源ラインまたは信号ラインと回路領域とを接続させるために、複数の層で形成されることができる。

金属配線層２０は、半導体基板１０上に、層間絶縁膜２１と層間絶縁膜２１を貫通して形成される複数の金属配線２２とを含む。

例えば、層間絶縁膜２１は、酸化膜で形成され得る。金属配線２２は、金属、合金またはシリサイドを含む様々な伝導性物質、例えば、アルミニウム、銅、コバルトまたはタングステンなどで形成され得る。

金属配線層２０上に、金属配線２２と電気的に連結される下部電極３０を形成することもできる。例えば、下部電極３０は、Ｃｒ、Ｔｉ、ＴｉＷ及びＴａのような金属で形成され得る。もちろん、下部電極３０は、形成されなくても良い。

層間絶縁膜２１に、半導体基板１０の回路領域と連結される金属配線２２を形成した後、金属配線層２０の上部にフォトダイオードを形成する。

前記フォトダイオードは、金属配線層２０の上部に形成され、外部から入射する光を受信して、電気的形態に転換及び保管する。実施例では、前記フォトダイオードとしてピンダイオード（ＰＩＮ ｄｉｏｄｅ）を使用する。

前記ピンダイオードは、ｎ型非晶質シリコン層（ｎ−ｔｙｐｅ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、ｐ型非晶質シリコン層（ｐ−ｔｙｐｅ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）が接合された構造で形成される。フォトダイオードの性能は、外部の光を受信して電気的形態に転換する効率と総保管可能電気量（ｃｈａｒｇｅ ｃａｐａｃｉｔａｎｃｅ）によって定まる。既存のフォトダイオードは、Ｐ−Ｎ、Ｎ−Ｐ、Ｎ−Ｐ−Ｎ、Ｐ−Ｎ−Ｐなどの異種接合時に生成される空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）に電荷を生成及び保管する。しかし、前記ピンダイオードは、ｐ型シリコン層とｎ型シリコン層の間に純粋な半導体である真性非晶質シリコン層が接合された構造の光ダイオードであって、前記ｐ型とｎ型の間に形成される真性非晶質シリコン層が全て空乏領域となって、電荷の生成及び保管に有利である。

このように、実施例では、フォトダイオードとしてピンダイオードを使用し、ピンダイオードの構造は、Ｐ−Ｉ−ＮまたはＮ−Ｉ−Ｐの構造で形成されることができる。特に、実施例では、Ｐ−Ｉ−Ｎ構造のピンダイオードが使用されており、前記ｎ型非晶質シリコン層は第１導電型伝導層、前記真性非晶質シリコン層は真性層、前記ｐ型非晶質シリコン層は第２導電型伝導層と称する。

以下、前記ピンダイオードを用いるフォトダイオードを形成する方法について説明する。

図１に示すように、金属配線層２０上に真性層物質４０が蒸着される。

真性層物質４０は、非晶質シリコンで形成されることができる。真性層物質４０は、化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、特に、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）などにより形成されることができる。例えば、真性層物質４０は、シランガス（ＳｉＨ_４）などを用いて、ＰＥＣＶＤにより非晶質シリコンで形成する得る。

図２に示すように、真性層物質４０上に、第１マスク１００が形成される。

第１マスク１００は、金属配線２２と対応する位置の真性層物質４０の上部表面が露出されるように形成されることができる。例えば、第１マスク１００は、フォトレジストフィルムを塗布し、露光及び現像工程により形成される。第１マスク１００は、金属配線２２の間のギャップに対応する位置の真性層物質４０上に形成される。よって、金属配線２２と対応する位置の真性層物質４０の上部表面を露出する。

特に、第１マスク１００は、金属配線２２及びフォトダイオードを単位ピクセル別に分離する。第１マスク１００は、層間絶縁膜２１上の真性層物質４０の上部表面のうち少なくとも一部分に形成することができる。

真性層物質４０上に形成された第１マスク１００をイオン注入マスクとして使用して、真性層物質４０の露出領域にイオンが注入される。

真性層物質４０の露出領域に注入されるイオンは、第１導電型不純物であることができる。例えば、真性層物質４０の露出領域に注入されるイオンは、ｎ型不純物であり得る。前記イオンは、イオン注入方法により前記露出領域に注入されて、真性層物質４０の間には、第１導電型伝導層４５が形成される。

図３に示すように、第１マスク１００が除去されると、金属配線２２上には、第１導電型伝導層４５が形成されて、金属配線２２と電気的に連結される。そして、第１導電型伝導層４５の間には、真性層物質４０がパターニングされて形成された第１ピクセル分離膜４１が形成される。

第１導電型伝導層４５は、実施例におけるＰ−Ｉ−ＮダイオードのＮ層に役割をすることができる。

したがって、第１導電型伝導層４５は、金属配線２２上に形成されて、前記回路領域と電気的に連結された状態となり、第１導電型伝導層４５は、第１ピクセル分離膜４１により単位ピクセル別に分離された状態となる。

前記のように、第１導電型伝導層４５が真性層物質４０上にイオン注入方法により形成されるので、求める領域である金属配線２２上にだけ形成されることができる。

また、第１導電型伝導層４５がイオン注入方法により形成されるので、エッチング工程により発生し得る暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）を減少させることができる。

また、第１導電型伝導層４５は、第１ピクセル分離膜４１により分離されているので、クロストークを防止して、イメージセンサの品質を向上させることができる。

図４に示すように、第１導電型伝導層４５及び第１ピクセル分離膜４１を含む半導体基板１０上に、真性層５０が形成される。

真性層５０は、実施例におけるＩ層として使用されることができる。

真性層５０は、非晶質シリコン（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）を用いて形成されることができる。真性層５０は、化学気相蒸着（ＣＶＤ）、特に、ＰＥＣＶＤなどにより形成されることができる。例えば、真性層５０は、シランガス（ＳｉＨ_４）などを用いて、ＰＥＣＶＤにより非晶質シリコンで形成され得る。

また、真性層５０は、第１導電型伝導層４５の約１０〜１０００倍程度の厚さで形成することが好ましい。真性層５０が厚いほど、フォトダイオードの空乏領域が増加して、多量の光電荷を保管及び生成することができる。

真性層５０と第１ピクセル分離膜４１は、同一な物質で形成され、真性層５０が第１導電型伝導層４５を分離すると同時に、真性層５０の領域が増加して、フォトダイオードの受光効率を向上させることができる。

図５に示すように、真性層５０上に、第２導電型伝導層６０が形成される。

第２導電型伝導層６０は、実施例におけるＰ−Ｉ−ＮダイオードのＰ層の役割をすることができる。すなわち、第２導電型伝導層６０は、ｐ導電型伝導層であり得るが、これに限定されるのではない。

例えば、第２導電型伝導層６０は、Ｐドープ非晶質シリコン（ｐ−ｄｏｐｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）を用いて形成され得るが、これに限定されるのではない。

第２導電型伝導層６０は、化学気相蒸着（ＣＶＤ）、特に、ＰＥＣＶＤなどにより形成されることができる。例えば、第２導電型伝導層６０は、シランガス（ＳｉＨ_４）にＢＨ_３またはＢ_２Ｈ_６などのガスを混合して、ＰＥＣＶＤにより非晶質シリコンで形成することができる。

図６に示すように、第２導電型伝導層６０上に、第２マスク２００が形成される。

第２マスク２００は、第１導電型伝導層４５と対応する位置に形成されて、第２導電型伝導層６０の上部表面が露出されるように形成されることができる。例えば、第２マスク２００は、フォトレジストフィルムを塗布し、露光及び現像工程により形成される。第２マスク２００は、第１導電型伝導層４５に対応する位置の第２導電型伝導層６０上に形成される。よって、第２マスク２００は、第１ピクセル分離膜４１と対応する位置の第２導電型伝導層６０の上部表面を露出することができる。

特に、第２マスク２００は、金属配線２２及びフォトダイオードを単位ピクセル別に分離するためのものであって、第１ピクセル分離膜４１上の第２導電型伝導層６０の上部表面のうち少なくとも何れか一部分に形成されることができる。

第２導電型伝導層６０上に形成された第２マスク２００をイオン注入マスクとして使用して、第２導電型伝導層６０の露出領域にイオンが注入される。

第２導電型伝導層６０の露出領域に注入されるイオンは、第１導電型不純物であり得る。例えば、第２導電型伝導層６０の露出領域に注入されるイオンは、ｎ型不純物であり、イオン注入方法により前記露出領域に注入される。

図７に示すように、第２マスク２００が除去されると、真性層５０上には、第２導電型伝導層６５と第２ピクセル分離膜４７が形成される。

よって、第２導電型伝導層６５は、第２ピクセル分離膜４７により単位ピクセル別に分離された状態となる。

前記のように、第２導電型伝導層６５が単位ピクセル別に分離されると、クロストーク及びノイズ現象を防止することができる。

図１乃至図７と関連したピンダイオードを利用したフォトダイオードを形成する他の方法が開示されることができる。図８は図１乃至図７と関連した工程の他の実例施を示す。

図８を参照して、他の実例施のイメージセンサーは、回路領域を含む半導体基板１０;半導体基板１０上に形成された複数の金属配線２２及び層間絶縁膜２１;金属配線２２が相互離隔されるように形成された第１導電型伝導層４５;第１導電型伝導層４５の間に形成された第１ピクセル分離膜４１Ｂ;第１導電型伝導層４５及び第１ピクセル分離膜４１Ｂ上に形成された真性層５０; 真性層５０上に相互 離隔されるように形成された第２導電型伝導層６５; 及び第２導電型伝導層６５の間に形成された第２ピクセル分離膜４７Ｂを含む。

第２ピクセル分離膜４７Ｂは真性層５０と等しい物質で形成されて真性層５０領域を拡張させることができる。

実例施で、第１ピクセル分離膜４１Ｂは第２導電型伝導層６５と等しい物質に形成されることができる。また、第１ピクセル分離膜４１Ｂの形成によって第１導電型伝導層の導電が防止されるように第１ピクセル分離膜４１Ｂは第２導電型伝導層６５の不純物を含むことができる。

特に、第１導電型伝導層４５は前記金属配線と電気的に連結され第１ピクセル分離膜４１Ｂによって単位ピクセル別に分離される。図６に図示された第２導電型伝導層６０を形成する工程と等しく第１導電型伝導層４５は金属配線層２０を含む半導体基板１０上に第１導電型伝導層物質を蒸着して形成されることができる。

例えば、前記第１導電型伝導層はＮドーピングされた非晶質シリコーンで形成されることができる。実例施で、第１導電型伝導層は化学気相蒸着（ＣＶＤ）、特にＰＥＣＶＤを利用して形成されることができる。また、前記シランガス（ＳｉＨ_４）にＰＨ_３またはＰ_２Ｈ_５を混合してＰＥＣＶＤによって形成されることができる。

そして、前記第１導電型伝導層上に第１マスクが形成されることができる。

前記第１マスクは単位ピクセル別に第１導電型伝導層が分離されるように金属配線２２上の第１導電型伝導層は覆い層間絶縁膜２１は露出させる。

前記第１マスクをイオン注入マスクで使用して第１導電型伝導層の露出領域にイオンが注入されることができる。前記イオンは第２導電型伝導層不純物や酸素または窒素のような絶縁物質であることもある。したがって、図８に図示されたように第１ピクセル分離膜４１Ｂが形成される。

他の実例施として、図１乃至図３に図示された第１導電型伝導層形成工程と類似して前記真性層上に第２ピクセル分離膜４７によって単位ピクセル別に分離された第２導電型伝導層６５が形成されることができる。図８を参照して、第２ピクセル分離膜４７Ｂは第２導電型伝導層６５にP型不純物を注入した後残された真性層であることもある。例えば、第２導電型伝導層６５に対して蒸着された真性層は真性層５０形成工程間形成されることができる。実例施のように、真性層５０は、第２導電型伝導層に対して必要な厚さを含んだ厚さで形成されることができる。

図示されてはいないが、第２導電型伝導層６５及び第２ピクセル分離膜４７を含む半導体基板上に、上部電極、カラーフィルタ及びマイクロレンズが形成され得る。

前記上部電極は、光の透過性が良く、伝導性が高い透明電極で形成され得る。例えば、前記上部電極は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＣＴＯ（ｃａｒｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）などで形成され得る。

実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 実施例に係るイメージセンサの製造工程を示す図面である。 他の実例施に係るイメージセンサーの断面図である。

符号の説明

１０：半導体基板
２０：金属配線層
２１：層間絶縁膜
２２：金属配線
３０：下部電極
４１：第１ピクセル分離膜
４５：第１導電型伝導層
４７：第２ピクセル分離膜
５０：真性層
６５：第２導電型伝導層

Claims (5)

1. 回路領域を含む半導体基板と、
   前記半導体基板上に形成された複数の金属配線及び層間絶縁膜を含む金属配線層と、
   前記金属配線上に相互離隔するように形成された第１導電型伝導層と、
   前記第１導電型伝導層の間に形成された第１ピクセル分離膜と、
   前記第１導電型伝導層及び第１ピクセル分離膜を含む前記金属配線層の上部に形成された真性層と、
   前記真性層上に形成された第２導電型伝導層と、
   前記第２導電型伝導層の間に形成された第２ピクセル分離膜と、を含み、
   前記第１ピクセル分離膜は、前記真性層と構成元素が同一な物質で形成され、かつ
   前記第２ピクセル分離膜は、第１導電型伝導層と構成元素が同一な物質で形成されたことを特徴とするイメージセンサ。
2. 回路領域を含む半導体基板上に、金属配線及び層間絶縁膜を含む金属配線層を形成するステップと、
   前記金属配線の上部に、相互離隔するように、第１導電型伝導層を形成するステップと、
   前記第１導電型伝導層が単位ピクセル別に絶縁されるよう、前記第１導電型伝導層の間に第１ピクセル分離膜を形成するステップと、
   前記第１導電型伝導層及び第１ピクセル分離膜を含む半導体基板上に、真性層を形成するステップと、
   前記真性層上に第２導電型伝導層を形成するステップと、
   前記第２導電型伝導層が相互分離されるように、前記第２導電型伝導層の間に、第２ピクセル分離膜を第１導電型伝導層と構成元素が同一な物質で形成するステップと、
   を含み、
   前記第１ピクセル分離膜は、前記真性層と構成元素が同一な物質で形成されることを特徴とするイメージセンサの製造方法。
3. 前記第１導電型伝導層を形成するステップは、
   前記金属配線層上に真性層物質を蒸着するステップと、
   前記真性層物質上に、前記金属配線に対応する領域の前記真性層物質を露出する第１マスクを形成するステップと、
   前記第１マスクをイオン注入マスクとして使用して、第１導電型不純物を注入して、第１導電型伝導層及び第１ピクセル分離膜を形成するステップと、を含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
4. 前記第２導電型伝導層を形成するステップは、
   前記真性層上に第２導電型伝導層物質を蒸着するステップと、
   前記第２導電型伝導層物質上に、前記第１導電型伝導層と対応する領域に第２マスクを形成するステップと、
   前記第２マスクをイオン注入マスクとして使用して、第１導電型不純物を注入して、第２ピクセル分離膜を形成するステップと、を含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
5. 前記第１導電型伝導層及び第２ピクセル分離膜は、イオン注入工程により形成されることを特徴とする請求項４に記載のイメージセンサの製造方法。

Images