JP4897825B2 - 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器 - Google Patents

Description

本発明は、アナログ入力信号をディジタル出力信号に変換するアナログ−ディジタル変換器（ＡＤＣ）装置および方法に関する。より詳細には、本発明は、無線受信機に使用することができるシグマ−デルタＡＤＣに関する。

無線通信のための受信機は、アナログの選択性がディジタル処理に取って替わりつつあり、また、ＡＤＣがよりアンテナに向かって徐々に配置しつつある、という意味でディジタル化されつつある。無線の相互接続性（たとえばＢｌｕｅｔｏｏｔｈおよびＩＥＥＥ ８０２．１１ｘ）および無線セルラー（たとえばＧＳＭ／ＥＤＧＥ、ＵＭＴＳ）は、受信機ベースバンド処理の全ディジタル実施態様を採用するための主要な候補のようである。また、同報通信ディジタルテレビジョン（ＴＶ）も主要な候補である、これは、とりわけ、ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ、Ｔ−ＤＭＢ、ＤＶＢ−Ｔ、ＭｅｄｉＦＬＯなどのモバイルディジタルＴＶ規格の場合に言える。

マルチ規格の受信機の性能は、ＡＤＣの性能に直接左右される。それが、必要なＡＤＣに対する要求仕様をますます多くしている。シグマ−デルタ変調器または変換器に対する進行中の集中的な研究は、高速で、かつ、高分解能の低電力混合信号インタフェースのための最も有望な候補としてのシグマ−デルタ変換器の可能性を示している。

シグマ−デルタ変換器アーキテクチャは、他のＡＤＣアーキテクチャとは根本的に異なる手法を取っている。シグマ−デルタ変換器は、通常、積分器、量子化器および単一ビットディジタル−アナログ変換器（ＤＡＣ）からなっている。入力信号からＤＡＣ出力が減算され、それによって得られた信号が積分される。比較器によって積分器の出力電圧が単一ビットディジタル出力に変換され、たとえば「１」または「０」に変換される。こうして得られたビットがＤＡＣの入力になり、ＡＤＣの入力信号からＤＡＣの出力が減算される。このようなシグマ−デルタアーキテクチャの場合、ＡＤＣからのディジタルデータは、１と０のストリームであり、信号の値は、量子化器によって出力されるディジタル「１」の密度に比例している。次に、このビットストリームデータがディジタル的にフィルタリングされ、かつ、デシメートされ、それにより２進フォーマットの出力が得られる。したがってシグマ−デルタ変換器回路は、アナログ入力信号から１ビットパルス密度変調（ＰＤＭ）信号を生成している。別法としては、シグマ−デルタ変換器回路は、多ビット出力を生成することも可能である。これは、量子化器の構造で決まる。量子化器が単一ビットタイプの量子化器である場合、シグマ−デルタ変調器は１ビット出力を生成するが、量子化器が多ビットタイプの量子化器である場合、シグマ−デルタ変調器は多ビットストリームを生成する。多ビットストリームは、アナログ波形の振幅に関連する固定幅パルスを生成する。アナログ波形の振幅が大きくなると、第１の２進出力値が生成される。アナログ波形の振幅が小さくなると、第２の２進出力値が生成される。アナログ波形の振幅が無変化の状態を維持すると、交番する第１および第２の２進出力値が生成される。

シグマ−デルタ変換器の基本原理には、振幅分解能とサンプリングレートとの間のトレードオフが必要である。ナイキストおよびフラッシュ変換器などの他の変換器技術とは対照的に、シグマ−デルタ変換器は、ナイキストサンプリング周波数（つまり入力信号の帯域幅の２倍の周波数）よりはるかに速く信号をサンプルする。シグマ−デルタ変換器は、主として、フィードバック、雑音整形およびディジタルフィルタリングと相俟ったそれらの高速サンプリングによって達成される高分解能を提供している。また、シグマ−デルタ変換器は、電力消費がより少ないという紛れもない利点を提供している。これは、とりわけ低電力モバイル通信システム回路の急増に伴う重要な基準であり、シグマ−デルタ変換器のアプリケーション領域が拡大することを意味している。

図１は、無線周波数（ＲＦ）信号がアンテナを介して受信され、かつ、低雑音増幅器（ＬＮＡ）１０を介してミクサー回路２０に供給され、該ミクサー回路２０で受信信号が低いベースバンド周波数のレンジに変換される、従来のアナログ主体の受信機の略ブロック図を示したものである。受信機のベースバンド部分はアナログ前置フィルタセクション３０からなっており、アナログ前置フィルタセクション３０は、信号を所定レベルに制限するために必要なフィルタセクションおよびプログラム可能利得増幅器（ＰＧＡ）のカスケードを備えている。アナログ前置フィルタセクション３０の後段に、アナログ入力信号をディジタル信号に変換し、かつ、ディジタル信号をディジタルフィルタリングおよびスケーリングユニット５０に供給する従来のシグマ−デルタＡＤＣ４０が配置されている。ディジタル信号は、ディジタルフィルタリングおよびスケーリングユニット５０からディジタル復調回路６０に供給される。

しかしながら、図１に示す従来のアーキテクチャには、前段のチャネルフィルタリングが存在しない場合、ＡＤＣ４０の入力が、所望のチャネルと可能干渉チャネルの広帯域スペクトルとの両方からなることを暗に意味する欠点がある。したがって、大きな干渉による相互変調ひずみが所望のチャネルの受信を妨害する危険を防止するためには、ＡＤＣ４０の帯域幅とダイナミックレンジの両方を極端に線形にしなければならない。そのため、ＡＤＣ４０のエネルギー消費が高くなっている。

上記欠点の観点から、Ｋａｔｈｌｅｅｎ Ｐｈｉｌｉｐｓら、「Ａ Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ ΣΔ ＡＤＣ Ｗｉｔｈ Ｉｎｃｒｅａｓｅｄ Ｉｍｍｕｎｉｔｙ ｔｏ Ｉｎｔｅｒｆｅｒｅｒｓ」、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、第３９巻、１２号、２００４年１２月は、フィルタリングとＰＧＡを組み合わせたシグマ−デルタＡＤＣを提供している。前記アーキテクチャは、フィルタリング信号伝達関数（ＳＴＦ）を備えた連続時間シグマ−デルタＡＤＣを記述している。所望のチャネルに対する干渉事象が最大許容可能入力レベルを超えた場合、このフィルタリングＳＴＦがシグマ−デルタＡＤＣをそれらの干渉事象に対して鈍感にしている。

図４は、ＧＳＭ／ＥＤＧＥアプリケーションのために設計した場合のこの従来の接続形態のＳＴＦを示したものである。ＳＴＦは、変換帯域幅内では平らであり、隣接するチャネルに対しては若干のオーバシュートを示し、ループの単位利得周波数以上では一次フィルタリングを提供している。オーバシュートは、開ループ利得のｎ次挙動から一次挙動への高速移行によって生じ、隣接するチャネルが出力に向かって増幅される問題の原因になっている。許容可能出力変調度が固定されていることを考慮すると、これは、隣接するチャネルの安定入力範囲が所望のチャネルの安定入力範囲より狭いことを意味している。

図３は、たとえばＪ．Ｓｉｌｖａら、「Ｗｉｄｅｂａｎｄ ｌｏｗ−ｄｉｓｔｏｒｔｉｏｎ ｄｅｌｔａ−ｓｉｇｍａ ＡＤＣ ｔｏｐｏｌｏｇｙ」、ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃ ｌｅｔｔｅｒｓ、第３７巻、１２号、２００１年６月７日に記載されている、演算増幅器の非線形性に対する感度が鈍いスイッチドキャパシター（つまり連続時間と対比した離散時間）デルタ−シグマＡＤＣ接続形態の略機能線図を示したものである。基本的には、入力Ｘ（ｚ）は、フィルタリング機能を必要とすることなく平らなＳＴＦを生成するために、フィードフォワード経路７１を介して量子化器または比較器７４の入力に直接接続されている。ディジタル出力信号Ｙ（ｚ）は、ＤＡＣ７６を介してフィードバックされ、入力信号Ｘ（ｚ）から減算される。２つの伝達関数Ｈ_１（ｚ）およびＨ_２（ｚ）ならびに係数値「２」を備えた積分部分は、減算出力を積分し、かつ、積分信号を加算点に供給している。加算点で積分信号と入力信号Ｘ（ｚ）が加算される。しかしながら、この解決法の場合、ＡＤＣのフィルタリング機能が除去されているため、干渉によるシグマ−デルタＡＤＣの過負荷を防止するためには十分なアナログ前置フィルタリングを提供しなければならない。

しかしながら、アナログコンポーネントは、それらが雑音およびひずみの原因になり、したがって信号対雑音比を低下させ、延いては受信機の感度を鈍くしているという意味でクリティカルである。さらに、アナログコンポーネントのオフセット誤差および利得誤差あるいは位相誤差が累積し、それを修正するためには多くの較正および制御ループが必要である。そのために、設計時間、複雑さおよびリスクが増加している。したがって、受信した信号は、可能な限り早期にディジタル化することが望ましい。

Ｅ．ｖａｎ ｄｅｒ Ｚｗａｎ、「Ａ ０．２ｍＷ ＣＭＯＳ ΣΔ ｍｏｄｕｌａｔｏｒ ｆｏｒ ｓｐｅｅｃｈ ｃｏｄｉｎｇ ｗｉｔｈ ８０ｄＢ Ｄｙｎａｍｉｃ Ｒａｎｇｅ」、ＩＥＥＥ．Ｊ．ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、１８７３〜１８８０頁、１９９６年１２月に、連続時間シグマ−デルタ（ΣΔ）ＡＤＣのアンチエイリアジング抑制の定量解析が実施されている。記述されているモデルは、フィードフォワードおよびフィードバックシグマ−デルタ接続形態を捕らえている。このモデルは、ループフィルタ伝達関数Ｇを備えた線形ブロック、および１ビット量子化器とフィードバックＤＡＣである２つの非線形ブロックからなっている。量子化器が線形化利得ｃおよび付加的雑音源Ｎｑである利得ｄに置換され、一方、フィードバックＤＡＣモデルが線形利得ｄおよび保持関数を使用して構築された追加線形モデルが記述されている。

この線形モデルに基づいて、周波数Δｆにおけるエイリアス成分Ｚｓが、

だけ減衰することが立証されている。上式で、｜Ｇ（ｆ）｜は、ループフィルタ伝達関数Ｇの周波数ｆにおける大きさを表している。

Ｂｌｕｅｔｏｏｔｈなどの追加無線送信システムは、音声通信またはデータ通信がアクティブであると、たとえば、セルラーホーンコールの間、Ｂｌｕｅｔｏｏｔｈが無線ヘッドホンの使用を許可すると、無線端末と他の周辺装置の間の無線リンクを停止することができないため、場合によっては他の規格と同時に動作させる必要がある。Ｂｌｕｅｔｏｏｔｈは、セルラーホーンコールの間、無線ヘッドホンの使用を可能にする。したがって、トラフィックの一部がＩＳＭ帯域（産業、科学および医療帯域）内およびセルラー帯域内に同時に共存することになる。これは、移動体上のＴＶの出現に伴う同報通信ディジタルＴＶについても同様である。マルチモード／マルチバンド受信機の場合、ＩＳＭ帯域データ、ＵＨＦ帯域データおよびセルラー帯域データは、図１０の受信機アーキテクチャで示すように、共通のマルチバンドアンテナで受信されることに留意されたい。Ｌ帯域およびＳ帯域もモバイルアプリケーション上のＴＶのために使用されることに留意されたい。

図１０は、３Ｇ通信パイプのためのマルチバンドアンテナ１２およびＺＩＦ（ゼロ中間周波数）受信機２２に基づくマルチモード／マルチバンド受信機の概念を示したものである。マルチバンドアンテナ１２を介して受信された信号は、異なる受信帯域（帯域ＩないしＩＶ、ＧＳＭ、ＵＭＴＳ、Ｂｌｕｅｔｏｏｔｈ）のための並列フィルタを備えたフィルタバンク１６に供給される。図１０には示されていないが、ＵＨＦ（極超短波）などの他の受信帯域または他の同報通信帯域のためのフィルタを提供することも可能であり、あるいは別法として提供することができる。Ｂｌｕｅｔｏｏｔｈ受信帯域内で受信されたＢｌｕｅｔｏｏｔｈ信号は、Ｂｌｕｅｔｏｏｔｈ受信機１８に供給される。選択スイッチ１４によって手動で選択された所定の周波数帯域内で受信された他の信号は、フィルタバンク１６のそれぞれのフィルタを介して受信される。次に、受信され、かつ、フィルタリングされた信号が複数の低雑音増幅器（ＬＮＡ）１０のうちのそれぞれの１つによって増幅され、かつ、ディジタル帯域選択のために、波長可変局部発振器からの基準信号を使用して受信信号のＩ成分およびＱ成分を生成するための同相（Ｉ）および９０°位相（Ｑ）ミクサー２０を備えたＺＩＦ受信機２２に供給される。Ｉ成分およびＱ成分は、それぞれの波長可変フィルタ、シグマ−デルタＡＤＣおよびデシメーションフィルタ内で処理される。

いわゆる３Ｇ ＤｉｇＲＦ規格は、３Ｇ（第３世代）規格、たとえば汎用モバイル遠隔通信システム（ＵＭＴＳ）、符号分割多重アクセス２０００（ＣＤＭＡ２０００）などのために、無線周波数積分回路（ＲＦ−ＩＣ）とベースバンド積分回路（ＢＢ−ＩＣ）の間のデータ転送に若干のデータ転送速度制約を課している。したがって、ＵＭＴＳシグマ−デルタＡＤＣをクロックするためには３１２ＭＨｚまたは４１６ＭＨｚサンプリング周波数（ｍｆｓ）が必要である。したがって、いくつかのＢｌｕｅｔｏｏｔｈチャネルは、いくつかのセルラー帯域におけるエイリアスになり得る。つまり、いくつかのＢｌｕｅｔｏｏｔｈチャネルは、いくつかのセルラー帯域に相互変調周波数を生成することになる。たとえば、Ｂｌｕｅｔｏｏｔｈチャネルが２４０４ＭＨｚで提供されると仮定すると、ＵＭＴＳチャネルは１９８８ＭＨｚ（帯域ＩＩ）で提供され、ｍｆｓは４１６ＭＨｚに設定される。２４０４ＭＨｚのＢｌｕｅｔｏｏｔｈチャネルは、ＵＭＴＳ ＺＩＦ（ゼロ中間周波数）受信機によって４１６ＭＨｚ（＝２４０４ＭＨｚ−１９８８ＭＨｚ）にダウン変換される。Ａ／Ｄ変換プロセスの間、ダウン変換されたＢｌｕｅｔｏｏｔｈチャネルは、ｍｆｓ＝４１６ＭＨｚでサンプルされる。そうすることにより、生成されたＢｌｕｅｔｏｏｔｈエイリアス成分の周波数が、所望の３Ｇ信号の一番高い周波数に正確に一致する。したがって、ＡＤＣの前段におけるアンチエイリアジング（ＡＡ）フィルタリングがない場合、ＳＮＲ（信号対雑音比）およびＢＥＲ（ビット誤り率）が著しく低下する。

図１１は、ＡＤＣが３１２ＭＨｚおよび４１６ＭＨｚでクロックされると、重要な帯域中における何らかのＩＳＭチャネルエイリアジングのために、潜在的にＳＮＲ制限およびＢＥＲ制限の影響を受ける可能性のあるセルラー帯域の表を示したものである。表に使用されている略語は次の通りである。ＥＵ＝欧州、ＪＰ＝日本、ＡＰＡＣ＝アジア太平洋、ＡＭ＝米国。表の右側の２列に示されているように、エイリアスは、ＡＤＣがｍｆｓ＝３１２ＭＨｚでクロックされる場合、帯域ＩおよびＩＶで生成され、また、ＡＤＣがｍｆｓ＝４１６ＭＨｚでクロックされる場合、帯域ＩＩで生成される。この問題が世界中のあらゆる場所に関係していることに言及しておくことには価値ある。

一般的には、セルラー帯域およびＩＳＭ帯域におけるデータトラフィックの共存には、アンチエイリアジング手段が必要であり、あるいはＡＤＣにその対策を講じなければならない。
Ｋａｔｈｌｅｅｎ Ｐｈｉｌｉｐｓら、「Ａ Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ ΣΔ ＡＤＣ Ｗｉｔｈ Ｉｎｃｒｅａｓｅｄ Ｉｍｍｕｎｉｔｙ ｔｏ Ｉｎｔｅｒｆｅｒｅｒｓ」、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、第３９巻、１２号、２００４年１２月 Ｊ．Ｓｉｌｖａら、「Ｗｉｄｅｂａｎｄ ｌｏｗ−ｄｉｓｔｏｒｔｉｏｎ ｄｅｌｔａ−ｓｉｇｍａ ＡＤＣ ｔｏｐｏｌｏｇｙ」、ＩＥＥ Ｅｌｅｃｔｒｏｎｉｃ ｌｅｔｔｅｒｓ、第３７巻、１２号、２００１年６月７日 Ｅ．ｖａｎ ｄｅｒ Ｚｗａｎ、「Ａ ０．２ｍＷ ＣＭＯＳ ΣΔ ｍｏｄｕｌａｔｏｒ ｆｏｒ ｓｐｅｅｃｈ ｃｏｄｉｎｇ ｗｉｔｈ ８０ｄＢ Ｄｙｎａｍｉｃ Ｒａｎｇｅ」、ＩＥＥＥ．Ｊ．ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、１８７３〜１８８０頁、１９９６年１２月

本発明の目的は、隣接するチャネルのひずみによるアナログ前置フィルタリングおよびアンチエイリアジングの要求事項を緩和することができ、かつ、ＡＤＣを可能な限り受信機入力の近くに統合することができる改良型ＡＤＣアーキテクチャおよび方法を提供することである。

この目的は、請求項１で特許請求されているＡＤＣ装置によって、また、請求項１６で特許請求されているＡＤＣ方法によって達成される。

したがって、ＡＤＣの入力をフィードフォワード手段の加算点に接続する補償手段であって、フィードフォワード手段および補償手段からなるフィードフォワード接続形態全体の一次高周波数選択性を維持しつつフィードフォワード手段のピーキングを補償するための、ＳＴＦのオーバシュートを防止することができる利点をもたらすスケーリング機能を備えた補償手段が提供される。したがって新しいフィルタリングフィードフォワード接続形態が企図されている。この新しいフィルタリングフィードフォワード接続形態によれば、低電力制約条件を犠牲にすることなく、ＡＤＣの前段におけるアナログ前置フィルタリング要求事項を著しく緩和することができる。したがって高周波数における干渉不感性が維持され、受信機入力のより近く、たとえば無線受信機連鎖のアンテナのより近くにＡＤＣを統合することができる。

また、企図されている方法および装置によれば、ある重要なエイリアスフィルタリングが提供され、したがって従来のアンチエイリアジングフィルタを除去することができる。エイリアス抑制は、スケーリング係数の値によって決まる。この値が小さいほど、エイリアスが強力に抑制される。

補償手段は、ダイレクトフィードフォワード経路を備えることができる。したがって、企図されている解決法は、ＡＤＣの入力とフィードフォワード手段の出力加算点の間に追加ダイレクト経路を提供するだけで実施することができる。

さらに、フィードフォワード手段の所定のフィルタリング関数には、低域通過特性を持たせることができる。入力信号をスケール化することにより、フィードフォワード手段のＳＴＦを修正してピーキングを小さくし、かつ、適切な低域通過フィルタ特性を維持することができる利点が提供される。詳細には、入力信号に応じてスケーリング係数を最適化することができる。

不所望なピーキングを抑制しつつ選択性を改善するために、アナログフィードバック信号をフィルタリングするための高域通過フィルタ手段および誘導信号をフィルタリングするための低域通過フィルタ手段のうちの少なくとも１つを導入することができる。一例として、高域通過フィルタ手段および低域通過フィルタ手段に同じ遮断周波数を持たせることができる。

また、アンチエイリアジングフィルタ手段を提供してエイリアス信号を抑制することも可能であり、スケーリング係数によってアンチエイリアジングフィルタ手段のエイリアス抑制を設定することができる。特定の実施例によれば、アンチエイリアジングフィルタ手段は、五次ループフィルタを備えることができる。さらに、アンチエイリアジングフィルタ手段は、ＯＴＡ接続形態およびｇｍ−Ｃ接続形態のうちの少なくとも１つに基づいていてもよい。それらは、受動（純抵抗性または純容量性の）フィードフォワード係数を有することができる。フィードフォワード係数は、相互コンダクタンス（ｇｍ）などの能動デバイスを使用して構築することも可能である。一例として、アンチエイリアジングフィルタ手段は、カスケードループ実施態様に基づいていてもよい。

企図されているＡＤＣ装置は、受信機装置の中に組み込み、あるいは受信機装置の中で構成することが可能であり、それにより前置フィルタリング要求事項を緩和し、かつ、受信機回路をより頑丈にすることができる。受信機装置は、セルラー信号と他の無線信号を組み合わせて受信するためのマルチバンド受信機であってもよい。

企図されている解決法の他の有利な変更態様は、従属請求項に定義されている。

以下、本発明について、添付の図面を参照して、好ましい実施形態に基づいて説明する。

以下、本発明の好ましい実施形態について、ＧＳＭ（モバイル通信のための広域システム）またはＥＤＧＥ（ＧＳＭを発展させるための改良型データ転送速度）のための受信機アーキテクチャに使用することができるシグマ−デルタＡＤＣ接続形態に基づいてより詳細に説明する。

既に言及したように、アナログコンポーネントは、それらが雑音およびひずみの原因になり、したがって信号対雑音比を低下させ、延いては受信機の感度を鈍くし、また、それを修正するためには多くの較正および制御ループが必要であるため、クリティカルである。本発明の好ましい実施形態によれば、図２に示すように、受信信号が早い時点でディジタル化される利点が提供される。

図２によれば、アンテナおよびＬＮＡ１０を介してＲＦ信号が受信され、ミクサー回路２０によってベースバンド周波数に変換される。次に、好ましい実施形態によるシグマ−デルタＡＤＣ７０が極めて早い段階で導入され、したがって信号処理のほとんどがディジタル領域で達成され、ＣＭＯＳ（相補性金属酸化膜半導体）技術などの最新のディジタル技術の利点を利用することができる。企図されているシグマ−デルタＡＤＣ７０は、改良型干渉不感性を提供するように適合されており、したがって前置フィルタリング要求事項が緩和されている。変換されたディジタル出力信号は、選択、干渉抑制、雑音整形、ディジタルフィルタリングおよびスケーリングを担うディジタル処理回路８０に供給される。処理されたディジタル信号は、次に、最初に送信された情報を得るためにディジタル復調器６０に供給される。

図５は、連続時間フィルタリングフィードフォワード構造を備えた第１の好ましい実施形態によるシグマ−デルタＡＤＣ接続形態の略機能線図を示したものである。

シグマ−デルタＡＤＣが専ら非直線性であるのは、フィードバック経路および入力段によるものである。フィードバック経路内では、単一ビットＤＡＣ７６をゼロ復帰パルスと組み合わせて使用して優れた直線性を達成することができる。

フィードフォワード補償は、ループフィルタによって達成され、たとえば係数がＡ_１およびＡ_２であり、特性角周波数がω_１およびω_２である二次ループフィルタによって達成される。このフィードフォワード技法が本質的に低電力の変調器を可能にしており、一方、フィードバック補償によって、干渉に対する不感性の観点から、場合によっては有利な信号伝達関数が得られる。ループフィルタによるこのフィードフォワード補償は、フィードバック補償を追加することによって強化することができる。

図５に示す実施例では、二次ループフィルタは、高い周波数で経路Ａ_１ω_１／ｓが他の寄与すなわち項を無効にし、安定性を保証するようになされている。このシグマ−デルタＡＤＣ接続形態の第２の特徴は、誤差信号（すなわち入力Ｘ（ｓ）と出力Ｙ（ｓ）の差）のみが二次ループフィルタに供給されることである。この信号は、主として量子化雑音からなっており、どちらかと言えば小さい信号である。したがって二次ループフィルタの第１のブロックω_１／ｓは、大きい利得を有することができる。したがって、閉ループ構成の場合、先行する利得によって連続する段の雑音およびひずみが抑制されるため、それらの連続する段のバイアス電流を小さくすることができる。したがってこのフィードフォワード接続形態は、低電力設計を可能にしている。

図５に示す第１の好ましい実施形態では、連続時間フィードフォワードシグマ−デルタＡＤＣは、追加ダイレクトフィードフォワード経路７２を備えており、それによりオーバシュートしない組合せフィルタリング関数を達成している。この追加ダイレクトフィードフォワード経路７２は、アンチエイリアジング挙動および低電力消費などのフィードフォワード連続時間シグマ−デルタＡＤＣの特徴と、フィルタリング信号伝達関数とを結合している。そのために、ダイレクトフィードフォワード経路７２は、平らな信号伝達関数を生成するように適合されているだけでなく、フィードフォワード接続形態の一次高周波数選択性を維持しつつフィードフォワード構造のピーキングを補償するように適合されている。それが、新しいフィルタリングフィードフォワードシグマ−デルタＡＤＣをもたらしている。

詳細には、ダイレクトフィードフォワード経路は、ダイレクトフィードフォワード係数ａ_０を導入して最大帯域内ＲＭＳ（実効値）入力信号振幅Ａｉｎ_ｒｍｓを補償することによって最適化されている。好ましい実施形態によれば、この最適化は、次の表現式を使用することによって達成することができる。

上式で、ｍｆｓはサンプリング周波数を表し、ω_１は二次ループフィルタの一次項の特性角周波数を表し、ａ_１は二次ループフィルタの一次項の係数を表している。

追加ダイレクトフィードフォワードコンポーネントは、二次ループフィルタの出力に追加されており、得られた結合信号は、ディジタル出力信号Ｙ（ｓ）を生成する量子化器または比較器７４に供給される。このディジタル出力信号Ｙ（ｓ）は、同じく、ループのフィードバック経路のＤＡＣ７６に供給される。

しかしながら、上で言及した二次ループフィルタは、たとえば五次ループフィルタなどの異なる次数のループフィルタに置き換えることも可能であることに留意されたい。

図６（ａ）および６（ｂ）は、第２の好ましい実施形態による改良型連続時間フィルタリングフィードフォワードシグマ−デルタＡＤＣ接続形態を示したもので、図５に示す構造に基づいているが、追加低域通過フィルタおよび高域通過フィルタがフィードバック経路およびフォワード経路に導入されている。詳細には、低域通過フィルタ（ＬＰＦ）がフォワード経路に追加され、また、高域通過フィルタ（ＨＰＦ）がＡＤＣループのフィードバック経路に追加されている。したがって干渉不感性を強化することができる。

図６（ａ）に示す上側の回路は、並列接続形態に関しており、一方、図６（ｂ）に示す下側の回路は、直列接続形態に関している。並列接続形態の場合、式Ｈ_{ＬＰＦ、ｐ}（ｓ）＋Ｈ_{ＨＰＦ、ｐ}（ｓ）＝１を満足するようにフィルタ特性を選択することができる。一方、直列接続形態のフィルタ特性は、次の式、Ｈ_{ＬＰＦ、ｓ}（ｓ）・Ｈ_{ＨＰＦ、ｓ}（ｓ）＝１を満足するように適合させることができる。Ｈ_{ＬＰＦ、ｉ}（ｓ）およびＨ_{ＨＰＦ、ｉ}（ｓ）は、低域通過フィルタおよび高域通過フィルタの個々のフィルタ関数を表している。また、インデックスｉ＝ｓは、直列接続形態を表しており、インデックスｉ＝ｐは、並列接続形態を表している。

図６（ａ）および６（ｂ）に示す第２の好ましい実施形態による接続形態の場合、ダイレクトフィードフォワード係数ａ_０の最適値は、図５に示すダイレクトフィードフォワード係数ａ_０の最適値と比較すると、低域通過フィルタおよび高域通過フィルタを導入することによって影響を受ける可能性のあるループ高周波数安定性を維持するために２で割られている。

図６（ａ）および６（ｂ）に示す一次高域通過フィルタおよび一次低域通過フィルタの特性周波数または遮断周波数は、全く同じ周波数（たとえば５００ｋＨｚ）にすることができ、また、帯域外選択性と帯域幅の群遅延変動との間のトレードオフが提供されるように選択することができる。

図５、６（ａ）および６（ｂ）に示す第１および第２のいずれの実施形態においても、この新しいダイレクトフィードフォワード経路７２が有効であるのは、低い周波数においてのみであり、高い周波数では無視することができる。これは、ダイレクトフィードフォワード係数ａ_０を適切に選択することによって達成される。

一例として、図７は、ω_１＝２^＊π^＊２０８ｋｒａｄ／ｓ、ｍｆｓ＝１３ＭＨｚおよびａ_１＝２である五次連続時間ループフィルタの場合の、異なる入力信号振幅Ａｉｎに対するダイレクトフィードフォワード係数ａ_０の最適値曲線を線図で示したものである。このグラフによれば、たとえばＡｉｎ＝０．８Ｖ_ＲＭＳでａ_０＝０．１９の値が得られる。

図８は、異なる接続形態に対する入力信号の最大安定振幅（ＭＳＡ）の周波数線図を示したものである。一番上の曲線「ＦＦＦ＋ＤＦＦ」は、高域通過フィルタおよび低域通過フィルタが追加された第２の好ましい実施形態のフィルタリングフィードフォワード接続形態に関するものである。第２の接続形態「ＦＦＦ」は、企図されているダイレクトフィードフォワード経路７２を備えていない第２の好ましい実施形態に関するものである。第３の接続形態「ＦＦ＋ＤＦＦ」は、第１の好ましい実施形態に関するものであり、また、第４の接続形態「ＦＦ」は、図３に示す従来の接続形態に関するものである。

図８に示す曲線は、ＧＳＭ／ＥＤＧＥシステムのためのシグマ−デルタＡＤＣの過渡シミュレーション結果に基づいている。ω_１＝ω１＝２^＊π^＊２０８ｋｒａｄ／ｓ、ｍｆｓ＝１３ＭＨｚおよびａ_１＝２である五次連続時間ループフィルタの場合、Ａｉｎ＝０．８Ｖ_ＲＭＳにおけるダイレクトフィードフォワード係数ａ_０の最適値は、図５に示す接続形態の場合は０．１９であり、また、図６に示す接続形態の場合は０．１９／２＝０．０９５である。図８から推測されるように、企図されているダイレクトフィードフォワード係数を有していない第２の好ましい実施形態のフィルタリングフィードフォワード接続形態「ＦＦＦ」の過渡シミュレーションは、２００ｋＨｚにおける最大安定振幅（ＭＳＡ）が１．３ｄＢだけ小さくなるため、ピーキングを完全に抑制していない。第２の好ましい実施形態の新しい接続形態「ＦＦＦ＋ＤＦＦ」によれば、一方ではピーキングを抑制することができ、また、他方では４００ｋＨｚを超える接続形態の選択性を著しく改善することができる。図８に矢印で示されている限界は、電源電圧のクリッピングによるものである。しかしながら、図５に示す第１の実施形態（接続形態「ＦＦ＋ＤＦＦ」）においても、図３のそれぞれの従来の接続形態「ＦＦ」に対して、著しい改善を達成することができる。

図９は、ＧＳＭ／ＥＤＧＥ受信機または他の任意の無線および有線受信機に企図されているシグマ−デルタＡＤＣ接続形態のアプリケーションの一実施例を示したものである。外部コンポーネントとして、ＲＦアンテナおよびアンテナスイッチを備えたフロントエンドフィルタ１１０が提供されている。フロントエンドフィルタ１１０を通過した信号は、ＧＳＭ／ＥＤＧＥ受信機のＲＦ増幅器およびミクサー回路１２０に供給される。変換された出力信号は、アナログ前置フィルタ１３０に供給される。アナログ前置フィルタ１３０は、企図されているシグマ−デルタＡＤＣ１４０の接続形態によって達成される緩和前置フィルタ要求事項のため、一次低域通過フィルタであってもよい。単純な一次低域通過フィルタ１３０は、アナログ自動利得制御（ＡＧＣ）を必要とすることなく２５０ｋＨｚの３ｄＢ遮断周波数を有することができる。たとえば図３に示す従来のフィードフォワード接続形態と比較すると、第１および第２の好ましい実施形態によれば、企図されているフィードフォワードフィルタリングシグマ−デルタＡＤＣ接続形態は、一次低域通過フィルタ１３０と組み合わせて使用することができ、それにより、より小さいアナログ前置フィルタリング、および隣接する第１の交番および３ＭＨｚブロッカに対するより優れた頑丈性が得られる。

したがって、第１および第２の好ましい実施形態によれば、企図されている接続形態は、高い周波数において適切にスケール化することにより、ループの安定性を維持しつつ許容可能な帯域外入力レベルを帯域内信号より大きくすることができるという意味で、干渉不感性を改善している。

したがって、シグマ−デルタＡＤＣ１４０は、シグマ−デルタＡＤＣ１４０の前段のアナログ前置フィルタリング領域を小さくすることができるため、ＲＦ増幅器およびミクサー回路１２０のより近くに配置することができる。これは、とりわけ、低周波フィルタリングを必要とし、したがって大きい容量値を必要とするＧＳＭなどの狭帯域幅アプリケーションの場合に言える。したがって、シグマ−デルタＡＤＣ１４０を備え、かつ、干渉不感性が改善された、高度にディジタル化されたアーキテクチャが得られる。

企図されている、ダイレクトフィードフォワード係数が最適化された追加ダイレクトフィードフォワード経路７２は、帯域外オーバシュートまたはピーキングを抑制し、かつ、フィルタリング機能を維持するために、任意のＲＦアプリケーションまたは無線アプリケーションの中で実施することができることに留意されたい。詳細には、図６、６（ａ）および６（ｂ）に示すフィードフォワード構造は、異なる次数の他のフィードフォワード構造に置き換えることができる。

以下の好ましい実施形態は、連続ダイレクトフィードフォワードシグマ−デルタＡＤＣのアンチエイリアジング特性を提供するように適合されている。したがって、シグマ−デルタＡＤＣの前段のアンチエイリアジングフィルタリングを除去することができ、また、所望のＲＦ搬送波からオフセットしたｍｆｓ周波数におけるＲＦフィルタリング要求事項を除去することができる。

ダイレクトフィードフォワード接続形態のエイリアス抑制の定量解析が実施され、ｍｆｓ＝３１２ＭＨｚ、ＡＤＣ毎の帯域幅ＢＷ＝２ＭＨｚ、つまり組合せＩ＆Ｑ ＡＤＣの場合、４ＭＨｚのＵＭＴＳ ＺＩＦ受信機のために設計された五次１ビット連続ダイレクトフィードフォワードシグマ−デルタＡＤＣのいくつかのＡＣシミュレーション結果が得られた。

図１２（ａ）は、図３と同様の、１ビット連続ダイレクトフィードフォワードシグマ−デルタ変調器の略ブロック図を示したものであり、また、図１２（ｂ）は、サンプル回路Ｓ、増幅器ｃ、ｄおよびホールド回路Ｈを使用してその線形化等価回路を示したものである。サンプル周波数ｍｆｓに近い周波数ｍｆｓ−Δｆにおける干渉は、シグマ−デルタＡＤＣに印加されることが仮定されている。通常、Ｇ（ｓ）の単位利得周波数は、安定性の理由から、サンプルレートｍｆｓの１／６である。これは、干渉周波数ではフィードバックはもはや有効ではなく、したがってフィードバック経路を無視することができることを暗に意味している。

図１３（ａ）は、線形化連続ダイレクトフィードフォワードシグマ−デルタＡＤＣの略ブロック図を示したものであり、また、図１３（ｂ）は、フィードバック経路が無視された、周波数ｍｆｓ−Δｆにおけるフィードフォワード減衰の等価ブロック図を示したものである。干渉は、ループフィルタ振幅応答によって減衰する。

引き続いて、量子化器７４の中で干渉がサンプルされる。それにより、図１４（ａ）に示すように、ΔｆにおけるエイリアスＺ_ｓがもたらされる。図１４（ａ）は、エイリアジングメカニズムを略ブロック図で示したものであり、また、図１４（ｂ）は、連続時間ダイレクトフィードフォワードシグマ−デルタＡＤＣにおけるエイリアス抑制を略ブロック図で示したものである。幸いなことには、このエイリアスＺ_ｓは、周波数Δｆにおける先行するループ利得が大きいため、出力に向かって抑制される。
｜Ｇ（Δｆ）｜＞＞１ （４）

また、Δｆ＜＜ｍｆｓにおける総合フィードバック伝達関数は、次のように表すことができる。

したがって、図１４（ｂ）に示す単純な線形化モデルから、ＡＤＣの出力Ｙ（Δｆ）に向かうエイリアスＺ_ｓ（Δｆ）の（近似）伝達を計算することができる。この計算によって総合式、

が導かれる。

図１４（ａ）に示すように、周波数ｍｆｓ−Δｆでは、ループフィルタ利得｜Ｈ（ｍｆｓ−Δｆ）｜は、ダイレクトフィードフォワード係数値ａ_０よりはるかに小さいことが期待される。したがって次の関係が成り立つ。
｜ａ_０＋Ｈ（ｍｆｓ−Δｆ）｜≒ａ_０ （７）

式（３）ないし（７）を結合し、かつ、帯域幅内ではｄ＜＜Ｈ（Δｆ）と仮定すると、解析的エイリアス抑制表現式は、

になる。

式（８）によれば、エイリアス抑制は、量子化器７４の利得に無関係である。したがって、量子化ビットの数が連続時間ダイレクトフィードフォワードシグマ−デルタＡＤＣのアンチエイリアジング特性に影響を及ぼすことはない。

エイリアス抑制のｄＢ表現式は、

で与えられる。

式（９）をもっと直観的に見抜くためには、図１５に示すフィードフォワード五次ループフィルタの線形伝達関数と結合した最適ａ_０係数をシミュレートすることが有用である。

図１５は、五次ループフィルタを備えた線形化フォワード経路の略ブロック図を示したものである。最適ａ_０は、式（２）に基づいて計算される。

上式で、ｆｕｇ_１は、一次積分器の単位利得周波数である。

ｆｕｇ_１＝９．９３ＭＨｚ、ｍｆ_ｓ＝３１２ＭＨｚ、ａ_１＝２およびＡＤＣ入力部の最大信号振幅が０．５Ｖｒｍｓである場合、ａ_０の最適値は、０．３４（つまり２０．ｌｏｇ１０（０．３４）＝９．３７ｄＢ）である。

シミュレートされたループフィルタは、局部フィードバック係数ｂ１、ｂ２によって導入される２つの複素共役極を有していることに留意されたい。

図１６は、個々の積分器の有限直流利得が５０ｄＢであり、かつ、ａ_０＝０．３４である場合のダイレクトフィードフォワードループのボード線図を示したものである。上記局部フィードバック係数ｂ１、ｂ２によって導入される２つの複素共役極は、ピークとして周波数領域に出現している。図１６の印が付された点１０１は、振幅が９８．２ｄＢの１ＭＨｚの周波数に対応しており、印が付されたもう１つの点１０２は、振幅が−９．３２ｄＢの３１１ＭＨｚの周波数に対応している。

式（９）および図１６に示す点１０１および１０２によれば、エイリアス抑制は、９８．２＋９．３２＝１０７．５２ｄＢであることが期待される。

線形モデル化および上で想定した仮定を検証するために、非線形化連続時間および離散時間ダイレクトフィードフォワードシグマ−デルタＡＤＣのいくつかの過渡シミュレーションが実施された。シミュレーションは、振幅０．５Ｖｒｍｓにおける入力信号周波数ｍｆｓ−Δｆ＝３１１ＭＨｚ、およびサンプリング周波数ｍｆｓ＝３１２ＭＨｚに対して実施された。Δｆ＝１ＭＨｚにおけるエイリアス成分は、離散時間および連続時間ダイレクトフィードフォワードシグマ−デルタＡＤＣに対して明確に見て取ることができた。離散時間接続形態の場合、エイリアスは全く抑制されなかったが、連続時間接続形態の場合、エイリアスは、線形解析から誘導された１０７．５２ｄＢの期待値と一致する１２０．１−１２．８７＝１０７．２３ｄＢだけ抑制された。

これらのシミュレーション結果は、連続時間ダイレクトフィードフォワードシグマ−デルタＡＤＣのアンチエイリアジング特性を完全に検証している。

したがって、連続時間ダイレクトフィードフォワード接続形態によれば、ある重要なエイリアスフィルタリングが提供されるため、従来のアンチエイリアジングフィルタを除去することができる。エイリアス抑制は、より小さいａ_０によってより強力なエイリアス抑制が得られるという意味で、ダイレクトフィードフォワード係数値ａ_０で決まる。

以上の説明では、連続時間ダイレクトフィードフォワード接続形態のアンチエイリアジング特性を実例で示すためにＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）事例が使用されているが、アンチエイリアジング特性は、任意の規格またはシステム（ＧＳＭ／ＥＤＧＥ、ＤＥＣＴ、３Ｇ、ＤＶＢ−Ｈ、ＷＬＡＮ、ＧＰＳなど）、アプリケーション（無線、有線）およびディジタル化領域（ＲＦ、ＩＦ、ＢＢ）に対して有効であることに留意されたい。

このアンチエイリアジング特性により、ＡＤＣの前段の従来のアンチエイリアジングフィルタを除去することができ、また、オフセット周波数ｍｆｓにおけるフィルタ帯域減衰を緩和することができる。さらに、量子化ビットの数がＡＡ特性に影響を及ぼすことはない。したがって、アンチエイリアジングフィルタ抑制の結果、ＡＤＣの局部化をミクサーのより近くに配置することができ、また、ＡＤＣの前段のアナログ前置フィルタリングの領域を小さくすることができる。

企図されているＡＤＣは、複数の異なるアプリケーション（たとえば３ＧおよびＢｌｕｅｔｏｏｔｈ（ＢＴ）またはＷＬＡＮ（無線ローカルエリアネットワーク））が共存し、かつ、同時に走る任意のハンドセットに使用することができる。

局部フィードバック係数ｂ_ｉにより、帯域幅内におけるループフィルタ伝達関数のＲＭＳ利得を大きくすることができ、それによりアンチエイリアジング抑制がさらに強化される。

ｄＢで表されたエイリアス抑制は、式（９）で定義されている。したがってアンチエイリアジング抑制は、ループフィルタ利得Ｈ（ｆ）が周波数に依存しているため、周波数に依存している。したがって直流利得が大きいほど、より良好なエイリアス除去が得られる。

次に、単一ループＡＤＣ接続形態のための、第３ないし第６の好ましい実施形態によるアンチエイリアジングフィルタの異なる実施態様について説明する。以下の好ましい実施形態は、すべて、２つの局部フィードバック回路を備えた五次ループフィルタを表している。ループフィルタは、二次、三次、四次、五次またはそれより高い次数のループフィルタであってもよいことに留意することは重要である。

図１７は、純抵抗性フィードフォワード係数を備えたＯＴＡ−ＲＣ（演算相互コンダクタンス増幅器−抵抗器コンデンサ）積分器に基づく第３の好ましい実施形態によるアンチエイリアジングフィルタ１５０の略回路図を示したものである。この実施形態は、高い線形性性能と相俟った低電源電圧（ディープ−サブミクロン技術に必要な電圧）をサポートしている。フィードフォワード係数抵抗は、入力信号周波数に無関係に常に一定であり、マルチ規格のアプリケーションには有利である。

図１８は、純容量性フィードフォワード係数を備えたＯＴＡ−ＲＣ積分器に基づく第４の好ましい実施形態によるアンチエイリアジングフィルタ１６０の略回路図を示したものである。この接続形態は、高い線形性性能と相俟った低電源電圧に適している。等価フィードフォワード係数容量は、入力信号の周波数に応じて変化する。また、フィードフォワード容量は、若干の追加容量性負荷を追加しており、したがってＯＴＡ−ＲＣ積分器の電流消費が大きくなっている。

図１９は、一次積分器のためのＯＴＡ−ＲＣ積分器および二次から最大五次までの積分器のためのＧｍ−Ｃ接続形態に基づく第５の好ましい実施形態によるアンチエイリアジングフィルタ１７０の略回路図を示したものである。この事例では、若干の相互コンダクタンスを使用してフィードフォワード係数が実施されていることに留意されたい。この解決法によれば、適度な電圧動作（１．８Ｖ以上）が可能であるが、ＯＴＡ−ＲＣ構造の使用による第１段の線形性要求事項と、とりわけ二次〜五次積分器の場合に言える線形性要求事項が緩いＧｍ−Ｃ積分器の使用による電力消費との間のトレードオフを提供している。

図２０は、２つの二次単一ループをカスケードにすることによって得られるＭＡＳＨ−２２接続形態に基づくカスケードループ実施態様の一実施例を示したものである。「ＭＡＳＨ」は、Ｍｕｌｔｉ−ｓｔａｇｅ ｎｏｉｓｅ ｓｈａｐｅｒ（多段雑音整形器）の頭文字語である。ＭＡＳＨ−２２は、ＡＤＣ接続形態が２段雑音整形器を使用して構築され、各々の段が二次雑音整形器であることを意味している。詳細には、ＭＡＳＨ−２１１は、ＡＤＣ接続形態が３段雑音整形器を使用して構築されていることを意味している。第１段は二次雑音整形器であり、第２および第３段は一次雑音整形器である。カスケードループ実施態様も同じくＭＡＳＨ−１１１、ＭＡＳＨ−１２、ＭＡＳＨ−２１、ＭＡＳＨ−２１１などに基づくことができることに言及しておくことには価値がある。図２０に示すＭＡＳＨ−２２カスケードループは、純抵抗性フィードフォワード係数を備えたＯＴＡ−ＲＣ積分器に基づく第６の好ましい実施形態によるアンチエイリアジングフィルタ１８０を備えている。

図２０には、全ＯＴＡ−ＲＣ実施態様が示されている。しかしながら、前述の単一ループ事例の場合と同様、ＯＴＡ−ＲＣとｇｍ−Ｃの混合実施態様を提供することも可能であることに留意されたい。その場合、ｇｍ−Ｃは、積分器を構築するために使用される構造である。「ｇｍ」という用語は相互コンダクタンスを意味しており、また、「Ｃ」は容量を意味している。その単位利得周波数（積分器の利得が１すなわち０ｄＢである周波数値）は、ｆｕｇ＝ｇｍ／（２^＊π^＊Ｃ）で表される。

図２１は、可能アンチエイリアジングループフィルタ実施態様の状況をリストにした表を示したもので、第１および第２の段は、それぞれ第１および第２の積分器を備えている。しかしながら、すべての中間解決法を使用することも可能である。全ＯＴＡベース実施態様は、電圧が低く、かつ、線形性が高いという利点を提供し、一方、ＯＴＡベースの第１の積分器を備えたｇｍ−Ｃベース実施態様は、適度な電圧および低電力消費を可能にしている。

企図されている局部フィードバックは、同報通信テレビジョン（ＴＶ）、とりわけ、セルラーとの共存が重大な問題である移動体上ＴＶ規格（ＤＶＢ−Ｈ／Ｔ、Ｔ−ＤＭＢ、ＩＳＤＢ−Ｔなど）にも適している改良型アンチエイリアジング特性を提供している。

以上、アナログ入力信号がディジタル出力信号に変換され、また、フィードフォワード構造のピーキングを補償し、かつ、フィードフォワード接続形態の周波数選択性を維持するための追加ダイレクトフィードフォワード経路（７２）が導入された受信機装置、ＡＤＣ装置および方法について簡単に説明した。詳細には、ダイレクトフィードフォワード経路（７２）は、１より小さく、かつ、ゼロより大きいダイレクトフィードフォワード係数（ａ_０）によるスケーリング機能を備えている。したがって、従来のフィードフォワード接続形態のオーバシュートまたはピーキングを抑制し、かつ、干渉不感性、アンチエイリアジング効果およびループ安定性を提供することができる。

最後に、同じく重要なことであるが、特許請求の範囲を含む本明細書に使用されている「を備えた」あるいは「を備えている」という用語は、言及されている特徴、手段、ステップまたはコンポーネントの存在を特定しているが、１つまたは複数の他の特徴、手段、ステップ、コンポーネントまたはそれらのグループの存在または追加を排他するものではないことに留意されたい。また、特許請求の範囲における単数形の構成要素の表現は、複数のこのような構成要素の存在を排他するものではない。さらに、あらゆる参照符号は、特許請求の範囲を制限するものではない。

従来の受信機アーキテクチャの略ブロック図である。 本発明を実施することができる受信機アーキテクチャの略ブロック図である。 知られている、ひずみが小さいシグマ−デルタＡＤＣ接続形態の略機能ブロック図である。 フィードフォワード接続形態の典型的な信号伝達関数を使用した周波数線図である。 第１の好ましい実施形態によるシグマ−デルタＡＤＣ接続形態の略機能ブロック図である。 第２の好ましい実施形態によるシグマ−デルタＡＤＣ接続形態の略機能ブロック図である。 第２の好ましい実施形態によるシグマ−デルタＡＤＣ接続形態の略機能ブロック図である。 入力信号の大きさに依存するダイレクトフィードフォワード係数の最適値を示すグラフである。 ＧＳＭ／ＥＤＧＥアプリケーションを考慮し、かつ、ＡＤＣがＧＳＭ／ＥＤＧＥアプリケーションのために設計された場合の、ＡＤＣ入力部の最大安定振幅対信号周波数を示す周波数線図である。 本発明が実施される受信機アーキテクチャの略ブロック図である。 マルチバンドアンテナに基づくマルチモード／マルチバンド受信機の概念を示す図である。 何らかのチャネルエイリアジングによる制限によって潜在的に影響される可能性のあるセルラー帯域の表である。 １ビット連続ダイレクトフィードフォワードシグマ−デルタ変調器の略ブロック図である。 図１２（ａ）に示す１ビット連続ダイレクトフィードフォワードシグマ−デルタ変調器の線形化等価回路を示す図である。 線形化連続ダイレクトフィードフォワードシグマ−デルタＡＤＣの略ブロック図である。 図１３（ａ）に示す線形化連続ダイレクトフィードフォワードシグマ−デルタＡＤＣの等価ブロック図である。 エイリアジングメカニズムを示す略ブロック図である。 エイリアス抑制を示す略ブロック図である。 五次ループフィルタを備えた線形化フォワード経路の略ブロック図である。 ダイレクトフィードフォワードループのボード線図である。 第３の好ましい実施形態によるアンチエイリアジングフィルタの略回路図である。 第４の好ましい実施形態によるアンチエイリアジングフィルタの略回路図である。 第５の好ましい実施形態によるアンチエイリアジングフィルタの略回路図である。 第６の好ましい実施形態によるアンチエイリアジングフィルタの略回路図である。 可能アンチエイリアジングループフィルタ実施態様の状況をリストにした表である。

Claims (14)

1. アナログ入力をディジタル出力信号に変換するためのアナログ−ディジタル変換器装置であって、
   ａ）所定のフィルタリング関数に従って誘導された信号を処理し、処理済み信号を得るためのフィードフォワード手段と、
   ｂ）前記アナログ入力信号を受け取り、かつ、結合信号を得るために前記処理済み信号と結合される補償信号を生成するための補償手段と、
   ｃ）前記結合信号を前記ディジタル出力信号に変換するための単一ビットまたは多ビット量子化器手段と、
   ｄ）前記ディジタル出力信号をディジタル−アナログ変換することによってアナログフィードバック信号を生成し、かつ、前記誘導信号を得るために前記アナログ入力信号から前記アナログフィードバック信号を減算するためのフィードバック手段と
   を備え、
   ｅ）前記補償信号を生成するために、前記補償手段が、１より小さく、かつ、ゼロより大きいスケーリング係数（ａ_０）を適用することによって前記アナログ入力信号をスケーリングするためのスケーリング手段を備え、
   エイリアス信号を抑制するためのアンチエイリアジングフィルタ手段をさらに備え、前記アンチエイリアジングフィルタ手段のエイリアス抑制が前記スケーリング係数によって設定されるＡＤＣ装置。
2. 前記補償手段がダイレクトフィードフォワード経路を備えた、請求項１に記載の装置。
3. 前記フィードフォワード手段の前記フィルタリング関数が低域通過特性を有する、請求項１または２に記載の装置。
4. 前記スケーリング係数が、Ａｉｎ_ｒｍｓが最大帯域内ＲＭＳ入力信号を表し、ω_１が前記フィルタリング関数の一次項の特性角周波数を表し、ａ_１が前記フィルタリング関数の前記一次項の係数を表し、ｍｆｓが前記ＡＤＣ装置のサンプリング周波数を表す、
   

   

   で表される式に従って最適化される、請求項１〜３のいずれか一項に記載の装置。
5. 前記アナログフィードバック信号をフィルタリングするための高域通過フィルタ手段および前記誘導信号をフィルタリングするための低域通過フィルタ手段のうちの少なくとも１つをさらに備えた、請求項１〜４のいずれか一項に記載の装置。
6. 前記装置が、前記高域通過フィルタ手段および前記低域通過フィルタ手段を共に備え、前記前記高域通過フィルタ手段および前記低域通過フィルタ手段が同じ遮断周波数を有する、請求項５に記載の装置。
7. 前記アンチエイリアジングフィルタ手段が五次ループフィルタを備えた、請求項１に記載の装置。
8. 前記アンチエイリアジングフィルタ手段が、ＯＴＡ接続形態およびｇｍ−Ｃ接続形態のうちの少なくとも１つに基づく、請求項１または７に記載の装置。
9. 前記アンチエイリアジングフィルタ手段が、純抵抗性フィードフォワード係数または純容量性フィードフォワード係数を有する、請求項１、７または８に記載の装置。
10. 前記アンチエイリアジングフィルタ手段がカスケードループ実施態様に基づく、請求項１、７〜９のいずれか一項に記載の装置。
11. 前記ＡＤＣ装置がシグマ−デルタＡＤＣである、請求項１〜１０のいずれか一項に記載の装置。
12. 前記ＡＤＣ装置が離散時間接続形態または連続時間接続形態で実施された、請求項１〜１１のいずれか一項に記載の装置。
13. 請求項１〜１２のいずれか一項に記載のＡＤＣ装置を備えた受信機装置。
14. 前記受信機装置が、セルラー信号と他の無線信号を組み合わせて受信するためのマルチバンド受信機である、請求項１３に記載の受信機装置。

Images