Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4899172B2 - パルスモード増幅器の2ピーク電力レベル制御方法および装置 - Google Patents
[go: Go Back, main page]

JP4899172B2 - パルスモード増幅器の2ピーク電力レベル制御方法および装置 - Google Patents

パルスモード増幅器の2ピーク電力レベル制御方法および装置 Download PDF

Info

Publication number
JP4899172B2
JP4899172B2 JP2008528520A JP2008528520A JP4899172B2 JP 4899172 B2 JP4899172 B2 JP 4899172B2 JP 2008528520 A JP2008528520 A JP 2008528520A JP 2008528520 A JP2008528520 A JP 2008528520A JP 4899172 B2 JP4899172 B2 JP 4899172B2
Authority
JP
Japan
Prior art keywords
amplifier
signal
power
stage
amplification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008528520A
Other languages
English (en)
Other versions
JP2009506697A (ja
Inventor
ルタンプリエ、アラン
Original Assignee
テールズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テールズ filed Critical テールズ
Publication of JP2009506697A publication Critical patent/JP2009506697A/ja
Application granted granted Critical
Publication of JP4899172B2 publication Critical patent/JP4899172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals

Landscapes

  • Amplifiers (AREA)

Description

本発明は特に、パルスモードで動作する増幅器の少なくとも2つの電力レベルの制御方法および装置に関する。
本発明は、例えば、通常電力および低電力と呼ばれる2つのピーク電力レベルを供給可能な広帯域パルス高周波(RF)送電器を制御するピーク電力制御装置に関する。
制御信号の適用によりndBの低電力を供給する必要のある電力パルス送電器の場合、以下の方法を利用することが知られている。
・送電器の出力に、ndB減衰器を有効にする、または有効にしない電力スイッチを追加する、
・2個の低電力段の間に、ndB減衰器またはndB増幅段のいずれかを有効にする、または有効にしないスイッチを追加する、
・nクラスCバイポーラ段のDC電源を変化させる。
しかし、これらの装置にはある種の欠点がある。すなわち、
特に電源スイッチは損失をもたらす。従って電力増幅器は、自身の動作に必要とされる以上に高出力でなければならない。そのため、常に最大出力で動作する必要がある。更に、減衰器を一体化できるレイアウトでなければならない。
2つの電力レベルの各々について後続段のゲインが同一であることを保証することが困難である。この問題は、広帯域増幅器の場合にたちまち手に負えなくなる。
電力の変動範囲は、クラスCバイポーラ段毎に2dBに制限される。
本発明は、パルスモードで動作する増幅器の少なくとも2つのピーク電力レベルを制御する装置に関し、少なくとも以下の要素、すなわち、
・少なくとも1個の増幅器および増幅器に矩形波信号を供給するのに適した処理装置を含む第1の増幅段、
・少なくとも1個の増幅器および施された変調の形状と概ね同一の形状を有する信号を供給するのに適した処理装置を含む第2の増幅段、
を少なくとも含む変調前段と、
・増幅サブシステムの出力における信号の少なくとも一部をサンプリングして、ビデオ増幅器へ送信するカプラおよび検知器、
・増幅器向けに変調信号を生成するのに適したピーク検知器およびレベル識別器、
・増幅器用の電力供給手段、
を少なくとも含む電力制御段とを含むことを特徴とする。
本発明の装置および方法は、特に以下の利点をもたらす。
・本システムにより、送信されたガウスパルスの整合性を保証し、注目する周波数帯域全体にわたりそのピーク電力レベルを正確に調整して、温度面で安定した性能レベルを得ることが可能になる。
・オンボード利用のため寸法、重量および容積が小型化されている。
・本システムは、精度を犠牲にすることなく電力変動の十分なアジリティおよび可能な限り広い変動範囲を保証するのに十分高速である。
本発明の他の特徴および利点は、添付の図面と共に、図解する一切限定的でない例示的な実施形態に基づく記述を精査することにより明らかになろう。
本発明の装置および方法は特に、無意味な損失と同義である減衰を許す装置の利用ではなく、増幅サブシステムのn段のゲイン制御に依存する。
本発明は特に、一方では伝送信号の検知、他方では可変ゲインRF増幅器の利用を通じて、信号により選択可能な2つ以上のピーク電力レベルを有するデジタル化された制御システムにより制御される振幅のガウス形式のパルス信号を生成することからなる。
図1に、本発明のシステムの例示的なアーキテクチャを模式的に示す。例えば、電力制御段および1個以上の変調前段を含んでいる。これらの段階について以下に詳述する。
第1の増幅段
第1のRF増幅段は例えば、パルス・ドレイン電源と共にクラスABで用いられるLDMOSトランジスタ1を使用する。このため、電源21は送信同期化信号を受信し、これに応じて増幅器用のスイッチモード電力供給を可能にする制御を送信する処理装置3に接続されている。
第1段のゲインは、デジタルポテンショメータ4を制御すべく、例えばSEPROM5に格納されている2個のデジタル・テーブルから取得された可変直流電圧4により制御されるため、図にDCで示すDC電圧源を介して形状が生成される変調信号の振幅を調整することが可能になる。低電力および通常電力モードにおける周波数の各々が直流電圧に対応する。2個のテーブルは処理装置6により、送信される周波数Freqおよび「通常電力/低電力」制御信号(以下「P normal /P reduced 」又は「P normal /P reduced 制御信号」という)に応じてアドレス参照される。正当に生成された変調信号は増幅器1へ送られる。
可変ゲインRF増幅器1の出力における結果は、電力差の半分の間隔を有する2つのピーク電力レベルである。2つの電力レベルの各々は周波数に応じて固定されている。必要に応じて、プリエンファシスを組み込むことができる。
増幅器1の出力において、矩形波RFパルスが得られ、そのピーク電力は、低電力制御(PNR)の状態に従う周波数に応じて2個の固定値をとる。これらのパルスは第2の電力増幅器へ送られる。
最大電力と低電力の差は、この段の逆ゲインにより制限される。良好な精度を維持して制御電圧範囲内に留まるために、帯域幅の制約を前提として可能な限り小さい差の値を求める。到達可能な最大の差は、例えば7〜8dBに限られる。
第2の増幅段
第2のRF増幅段は、例えば、パルス・ドレイン電源22と共にクラスABで用いられるLDMOSトランジスタ7を使用する。この段のゲインは、可変振幅変調電圧により制御される。
この段は、トランジスタの入力に存在する2つの電力レベルの差が7〜8dBを超える場合に用いられる。
変調信号の最大振幅情報は、送信される周波数ならびに normal /P reduced に従いアドレス参照されるSEPROM8に格納されているn2個のデジタル・テーブルから取得され、nは送信されたパルスの中間振幅幅の測定結果に従いアドレス参照されており、従って、生成された信号の域幅もまた制御される。処理装置9は、送信同期化信号、PNRおよび送信に必要とされる周波数Freqを受信する。
変調信号の形状は、Pnormal/Preduced制御信号により選択されたn2個のデジタル・テーブルから、デジタル・アナログ変換器DAC(変調ソース)30を介して生成する。これは送信制御により同期化される。ポテンショメータ10を用いて変調信号(変調信号2)の振幅を変化させることができる。
この変調信号は、電力制御段で用いたものと同一または概ね同一である。2個の連続する段階にわたる変調により、送信されるパルスの下降形状の整合性を保持することが可能になる。電力レベルに応じてn2個の異なるテーブルを用いる場合、LDMOS増幅段のゲイン曲線の非線形性が伴う。
第2の増幅段の出力(増幅器7の出力)におけるこの結果は、全ての必要な電力差の間隔を置いた2つの出力ピーク電力レベルとなる。2つの電力レベルの各々は、周波数により固定される。必要に応じて、プリエンファシスを組み込むことができる。
第2の増幅段の出力において、RFパルスは従って、施された変調(トランジスタゲート分極による変調)に対応する形状で得られ、そのピーク電力は低電力制御(PNR)の状態に従い周波数に応じて2個の固定値をとることができる。その幅は、変調信号を制御することにより制御される。
電力制御段
電力段は特に、
可変ゲインRF増幅器20、
特に温度が安定している、21で示すカプラおよび検知器
を含んでいる。
検知信号
がビデオ増幅器22に適用され、そのゲインはシリアル制御バスを備えたデジタルポテンショメータにより制御されていてRF増幅器に周波数および温度補償を与える。更に、ビデオ増幅器22は低電力制御(PNR)に応じて2個のゲイン設定範囲を有する。
ピーク検知器24およびレベル識別器25は、セットポイント値「RefDEC」から、上/下インタフェースを備えたデジタルポテンショメータ27の値を増減すべく同期化された制御を生成する処理制御装置26へピーク電力情報を送ることにより、 normal /P reduced (先の段で使用されたものと同一の)により選択された2個のデジタル・テーブルから、DACコンバータ28を介して生成された変調信号からRF段の変調信号を生成する。
出力ピーク電力は従って、1パルス毎に一定の値にサーボ制御されて、ビデオ増幅器電力22として検知される信号がこのセットポイントに等しいか概ね等しくなるようにする。RF出力電力は特に、周波数、温度、およびPNRで索引付けられたデジタル化テーブル29から導かれたゲイン制御により制御されるビデオ増幅器のゲインに依存する。
式中、
K:検知システムの周波数および温度、並びに適当な場合、出力電力サンプリング・カプラ(21)とビデオ増幅器のRF出力との間に挿入されたサーボ制御ループ外の要素(サーキュレータ、高周波フィルタ等)の感度に応じて変動する。
A:ビデオ増幅器のゲインは、本システムにより制御され、周波数、温度、およびPNRで索引付けられたデジタル化テーブルから生成される。これはKの影響を補償する。Ppeakが一定であるために積AKは一定でなければならない。
セットポイント値:電圧基準を用いて生成される。
レベル識別器は、2個の最大および最小閾値(基準電圧の分数)から、2個の指標すなわち最大閾値に対する電力値の指標Pおよび最小閾値に対する電力値の指標Pを生成する。最大値と最小値の電圧差から、ロッキングの収束が得られることによりロッキング精度の決定に必要なヒステリシスが生じる。
被制御RF段のゲインがほぼ一定のままであるため、2つの電力状態の制御を備えた変調前段を用いて、通常電力または低電力のいずれが適用されていようとも、極めて近接するサーボ制御段を変調する信号(変調信号3)を得ることができる。これにより、通常電力から低電力への最短遷移時間が得られ、後者が送信パルスの個数および変調レベル制御電位計修正ステップの値に依存することに留意すれば逆もまた同様である。
図2A、2Bは、増幅サブシステムの各種の位置における制御および変調信号のタイミング図を表わす。
最上位から始めて、時間軸に沿って以下が表わされる。
PN/PR処理動作の場合
同期化信号、
サブシステムの各種トランジスタへの電力制御、
PN/PR制御、
第1段変調信号、
第2段変調信号、
第1段の出力で得られる電力、
第2段の出力で得られる電力、

ピーク電力処理の場合
同期化信号
変調信号、
第3段の出力電力、

幅処理の場合
同期化信号
変調信号、
第3段の出力電力。
図3は、電力RF増幅を備えたパルスモードで動作するLDMOSトランジスタを表わす。
トランジスタのゲートGは周波数変調された信号を受信し、ゲート電源から電力を供給される。ドレインDは、低損失スイッチ31によりDC電源に接続される。スイッチ31は、変調された信号の送信同期化信号syncにより制御される。ドレイン電流は、ドレインに電力供給されている場合のみ存在する。高速二方向電圧ピーククリッピング装置33は、ドレインのピーク電力供給とLDMOSトランジスタのドレイン−ソース・フラッシュオーバー電圧の間の値により、この種の動作に固有の過電圧に対する効果的な保護を与える。コンデンサ34はRFデカップリングを施す。
必要な瞬間エネルギーは、電解コンデンサ32により供給される。電解コンデンサ32の値は、送電器の充電率を含む等価直列抵抗と低い直列抵抗に従い計算される。コンデンサは、損失を最小化すべく選択されている。
低損失スイッチは、例えばMOSPOWERトランジスタを用いて実装される。これは従って、実装が容易であり、且つ高ピークドレイン電流に対する抵抗および低損失の全ての特性を与える。
ゲート電源VGは、
・可変ゲイン制御直流電圧、例えば可変ゲイン増幅器、
・変調器として用いられる段階への変調信号、
であってよい。ゲート電圧は振幅制御されていて、非稼動ドレイン流を変調し、この段のRFゲインを変調することができる。
本発明による2ピーク電力レベルの制御に利用可能な装置のアーキテクチャである。 制御信号および変調信号に対応する、異なるタイミング図である。 本発明によるスキームで利用可能なパルス化された電圧制御増幅器用のアーキテクチャである。

Claims (7)

  1. パルスモードで動作する増幅器の少なくとも2つのピーク電力レベルを制御する装置であって、少なくとも以下の要素、すなわち、
    ・少なくとも1個の増幅器(1)および前記増幅器(1)に矩形波信号を供給するように構成された処理装置(6)を含む第1の増幅段、
    ・少なくとも1個の増幅器(7)および施された変調の形状と概ね同一の形状を有する信号を供給するように構成された処理装置(9)を含む第2の増幅段、
    を少なくとも含む変調前段と、
    ・増幅サブシステムの出力における信号の一部をサンプリングして、ビデオ増幅器(22)へ送信するカプラおよび検知器(11)、
    ・増幅器(20)向けに変調信号を生成するのに適したピーク検知器(24)およびレベル識別器(25)、
    ・前記増幅器用の電力供給手段(21、22、23)、
    を少なくとも含む電力制御段
    を含むことを特徴とする装置。
  2. 前記第1の増幅段が、パルス・ドレイン電源と共にクラスABで用いられるLDMOSトランジスタを含むことを特徴とする、請求項1に記載の装置。
  3. 前記第1の増幅段のゲインが、送信される周波数ならびに通常電力/低電力比に従いアドレス参照されるデジタル・テーブルから取得された可変DC電圧により制御されることを特徴とする、請求項1に記載の装置。
  4. 前記第2の増幅段が、パルス・ドレイン電源と共にクラスABで用いられるLDMOSトランジスタを含むことを特徴とする、請求項1に記載の装置。
  5. 前記段のゲインが、可変振幅変調電圧により制御されることを特徴とする、請求項1に記載の装置。
  6. 送信される周波数ならびに normal /P reduced に従いアドレス参照される2個のデジタル・テーブルを含むことを特徴とする、請求項1に記載の装置。
  7. パルスモードで動作する増幅サブシステムにおいて少なくとも2つのピーク電力レベルを制御または生成する方法であって、
    ・矩形波または概ね矩形波の信号を生成して、前記信号を第1の増幅器に適用するステップと、
    ・増幅される信号と概ね同一の形状を有する変調信号を生成し、これを第2の増幅ステップに適用するステップと、
    ・ピーク電力レベルおよび制御された幅の信号を生成し、これを前記第2増幅ステップから得られた信号に適用するステップと
    を少なくとも含むことを特徴とする方法。
JP2008528520A 2005-08-30 2006-08-30 パルスモード増幅器の2ピーク電力レベル制御方法および装置 Expired - Fee Related JP4899172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0508877 2005-08-30
FR0508877A FR2890260B1 (fr) 2005-08-30 2005-08-30 Procede et dispositif de controle de 2 niveaux de puissance crete pour un amplificateur en mode impulsionnel
PCT/EP2006/065838 WO2007025996A1 (fr) 2005-08-30 2006-08-30 Procede et dispositif de controle de 2 niveaux de puissance crete pour un amplificateur en mode impulsionnel

Publications (2)

Publication Number Publication Date
JP2009506697A JP2009506697A (ja) 2009-02-12
JP4899172B2 true JP4899172B2 (ja) 2012-03-21

Family

ID=36329741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528520A Expired - Fee Related JP4899172B2 (ja) 2005-08-30 2006-08-30 パルスモード増幅器の2ピーク電力レベル制御方法および装置

Country Status (6)

Country Link
US (1) US7795963B2 (ja)
EP (1) EP1938452B1 (ja)
JP (1) JP4899172B2 (ja)
CN (1) CN101297478B (ja)
FR (1) FR2890260B1 (ja)
WO (1) WO2007025996A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3060915B1 (fr) * 2016-12-15 2019-01-25 Thales Controle du spectre d'une emission rf impulsionnelle par mise en forme des impulsions
CN106709446B (zh) * 2016-12-20 2024-03-19 深圳芯启航科技有限公司 一种指纹识别电路及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237555A (en) * 1979-09-14 1980-12-02 International Telephone And Telegraph Corporation Automatic modulation system
JPH02268008A (ja) * 1989-04-07 1990-11-01 Toyo Commun Equip Co Ltd 高周波増幅器
JPH08116219A (ja) * 1994-10-14 1996-05-07 Mitsubishi Electric Corp 温度補償回路付電力増幅器
JPH08274559A (ja) * 1995-04-03 1996-10-18 Oki Electric Ind Co Ltd 出力電力制御装置
GB2329792A (en) * 1997-08-20 1999-03-31 Nokia Telecommunications Oy Identification signals enable a transceiver module to correctly configure itself to an attached functional module
US6188276B1 (en) * 1998-09-21 2001-02-13 Anastasios V. Simopoulos Power amplifier
AU4909299A (en) * 1999-07-09 2001-01-30 Nokia Corporation Biasing circuit for vGS drift and thermal compensation of a power device
JP3923270B2 (ja) * 2001-03-23 2007-05-30 三菱電機株式会社 高周波増幅器
CN100466467C (zh) * 2004-12-02 2009-03-04 上海交通大学 具有自动增益控制功能的音量自动限幅装置

Also Published As

Publication number Publication date
FR2890260B1 (fr) 2007-10-12
CN101297478A (zh) 2008-10-29
CN101297478B (zh) 2012-04-18
US20090128234A1 (en) 2009-05-21
EP1938452A1 (fr) 2008-07-02
JP2009506697A (ja) 2009-02-12
FR2890260A1 (fr) 2007-03-02
EP1938452B1 (fr) 2013-04-24
WO2007025996A1 (fr) 2007-03-08
US7795963B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
US7035604B2 (en) Communications signal amplifiers having independent power control and amplitude modulation
EP1476941B1 (en) Current modulator with dynamic amplifier impedance compensation
US5054116A (en) Feed-forward automatic level control circuit for a high-frequency source
EP2255437B1 (en) Pin-diode linearized automatic gain control circuits
CN1518793A (zh) 用于包络反馈放大器线性化的线性自动优化
CN106200751B (zh) 一种中频信号功率自动调节电路及方法
AU2016361957B2 (en) Polar modulation using product mode
TWI539741B (zh) 具有伺服控制迴路之對數均方功率檢測器
WO2014160807A1 (en) Systems and methods for biasing amplifiers using adaptive closed-loop control and adaptive predistortion
WO2018096919A1 (ja) 出力電力安定化回路及びそれを用いた高出力増幅装置
CN116366059A (zh) 一种射频功率合成电路及方法
EP1232564A1 (en) Power amplifiers
US20070109055A1 (en) Soft saturation detection for power amplifiers
JP4899172B2 (ja) パルスモード増幅器の2ピーク電力レベル制御方法および装置
JP2006093896A (ja) E級増幅器、及びeer変調増幅装置
JP5028678B2 (ja) 広帯域ガウス形パルス高出力rf送信機のピーク電力及びパルス幅を制御するための方法及びデバイス
RU2377716C2 (ru) Электронная схема
US12047066B2 (en) Hybrid digital-analog automatic level control (ALC) using vector signal generators (VSG)
JP2981953B2 (ja) 線形送信回路
US8198932B2 (en) Voltage generating circuit for an attenuator
KR20040013282A (ko) 감쇄기의 온도보상 회로 및 그 방법
CN119422324A (zh) 信号调整电路、信号调整方法、信号处理电路及发射设备
JPH03149925A (ja) リニア変調無線送信装置
JP2004096260A (ja) Pinダイオード減衰器駆動回路
JPH0414320A (ja) 送信電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110331

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Ref document number: 4899172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees