Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4904726B2 - Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT - Google Patents
[go: Go Back, main page]

JP4904726B2 - Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT - Google Patents

Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT Download PDF

Info

Publication number
JP4904726B2
JP4904726B2 JP2005176708A JP2005176708A JP4904726B2 JP 4904726 B2 JP4904726 B2 JP 4904726B2 JP 2005176708 A JP2005176708 A JP 2005176708A JP 2005176708 A JP2005176708 A JP 2005176708A JP 4904726 B2 JP4904726 B2 JP 4904726B2
Authority
JP
Japan
Prior art keywords
buffer layer
epitaxial wafer
semiconductor epitaxial
layer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005176708A
Other languages
Japanese (ja)
Other versions
JP2006351870A (en
Inventor
吉春 孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005176708A priority Critical patent/JP4904726B2/en
Publication of JP2006351870A publication Critical patent/JP2006351870A/en
Application granted granted Critical
Publication of JP4904726B2 publication Critical patent/JP4904726B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、化合物半導体エピタキシャルウェハ、特にGaNをチャネル層に持つ高周波電子デバイスを実現するのに適した半導体エピタキシャルウェハに関するものである。   The present invention relates to a compound semiconductor epitaxial wafer, and more particularly to a semiconductor epitaxial wafer suitable for realizing a high-frequency electronic device having GaN as a channel layer.

GaN、AlN、InN、およびこれらの混晶を最適な構造で積層成長させたIII−V族窒化物系の半導体エピタキシャルウェハは、すでに青色LED用結晶として市場に出回っており、さらには青色LDや紫外LED用エピタキシャルウェハなども開発されつつある。しかし高出力トランジスタの需要に伴い、光デバイスだけでなく電子デバイスとしても期待されるようになってきている。そのため近年、GaN−HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)の開発が各研究機関でさかんに行われている。   Group III-V nitride semiconductor epitaxial wafers in which GaN, AlN, InN, and mixed crystals thereof are laminated and grown in an optimum structure have already been put on the market as blue LED crystals. An ultraviolet LED epitaxial wafer and the like are also being developed. However, with the demand for high output transistors, not only optical devices but also electronic devices are expected. Therefore, in recent years, GaN-HEMT (High Electron Mobility Transistor: high electron mobility transistor) has been developed at various research institutions.

通常、これら光・電子デバイス用の半導体エピタキシャルウェハにおける窒化ガリウム(GaN)の成長は、サファイアやSiCの基板上に、有機金属気相成長法(MOVPE法)などにより行われるが、良質なGaNの薄膜を成長するのは比較的困難である。その原因として、   Usually, the growth of gallium nitride (GaN) on these semiconductor epitaxial wafers for optical / electronic devices is performed on a sapphire or SiC substrate by metal organic vapor phase epitaxy (MOVPE method). It is relatively difficult to grow a thin film. As the cause,

(i) 基板との格子定数差による薄膜結晶の表面状態の劣化、および転移の増大、   (i) Deterioration of the surface state of the thin film crystal due to the difference in lattice constant from the substrate, and increase in transition

(ii) 熱膨張係数差によるウェハの反りおよびクラックの発生、
の2つが挙げられる。
(ii) Wafer warpage and cracking due to difference in thermal expansion coefficient,
There are two.

上記(i) の問題は、成長条件を選び、数μm程度の厚さを成長することによって解決が可能である。しかし膜厚が厚くなることによって上記(ii) の問題が顕著になる。また上記(ii) の問題はウェハが大口径化するほど深刻になる。   The problem (i) can be solved by selecting a growth condition and growing a thickness of about several μm. However, the above problem (ii) becomes noticeable as the film thickness increases. The problem (ii) becomes more serious as the wafer diameter increases.

この問題を解決するために、様々な歪み緩和バッファー層構造が提案されているが、バッファー層形成→窒化物薄膜成長と一つの装置内で一括して行える利点から、通常はAlN(窒化アルミニウム)を第一のバッファー層として基板上に成長した後、必要とするGaN(窒化ガリウム)のバッファー層構造を成長する方法がとられている。   In order to solve this problem, various strain relaxation buffer layer structures have been proposed. Usually, AlN (aluminum nitride) is used because of the advantage that the buffer layer formation → nitride thin film growth can be performed together in one apparatus. Is grown as a first buffer layer on a substrate, and then a required GaN (gallium nitride) buffer layer structure is grown.

図8に従来のHEMT用半導体エピタキシャルウェハの構造を示す。   FIG. 8 shows the structure of a conventional semiconductor epitaxial wafer for HEMT.

サファイア基板10の上に、バッファ層20として、数十nm程度のAlNのバッファ層(低温堆積層)12と厚いGaNのバッファ層13を成長し、さらにその上に窒化物混晶をチャネル層とする窒化ガリウム系の電子デバイス構造30を形成している。ここではGaNをチャネル層4とし、AlGaNをキャリア供給層5とする高電子移動度トランジスタ(HEMT)構造を形成している。   On the sapphire substrate 10, an AlN buffer layer (low temperature deposition layer) 12 and a thick GaN buffer layer 13 of about several tens of nm are grown as a buffer layer 20, and a nitride mixed crystal is formed thereon as a channel layer. A gallium nitride based electronic device structure 30 is formed. Here, a high electron mobility transistor (HEMT) structure in which GaN is the channel layer 4 and AlGaN is the carrier supply layer 5 is formed.

図9は、上記した従来の成長条件とエピタキシャルウェハ構造を用いてMOVPE法により成長した、直径約10.16cm(4インチ)径のHEMT用半導体エピタキシャルウェハの反りを示したものである。反りを示す指標として、ここではBOW(ウェハ周辺を基準にしたウェハ中心の相対位置で反りを評価する数値、小さいほど反りは小さい)が用いられており、従来のHEMT用半導体エピタキシャルウェハの反りはBOWで47μmと非常に大きな数値を示している。   FIG. 9 shows the warpage of a HEMT semiconductor epitaxial wafer having a diameter of about 10.16 cm (4 inches) grown by the MOVPE method using the above-described conventional growth conditions and epitaxial wafer structure. As an index indicating warpage, BOW (a numerical value for evaluating warpage at a relative position of the wafer center with respect to the wafer periphery, the smaller the warpage, the smaller the warpage) is used. The warpage of a conventional semiconductor epitaxial wafer for HEMT is as follows: BOW shows a very large value of 47 μm.

このように4インチ径の半導体エピタキシャルウェハで40μmを大きく超える反りが発生している場合、このままでは高周波電子デバイスに必要な短ゲート長を実現するためのリソグラフィーや、良好なオーミック電極を得るための熱処理を行うことが困難である。   In this way, when warping exceeding 40 μm is generated in a 4-inch semiconductor epitaxial wafer, lithography for realizing a short gate length necessary for a high-frequency electronic device as it is and for obtaining a good ohmic electrode It is difficult to perform heat treatment.

なお、上記した高周波電子デバイスのバッファ層を構成する技術として、従来、次のものが知られている。
(A)特開2004−048076号公報(特許文献1)
Conventionally, the following is known as a technique for constructing the buffer layer of the high-frequency electronic device described above.
(A) JP 2004-048076 A (Patent Document 1)

この特許文献1の特開2004−048076号公報は、基板上に単結晶成長温度よりも低い低温で形成された第一バッファ層と、単結晶成長温度で形成され、第一バッファ層に接するGa及びInを含まない窒化物からなる層を有する第二バッファ層とをこの順に備える半導体素子を開示している。この第一バッファ層は、具体的には厚さ約2.5nmのAlN膜と、厚さ約2.5nmのGaN膜とを、交互に4周期積層した積層膜からなる。また第二バッファ層は厚さ約0.1μmのAlN膜から構成される。
(B)特開2003−218127号公報(特許文献2)
Japanese Patent Application Laid-Open No. 2004-048076 of Patent Document 1 discloses a first buffer layer formed on a substrate at a low temperature lower than the single crystal growth temperature, and a Ga formed at the single crystal growth temperature and in contact with the first buffer layer. And a second buffer layer having a layer made of nitride not containing In and in this order are disclosed. Specifically, the first buffer layer is formed of a laminated film in which an AlN film having a thickness of about 2.5 nm and a GaN film having a thickness of about 2.5 nm are alternately laminated for four periods. The second buffer layer is composed of an AlN film having a thickness of about 0.1 μm.
(B) JP 2003-218127 A (Patent Document 2)

この特許文献2の特開2003−218127号公報では、SiC基板上へ、二次元核成長したAlN層を設け、このAlN層上に、GaNバッファ層を成長し、このGaNバッファ層上に、窒化物混晶をチャネル層とする窒化ガリウム系電界効果トランジスタ構造を設けた電界効果トランジスタ用エピタキシャルウェハを開示している。 これは、基板とGaN系化合物半導体の線膨張係数の差から、室温においてウェハに大きな反りが発生するとの前提に立ち、エピタキシャル層の膜厚を薄くすることで、基板反りの問題を解決する技術を開示するものでもある。
(C)特開2003−218128号公報(特許文献3)
In Japanese Patent Application Laid-Open No. 2003-218127 of Patent Document 2, an AlN layer on which a two-dimensional nucleus is grown is provided on a SiC substrate. An epitaxial wafer for a field effect transistor provided with a gallium nitride based field effect transistor structure having a mixed crystal as a channel layer is disclosed. This is a technology that solves the problem of substrate warpage by reducing the thickness of the epitaxial layer based on the premise that a large warpage of the wafer occurs at room temperature due to the difference in linear expansion coefficient between the substrate and the GaN-based compound semiconductor. Is also disclosed.
(C) JP 2003-218128 A (Patent Document 3)

この特許文献3の特開2003−218128号公報も、基板とGaN系化合物半導体の線膨張係数の差から、室温においてウェハに大きな反りが発生するとの前提に立ち、エピタキシャル層の膜厚を薄くすることで、基板反りの問題を解決する技術を開示したものである。しかし、この特許文献3では、GaNバッファ層の下に、AlN低温堆積層ではなくInGaN低温堆積層を用いることにより、GaN電界効果トランジスタ構造のエピタキシャル層の総膜厚を1μm以下にして、反り量を20μm以下に抑える。 デバイスプロセスに影響を与えない反り量は20μm以下であると言われており、そのためのエピタキシャル層の膜厚は1μm以下にしなくてはならない、との考え方による。   Japanese Patent Application Laid-Open No. 2003-218128 also discloses that the thickness of the epitaxial layer is reduced based on the premise that a large warp occurs in the wafer at room temperature due to the difference in linear expansion coefficient between the substrate and the GaN-based compound semiconductor. Thus, a technique for solving the problem of substrate warpage is disclosed. However, in this Patent Document 3, by using an InGaN low temperature deposition layer instead of an AlN low temperature deposition layer under the GaN buffer layer, the total film thickness of the epitaxial layer of the GaN field effect transistor structure is reduced to 1 μm or less, and the amount of warpage To 20 μm or less. It is said that the warpage amount that does not affect the device process is 20 μm or less, and the thickness of the epitaxial layer for that purpose must be 1 μm or less.

特開2004−048076号公報(段落番号0013、0038、図1)Japanese Patent Laying-Open No. 2004-048076 (paragraph numbers 0013 and 0038, FIG. 1) 特開2003−218127号公報(段落番号0003、0010、00036、図2)Japanese Patent Laying-Open No. 2003-218127 (paragraph numbers 0003, 0010, 00003, FIG. 2) 特開2003−218128号公報(段落番号0003、0006、0031、図2)Japanese Patent Laying-Open No. 2003-218128 (paragraph numbers 0003, 0006, 0031, FIG. 2)

しかしながら、特許文献1には反りに関する記載はない。すなわち、AlN層より下層に挿入する層(AlGaN層)の混晶比や膜厚と反りとの関係については開示がなく、主として第一バッファ層がAlN膜とGaN膜の周期構造を持つ場合を中心に説明されている。   However, Patent Document 1 has no description regarding warpage. That is, there is no disclosure about the mixed crystal ratio of the layer inserted below the AlN layer (AlGaN layer), the relationship between the film thickness and the warp, and the case where the first buffer layer mainly has a periodic structure of an AlN film and a GaN film. It is mainly explained.

また特許文献2、3は、共に、基板とGaN系化合物半導体の線膨張係数の差から、室温においてウェハに大きな反りが発生するとの前提に立ち、エピタキシャル層の膜厚を薄くすることで、基板反りの問題を解決する技術である。AlN層より下層に挿入する層(AlGaN層)やGaNバッファ層の成長条件を特定して反りを低減する技術を開示したものではない。   Further, both Patent Documents 2 and 3 are based on the premise that a large warp occurs in the wafer at room temperature due to the difference in linear expansion coefficient between the substrate and the GaN-based compound semiconductor. This technology solves the problem of warping. It does not disclose a technique for reducing the warpage by specifying the growth conditions of a layer (AlGaN layer) or a GaN buffer layer inserted below the AlN layer.

電界効果型トランジスタでは、ゲート長を短く、ソース・ドレイン抵抗を小さくすることが高周波特性向上に有効であると知られている。このためには、より短ゲートを実現するための微細なリソグラフィーや、ソース・ドレイン電極を熱アロイ処理して抵抗を下げるプロセスが不可欠である。   In a field effect transistor, it is known that shortening the gate length and reducing the source / drain resistance are effective in improving high frequency characteristics. For this purpose, fine lithography for realizing a shorter gate and a process for lowering the resistance by subjecting the source / drain electrodes to a thermal alloy are indispensable.

しかし、図8及び図9で説明した如く、従来の大きく反ったGaN系の半導体エピタキシャルウェハでは、焦点深度の浅い微細なリソグラフィーや均一な裏面接触を要求する熱処理を適用することが困難であった。   However, as described with reference to FIGS. 8 and 9, it has been difficult to apply fine lithography with a shallow depth of focus and heat treatment that requires uniform back contact in the conventional GaN-based semiconductor epitaxial wafer that has greatly warped. .

そこで、本発明の目的は、上記課題を解決し、AlNバッファ層より下層に挿入するAlGaNバッファ層の存在により、あるいはこれに加えたGaNバッファ層の成長条件により、半導体エピタキシャルウェハの反りを低減し、以て短ゲート、低オーミック抵抗のデバイスを容易に作製可能な半導体エピタキシャルウェハを提供することにある。   Accordingly, an object of the present invention is to solve the above problems and reduce the warpage of the semiconductor epitaxial wafer by the presence of the AlGaN buffer layer inserted below the AlN buffer layer or by the growth conditions of the GaN buffer layer added thereto. Accordingly, an object of the present invention is to provide a semiconductor epitaxial wafer capable of easily producing a device having a short gate and a low ohmic resistance.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る半導体エピタキシャルウェハは、基板上に、AlxGa1-xN(ただし0.3≦x≦0.7)からなり膜厚が0.07〜0.15μmの第一バッファ層と、この第一バッファ層上に形成したAlNからなる第二バッファ層と、この第二バッファ層上に二次元方向成長したGaN、AlGaN又はInGaNのいずれかからなる第三バッファ層とを備え、この第三バッファ層上に、窒化物混晶をチャネル層とする窒化ガリウム系電子デバイス構造を設けたことを特徴とする。 The semiconductor epitaxial wafer according to the invention of claim 1 is made of Al x Ga 1-x N (provided that 0.3 ≦ x ≦ 0.7) on the substrate and has a thickness of 0 . A first buffer layer of 07 to 0.15 μm, a second buffer layer made of AlN formed on the first buffer layer, and any one of GaN, AlGaN or InGaN grown two-dimensionally on the second buffer layer And a gallium nitride electronic device structure having a nitride mixed crystal as a channel layer is provided on the third buffer layer.

請求項2の発明は、請求項1記載の半導体エピタキシャルウェハにおいて、上記基板がサファイア基板であることを特徴とする。 According to a second aspect of the present invention , in the semiconductor epitaxial wafer according to the first aspect, the substrate is a sapphire substrate.

請求項3の発明は、請求項2記載の半導体エピタキシャルウェハにおいて、上記AlxGa1-xNからなる第一バッファ層の混晶比xが0.5であり、膜厚が0.1μmであることを特徴とする。 According to a third aspect of the present invention, in the semiconductor epitaxial wafer according to the second aspect, the mixed crystal ratio x of the first buffer layer made of Al x Ga 1-x N is 0.5 and the film thickness is 0.1 μm. It is characterized by being.

請求項4の発明は、基板上に、気相成長法により半導体層を形成するHEMT用半導体エピタキシャルウェハの製造方法において、上記基板上に、単結晶成長温度よりも低い温度でAlxGa1-xN(ただし0.3≦x≦0.7)からなり膜厚が0.07〜0.15μmの第一バッファ層を形成する工程と、上記第一バッファ層上に、単結晶成長温度でAlNからなる第二バッファ層を形成する工程と、上記第二バッファ層上に、上記第二バッファ層よりも低い単結晶成長温度でGaNからなる第三バッファ層を二次元方向成長で形成する工程と、上記第三バッファ層上に、GaNからなるチャネル層及びAlGaNからなるキャリア供給層を備えた電子デバイス構造を形成する工程と、を有することを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor epitaxial wafer for HEMT in which a semiconductor layer is formed on a substrate by vapor phase epitaxy. On the substrate, Al x Ga 1− a step of x N (provided that 0.3 ≦ x ≦ 0.7) Tona RimakuAtsu form a first buffer layer of 0.07~0.15Myuemu, to the first buffer layer, a single crystal growth temperature Forming a second buffer layer made of AlN on the second buffer layer, and forming a third buffer layer made of GaN on the second buffer layer at a single crystal growth temperature lower than that of the second buffer layer by two-dimensional growth . And a step of forming an electronic device structure including a channel layer made of GaN and a carrier supply layer made of AlGaN on the third buffer layer.

請求項5の発明は、請求項4記載のHEMT用半導体エピタキシャルウェハにおいて、上記第三バッファ層を成長時圧力13332Pa(100Torr)以下、成長時温度1060℃以上で形成することを特徴とする。
According to a fifth aspect of the present invention, in the HEMT semiconductor epitaxial wafer according to the fourth aspect, the third buffer layer is formed at a growth pressure of 13332 Pa (100 Torr) or less and a growth temperature of 1060 ° C. or more.

<発明の要点>
本発明の要点は、バッファ層の構造、成長条件を調整することによって半導体エピタキシャルウェハの反りを小さくすることにある。
<Key points of the invention>
The main point of the present invention is to reduce the warpage of the semiconductor epitaxial wafer by adjusting the structure of the buffer layer and the growth conditions.

本発明に係る半導体エピタキシャルウェハの典型的な構成は、図1に示すように、サファイア基板10上に、AlxGa1-xN(ただし0.3≦x≦0.7、好ましくはx=約0.5)からなり膜厚が0.07〜0.15μm、好ましくは約0.1μmの第一バッファ層1と、この上に形成したAlNからなる第二バッファ層2と、この上に二次元方向成長したGaNからなる第三バッファ層3からなる三層構造のバッファ層20を備え、この三層構造のバッファ層20上に、窒化物混晶をチャネル層とする窒化ガリウム系の電子デバイス構造30として、GaNからなるチャネル層4とAlGaNからなるキャリア供給層5を設けた構成である。 As shown in FIG. 1, a typical configuration of a semiconductor epitaxial wafer according to the present invention is formed on an sapphire substrate 10 with Al x Ga 1-x N (where 0.3 ≦ x ≦ 0.7, preferably x = A first buffer layer 1 having a thickness of 0.07 to 0.15 μm, preferably about 0.1 μm, and a second buffer layer 2 made of AlN formed thereon, A buffer layer 20 having a three-layer structure composed of a third buffer layer 3 made of GaN grown in a two-dimensional direction is provided. The device structure 30 includes a channel layer 4 made of GaN and a carrier supply layer 5 made of AlGaN.

上記数値限定の根拠を次に示す。   The basis for the above numerical limitation is as follows.

図3は、サファイア基板10上に、GaN層/AlN層/AlGaN層の三層構造のバッファ層20を介して、窒化ガリウム系の電子デバイス構造30を設けた半導体エピタキシャルウェハにおけるAlGaN層(第一バッファ層)の層厚とエピタキシャルウェハの反りの関係を示したものである。   FIG. 3 shows an AlGaN layer (first layer) in a semiconductor epitaxial wafer in which a gallium nitride-based electronic device structure 30 is provided on a sapphire substrate 10 via a buffer layer 20 having a three-layer structure of GaN layer / AlN layer / AlGaN layer. The relationship between the layer thickness of the buffer layer) and the warpage of the epitaxial wafer is shown.

この反りの評価サンプルには、AlGaN層(第一バッファ層)の上に、第二バッファ層として厚さ0.4μmのAlN層及び第三バッファ層として厚さ2μmのun−GaN層を設け、またその上の電子デバイス構造30としてGaNチャネル層及びAlGaNキャリア供給層からなるHEMT構造を形成した半導体エピタキシャルウェハのサンプルを用いた。   In this warpage evaluation sample, an AlN layer having a thickness of 0.4 μm as a second buffer layer and an un-GaN layer having a thickness of 2 μm as a third buffer layer are provided on the AlGaN layer (first buffer layer). Further, a sample of a semiconductor epitaxial wafer having a HEMT structure composed of a GaN channel layer and an AlGaN carrier supply layer was used as the electronic device structure 30 thereon.

ここで、AlGaN層(第一バッファ層)におけるAlxGa1-xNの混晶比xをx=0.5と固定して、厚さを0〜0.25μmの範囲で変化させた場合に、反りがどのように変化するかを示したのが図3である。 Here, when the mixed crystal ratio x of Al x Ga 1-x N in the AlGaN layer (first buffer layer) is fixed to x = 0.5 and the thickness is changed in the range of 0 to 0.25 μm FIG. 3 shows how the warpage changes.

図3において、AlGaN層(第一バッファ層)の膜厚を0μmとしたとき、つまり従来条件では反りのBOW値が47μmと非常に大きな数値を示し、膜厚が増加するにつれてBOW値が低下し、膜厚0.10μmでBOW値が最小の35μmとなり、その後膜厚が増加するにつれて再びBOW値が増加する。そして膜厚が0.07〜0.15μmの範囲で、BOW値が40.0μm未満となり、従来に較べ反りが小さくなる。よって、AlGaN層(第一バッファ層)の膜厚の適正値は0.07〜0.15μmの範囲であり、最適値は約0.1μmである。   In FIG. 3, when the film thickness of the AlGaN layer (first buffer layer) is 0 μm, that is, the bow value of warpage is very large at 47 μm under the conventional conditions, and the BOW value decreases as the film thickness increases. When the film thickness is 0.10 μm, the BOW value is 35 μm, which is the minimum. When the film thickness is in the range of 0.07 to 0.15 [mu] m, the BOW value is less than 40.0 [mu] m, and the warpage is smaller than in the conventional case. Therefore, the appropriate value of the film thickness of the AlGaN layer (first buffer layer) is in the range of 0.07 to 0.15 μm, and the optimum value is about 0.1 μm.

また、AlxGa1-xNの混晶比xに対するBOWの依存性を示したものが図4である。すなわち、図4は、第一バッファ層のAlxGa1-xNの混晶比(Al組成比)xをx=0〜0.9の範囲で変化させた場合に、ウェハの反りがどのように変化するのかを示したものである。図4から分かるように、混晶比xがx=0.3〜0.7の範囲内であれば、BOWの値が40μm未満となり、反りが小さくなる。特にx=0.5のときは、BOWの値は最小の35μmとなり、反りが最小となる。従って、混晶比xに対しても適正値が存在し、それはx=0.3〜0.7の範囲であり、最適値はx=0.5である。なお、図3はAlxGa1-xNの混晶比xを最適値の0.5に固定して得たグラフである。 FIG. 4 shows the dependence of BOW on the mixed crystal ratio x of Al x Ga 1 -xN. That is, FIG. 4 shows how the wafer warps when the Al x Ga 1-x N mixed crystal ratio (Al composition ratio) x of the first buffer layer is changed in the range of x = 0 to 0.9. It shows how it changes. As can be seen from FIG. 4, when the mixed crystal ratio x is in the range of x = 0.3 to 0.7, the value of BOW is less than 40 μm, and the warpage is reduced. In particular, when x = 0.5, the value of BOW is a minimum of 35 μm, and the warp is minimum. Therefore, there is an appropriate value for the mixed crystal ratio x, which is in the range of x = 0.3 to 0.7, and the optimum value is x = 0.5. FIG. 3 is a graph obtained by fixing the mixed crystal ratio x of Al x Ga 1-x N to the optimum value of 0.5.

次に、本発明においては、上記第3バッファ層が、成長時圧力約13332Pa(100Torr)以下、成長時温度1060℃以上という成長条件で、2次元方向成長を促進させたGaNからなり、これにより反りの減少を図る。この根拠について次に示す。   Next, in the present invention, the third buffer layer is made of GaN that promotes two-dimensional growth under growth conditions of a growth pressure of about 13332 Pa (100 Torr) or less and a growth temperature of 1060 ° C. or more. Reduce warpage. The basis for this is as follows.

図5はGaN層(第三バッファ層)の成長圧力に対する反り(BOW)の依存性を示したものである。図から、成長圧力を約13332Pa(100Torr)以下にすることによって、反りのBOW値が更に減少することが分かる。これは低成長圧力での成長でGaN層(第三バッファ層)の二次元成長が促進され、GaN/AlN界面に転位が導入されたことにより、反りの原因となる歪みが緩和された結果であると考えられる。   FIG. 5 shows the dependence of the bow (BOW) on the growth pressure of the GaN layer (third buffer layer). From the figure, it can be seen that the bow value of the warp is further reduced by setting the growth pressure to about 13332 Pa (100 Torr) or less. This is because the growth at a low growth pressure promotes two-dimensional growth of the GaN layer (third buffer layer), and dislocations are introduced into the GaN / AlN interface, thereby reducing the strain that causes warping. It is believed that there is.

これを更に推し進めるために、GaN層(第三バッファ層)の成長温度に対する反り(BOW)の依存性(成長温度が高いほど二次元成長が促進されるのは一般的に良く知られている)を調査したものが、図6である。GaN層(第三バッファ層)の成長温度を1060℃以上とすると、反りのBOW値が小さくなる傾向が現れる。ただし、GaN層(第三バッファ層)の成長温度が1090℃を超えた場合には、半導体エピタキシャルウェハの表面を鏡面とすることが出来なかった。よって、上記第3バッファ層の成長時温度は1060℃以上、好ましくは1060℃以上1090℃以下の範囲が良いことが分かる。   In order to further promote this, the dependence of bow (BOW) on the growth temperature of the GaN layer (third buffer layer) (it is generally well known that the higher the growth temperature, the more the two-dimensional growth is promoted). FIG. 6 shows the result of the investigation. When the growth temperature of the GaN layer (third buffer layer) is 1060 ° C. or higher, the bow value of warping tends to decrease. However, when the growth temperature of the GaN layer (third buffer layer) exceeded 1090 ° C., the surface of the semiconductor epitaxial wafer could not be mirrored. Therefore, it can be seen that the growth temperature of the third buffer layer is 1060 ° C. or higher, preferably 1060 ° C. or higher and 1090 ° C. or lower.

本発明によれば、第二バッファ層のAlN層より下層に第一バッファ層のAlGaN層を挿入し、そのAlxGa1-xNの混晶比xを0.3〜0.7とし、膜厚を約0.07〜0.15μmの範囲に特定したので、半導体エピタキシャルウェハの反りを低減し、以て短ゲート、低オーミック抵抗のデバイスを容易に作製可能な半導体エピタキシャルウェハを提供することができる。 According to the present invention, the AlGaN layer of the first buffer layer is inserted below the AlN layer of the second buffer layer, and the mixed crystal ratio x of Al x Ga 1-x N is 0.3 to 0.7, Since the film thickness is specified in the range of about 0.07 to 0.15 μm, it is possible to provide a semiconductor epitaxial wafer capable of reducing the warpage of the semiconductor epitaxial wafer and easily manufacturing a device having a short gate and a low ohmic resistance. Can do.

また、本発明によれば、上記に加えて、第三バッファ層を、成長時圧力約13332Pa(100Torr)以下、成長時温度1060℃以上という成長条件で、2次元方向成長を促進させたGaNからなる構成としたので、これにより更に反りの減少が図られる。   Further, according to the present invention, in addition to the above, the third buffer layer is made of GaN that promotes two-dimensional growth under growth conditions of a growth pressure of about 13332 Pa (100 Torr) or less and a growth temperature of 1060 ° C. or more. Accordingly, the warpage can be further reduced.

よって、本発明により、反りの小さな半導体エピタキシャルウェハ、ひいては高周波特性に優れたデバイスを得ることができる。   Therefore, according to the present invention, it is possible to obtain a semiconductor epitaxial wafer having a small warp, and thus a device having excellent high frequency characteristics.

以下、本発明を図示の実施例に基づいて説明する。   Hereinafter, the present invention will be described based on illustrated embodiments.

この実施例に係るHEMT用半導体エピタキシャルウェハは、図1に示すように、直径約10.16cm(4インチ)のサファイア基板10上に、AlxGa1-xN(x=約0.5)からなり膜厚が約0.1μmの第一バッファ層1と、その上に形成したAlNからなる第二バッファ層2と、その上に二次元方向成長したGaNからなる第三バッファ層3からなる三層構造のバッファ層20を備え、この三層構造のバッファ層20上に、HEMTの電子デバイス構造30として、GaNからなるチャネル層4とAlGaNからなるキャリア供給層5を設けた構成である。 As shown in FIG. 1, the HEMT semiconductor epitaxial wafer according to this example is formed on a sapphire substrate 10 having a diameter of about 10.16 cm (4 inches) with Al x Ga 1-x N (x = about 0.5). A first buffer layer 1 having a thickness of about 0.1 μm, a second buffer layer 2 made of AlN formed thereon, and a third buffer layer 3 made of GaN grown two-dimensionally thereon. A buffer layer 20 having a three-layer structure is provided, and a channel layer 4 made of GaN and a carrier supply layer 5 made of AlGaN are provided as the HEMT electronic device structure 30 on the buffer layer 20 having the three-layer structure.

このHEMT用半導体エピタキシャルウェハの各エピタキシャル層は、MOVPE法を用いて、次のようにして成長した。すなわち、成長の際に用いた原料は、ガリウム原料としてはTMGを用い、アルミニウム原料としてはTMAを用い、窒素原料としてはアンモニアガスを用いた。また、キャリアガスとしては水素を用い、n型ドーパントとしては、モノシランを用いた。   Each epitaxial layer of this HEMT semiconductor epitaxial wafer was grown as follows using the MOVPE method. That is, as the raw material used for the growth, TMG was used as the gallium raw material, TMA was used as the aluminum raw material, and ammonia gas was used as the nitrogen raw material. Further, hydrogen was used as the carrier gas, and monosilane was used as the n-type dopant.

エピタキシャル成長は、ウェハの成長面を上向きとするフェイスアップのヒータ加熱減圧炉を用いて、GaNの第三バッファ層3以外の成長では、炉内の圧力を約13332Pa(100Torr)に設定して行った。   Epitaxial growth was performed using a face-up heater-heated decompression furnace with the growth surface of the wafer facing upward, and in the growth other than the third buffer layer 3 of GaN, the pressure in the furnace was set to about 13332 Pa (100 Torr). .

成長温度は、バッファ層20については、AlGaNの第一バッファ層1を520℃で、AlNの第二バッファ層2を1100℃で、GaNの第三バッファ層3を1080℃(最適化後)で成長した。また、その上の電子デバイス構造30については、GaNのチャネル層4およびAlGaNのキャリア供給層5をそれぞれ1040℃で成長した。   Regarding the buffer layer 20, the growth temperature of the first buffer layer 1 of AlGaN is 520 ° C., the second buffer layer 2 of AlN is 1100 ° C., and the third buffer layer 3 of GaN is 1080 ° C. (after optimization). grown. For the electronic device structure 30 thereon, the GaN channel layer 4 and the AlGaN carrier supply layer 5 were grown at 1040 ° C., respectively.

また膜厚は、バッファ層20については、AlGaNの第一バッファ層1を0.1μm、AlNの第二バッファ層2を0.4μm、GaNの第三バッファ層3を0.5μmとした。またその上の電子デバイス構造30については、GaNのチャネル層4を1.5μm、AlGaNのキャリア供給層5を30nm(0.03μm)とした。   Regarding the buffer layer 20, the AlGaN first buffer layer 1 was 0.1 μm, the AlN second buffer layer 2 was 0.4 μm, and the GaN third buffer layer 3 was 0.5 μm. Further, regarding the electronic device structure 30 thereon, the GaN channel layer 4 was 1.5 μm, and the AlGaN carrier supply layer 5 was 30 nm (0.03 μm).

上記構造を温度に着目して見た場合、サファイア基板10上に、単結晶成長温度(約1000〜1200℃)よりも低い低温で形成されたAlGaNからなる第一バッファ層1と、単結晶成長温度で形成されたAlNからなる第二バッファ層2と、前記第二バッファ層よりも低い単結晶成長温度で形成されたGaNからなる第三バッファ層3とを備え、この第三バッファ層上に、窒化物混晶をチャネル層とする窒化ガリウム系の電子デバイス構造30として、GaNからなるチャネル層4とAlGaNからなるキャリア供給層5を持つHEMTの電子デバイス構造を設けた構成となっている。   When the above structure is viewed by paying attention to temperature, the first buffer layer 1 made of AlGaN formed on the sapphire substrate 10 at a low temperature lower than the single crystal growth temperature (about 1000 to 1200 ° C.), and the single crystal growth A second buffer layer 2 made of AlN formed at a temperature and a third buffer layer 3 made of GaN formed at a single crystal growth temperature lower than that of the second buffer layer, on the third buffer layer As a gallium nitride electronic device structure 30 having a nitride mixed crystal as a channel layer, a HEMT electronic device structure having a channel layer 4 made of GaN and a carrier supply layer 5 made of AlGaN is provided.

上記の如く構成されたHEMT用半導体エピタキシャルウェハの反りを図7(a)に示す。本実施例では、BOWで26μmと反りの小さいHEMT用半導体エピタキシャルウェハを得ることが出来た。   FIG. 7A shows the warpage of the HEMT semiconductor epitaxial wafer configured as described above. In this example, a HEMT semiconductor epitaxial wafer having a bow of 26 μm and a small warp could be obtained.

比較のため、図7(b)に、従来の成長条件とエピタキシャルウェハ構造(図8)を用いてMOVPE法により成長した、直径約10.16cm(4インチ)径のHEMT用半導体エピタキシャルウェハの反りを示す。従来のHEMT用半導体エピタキシャルウェハでの反りはBOWで47μmと非常に大きな数値であるのに対し、本実施例のHEMT用半導体エピタキシャルウェハの反りは、BOWで26μmであり、非常に小さくすることが出来た。   For comparison, FIG. 7B shows the warpage of a HEMT semiconductor epitaxial wafer having a diameter of about 10.16 cm (4 inches) grown by the MOVPE method using the conventional growth conditions and the epitaxial wafer structure (FIG. 8). Indicates. The warpage of the conventional HEMT semiconductor epitaxial wafer is 47 μm in BOW, which is very large, whereas the warpage of the HEMT semiconductor epitaxial wafer in this embodiment is 26 μm in BOW, which can be made very small. done.

この実施例に係るGaN−HEMT用半導体エピタキシャルウェハのシート抵抗の面内分布測定値を、図2に示す。この測定値において平均値は487.0Ω/sq.であるが、最小値は466.5Ω/sq.、最大値は508.3Ω/sq.であり、面内のシート抵抗ばらつきが非常に小さく、工業的に有利であると言える。この良好な結果は、ウェハの反り量が少なくなった為であると考えられる。   FIG. 2 shows in-plane distribution measurement values of the sheet resistance of the semiconductor epitaxial wafer for GaN-HEMT according to this example. In this measured value, the average value is 487.0 Ω / sq. However, the minimum value is 466.5 Ω / sq. The maximum value is 508.3Ω / sq. It can be said that the in-plane sheet resistance variation is very small, which is industrially advantageous. This good result is considered to be because the amount of warpage of the wafer is reduced.

上記実施例では、第三バッファ層の材質にGaNを用いたが、GaNの他、AlGaN又はInGaNを用いることもでき、これによっても上記実施例と同様の反りの低減効果を得ることができる。   In the above embodiment, GaN is used as the material of the third buffer layer, but AlGaN or InGaN can also be used in addition to GaN, and this can also provide the same warp reduction effect as in the above embodiment.

上記実施例では、窒化ガリウム系の電子デバイス構造30としてHEMT構造を形成したが、チャネル構造はFET(電界効果トランジスタ)であれば良く、HEMT構造に限られるものではない。また、チャネル層の材質には、GaNの他に、InGaNまたはAlGaNを用いることもできる。   In the above embodiment, the HEMT structure is formed as the gallium nitride based electronic device structure 30, but the channel structure may be an FET (field effect transistor) and is not limited to the HEMT structure. In addition to GaN, InGaN or AlGaN can be used as the material of the channel layer.

本発明の一実施例に係るHEMT用半導体エピタキシャルウェハの構造を示す模式図である。It is a schematic diagram which shows the structure of the semiconductor epitaxial wafer for HEMT which concerns on one Example of this invention. 本発明の一実施例に係るHEMT用半導体エピタキシャルウェハのシート抵抗マップである。It is a sheet resistance map of the semiconductor epitaxial wafer for HEMT which concerns on one Example of this invention. AlGaNからなる第一バッファ層の層厚と反りの関係を示すグラフである。It is a graph which shows the relationship between the layer thickness of the 1st buffer layer which consists of AlGaN, and curvature. AlGaNからなる第一バッファ層のAlxGa1-xNの混晶比xと反りの関係を示すグラフである。Is a graph showing a mixed crystal ratio x and the warping of the relationship between Al x Ga 1-x N of the first buffer layer made of AlGaN. GaNからなる第三バッファ層の成長圧力と反りの関係を示すグラフである。It is a graph which shows the relationship between the growth pressure and curvature of the 3rd buffer layer which consists of GaN. GaNからなる第三バッファ層の成長温度と反りの関係を示すグラフである。It is a graph which shows the relationship between the growth temperature and curvature of the 3rd buffer layer which consists of GaN. 本発明のHEMT用半導体エピタキシャルウェハの反り(a)を、従来のHEMT用半導体エピタキシャルウェハの反り(b)と比較して示した図である。It is the figure which showed the curvature (a) of the semiconductor epitaxial wafer for HEMT of this invention compared with the curvature (b) of the conventional semiconductor epitaxial wafer for HEMT. 従来のHEMT用半導体エピタキシャルウェハの構造を示す模式図である。It is a schematic diagram which shows the structure of the conventional semiconductor epitaxial wafer for HEMT. 従来のHEMT用半導体エピタキシャルウェハの反りを示す図である。It is a figure which shows the curvature of the conventional semiconductor epitaxial wafer for HEMT.

符号の説明Explanation of symbols

1 第一バッファ層
2 第二バッファ層
3 第三バッファ層
4 チャネル層
5 キャリア供給層
10 サファイア基板
20 バッファ層
30 窒化ガリウム系電子デバイス構造
DESCRIPTION OF SYMBOLS 1 1st buffer layer 2 2nd buffer layer 3 3rd buffer layer 4 Channel layer 5 Carrier supply layer 10 Sapphire substrate 20 Buffer layer 30 Gallium nitride system electronic device structure

Claims (5)

基板上に、AlxGa1-xN(ただし0.3 ≦x≦0.7)からなり膜厚が0.07〜0.15μmの第一バッファ層と、この第一バッファ層上に形成したAlNからなる第二バッファ層と、この第二バッファ層上に二次元方向成長したGaN、AlGaN又はInGaNのいずれかからなる第三バッファ層とを備え、
この第三バッファ層上に、窒化物混晶をチャネル層とする窒化ガリウム系電子デバイス構造を設けたことを特徴とする半導体エピタキシャルウェハ。
A first buffer layer made of Al x Ga 1-x N (where 0.3 ≦ x ≦ 0.7) and having a thickness of 0.07 to 0.15 μm is formed on the first buffer layer. A second buffer layer made of AlN and a third buffer layer made of GaN, AlGaN, or InGaN grown two-dimensionally on the second buffer layer,
A semiconductor epitaxial wafer characterized in that a gallium nitride electronic device structure having a nitride mixed crystal as a channel layer is provided on the third buffer layer.
請求項1記載の半導体エピタキシャルウェハにおいて、
上記基板がサファイア基板であることを特徴とする半導体エピタキシャルウェハ。
The semiconductor epitaxial wafer according to claim 1,
A semiconductor epitaxial wafer, wherein the substrate is a sapphire substrate.
請求項2記載の半導体エピタキシャルウェハにおいて、
上記AlxGa1-xNからなる第一バッファ層の混晶比xが0.5であり、膜厚が0.1μmであることを特徴とする半導体エピタキシャルウェハ。
The semiconductor epitaxial wafer according to claim 2,
A semiconductor epitaxial wafer characterized in that the mixed crystal ratio x of the first buffer layer made of Al x Ga 1-x N is 0.5 and the film thickness is 0.1 μm.
基板上に、気相成長法により半導体層を形成するHEMT用半導体エピタキシャルウェハの製造方法において、
上記基板上に、単結晶成長温度よりも低い温度でAlxGa1-xN(ただし0.3≦x≦0.7)からなり膜厚が0.07〜0.15μmの第一バッファ層を形成する工程と、
上記第一バッファ層上に、単結晶成長温度でAlNからなる第二バッファ層を形成する工程と、
上記第二バッファ層上に、上記第二バッファ層よりも低い単結晶成長温度でGaNからなる第三バッファ層を二次元方向成長で形成する工程と、
上記第三バッファ層上に、GaNからなるチャネル層及びAlGaNからなるキャリア供給層を備えた電子デバイス構造を形成する工程と、
を有することを特徴とするHEMT用半導体エピタキシャルウェハの製造方法。
In a method for manufacturing a semiconductor epitaxial wafer for HEMT, in which a semiconductor layer is formed on a substrate by vapor deposition,
On the substrate, Al x Ga 1-x N ( provided that 0.3 ≦ x ≦ 0.7) at a temperature lower than the single crystal growth temperature Tona RimakuAtsu first buffer is 0.07~0.15μm Forming a layer;
Forming a second buffer layer made of AlN at a single crystal growth temperature on the first buffer layer;
Forming a third buffer layer made of GaN at a single crystal growth temperature lower than that of the second buffer layer by two-dimensional growth on the second buffer layer;
Forming an electronic device structure including a channel layer made of GaN and a carrier supply layer made of AlGaN on the third buffer layer;
A method of manufacturing a semiconductor epitaxial wafer for HEMT, comprising:
請求項4記載のHEMT用半導体エピタキシャルウェハの製造方法において、
上記第三バッファ層を成長時圧力13332Pa(100Torr)以下、成長時温度1060℃以上で形成することを特徴とするHEMT用半導体エピタキシャルウェハの製造方法。
In the manufacturing method of the semiconductor epitaxial wafer for HEMT of Claim 4,
A method of manufacturing a semiconductor epitaxial wafer for HEMT, wherein the third buffer layer is formed at a growth pressure of 13332 Pa (100 Torr) or less and a growth temperature of 1060 ° C. or more.
JP2005176708A 2005-06-16 2005-06-16 Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT Expired - Fee Related JP4904726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176708A JP4904726B2 (en) 2005-06-16 2005-06-16 Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176708A JP4904726B2 (en) 2005-06-16 2005-06-16 Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT

Publications (2)

Publication Number Publication Date
JP2006351870A JP2006351870A (en) 2006-12-28
JP4904726B2 true JP4904726B2 (en) 2012-03-28

Family

ID=37647392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176708A Expired - Fee Related JP4904726B2 (en) 2005-06-16 2005-06-16 Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT

Country Status (1)

Country Link
JP (1) JP4904726B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466505B2 (en) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR
JP2009021279A (en) * 2007-07-10 2009-01-29 Hitachi Cable Ltd Semiconductor epitaxial wafer
JP2009260296A (en) 2008-03-18 2009-11-05 Hitachi Cable Ltd Nitride semiconductor epitaxial wafer and nitride semiconductor element
JP2015041765A (en) * 2013-08-20 2015-03-02 正幸 安部 Semiconductor device
JP2015041764A (en) * 2013-08-20 2015-03-02 正幸 安部 Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP2001077412A (en) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd Semiconductor element and manufacture thereof
JP4749583B2 (en) * 2001-03-30 2011-08-17 豊田合成株式会社 Manufacturing method of semiconductor substrate
JP2004296717A (en) * 2003-03-26 2004-10-21 Toshimasa Suzuki Laminate including nitride-based semiconductor and electronic device using the same
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006351870A (en) 2006-12-28

Similar Documents

Publication Publication Date Title
US10727303B2 (en) Group III nitride epitaxial substrate and method for manufacturing the same
JP5095064B2 (en) Semiconductor film having nitride layer deposited on silicon substrate and method for manufacturing the same
EP2498282A1 (en) Epitaxially laminated iii-nitride substrate
EP2432005A1 (en) Epitaxial substrate for electronic device and process for producing same
EP2565906A1 (en) Epitaxial substrate and process for producing epitaxial substrate
EP2565928A1 (en) Epitaxial substrate and method for producing epitaxial substrate
JP5133927B2 (en) Compound semiconductor substrate
JP2009507362A (en) High electron mobility electronic device structures including native substrates and methods for manufacturing them
WO2011102044A1 (en) Epitaxial substrate and method for producing same
JP2010087468A (en) Epitaxial substrate, semiconductor device substrate, and hemt device
JP4468744B2 (en) Method for producing nitride semiconductor thin film
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
JP4449357B2 (en) Method for manufacturing epitaxial wafer for field effect transistor
JP4904726B2 (en) Semiconductor epitaxial wafer and method for manufacturing semiconductor epitaxial wafer for HEMT
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
CN107887255B (en) A method for epitaxial growth of high-resistance GaN thin films
JP2006114655A (en) Semiconductor epitaxial wafer and field effect transistor
JP4051311B2 (en) Nitride semiconductor crystal growth method
JP2011228442A (en) Nitride semiconductor wafer and nitride semiconductor device
US7023025B2 (en) Crystal growth method of nitride semiconductor
JP2004289005A (en) Epitaxial substrate, semiconductor device, and high electron mobility transistor
JP2014090065A (en) Nitride-based semiconductor epitaxial wafer and nitride-based field-effect transistor
JP2009231302A (en) Nitride semiconductor crystal thin film and its deposition method, semiconductor device, and its fabrication process
TW202317819A (en) Semiconductor epitaxy structure
JP4972879B2 (en) Field effect transistor, semiconductor device, and epitaxial substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4904726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees