JP4928463B2 - 半導体デバイスおよび半導体デバイスの製造方法 - Google Patents

Description

従来技術
本発明は、請求項１の上位概念に記載の半導体デバイス並びにその製造方法に関する。その際上位概念に記載の形式の半導体デバイスはトレンチ・ショットキー・バリア・ショットキーダイオードである。

最近の自動車では、電気的な素子を用いた機能がますます沢山実施されるようになっている。これにより、電力需要が益々高くなっている。この需要を満たすために、自動車におけるジェネレータシステムの効率は向上されなければならない。

今日まで一般に、自動車のジェネレータシステムではＺダイオードとしてのＰＮダイオードが整流器として使用される。ＰＮダイオードの利点は、遮断電流が低いこととロバストネスが高いことである。ＰＮダイオードの主な欠点は、順電圧ＵＦが高いことである。室温では電流はＵＦ＝０．７Ｖで漸く流れ始める。しかも通例の作動条件、例えば５００Ａ／ｃｍ^２の電流密度では、ＵＦは１Ｖを超えるまでに上昇するが、これでは効率の損失は無視できないことになる。

択一例としてショットキーダイオードを使用することができる。ショットキーダイオードは、５００Ａ／ｃｍ^２の高い電流密度においてＰＮダイオードより著しく低い順電圧、例えば０．５Ｖないし０．６Ｖを有している。またショットキーダイオードは多数キャリア素子として高速スイッチング作動において効果を発揮する。しかし今日までショットキーダイオードを自動車のゼネレータシステムに使用してはいない。その原因はショットキーダイオードには重大な欠点があるからである：
１） ＰＮダイオードと比べてリバース電流が高いこと、
２） リバース電流の、逆もしくは阻止電圧に対する依存性が高いことおよび
３） 殊に高温時にロバストネスが悪いこと。

従来のショットキー・ダイオードは、エッチングにより実現される溝（トレンチ）を形成することにより、電気的な特性を変えることができる。この種発展形態のショットキーダイオードはトレンチ・ショットキー・バリヤ・ショットキーダイオード（Trench-Schottky-Barrier-Schottky-Diode＝ＴＳＢＳ）とも称される。この形式の公知の半導体デバイスに対する１例が図１に示されている。

しかし公知のトレンチ・ショットキー・バリヤ・ショットキーダイオードは、Ｚダイオードとして自動車ゼネレータシステムに使用されるために要求される必要ロバストネスを有していない。

発明の利点
これに対して請求項１の特徴部分に記載の構成を有する本発明の半導体デバイスはロバストネスが高いという利点を有し、それ故にＺダイオードとして自動車ゼネレータシステムに使用されるのに適している。

この利点は、トレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳダイオード）がクランピングエレメントとしての集積されたＰＮダイオードを備えていることによって実現される。ＰＮダイオードのブレークダウン電圧がショットキーダイオードのブレークダウン電圧よりも低くなるように、付加的なｐウェルは定められる。

本発明の別の利点は、従属請求項に記載された構成によって得られる。

トレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳダイオード）にクランピングエレメントとして集積されているＰＮダイオードを備えることによって（ＴＳＢＳ−ＰＮ）、特別有利な手法で、ダイオードをＺダイオードとして作動させることが可能である。Ｚダイオードのブレークダウン電圧が約２０Ｖであればこのものは自動車ゼネレータシステムに使用するのに適しており、ゼネレータの整流器の整流器エレメントとして使用することができる。

バリエーション１またはバリエーション２による本発明の半導体デバイスの製造は、異なっているバリエーションに整合されている適当な方法を用いて行われる。

図面
図１は公知のトレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ）を示し、
図２はトレンチの下側領域にＰドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメントとしてのＰＮダイオードが集積されているトレンチ・ショットキー・バリヤ・ショットキーダイオードである本発明の第１実施例（ＴＳＢＳ−ＰＮ）を示しかつ
図３はバリア酸化物およびトレンチの下側領域にＰドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメント（ＴＳＢＳ−ＰＮ）としてのＰＮダイオードが集積されている本発明の第２実施例（ＴＳＢＳ−ＢＯＰＮ）を示している。

実施例の説明
図１に示されているように、トレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ）はｎ^＋基板１と、ｎドーピングされたエピタキシャル層２と、このｎエピタキシャル層２にエッチングにより実現されている、深さＤｔの少なくとも２つの溝（トレンチ）３と、チップの裏面にオーミックコンタクトもしくはカソード電極として実現されている金属層４とから成っている。２つのトレンチ３は最初、厚さＤｍ１の金属５が充填されかつ引き続いて第２の金属６によって被覆される。第２の金属６はトレンチの残りを厚さＤｍ２を以て充填する。チップ表面の２つの金属５および６はショットキーコンタクトもしくはアノード電極として用いられる。

第２の金属６は通例、第１の金属５より小さなバリア高さを有している。電気的に見るとＴＳＢＳは、異なった高さのバリアを有している２つのショットキーダイオードの組み合わせである：
アノードとしての金属５とカソードとしてのｎエピタキシャル層２との間のショットキーバリアを有する１つのショットキーダイオードおよび
アノードとしての金属６とカソードとしてのｎエピタキシャル層２との間のショットキーバリアを有する第２のショットキーダイオード。

流れの方向（順方向）において、少なくとも２つの金属のバリア高さが著しく相異しているとき、電流は主に比較的低いバリアを有している上側の金属６に向かってと、トレンチの相応の側壁にも流れる。Ｄｍ２＞Ｗｔが成り立つ場合、ＴＳＢＳにおける流れ方向での電流の実効面積は従来のプレーナ型ショットキーダイオードに比べると大きい。

阻止方向において比較的大きなバリア高さを有する第１の金属５が空間電荷帯域の拡がりを大きくするのに役立つ。空間電荷帯域は電圧が上昇するにつれて拡大しかつＴＳＢＳのブレークダウン電圧よりも小さい電圧において隣接するトレンチ３間の領域の真ん中で衝突する。これにより、高いリバース電流の原因となるショットキー効果が遮蔽され、リバース電流が低減される。この遮蔽効果は、図１を参照するに、構造パラメータＤｔ（トレンチの深さ）、Ｗｍ（トレンチ間の距離）、Ｗｔ（トレンチの幅）、並びにＤｍ１（第１の金属の厚み）に強く依存している。トレンチ３間のメサ領域での空間電荷帯域の拡がりは、ＤｔがＷｍより著しく大きい場合には、ほぼ１次元的である。

ＴＳＢＳの特殊性は２つの金属の組み合わせであり、これにより、順電圧および遮蔽特性に関する構造のある程度の分離が可能になる。順電圧ＵＦおよびリバース電流ＩＲ０の初期値は専ら、比較的低いバリアを有する第２の金属６によって影響される。第２の金属６の割合が大きければ大きいほど、ＵＦは低くかつＩＲ０は高い。他方において比較的高いバリアを有する第１の金属５はリバース電流の電圧依存性、ブレークダウン電圧および高いリバース電流における電流分布を決定する。それ故にＴＳＢＳは２つの金属の組み合わせによる可能な最適化を提供するものである。厚みＤｍ１およびＤｍ２も２つの金属層のバリア高さもパラメータとして使用することができる。

しかしＴＳＢＳのいくばくかの欠点としてトレンチ底部におけるショットキーコンタクトが弱いことがある。その理由はそこは、ブレークダウンの際に高い電界、結果として高いリバース電流密度も生じるからである。トレンチ底部における境界層の不均質性に基づいて、ＴＳＢＳをＺダイオードとして使用しかつブレークダウン領域において作動させることは望ましくない（ドリフト、Ｑリスク）。

この種のＴＳＢＳエレメントは次のように製造される：ｎエピタキシャル層２をエッチングすることによりトレンチ３を形成し、トレンチ３に第１の金属５を充填し、場合によっては第１の金属を規定の厚みにバックエッチし、かつトレンチの残りに第２の金属６を充填する。

本発明の実施例の２つのバリエーションは図２および図３に図示されている。

バリエーション１：トレンチの下側の領域にｐドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメントとしてのＰＮダイオードが集積されているトレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ−ＰＮ）が図２に図示されている。

図示されているように、本発明の第１実施例のＴＳＢＳ−ＰＮはｎ^＋基板１と、ｎ型エピタキシャル層２と、このｎ型エピタキシャル層２にエッチングにより形成されている、深さＤｔの少なくとも２つの溝（トレンチ）３と、チップの裏面にオーミックコンタクトもしくはカソード電極として実現されている金属層４とから成っている。トレンチ３の下側の領域７はｐドーピングされたＳｉまたはポリＳｉにより高さＤｐまで充填される。それからトレンチは厚さＤｍ１の金属５によって充填され、以てｐドーピングされたＳｉまたはポリＳｉに対するオーミックコンタクトによりおよびｎ型エピタキシャル層２に対するショットキーコンタクト（アノード電極）が形成されかつ引き続いて第２の金属６により被覆される。第２の金属６は厚さＤｍ２を有するトレンチの残りを満たし、以てｎ型エピタキシャル層２に対するショットキーコンタクトが形成されかつ同様にアノード電極として用いられる。電気的に見てＴＳＢＳ−ＰＮは、異なったバリア高さを有する２つのショットキーダイオードと、アノードとしてのｐ型ウェル７およびカソードとしてのｎ型エピタキシャル層２を有するＰＮダイオードとの組み合わせである。

ＴＳＢＳ−ＰＮでは電流は順方向に上側のショットキーダイオードを通ってのみ流れる。下側のショットキーダイオードおよびＰＮダイオードは使用されない。トレンチの側壁におけるショットキーコンタクトは、２Ｄｍ２＞Ｗｔが成り立つ場合、従来のプレーナ型ショットキーダイオードと比べて順方向における電流に対するより大きな有効面積が生じるようにする。阻止方向ではショットキー・バリアにおいてもＰＮ接合においても空間電荷帯域が形成される。空間電荷帯域は電圧が上昇するにつれて拡大しかつＴＳＢＳ−ＰＮのブレークダウン電圧よりも小さい電圧において隣接するトレンチ３間の領域の真ん中で衝突する。これにより、高いリバース電流の原因となるショットキー効果が遮蔽され、リバース電流が低減される。この遮蔽効果は、図２を参照するに、構造パラメータＷｍ（トレンチ間の距離）、Ｗｔ（トレンチもしくはｐ型ウェルの幅）、Ｄｐ（ｐドーピングされているＳｉまたはポリＳｉを有するトレンチ部分の深さ）、並びにＤｍ１（第１の金属５の厚み）に強く依存している。

ＴＳＢＳ−ＰＮはＴＳＢＳと同様にショットキー効果の類似の遮蔽作用を使用しているが、付加的にＰＮダイオードのクランピング機能を集積していることで高いロバストネスを呈するものである。ＰＮダイオードのブレークダウン電圧は、ＢＶ＿ｐｎがショットキーダイオードのブレークダウン電圧ＢＶ＿ｓｃｈｏｔｔｋｙよりも低いように選定されている。ブレークダウンはトレンチ底部において行われかつＴＳＢＳ−ＰＮのブレークダウン電圧はＢＶ＿ｐｎによって決められる。それ故にショットキーコンタクトの近傍に高い電界強度が存在せずかつその場合ブレークダウン作動においてリバース電流はＰＮ接合を介してのみ流れるのであって、従来のＴＳＢＳの場合のようにショットキーコンタクトを通っては流れない。以てＴＳＢＳはＰＮダイオードのロバストネスを利用できる。従ってＴＳＢＳ−ＰＮはＺダイオードとして申し分なく適している。

ＴＳＢＳ−ＰＮの製造方法、バリエーション１
ステップ１：単結晶のｎ基板が出発材料として用いられる。
ステップ２：エピタキシャル法において同様に単結晶のｎドーピングされた層２が被膜される。
ステップ３：トレンチエッチングを用いてトレンチ３が層２内にエッチングされる。
ステップ４：トレンチ３をｐドーピングされたＳｉまたはポリＳｉによって充填する。
ステップ５：トレンチ３におけるｐドーピングされたＳｉまたはポリＳｉの部分の、場合によっては部分的なエッチング。
トレンチ３を第１の金属５で充填する。ステップ７：第１の金属５の、規定の厚さへの場合によるエッチング。
ステップ８：トレンチ３の残りに第２の金属６を充填する。
ステップ９：裏面の金属化、すなわちチップの裏面に金属層４を被着する。

図３にはバリエーション２の別の本発明の実施例が示されている：トレンチの下側の領域にバリヤ酸化物およびｐドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメントとしてのＰＮダイオード（ＴＳＢＳ−ＰＮ）が集積されているトレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ−ＢＯＰＮ）。

図３に示されているように、バリエーション１との差異は、バリエーション２には第１の金属５とトレンチ３の側壁との間に酸化層８が導入されることである。これにより付加的なバリヤ酸化物構造（トレンチＭＯＳストラクチャ）が実現される。それ故にこのバリエーションはＴＳＢＳ−ＢＯＰＮとも冠される。ここで重要なストラクチャパラメータとして酸化物厚みＴｏもある。

比較的低いバリヤを有する第２の金属６は、バリエーション１の場合のように、順電圧を下げる。トレンチ底部におけるｐｎ接合はブレークダウンを決めかつクランプエレメントとして用いられる。

バリエーション２の、バリエーション１に対する利点は一方において遮蔽作用が改善されることであり、それ故にリバース電流が低減される。この利点は、今や下側のショットキーコンタクトに代わっているトレンチＭＯＳストラクチャによって規定されている。この効果は金属５のバリヤが高くなるに従って幾分増強される。

確かにバリエーション２はＭＯＳストラクチャを含んでいるが、敏感な酸化物内および隣接しているＳｉ領域において高い電界強度は発生しない。それ故にＴＳＢＳ−ＢＯＰＮでは「ホットな」キャリアを注入をおそれる必要がない。従ってＴＳＢＳ−ＢＯＰＮはＰＮダイオードのようにロバストネスを利用でき、Ｚダイオードとしての作動に申し分なく適している。

ＴＳＢＳ−ＰＮ（ＴＳＢＳ−ＢＯＰＮ）の製造方法、バリエーション２：
ステップ１：単結晶のｎ基板が出発材料として用いられる。
ステップ２：エピタキシャル法においてｎドーピングされた層２が被膜される。
ステップ３：トレンチエッチングを用いてトレンチ３がエッチングされる。
ステップ４：トレンチ３をｐドーピングされたＳｉまたはポリＳｉによって充填する。
ステップ４：トレンチ３におけるｐドーピングされたＳｉまたはポリＳｉの部分をエッチングする。
ステップ５：トレンチ３の表面を酸化する。
ステップ６：トレンチ３の底部および側壁における酸化物を規定の高さにエッチングする。
ステップ７：トレンチ３を第１の金属５で満たす。
ステップ８：第１の金属を規定の厚さへ必要に応じてエッチングする。
ステップ９：トレンチ３の残りに第２の金属を充填する。
ステップ１０：チップの裏面を金属化する。

バリエーション１もバリエーション２もチップのエッジ領域において更に、縁電界強度を低減するという付加的なストラクチャを有している。これは、例えば、低ドーピングｐ領域、磁気抵抗素子または従来技術に相応する類似のストラクチャであってよい。

公知のトレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ）の断面略図 トレンチの下側領域にＰドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメントとしてのＰＮダイオードが集積されているトレンチ・ショットキー・バリヤ・ショットキーダイオードである本発明の第１実施例（ＴＳＢＳ−ＰＮ）の断面略図 バリア酸化物およびトレンチの下側領域にＰドーピングされたシリコンまたはポリシリコンを有しているクランピングエレメント（ＴＳＢＳ−ＰＮ）としてのＰＮダイオードが集積されている本発明の第２実施例（ＴＳＢＳ−ＢＯＰＮ）の断面略図

Claims (9)

1. トレンチ・ショットキー・バリヤ・ショットキーダイオードを有する半導体デバイスにおいて、
   ＰＮダイオードのブレークダウン電圧を前記のショットキーダイオードのブレークダウン電圧よりも低くすることによってクランプ作用をする、集積されたＰＮダイオードがクランプダイオードとして設けられており、
   当該の集積されたＰＮダイオードを有するトレンチ・ショットキー・バリヤ・ショットキーダイオード（ＴＳＢＳ−ＰＮ）は、異なるバリア高さを有する複数のショットキーダイオードと、ＰＮダイオードとの組み合わせから成っており、
   ｎ型シリコンエピタキシャル層（２）がｎ^＋型基板（１）上に存在しておりかつカソード帯域として用いられ、かつ
   少なくとも２つのエッチングされたトレンチ（３）が前記のｎ型エピタキシャル層（２）に存在しており、かつ
   その下側の領域（７）が、ｐドーピングされたＳｉまたはポリＳｉによって充填されておりかつＰＮダイオードのアノード帯域として用いられ、その際
   前記のトレンチ（３）の深度Ｄｔは、当該のトレンチ（３）間にあるシリコン領域の幅Ｗｍより大きく、
   第１の金属（５）が、前記のトレンチ（３）を規定の高さまで充填し、以てｐ型ドーピングされたＳｉまたはポリＳｉ（７）に対するオーミックコンタクトおよびｎ型エピタキシャル層（２）に対するショットキーコンタクトが形成されかつアノード電極として用いられ、かつ
   第２の金属（６）が、前記のトレンチ（３）の残りを充填し、以てｎ型エピタキシャル層（２）に対するショットキーコンタクトが形成されかつ同様にアノード電極として用いられ、かつ
   前記第２の金属（６）は前記第１の金属（５）より小さなバリア高さを有していることを特徴とする
   半導体デバイス。
2. 前記の半導体デバイスは、ツェナーダイオードを形成する、
   請求項１記載の半導体デバイス。
3. 金属層（４）が前記の半導体デバイスの裏面に存在しておりかつカソード電極として用いられる、
   請求項１または２記載の半導体デバイス。
4. 前記のトレンチ（３）は、前記のｎ型エピタキシャル層（２）にエッチングにより製造されている、
   請求項１から３までのいずれか１項記載の半導体デバイス。
5. 前記のｎ型エピタキシャル層（２）とｐ型帯域（７）との間でキャリア補償が行われずかつ前記のＰＮダイオードのブレークダウンはｐ型トレンチの底部において行われる、
   請求項１から４までのいずれか１項記載の半導体デバイス。
6. 前記の第１の金属（５）とトレンチ（３）の側壁との間に酸化層が存在している、
   請求項１または４または５記載の半導体デバイス。
7. 当該半導体デバイスは車両におけるゼネレータに対する整流器の構成部分として使用される、
   請求項１から６までのいずれか１項記載の半導体デバイス。
8. 請求項１から７までのいずれか１項記載の半導体デバイスを製造するための方法において、
   ｎ型基板にエピタキシャルを用いて第１の層（２）を被着し、
   該第１の層（２）にトレンチ（３）をエッチングし、
   該トレンチ（３）にｐ型ドーピングされたシリコンまたはポリシリコンを充填し、かつ
   当該のトレンチ（３）のｐ型ドーピングされたシリコンまたはポリシリコンの一部をエッチングし、
   当該のトレンチ（３）に第１の金属を充填し、かつ第１の金属を規定の厚さにエッチングし、
   該トレンチの残りを第２の金属により充填しかつ基板の裏面に金属化を施すことを特徴とする方法。
9. 前記のトレンチ（３）の表面を酸化するステップと、当該のトレンチ（３）の底部および側壁における酸化物を規定の高さまでエッチングを行うステップとを付加的に有する、
   請求項８記載の半導体デバイスの製造方法。

Images