Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4928655B2 - Game machine - Google Patents
[go: Go Back, main page]

JP4928655B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP4928655B2
JP4928655B2 JP2006044595A JP2006044595A JP4928655B2 JP 4928655 B2 JP4928655 B2 JP 4928655B2 JP 2006044595 A JP2006044595 A JP 2006044595A JP 2006044595 A JP2006044595 A JP 2006044595A JP 4928655 B2 JP4928655 B2 JP 4928655B2
Authority
JP
Japan
Prior art keywords
semiconductor element
power
power supply
wire harness
backup power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006044595A
Other languages
Japanese (ja)
Other versions
JP2007222250A (en
Inventor
貴司 柴垣
Original Assignee
株式会社オリンピア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オリンピア filed Critical 株式会社オリンピア
Priority to JP2006044595A priority Critical patent/JP4928655B2/en
Publication of JP2007222250A publication Critical patent/JP2007222250A/en
Application granted granted Critical
Publication of JP4928655B2 publication Critical patent/JP4928655B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Game Rules And Presentations Of Slot Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

この発明は、スロットマシンなどの遊技機に関し、特に、複数の基板と、これらの間を電気的に接続するワイヤハーネスとを備える遊技機において、不正な電子部品を追加して行う不正行為を抑止できる遊技機に関する。   The present invention relates to a gaming machine such as a slot machine, and in particular, in a gaming machine including a plurality of boards and a wire harness that electrically connects them, fraudulent acts that are performed by adding unauthorized electronic components are suppressed. It relates to a possible gaming machine.

パチンコ店などの遊技場に設置して使用されるパチンコ機やスロットマシン等の遊技機は、パチンコ球やメダル等の遊技媒体に一定の価値が与えられて、ゲームを行って獲得した遊技媒体を種々の景品に交換することができる。遊技機には、その筐体内部に、遊技媒体の供給に基づいて作動させるランプ装置や音声発生装置などの様々な各種駆動装置及びこれら駆動装置を制御させるために対応させた制御回路装置を備えており、遊技者が遊技を行う際にこれらを適宜作動させることによって遊技を興趣に溢れたものとしている。また、近年では、所定の識別情報(図柄)を変動表示し得るリール表示装置または液晶画像表示装置等の図柄可変表示装置を内蔵し、所定条件を満たしたときに識別情報を変動させた後に停止表示させるように図柄可変表示装置を作動させるものが主流となっている。これらの装置は制御回路装置によって制御されている。   Pachinko machines such as pachinko machines and slot machines that are installed and used in game halls such as pachinko parlors are given a certain value to game media such as pachinko balls and medals, and the game media acquired by playing games It can be exchanged for various prizes. The gaming machine is provided with various drive devices such as a lamp device and a sound generation device that are operated based on the supply of the game medium, and a control circuit device corresponding to control these drive devices inside the housing. Therefore, when the player plays a game, the game is filled with interest by appropriately operating them. Further, in recent years, a variable symbol display device such as a reel display device or a liquid crystal image display device that can display predetermined identification information (symbol) in a variable manner is built in and stopped after changing the identification information when a predetermined condition is satisfied. The mainstream is to operate the variable symbol display device so that it can be displayed. These devices are controlled by a control circuit device.

最近の遊技機の内部に配設されている制御回路装置は、基板上に設けられたCPU(central processing unit)が、制御プログラムに従って電子制御を行うものが一般的である。制御プログラムは、マスクROM(read only memory)のような基板上に装着されたICチップにデータとして記憶されており、CPUは、遊技状態に応じてICチップから制御プログラムのデータを逐次読み出して実行することによって制御を行っている。   A control circuit device disposed in a recent gaming machine is generally one in which a CPU (central processing unit) provided on a board performs electronic control according to a control program. The control program is stored as data in an IC chip mounted on a substrate such as a mask ROM (read only memory), and the CPU sequentially reads and executes the control program data from the IC chip according to the gaming state. Control is done by doing.

遊技機に対する不正行為が大きな問題になっている。不正行為にはさまざまなものがある。ROMを交換したり、メイン基板そのものを交換することのほか、不正行為のひとつに遊技機の扉を開け、基板や複数の基板を結ぶワイヤハーネス(a wire harness:組み電線。電線やケーブルを結束したもの。以下、単に「ハーネス」と記すことがある)に不正な電子部品を取り付けるといったやり方がある。実際には、予め不正な電子部品を搭載したコネクタやハーネスを正規のものと交換しているようである。不正な電子部品は、不正行為を行う者にとって遊技が有利になるような不正な処理を行うものである。   Fraudulent acts against gaming machines have become a major problem. There are various types of cheating. In addition to replacing the ROM and the main board itself, a wire harness that connects the board and multiple boards (a wire harness) Hereafter, there is a method of attaching an illegal electronic component to a “harness”. Actually, it seems that a connector or harness on which unauthorized electronic parts are mounted in advance is replaced with a regular one. An unauthorized electronic component performs an unauthorized process that makes a game advantageous to a person who performs an unauthorized act.

不正行為を大別すれば、ハーネスの交換、つまりコネクタの挿抜を伴うものと、そうでないものがある。前者の例として、メイン基板の交換、コネクタやハーネスの交換があり、後者の例としてROMの交換がある。以下の説明において、もっぱら前者のハーネスの交換(コネクタの挿抜)を伴う不正行為について述べる。   If cheating is divided roughly, there is a thing with exchange of a harness, ie, insertion and removal of a connector, and a thing which is not so. Examples of the former include replacement of the main board, replacement of connectors and harnesses, and examples of the latter include replacement of ROM. In the following description, fraudulent acts involving the replacement of the former harness (connector insertion / extraction) will be described.

ハーネスが不正なものに交換された場合でも、その後遊技が可能であり、しかも遊技機の外部からでは不正な電子部品を発見することができない。従来の遊技機では、遊技中もしくは遊技待機中にハーネスなどの信号線を接続する媒体が一時的に外されても、それが接続されている先の基板上の電子部品等が動作をしなくなるだけで、それ以外の基板や電子部品等には影響を及ぼさないものであった。このような理由から、上記不正行為を防止することは困難であった。   Even if the harness is replaced with an unauthorized one, the game can be performed thereafter, and an unauthorized electronic component cannot be found from outside the gaming machine. In a conventional gaming machine, even if a medium for connecting a signal line such as a harness is temporarily removed during a game or in a game standby, an electronic component or the like on a board to which the signal line is connected does not operate. However, other substrates and electronic components were not affected. For these reasons, it has been difficult to prevent the above fraud.

上記不正行為を防止するための技術として以下の特許文献1に記載のものがある。   There exists a thing of the following patent documents 1 as a technique for preventing the said fraud.

特開2005−58637号公報「遊技機の不正配線検出装置及び方法並びにプログラム」Japanese Patent Application Laid-Open No. 2005-58637 "Improper Wiring Detection Device and Method for Game Machine and Program"

特許文献1の技術は、検出回路でハーネスの両端の信号を比較し、これが一致しないときに不正な電子部品が取り付けられたと判断するものであった。しかし、特許文献1のやり方は、当該不正な電子部品が実際に動作して信号を改変しない限り不正行為を検知することができなかった。不正な電子部品が取り付けられたことを、その直後に検知し報知することはできなかった。不正行為の実行を許さないためには、当該不正な電子部品の取り付けを速やかに検知することが望ましい。   The technology of Patent Document 1 compares signals at both ends of a harness with a detection circuit, and determines that an unauthorized electronic component is attached when the signals do not match. However, the method of Patent Document 1 cannot detect an illegal act unless the illegal electronic component actually operates and modifies the signal. It was impossible to detect and notify immediately that an unauthorized electronic component was attached. In order not to allow the execution of fraudulent acts, it is desirable to quickly detect the attachment of the unauthorized electronic component.

本発明は、不正な電子部品が取り付けられたことを、その直後の電源投入時に検知し報知することを可能にする。すなわち、前記複数の基板間を接続するハーネスに不正な操作(例えばハーネスの交換や不正なコネクタの挿抜)が加えられたときにこれを検知し、音や光などの人間が感知できるような方法でエラー状態を知らせることで、容易に不正な部品を取り付けることができない遊技機を提供することを目的とする。   The present invention makes it possible to detect and notify that an unauthorized electronic component has been attached when the power is turned on immediately thereafter. That is, a method for detecting human beings such as sound and light when an unauthorized operation (for example, replacement of harness or unauthorized connector insertion / extraction) is applied to the harness connecting the plurality of boards. It is an object of the present invention to provide a gaming machine in which an unauthorized part cannot be easily attached by notifying an error state.

この発明は、遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネス及び第3ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するためのバックアップ電源と、
前記サブ基板に設けられ、前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記バックアップ電源の劣化を判定する判定部と、を備え、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記バックアップ電源から電力の供給を受け、
前記第2半導体素子は、前記第1ワイヤハーネス又は前記第3ワイヤハーネスを通じて前記バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定するものである。
The present invention includes a main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board and performs an effect process, a power supply unit that supplies power to the main board and the sub board, and the main board In a gaming machine comprising a first wire harness for supplying power to a board, and a second wire harness and a third wire harness for supplying power to the sub-board,
A backup power supply provided in the power supply unit for supplying power when the power is cut off,
A first semiconductor element and a second semiconductor element which are provided on the sub-board and receive power from the backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The first semiconductor element is supplied with electric power from the backup power source through the second wire harness,
The second semiconductor element is supplied with power from the backup power source through the first wire harness or the third wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the backup power supply has deteriorated,
When the determination result relating to the first semiconductor element indicates a voltage drop and the determination result relating to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed.

この発明は、遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネス及び第3ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するための第1バックアップ電源及び第2バックアップ電源と、
前記サブ基板に設けられ、前記第1バックアップ電源から電力の供給を受ける第1半導体素子及び前記第2バックアップ電源から電力の供給を受ける第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記第2バックアップ電源の劣化を判定する判定部と、を備え、
前記第2バックアップ電源の容量は、前記第1バックアップ電源の容量よりも小さいものであり、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記第1バックアップ電源から電力の供給を受け、
前記第2半導体素子は、前記第1ワイヤハーネス又は前記第3ワイヤハーネスを通じて前記第2バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記第2バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定するものである。
The present invention includes a main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board and performs an effect process, a power supply unit that supplies power to the main board and the sub board, and the main board In a gaming machine comprising a first wire harness for supplying power to a board, and a second wire harness and a third wire harness for supplying power to the sub-board,
A first backup power source and a second backup power source provided in the power source unit for supplying power when the power is cut off;
A first semiconductor element provided on the sub-board and receiving power from the first backup power source; and a second semiconductor element receiving power from the second backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the second backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The capacity of the second backup power supply is smaller than the capacity of the first backup power supply,
The first semiconductor element is supplied with power from the first backup power source through the second wire harness,
The second semiconductor element is supplied with power from the second backup power source through the first wire harness or the third wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the second backup power supply has deteriorated,
When the determination result relating to the first semiconductor element indicates a voltage drop and the determination result relating to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed.

この発明は、遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するための第1バックアップ電源と、
前記サブ基板に設けられ、電源断時に電力を供給するための第2バックアップ電源と、
前記サブ基板に設けられ、前記第1バックアップ電源から電力の供給を受ける第1半導体素子及び前記第2バックアップ電源から電力の供給を受ける第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記第2バックアップ電源の劣化を判定する判定部と、を備え、
前記第2バックアップ電源の容量は、前記第1バックアップ電源の容量よりも小さいものであり、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記第1バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記第2バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定するものである。
The present invention includes a main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board and performs an effect process, a power supply unit that supplies power to the main board and the sub board, and the main board In a gaming machine comprising a first wire harness for supplying power to a board and a second wire harness for supplying power to the sub-board,
A first backup power supply provided in the power supply unit for supplying power when the power is cut off;
A second backup power source provided on the sub-board for supplying power when the power is cut off;
A first semiconductor element provided on the sub-board and receiving power from the first backup power source; and a second semiconductor element receiving power from the second backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the second backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The capacity of the second backup power supply is smaller than the capacity of the first backup power supply,
The first semiconductor element is supplied with power from the first backup power source through the second wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the second backup power supply has deteriorated,
When the determination result relating to the first semiconductor element indicates a voltage drop and the determination result relating to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed.

前記記憶内容は、例えば、揮発性記憶素子データの特徴値である。特徴値は、(1)揮発性記憶素子の全データ又は一部のデータについてチェックサム値、(2)論理積、論理和又は排他的論理和を含む論理演算により得られた値、(3)ハッシュ関数により求められたハッシュ値などである。The stored content is, for example, a characteristic value of volatile storage element data. The feature value is (1) a checksum value for all or part of data in the volatile memory element, (2) a value obtained by a logical operation including logical product, logical sum or exclusive logical sum, (3) For example, a hash value obtained by a hash function.

前記記憶内容は、例えば、電源切断時に退避させた揮発性記憶素子の全部又は一部のデータであり、電源投入時に読み出した揮発性記憶素子の全部又は一部のデータである。The stored contents are, for example, all or a part of data of the volatile memory element saved when the power is turned off, and all or a part of the data of the volatile memory element read when the power is turned on.

前記記憶内容は、例えば、電源切断時に予め定められたアドレスに書き込んだ予め定められたデータであり、電源投入時に前記予め定められたアドレスから読み出したデータである。The stored contents are, for example, predetermined data written at a predetermined address when the power is turned off, and data read from the predetermined address when the power is turned on.

前記判定部は、例えば、電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき、前記第2ワイヤハーネスの取り外しの有無を判定する。
For example, the determination unit obtains a characteristic value of the data of the volatile memory element when the power is turned off, holds this as a characteristic value when the power is turned off, and obtains a characteristic value of the data of the volatile memory element when the power is turned on , Determine the presence or absence of voltage drop by comparing this with the characteristic value at the time of power off,
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
The presence or absence of removal of the second wire harness is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

前記判定部は、例えば、前記特徴値を得るために、前記揮発性記憶素子の全データ又は一部のデータについてチェックサムを求めること、論理積、論理和又は排他的論理和を含む論理演算を行うこと、又は、ハッシュ関数によりハッシュ値を求めることの少なくとも何れかを行う。   For example, in order to obtain the feature value, the determination unit obtains a checksum for all data or a part of data of the volatile memory element, and performs a logical operation including logical product, logical sum, or exclusive logical sum. And / or obtaining a hash value using a hash function.

前記判定部は、例えば、電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき、前記第2ワイヤハーネスの取り外しの有無を判定する。
The determination unit, for example, saves all or part of the data of the volatile memory element when the power is turned off, reads all or part of the data of the volatile memory element when the power is turned on, and saves the data To determine whether there is a voltage drop,
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
The presence or absence of removal of the second wire harness is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

前記判定部は、例えば、前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき、前記第2ワイヤハーネスの取り外しの有無を判定する。
The determination unit, for example, writes predetermined data to a predetermined address of the volatile memory element, reads data of the predetermined address of the volatile memory element when power is turned on, Determine the presence or absence of voltage drop by comparing with the predetermined data,
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
The presence or absence of removal of the second wire harness is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

この発明によれば、電源部にバックアップ電源を設けるとともに、不正行為の際に取り外される第2ワイヤハーネスを経由してバックアップ電源を電圧低下検出半導体素子(又は揮発性記憶素子)に供給することにより、前記第2ワイヤハーネスが取り外されたことを検知し、必要に応じて音や光などの人間が感知できるような方法でエラー報知を行う。これにより不正行為を抑止することができる。   According to the present invention, the backup power supply is provided in the power supply unit, and the backup power supply is supplied to the voltage drop detection semiconductor element (or volatile storage element) via the second wire harness that is removed in the case of fraud. Then, it is detected that the second wire harness has been removed, and an error notification is performed in such a manner that a person such as sound or light can detect it if necessary. As a result, fraud can be suppressed.

この発明の実施の形態に係る遊技機(スロットマシン)について図面を参照して説明する。   A gaming machine (slot machine) according to an embodiment of the present invention will be described with reference to the drawings.

図1は前扉を閉めた状態を示すスロットマシンの正面図、図2は前扉を180度開いた状態を示すスロットマシンの正面図を示す。   FIG. 1 is a front view of the slot machine with the front door closed, and FIG. 2 is a front view of the slot machine with the front door opened 180 degrees.

図1及び図2中、100はスロットマシンを示すもので、このスロットマシン100は、図1に示すように、スロットマシン本体120と、このスロットマシン本体120の前面片側にヒンジ等により開閉可能に取り付けられた前扉130とを備えている。前記前扉130の前面には、図1に示すように、ほぼ中央にゲーム表示部131を設け、ゲーム表示部131の右下隅部に、遊技者がメダルを投入するためのメダル投入口132を設け、メダル投入口132のさらに下側には、メダル投入口132から投入され、詰まってしまったメダルをスロットマシン100外に強制的に排出するためのリジェクトボタン133が設けられている。   1 and 2, reference numeral 100 denotes a slot machine. As shown in FIG. 1, the slot machine 100 can be opened and closed by a hinge or the like on the slot machine main body 120 and one side of the front surface of the slot machine main body 120. And a front door 130 attached thereto. As shown in FIG. 1, a game display unit 131 is provided substantially in the center of the front door 130, and a medal insertion slot 132 for a player to insert medals is provided at the lower right corner of the game display unit 131. Provided further below the medal insertion slot 132 is a reject button 133 for forcibly discharging a clogged medal inserted from the medal insertion slot 132 to the outside of the slot machine 100.

また、前記ゲーム表示部131の左下方には、ゲームを開始するためのスタートスイッチ134を設けてあり、3つのリールのそれぞれに対応して3つのストップボタン140を設けてある。前扉の下端部中央には、メダルの払出し口135を設けてある。   A start switch 134 for starting a game is provided at the lower left of the game display unit 131, and three stop buttons 140 are provided corresponding to the three reels. A medal payout port 135 is provided at the center of the lower end of the front door.

スロットマシン本体120の内部には、図2に示すように、その内底面に固定され、内部に複数のメダルを貯留して、貯留したメダルを前扉130の前面に設けた払出し口135に1枚ずつ払い出すためのホッパ装置121が設置されている。このホッパ装置121の上部には、上方に向けて開口し、内部に複数のメダルを貯留するホッパタンク122を備えている。スロットマシン本体120の内部には、前扉130を閉めたときにゲーム表示部131が来る位置に三個の回転リールからなるリールユニット203が設置されている。ゲーム表示部131には開口部が設けられていて、それを通して遊技者が前記リールユニット203の各回転リールの図柄を見ることができるようになっている。ホッパ装置121の上側のリールユニット203との間には電源部205が設けられている。   As shown in FIG. 2, the slot machine main body 120 is fixed to the inner bottom surface, stores a plurality of medals therein, and stores the stored medals at a payout port 135 provided on the front surface of the front door 130. A hopper device 121 for paying out the sheets one by one is installed. An upper portion of the hopper device 121 is provided with a hopper tank 122 that opens upward and stores a plurality of medals therein. Inside the slot machine main body 120, a reel unit 203 including three rotating reels is installed at a position where the game display unit 131 comes when the front door 130 is closed. The game display unit 131 is provided with an opening through which a player can see the symbols of each rotating reel of the reel unit 203. A power supply unit 205 is provided between the upper hopper unit 121 and the reel unit 203.

前記前扉130の裏面には、図2に示すように、メダル(コイン)セレクタ1が、前扉130の前面に設けられたメダル投入口132の裏側に取り付けられている。このメダルセレクタ1は、メダル投入口132から投入されたメダルの通過を検出しながら、当該メダルをホッパ装置121に向かって転動させ、外径が所定寸法と違う異径メダルや、鉄又は鉄合金で作製された不正メダルを選別して排除するとともに、1ゲームあたりに投入可能な所定枚数以上のメダルを選別して排除するための装置である。   As shown in FIG. 2, the medal (coin) selector 1 is attached to the back side of the front door 130 on the back side of the medal slot 132 provided on the front surface of the front door 130. This medal selector 1 rolls the medal toward the hopper device 121 while detecting the passage of the medal inserted from the medal insertion slot 132, and has a different diameter medal or iron or iron whose outer diameter is different from the predetermined dimension. This is an apparatus for selecting and removing illegal medals made of an alloy and selecting and eliminating a predetermined number or more of medals that can be inserted per game.

また、メダルセレクタ1の下側には、図2に示すように、その下部側を覆って前扉130の払出し口135に連通する導出路136が設けられている。メダルセレクタ1により振り分けられたメダルは、この導出路136を介して払出し口135から遊技者に返却される。   Further, as shown in FIG. 2, a lead-out path 136 that covers the lower side and communicates with the payout port 135 of the front door 130 is provided below the medal selector 1. The medals distributed by the medal selector 1 are returned to the player from the payout port 135 via the derivation path 136.

図3は電源部205のパネルの詳細を示す。
図3において、電源スイッチ2051は電源のオン/オフスイッチであり、電源部パイロットランプ2052は電源がオンのとき点灯するランプ(LED)であり、打ち止め有無スイッチ2053はメダルの払い出し枚数を制限する打ち止めを「有り」または「無し」に設定するスイッチである。打ち止め有無スイッチ2053は通常「無し」に設定されていて、頻繁に使用されることはない。設定キースイッチ2054は設定変更を行うためのスイッチであり、設定変更/リセットスイッチ2055は設定値を変更したり、装置をリセットするためのスイッチであり、AC100Vパイロットランプ2056は筐体の電源であるAC100Vが供給されていることを示すランプであり、AC電源出力及び電源ケーブル2057は電源を供給するためのものである。
FIG. 3 shows details of the panel of the power supply unit 205.
In FIG. 3, a power switch 2051 is a power on / off switch, a power supply pilot lamp 2052 is a lamp (LED) that is lit when the power is on, and a stop presence / absence switch 2053 is a stop that limits the number of medals to be paid out. Is a switch for setting “Yes” or “No”. The stop / presence switch 2053 is normally set to “none” and is not frequently used. A setting key switch 2054 is a switch for changing a setting, a setting change / reset switch 2055 is a switch for changing a setting value or resetting the apparatus, and an AC100V pilot lamp 2056 is a power source of the casing. The lamp indicates that AC 100 V is supplied, and the AC power output and power cable 2057 are for supplying power.

図4は発明の実施の形態に係るスロットマシンの機能ブロック図を示す。
この図において電源系統についての表示は省略されている。スロットマシン100は、その主要な処理装置としてメイン基板1とこれからコマンドを受けて動作するサブ基板2とを備える。なお、少なくともメイン基板1は、外部から接触不能となるようにケース内部に収容され、これら基板を取り外す際に痕跡が残るように封印処理が施されている。
FIG. 4 is a functional block diagram of the slot machine according to the embodiment of the invention.
In this figure, the display about the power supply system is omitted. The slot machine 100 includes a main substrate 1 and a sub substrate 2 that operates in response to a command from the main substrate 1 as main processing devices. At least the main substrate 1 is accommodated inside the case so that it cannot be contacted from the outside, and a sealing process is performed so that traces remain when the substrates are removed.

メイン基板1は、遊技者の操作を受けて内部抽選を行ったり、リールの回転・停止やメダルの払い出しなどの処理を行うためのものである。メイン基板1は、予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。   The main board 1 is for performing an internal lottery in response to a player's operation, and processing such as reel rotation / stop and medal payout. The main board 1 includes a CPU that performs a control operation according to a preset program, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like.

サブ基板2は、メイン基板1からコマンド信号を受けて内部抽選の結果を報知したり各種演出を行うためのものである。サブ基板2は、前記コマンド信号に応じた予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。コマンドの流れはメイン基板1からサブ基板2への一方のみであり、逆にサブ基板2からメイン基板1へコマンド等が出されることはない。   The sub-board 2 is for receiving a command signal from the main board 1 and notifying the result of the internal lottery and performing various effects. The sub-board 2 includes a CPU that performs a control operation according to a preset program corresponding to the command signal, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like. The flow of commands is only one from the main board 1 to the sub board 2, and conversely, no command or the like is issued from the sub board 2 to the main board 1.

メイン基板1にはスタートスイッチ134,ストップボタン140,リールユニット(リール駆動装置を含む)70,リール位置検出回路71、ホッパ駆動部80、ホッパ81及びホッパ81から払い出されたメダルの枚数を数えるためのメダル検出部82(これらは前述のホッパ装置121を構成する)が接続されている。サブ基板2には液晶表示装置の制御基板200、スピーカ201、LED基板202などの周辺基板(ローカル基板)が接続されている。   The main board 1 counts the start switch 134, the stop button 140, the reel unit (including the reel driving device) 70, the reel position detection circuit 71, the hopper driving unit 80, the hopper 81, and the number of medals paid out from the hopper 81. For this purpose, a medal detection unit 82 (which constitutes the hopper device 121 described above) is connected. A peripheral substrate (local substrate) such as a control substrate 200 of the liquid crystal display device, a speaker 201, and an LED substrate 202 is connected to the sub substrate 2.

上述のように、メイン基板1及びサブ基板2は、CPUを中心に構成され、ROM、RAM、I/O等を備えている。そして、CPU(処理部)が遊技者の操作を受けてROM(記憶部)に記憶されたプログラムを読み込むことで所定の動作を行う。具体的には、スタートスイッチ134及びストップボタン140の操作に基づきリールユニット70に内蔵される3つの回転リールの回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。CPUが動作する際に必要な一時的なデータなどはRAM(一般にRAMは揮発性メモリであり、その電源断によりデータは原則失われるが、本遊技機においてはその一部又は全部についてバッテリなどのバックアップ電源が用意されていることがあり、この場合は電源断でもデータは失われない)に記憶される。CPUはROMに記録されたプログラムに従って所定の動作を行うとともに、処理に必要な一時的なデータをRAMに記録するとともに記録されたデータを必要に応じて読み出して参照する。   As described above, the main board 1 and the sub board 2 are configured around the CPU, and include a ROM, a RAM, an I / O, and the like. A CPU (processing unit) receives a player's operation and reads a program stored in a ROM (storage unit) to perform a predetermined operation. Specifically, the rotation and stop of the three rotating reels built in the reel unit 70 are controlled based on the operation of the start switch 134 and the stop button 140, and the display of lamps, speakers, and the like are controlled. Temporary data necessary for the CPU to operate is RAM (generally RAM is a volatile memory, and data is lost in principle when the power is turned off. A backup power supply may be prepared, and in this case, data is not lost even if the power is turned off. The CPU performs a predetermined operation in accordance with a program recorded in the ROM, records temporary data necessary for processing in the RAM, and reads out and refers to the recorded data as necessary.

スロットマシンで遊技を楽しもうとする遊技者は、まずメダル貸機(図示しない)等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口132に直接メダルを入れることができる。スタートスイッチ134は回転リールの斜め下方に位置するレバーであって、遊技メダルの投入を条件に、リールユニット70の駆動を開始させる。リールユニット70は、ストップボタン140によりその駆動が停止される。リールユニット70は、三個の回転リールから構成されている。そして、各回転リールは、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープとを備えている。このリールテープの外周面には、複数個(例えば21個)の図柄が表示されている。   A player who wants to enjoy a game with a slot machine can first borrow a medal as a game medium from a medal lending machine (not shown) or the like, and insert a medal directly into the medal slot 132 of the medal slot device. The start switch 134 is a lever positioned obliquely below the rotating reel, and starts driving the reel unit 70 on condition that a game medal is inserted. The drive of the reel unit 70 is stopped by a stop button 140. The reel unit 70 is composed of three rotating reels. Each rotating reel includes a rotating drum made of a synthetic resin and a tape-like reel tape attached around the rotating drum. A plurality of (for example, 21) symbols are displayed on the outer peripheral surface of the reel tape.

本発明の実施の形態1に係る電源部205とメイン基板1及びサブ基板2の電源系統(バックアップ電源に関する部分のみ)を図5に示す。同図は本発明の実施の形態1の動作を説明するために必要な部分のみを示し、サブ基板2上のROMその他の表示、アドレス信号やデータ信号の表示を省略している。   FIG. 5 shows a power supply system (only a portion related to the backup power supply) of the power supply unit 205 and the main board 1 and sub board 2 according to the first embodiment of the present invention. This figure shows only the parts necessary for explaining the operation of the first embodiment of the present invention, and the ROM and other displays on the sub-board 2 and the display of address signals and data signals are omitted.

図5において、2bは電源部205に設けられ、電源切断時にサブ基板2の電圧低下検出半導体素子(RTC)2cへ電力を供給するためのバックアップ電源である。バックアップ電源2bは、リチウム電池等の二次電池であるが、本発明は二次電池に限定されない。一次電池やコンデンサなどの蓄電器であってもよい。2cは、バックアップ電源から電力の供給を受けるリアルタイムクロックIC(半導体素子。後述のように電源電圧の低下を検出する機能をもつ「電圧低下検出半導体素子」である。以下、RTCと記す)である。RTC2cは市販のICであって、例えば、年・月・日・曜日・時・分・秒のカレンダー機能やカウンタ機能とともに、時刻アラーム・インターバルタイマー・時刻変更割り込みなどの機能を備えるものである。2dはメイン基板1とサブ基板2を接続するワイヤハーネスWH2の取り外しの有無を判定する判定部である。判定部2dは、RTC2cからデータやフラグを読み出したり、RTC2cにデータやフラグを書き込むことができる。判定部2dは、例えば所定のプログラムで動作する図示しないCPUで実現される。サブ基板2のCPUが判定部2dのCPUを兼ねることもできる。判定部2dはメイン基板1とサブ基板2を接続するワイヤハーネスWH2の取り外しの有無を判定する以外にも、バックアップ電源2bの劣化を判断することもある。2eは、電源部205の電源(直流電圧)VDDを受けてバックアップ電源2bに供給し充電を行うとともに、電源断のバックアップ時にバックアップ電源2bの電流が電源VDDに逆流しないようにするためのダイオードである。   In FIG. 5, 2b is a backup power supply provided in the power supply unit 205 for supplying power to the voltage drop detection semiconductor element (RTC) 2c of the sub-board 2 when the power is turned off. The backup power source 2b is a secondary battery such as a lithium battery, but the present invention is not limited to the secondary battery. A battery such as a primary battery or a capacitor may be used. 2c is a real-time clock IC (semiconductor element; “voltage drop detection semiconductor element” having a function of detecting a drop in power supply voltage as will be described later; hereinafter referred to as RTC) that receives power from a backup power supply. . The RTC 2c is a commercially available IC, and has, for example, a calendar function and a counter function for year, month, date, day of the week, hour, minute, and second, and functions such as a time alarm, an interval timer, and a time change interrupt. A determination unit 2d determines whether or not the wire harness WH2 connecting the main board 1 and the sub board 2 is removed. The determination unit 2d can read data and flags from the RTC 2c and write data and flags to the RTC 2c. The determination unit 2d is realized by a CPU (not shown) that operates according to a predetermined program, for example. The CPU of the sub-board 2 can also serve as the CPU of the determination unit 2d. In addition to determining whether or not the wire harness WH2 connecting the main board 1 and the sub board 2 is removed, the determination unit 2d may determine the deterioration of the backup power source 2b. 2e is a diode for receiving the power source (DC voltage) VDD of the power source unit 205 and supplying it to the backup power source 2b for charging, and for preventing the current of the backup power source 2b from flowing back to the power source VDD at the time of power-off backup. is there.

図5において、サブ基板2のRTC2c用のバックアップ電源2bは電源部205に搭載され、その出力はワイヤハーネスWH1、メイン基板1内部の配線P1及びワイヤハーネスWH2を経由してサブ基板2に到達し、RTC2cに電力を供給するように構成されている。図5において、P205はバックアップ電源2bから電源部205の出力端子(ワイヤハーネスWH1に接続されるもの)までの配線を示し、P1はメイン基板1の入力端子(ワイヤハーネスWH1に接続されるもの)から出力端子(ワイヤハーネスWH2に接続されるもの)までの配線を示し、P2はサブ基板2の入力端子からRTC2cの電源入力端(少なくともバックアンプ電源2bからの電力を受けるもの)までの配線を示す。なお、S1はメイン基板1の出力信号線、S2はサブ基板の入力信号線を示す。   In FIG. 5, the backup power supply 2b for the RTC 2c of the sub board 2 is mounted on the power supply unit 205, and the output reaches the sub board 2 via the wire harness WH1, the wiring P1 inside the main board 1, and the wire harness WH2. , RTC2c is configured to supply power. In FIG. 5, P205 indicates wiring from the backup power supply 2b to the output terminal of the power supply unit 205 (connected to the wire harness WH1), and P1 is an input terminal of the main board 1 (connected to the wire harness WH1). P2 indicates the wiring from the input terminal of the sub-board 2 to the power input terminal of the RTC 2c (which receives at least the power from the back amplifier power supply 2b). Show. S1 represents an output signal line of the main board 1, and S2 represents an input signal line of the sub board.

本発明の実施の形態1に係る装置/方法は、バックアップ電源2bを電源部205に設け、サブ基板2上にある電圧低下検出半導体素子(RTC)2cへのバックアップ電源の供給を、電源部205とメイン基板1を接続するワイヤハーネスWH1、メイン基板1とサブ基板2を接続するワイヤハーネスWH2、及び、メイン基板1に設けられた配線P1を経由して行うものである。ワイヤハーネスWH1、WH2又はメイン基板1のいずれかが外された場合には(少なくともワイヤハーネスWH2が外された場合、これは信号線を含み、メイン基板1やサブ基板2を交換する際には取り外す必要がある)、RTC2cへのバックアップ電源の供給がなくなるようにし、そして、電源投入時にRTC2cの出力(データやフラグ)の内容を確認することで、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたかどうか判定することを特徴とする。   In the apparatus / method according to Embodiment 1 of the present invention, the backup power source 2b is provided in the power source unit 205, and the backup power source is supplied to the voltage drop detection semiconductor element (RTC) 2c on the sub-board 2. And the wiring harness WH1 that connects the main board 1, the wiring harness WH2 that connects the main board 1 and the sub board 2, and the wiring P1 provided on the main board 1. When one of the wire harnesses WH1, WH2 or the main board 1 is removed (at least when the wire harness WH2 is removed, this includes a signal line, and when the main board 1 or the sub board 2 is replaced) It is necessary to remove the backup power supply to the RTC 2c, and the contents of the output (data and flag) of the RTC 2c are checked when the power is turned on. It is characterized in that it is determined whether or not (at least the wire harness WH2) has been removed.

RTC2cはその内部にフラグレジスタを持ち、少なくともその1ビットは電源電圧が低下したときにセットされるフラグ(VLF(Voltage Low Flag)ビット)である。VLFビットがセット(=1)であることは、電源電圧の低下などによって計時データ等が消失している可能性があることを意味し、レジスタ等を初期設定することが推奨されている。   The RTC 2c has a flag register therein, and at least one bit thereof is a flag (VLF (Voltage Low Flag) bit) set when the power supply voltage is lowered. The fact that the VLF bit is set (= 1) means that time-measured data or the like may be lost due to a decrease in power supply voltage or the like, and it is recommended to initialize the registers and the like.

ワイヤハーネスWH1、WH2及びメイン基板1のいずれも外されていなければ電源バックアップは正常に行われており、電源投入時において内部フラグのVLFビットはセットされていない(=0)はずである。VLFビットがセットされているとすればワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された可能性があると判断できる(バックアップ電源2bが劣化したときも同様の現象が生じるが、この場合も不正行為検知と同様にエラー報知する必要があるので、バックアップ電源劣化の場合も含めて以下に述べる処理を行っても問題は生じない)。   If none of the wire harnesses WH1, WH2 and the main board 1 are removed, the power backup is performed normally, and the VLF bit of the internal flag should not be set (= 0) when the power is turned on. If the VLF bit is set, it can be determined that either the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) may have been removed (the same applies when the backup power supply 2b deteriorates). Although a phenomenon occurs, in this case as well, it is necessary to report an error as in the case of fraud detection, so that the following processing including the case of backup power supply degradation does not cause a problem).

図7に電源スイッチをオンにしたときの処理フローチャートを示す。図8(a)に電源スイッチをオフにしたときのタイミングチャートを示し、図8(b)に電源スイッチをオンにしたときのタイミングチャートを示す。これらの図を参照して発明の実施の形態1の動作を説明する。   FIG. 7 shows a processing flowchart when the power switch is turned on. FIG. 8A shows a timing chart when the power switch is turned off, and FIG. 8B shows a timing chart when the power switch is turned on. The operation of the first embodiment of the invention will be described with reference to these drawings.

図8(a)において電源スイッチがオンのとき、電源電圧は規定値である(期間P1)。期間P1では、ダイオード2eを経由して電源VDDがRTC2cに供給されるとともにバックアップ電源2bを充電している。電源スイッチがオンからオフにされたとき(時刻T1)サブ基板2等に供給される電源電圧はすぐには低下せず、電源スイッチのオフからしばらく時間が経ってから電源電圧がゼロになる(時刻T2)。この間(期間P2)でサブ基板2のCPU等は所定の処理を行うことができる。電源スイッチがオンからオフにされたとき(時刻T1)の直後にその旨を示す電源断信号が有効になるので、CPU等は電源断信号を契機に電源終了時の処理を実行することができる。   In FIG. 8A, when the power switch is on, the power supply voltage is a specified value (period P1). In the period P1, the power supply VDD is supplied to the RTC 2c via the diode 2e and the backup power supply 2b is charged. When the power switch is turned off from on (time T1), the power supply voltage supplied to the sub-board 2 or the like does not decrease immediately, and after a while after the power switch is turned off, the power supply voltage becomes zero ( Time T2). During this period (period P2), the CPU or the like of the sub-board 2 can perform a predetermined process. Immediately after the power switch is turned from on to off (time T1), the power-off signal indicating that effect becomes effective, so that the CPU or the like can execute processing at the time of power-off upon the power-off signal. .

電源VDDの電圧が低下すると、図5の太線P205,P1,P2で示すように、RTC2cに対してバックアップ電源2bから電力が供給される。したがって、電源スイッチがオフにされたとしても、RTC2cのフラグ(VLFビット)がセットされることはない。   When the voltage of the power supply VDD decreases, power is supplied from the backup power supply 2b to the RTC 2c as indicated by thick lines P205, P1, and P2 in FIG. Therefore, even if the power switch is turned off, the flag (VLF bit) of the RTC 2c is not set.

次に、電源スイッチがオンになると電源電圧が上昇し速やかに規定値に達する。その際に通常はリセット信号が発生し、その後の期間においてCPU等は初期動作を開始する。初期動作のひとつとして図7の処理を行う。   Next, when the power switch is turned on, the power supply voltage rises and quickly reaches the specified value. At that time, a reset signal is usually generated, and the CPU or the like starts an initial operation in the subsequent period. As one of the initial operations, the process of FIG. 7 is performed.

すなわち、RTC2cのフラグレジスタを調べ(S10)、VLFビットがセットされているかどうか調べる(S11)。VLFビットがセットされていないとき(NO)、RTC2cが電源断中もバッテリバックアップされたことを意味するから、ワイヤハーネスWH1、WH2及びメイン基板1のいずれもが外されず、かつ、バックアップ電源2bが正常であると判断できる。これは正常状態であるので通常の起動処理を行う(S13)。   That is, the RTC 2c flag register is checked (S10), and it is checked whether the VLF bit is set (S11). When the VLF bit is not set (NO), it means that the battery is backed up even while the power of the RTC 2c is cut off. Therefore, none of the wire harnesses WH1, WH2 and the main board 1 is removed, and the backup power supply 2b Can be determined to be normal. Since this is a normal state, normal activation processing is performed (S13).

これに対し、電源断の期間P3においてワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されると(メイン基板1やそのROMを交換する際、及び、そのROMを有効にするためには、一度は電源を切断する必要がある)、図6に示すようにワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された時点でRTC2cへの電力の供給が絶たれる。バックアップ電源2bからRTC2cへの電力の供給線の少なくとも一部はワイヤハーネスWH2を経由するように配置されているためである。図6の状態になるとRTC2cのVLFビットがセット(=1)され、再度電源が供給されても当該ビットがリセット(=0)されることはない。その結果、S11の判定結果はYESとなり、エラー処理を行い、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたことを報知する(S12)。これ以降は通常の起動処理を行わないので、遊技を行うことができなくなる。なお、電源断の期間以外でもVLFビットのセットを検出したときにエラー処理を行うようにしてもよい。   On the other hand, when one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed during the power-off period P3 (when the main board 1 or its ROM is replaced, and the ROM is removed) In order to be effective, it is necessary to cut off the power supply once), and as shown in FIG. 6, when any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed, the RTC 2c is reached. The power supply is cut off. This is because at least a part of the power supply line from the backup power source 2b to the RTC 2c is arranged to pass through the wire harness WH2. In the state of FIG. 6, the VLF bit of the RTC 2c is set (= 1), and the bit is not reset (= 0) even when power is supplied again. As a result, the determination result in S11 is YES, error processing is performed, and notification is made that one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed (S12). After this, the normal activation process is not performed, so that the game cannot be performed. Note that error processing may be performed when a VLF bit set is detected even during a period other than the power-off period.

発明の実施の形態1によれば、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)を介して半導体素子(RTC)へのバックアップ電源の供給を行い、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合に半導体素子へのバックアップ電源の供給が遮断されるようにし、バックアップ不良を発生させる。電源投入時には判定部により半導体素子のフラグのチェックが行われるため、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合にはバックアップ不良を検出することになる。ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された可能性があると判断し、エラー状態などに移行して遊技を停止させる。当該エラー状態に、バックアップ電源の劣化によるバックアップ不良という意味とともに、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたという意味を持たせるようにした。以上のような構成により、ワイヤハーネスWH2の不正な交換を検知しエラー報知することができ、不正行為を抑止することが可能になる。なお、メイン基板1の交換も検知し報知することが可能である。   According to the first embodiment of the invention, the backup power is supplied to the semiconductor element (RTC) via either the wire harnesses WH1, WH2 or the main substrate 1 (at least the wire harness WH2), and the wire harnesses WH1, WH2 are supplied. Alternatively, when any of the main boards 1 (at least the wire harness WH2) is removed, the supply of the backup power to the semiconductor element is cut off, thereby causing a backup failure. Since the flag of the semiconductor element is checked by the determination unit when the power is turned on, if any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed, a backup failure is detected. . It is determined that any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) may have been removed, and the game is stopped by shifting to an error state or the like. In addition to the meaning of backup failure due to deterioration of the backup power source, the error state has a meaning that either the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed. With the configuration as described above, it is possible to detect an unauthorized exchange of the wire harness WH2 and notify an error, and it is possible to suppress an illegal act. It should be noted that the replacement of the main board 1 can also be detected and notified.

なお、以上の説明において、バックアップ電源の供給の受ける電源電圧低下検出半導体素子としてリアルタイムクロックIC(RTC)を例にとり説明を加えたが、これは一例であって他の半導体素子を使用することもできる。例えば、電源低下時にこれを検出して信号(例えばリセット信号)を出力するICを用いるとともに、例えばレジスタや不揮発性メモリ(EEPROMなど)によりその出力を電源投入時まで保持するようにしてもよい。   In the above description, the power supply voltage drop detection semiconductor element received by the backup power supply has been described by taking the real time clock IC (RTC) as an example. However, this is only an example, and other semiconductor elements may be used. it can. For example, it is possible to use an IC that detects this when the power is lowered and outputs a signal (for example, a reset signal), and holds the output until the power is turned on, for example, by a register or a nonvolatile memory (EEPROM, etc.).

発明の実施の形態2.
発明の実施の形態2について図面を参照して説明を加える。
図9は、発明の実施の形態2に係るバックアップ電源系統を示すブロック図である。図9において、2bは電源切断時に電力を供給するためのバックアップ電源である。2c−1はバックアップ電源2bから電力の供給を受けるRTCである。2c−2はバックアップ電源2bから電力の供給を受けるRAM(揮発性記憶素子)である。RTC2c−1とRAM2c−2は電源断時に同じバックアップ電源2bから電力の供給を受けるが、バックアップ電源2bからの配線のルートが異なっている(この点はさらに後述する)。2dはワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しの有無を判定する判定部である。判定部2dはRTC2c−1,RAM2c−2からデータ(フラグ)を読み出したり、RTC2c−1,RAM2c−2にデータを書き込む(フラグをセット/リセットする)ことができる。判定部2dは、例えば所定のプログラムで動作する図示しないCPUで実現される。サブ基板2のCPUが判定部2dのCPUを兼ねることもできる。判定部2dはワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しの有無を判定する以外にも、バックアップ電源2bの劣化を判断することもある。2eは基板の電源(直流電圧)VDDを受けてバックアップ電源2bに供給し充電を行うとともに、電源断のバックアップ時にバックアップ電源2bの電流が電源VDDに逆流しないようにするためのダイオードである。
Embodiment 2 of the Invention
A second embodiment of the invention will be described with reference to the drawings.
FIG. 9 is a block diagram showing a backup power supply system according to Embodiment 2 of the invention. In FIG. 9, reference numeral 2b denotes a backup power source for supplying power when the power is turned off. 2c-1 is an RTC that receives power from the backup power supply 2b. Reference numeral 2c-2 denotes a RAM (volatile storage element) that receives power from the backup power supply 2b. The RTC 2c-1 and the RAM 2c-2 are supplied with power from the same backup power source 2b when the power is cut off, but the wiring route from the backup power source 2b is different (this point will be further described later). 2d is a determination unit that determines whether any of the wire harnesses WH1 and WH2 or the main board 1 (at least the wire harness WH2) is removed. The determination unit 2d can read data (flag) from the RTC 2c-1 and RAM 2c-2 and write data to the RTC 2c-1 and RAM 2c-2 (set / reset flag). The determination unit 2d is realized by a CPU (not shown) that operates according to a predetermined program, for example. The CPU of the sub-board 2 can also serve as the CPU of the determination unit 2d. The determination unit 2d may determine the deterioration of the backup power source 2b in addition to determining whether or not the wire harnesses WH1 and WH2 or the main board 1 (at least the wire harness WH2) is removed. Reference numeral 2e denotes a diode that receives the power supply (DC voltage) VDD of the substrate and supplies it to the backup power supply 2b for charging, and also prevents the current of the backup power supply 2b from flowing back to the power supply VDD at the time of power-off backup.

図9において、バックアップ電源2bからRTC2c−1への電力は、電源部205の配線P205、ワイヤハーネスWH1、メイン基板1の配線P1、ワイヤハーネスWH2及びサブ基板2の配線P2を経由している(発明の実施の形態1と同じ)。これに対し、RAM2c−2のバックアップ電源2bからの電力は、電源部205の配線P205、ワイヤハーネスWH1、メイン基板1の配線P1から分岐された配線P1’、ワイヤハーネスWH3及びサブ基板2の配線P21を経由している。すなわち、ワイヤハーネスWH2を取り外すと、RTC2c−1についてバックアップ不良が生じるが、RAM2c−2については生じない。なお、ワイヤハーネスWH3は、原則として外す必要のない、バックアップ電源供給専用のものであるとする。   In FIG. 9, the power from the backup power supply 2b to the RTC 2c-1 passes through the wiring P205 of the power supply unit 205, the wire harness WH1, the wiring P1 of the main board 1, the wire harness WH2 and the wiring P2 of the sub board 2 ( Same as Embodiment 1 of the invention). On the other hand, the power from the backup power supply 2b of the RAM 2c-2 is supplied from the wiring P205 of the power supply unit 205, the wire harness WH1, the wiring P1 'branched from the wiring P1 of the main board 1, the wiring harness WH3, and the wiring of the sub board 2. Via P21. That is, when the wire harness WH2 is removed, a backup failure occurs for the RTC 2c-1, but not for the RAM 2c-2. It is assumed that the wire harness WH3 is dedicated for backup power supply and does not need to be removed in principle.

バックアップ電源の系統を図10に示すようにしてもよい。すなわち、分岐を電源部205内で行い、その配線P205’をワイヤハーネスWH31で直接サブ基板2の配線P21に接続するのである。図9及び図10の構成によれば、後述のように、ワイヤハーネスWH1、WH2又はメイン基板1のいずれかが取り外されたことを、バックアップ電源2bの劣化によるバックアップ不良と区別して検知することができる。   The backup power supply system may be as shown in FIG. That is, branching is performed in the power supply unit 205, and the wiring P205 'is directly connected to the wiring P21 of the sub-board 2 by the wire harness WH31. According to the configurations of FIGS. 9 and 10, as described later, it is possible to detect that any of the wire harnesses WH1, WH2 or the main board 1 has been removed, as distinguished from a backup failure due to deterioration of the backup power supply 2b. it can.

本発明の実施の形態2に係る装置/方法は、サブ基板2上にある揮発性記憶素子(RAM)2c−2へのバックアップ電源の供給を、ワイヤハーネスWH2を経由しないで(図9ではワイヤハーネスWH3を経由して、図10ではワイヤハーネスWH31を経由して)行うが、RTC2c−1へのバックアップ電源の供給を、ワイヤハーネスWH2を介して行う。ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合にはRTC2c−1へのバックアップ電源の供給がなくなるようにし、そして、電源投入時にRTC2c−1に関して電源電圧の低下があったかどうかと、RAM2c−2の内容が電源断時と同じかどうか(不一致であればRAM2c−2に関して電源電圧の低下があったことを意味する)をそれぞれ確認することで、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたかどうかを、バックアップ電源2bの劣化と区別して判定することを特徴とする。   In the apparatus / method according to the second embodiment of the present invention, the backup power supply to the volatile memory element (RAM) 2c-2 on the sub-board 2 is not routed via the wire harness WH2 (in FIG. Although it is performed via the harness WH3 (via the wire harness WH31 in FIG. 10), the backup power is supplied to the RTC 2c-1 via the wire harness WH2. When any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed, the backup power is not supplied to the RTC 2c-1, and the power supply voltage with respect to the RTC 2c-1 is turned on when the power is turned on. By confirming whether or not the content of the RAM 2c-2 is the same as when the power supply was cut off (if there is a mismatch, it means that the power supply voltage has been reduced with respect to the RAM 2c-2), the wire harness Whether any of WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed is determined by distinguishing from deterioration of the backup power supply 2b.

ワイヤハーネスWH1、WH2及びメイン基板1のいずれかもが外されていなければバックアップは正常に行われており、電源切断時と電源投入時(つまり電源断の間)にRTC2c−1が電源電圧の低下を検出することはないはずである。RTC2c−1が電源電圧の低下を検出したとすれば、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された可能性があると判断できる。   If any of the wire harnesses WH1, WH2 and the main board 1 is not removed, the backup is performed normally, and the RTC 2c-1 decreases the power supply voltage when the power is turned off and when the power is turned on (that is, during the power cut). Should not be detected. If the RTC 2c-1 detects a drop in the power supply voltage, it can be determined that any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) may have been removed.

バックアップ電源2bが劣化したときも同様にRTC2c−1は電源電圧の低下を検出するが、この場合はRAM2c−2の内容にも変化が生じる。RTC2c−1とRAM2c−2それぞれについて電源電圧の低下の有無の確認を行い、これらの結果を総合的に判断することで、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合を、バックアップ電源2bが劣化した場合と区別することができる。   Similarly, when the backup power supply 2b deteriorates, the RTC 2c-1 detects a drop in the power supply voltage. In this case, the contents of the RAM 2c-2 also change. The RTC 2c-1 and the RAM 2c-2 are each checked for the presence or absence of a decrease in power supply voltage, and by comprehensively judging these results, either the wire harness WH1, WH2 or the main board 1 (at least the wire harness WH2) Can be distinguished from the case where the backup power supply 2b has deteriorated.

電源断の間すなわち電源切断時と電源投入時でRAM2c−2の内容に変化が生じたかどうかを判定するために、発明の実施の形態2ではチェックサム(検査合計)を利用する。チェックサムとは、RAMの全アドレスのデータ又は一部のアドレスのデータについて求めた総合計である。ひとつのデータの1ビットが変化したときでもこれをチェックサムで検出することができる。チェックサムはRAM2c−2のデータ全体をそれぞれ表現する特徴値と言える。   In order to determine whether or not the contents of the RAM 2c-2 have changed during power-off, that is, between power-off and power-on, a checksum (check sum) is used in the second embodiment of the invention. The checksum is a total obtained for the data of all addresses of the RAM or the data of some addresses. Even when one bit of one data changes, this can be detected by a checksum. The checksum can be said to be a feature value that represents the entire data of the RAM 2c-2.

図11に電源スイッチをオフにしたときの処理フローチャートを示し、図12に電源スイッチをオンにしたときの処理フローチャートを示す。発明の実施の形態2においても、タイミングチャートは図8と同じであるので、これを参照する。   FIG. 11 shows a processing flowchart when the power switch is turned off, and FIG. 12 shows a processing flowchart when the power switch is turned on. In the second embodiment of the invention, the timing chart is the same as that in FIG.

図8(a)において電源スイッチがオンのとき、電源電圧は規定値である(期間P1)。期間P1では、電源VDDがRTC2c−1とRAM2c−2にそれぞれ供給されるとともにバックアップ電源2bを充電している。電源スイッチがオンからオフにされたとき(時刻T1)サブ基板2等に供給される電源電圧はすぐには低下せず、電源スイッチのオフからしばらく時間が経ってから電源電圧がゼロになる(時刻T2)。この間(期間P2)でサブ基板2のCPU等は所定の処理を行うことができる。電源スイッチがオンからオフにされたとき(時刻T1)、その直後にその旨を示す電源断信号が有効になるので、CPU等は電源断信号を契機に電源終了時の処理を実行することができる。具体的には期間P2において図11の処理を行う。   In FIG. 8A, when the power switch is on, the power supply voltage is a specified value (period P1). In the period P1, the power supply VDD is supplied to the RTC 2c-1 and the RAM 2c-2, and the backup power supply 2b is charged. When the power switch is turned off from on (time T1), the power supply voltage supplied to the sub-board 2 or the like does not decrease immediately, and after a while after the power switch is turned off, the power supply voltage becomes zero ( Time T2). During this period (period P2), the CPU or the like of the sub-board 2 can perform a predetermined process. When the power switch is turned from on to off (time T1), the power-off signal indicating that effect becomes effective immediately after that, so that the CPU or the like may execute processing at the end of the power source in response to the power-off signal. it can. Specifically, the process of FIG. 11 is performed in the period P2.

すなわち、RAMのチェックサムを求め(S21)、求めたチェックサムをRAMの任意のアドレス(予めどのアドレスにするか決めておく)にそれぞれ記憶する(S22)。RAM2c−2にはバックアップ電源が供給されているから、電源断の際のRAM2c−2の特徴値(チェックサム)が電源断の期間(図8の期間P3)においてRAM2c−2で保持されることになる。   That is, calculated a checksum of RAM (S21), and stores each checksum calculated to any address in RAM (previously decide whether to advance which address) (S22). Since the backup power is supplied to the RAM 2c-2, the characteristic value (check sum) of the RAM 2c-2 when the power is cut off is held in the RAM 2c-2 during the power cut-off period (period P3 in FIG. 8). become.

図8(a)の時刻T2以降の期間P3において電源電圧はゼロであるが、図9及び図10に太線で示すようにRTC2c−1とRAM2c−2に対してバックアップ電源2bから電力が供給される。したがって、RTC2c−1は電源電圧の低下を検出せず、RAM2c−2の内容は保持されたままである。   The power supply voltage is zero in the period P3 after time T2 in FIG. 8A, but power is supplied from the backup power supply 2b to the RTC 2c-1 and the RAM 2c-2 as shown by the thick lines in FIGS. The Therefore, the RTC 2c-1 does not detect a decrease in the power supply voltage, and the contents of the RAM 2c-2 are retained.

次に、図8(b)に示すように、電源スイッチがオンになると(時刻T3)電源電圧が上昇し速やかに規定値に達する。その際に通常はリセット信号が発生し、その後の期間P4においてCPU等は初期動作を開始する。初期動作のひとつとして図12の処理を行う。   Next, as shown in FIG. 8B, when the power switch is turned on (time T3), the power supply voltage rises and quickly reaches the specified value. At that time, a reset signal is usually generated, and the CPU or the like starts an initial operation in the subsequent period P4. The process of FIG. 12 is performed as one of the initial operations.

すなわち、RAM2c−2のチェックサムを求め(S30)、電源断の際にRAM2c−2に記憶させたチェックサムを読み出し(S31)、両者を比較する(S32)。S32の比較処理は電源電圧低下、すなわちバックアップ電源2bの劣化の有無の判断を行うものである。   That is, the checksum of the RAM 2c-2 is obtained (S30), the checksum stored in the RAM 2c-2 when the power is cut off is read (S31), and both are compared (S32). The comparison process in S32 is to determine whether or not the power supply voltage has dropped, that is, whether or not the backup power supply 2b has deteriorated.

RAM2c−2に関してS31で読み出したチェックサムがS30で求めたチェックサムに一致した場合(S32で一致)、RAM2c−2の内容が電源断中も保持されたことを意味する。バックアップ電源2bが正常であると判断できるから、次にワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が取り外されたかどうかを判定するためにS34以降の処理を行う。   If the checksum read in S31 for the RAM 2c-2 matches the checksum obtained in S30 (matched in S32), it means that the contents of the RAM 2c-2 are retained even when the power is turned off. Since it can be determined that the backup power source 2b is normal, the processing from S34 onward is performed to determine whether any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed.

チェックサムが一致しなかったら(S32で不一致)、バックアップ電源2bが劣化したことを意味するから、エラー処理(S33)を行いその旨の報知を行う。   If the checksums do not match (does not match in S32), it means that the backup power supply 2b has deteriorated, so error processing (S33) is performed and a notification to that effect is given.

次に、RTC2c−1のフラグレジスタを調べ(S34)、VLFビットがセットされているかどうか調べる(S35)。VLFビットがセットされていないとき(NO)、RTC2c−1が電源断中もバッテリバックアップされたことを意味するから、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が取り外されなかったと判断できる。これは正常状態であるので通常の起動処理を行う(S37)。なお、この際にRAM2c−2に記憶されたチェックサムをクリアするようにしてもよい。   Next, the flag register of RTC2c-1 is checked (S34), and it is checked whether the VLF bit is set (S35). When the VLF bit is not set (NO), it means that the battery is backed up even while the RTC 2c-1 is powered off, so either the wire harness WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed. It can be judged that it was not. Since this is a normal state, normal activation processing is performed (S37). At this time, the checksum stored in the RAM 2c-2 may be cleared.

これに対し、電源断の期間においてワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が交換されると(メイン基板1やそのROMを交換する際、及び、そのROMを有効にするためには、一度は電源を切断する必要がある)、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された時点でRTC2c−1への電力の供給が絶たれる。バックアップ電源2bからRTC2c−1への電力の供給線の少なくとも一部はワイヤハーネスWH2を経由するように配置されているためである。ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が取り外されると、RTC2c−1のVLFビットがセット(=1)され、再度電源が供給されても当該ビットがリセット(=0)されることはない。その結果、S35の判定結果はYESとなり、エラー処理を行い、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が交換されたことを報知する(S36)。これ以降は通常の起動処理を行わないので、遊技を行うことができなくなる。なお、電源断の期間以外でもVLFビットのセットを検出したときにエラー処理を行うようにしてもよい。   On the other hand, when one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is replaced in the power-off period (when the main board 1 or its ROM is replaced, the ROM is effective) In order to achieve this, it is necessary to turn off the power supply once), and when the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed, the power supply to the RTC 2c-1 is performed. Be cut off. This is because at least a part of the power supply line from the backup power supply 2b to the RTC 2c-1 is arranged so as to pass through the wire harness WH2. When one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed, the VLF bit of the RTC 2c-1 is set (= 1), and the bit is reset even when power is supplied again (= 0) is never done. As a result, the determination result in S35 is YES, error processing is performed, and notification is made that one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been replaced (S36). After this, the normal activation process is not performed, so that the game cannot be performed. Note that error processing may be performed when a VLF bit set is detected even during a period other than the power-off period.

発明の実施の形態2によれば、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)を介して電圧低下検出半導体素子(RTC)へのバックアップ電源の供給を行い、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合に電圧低下検出半導体素子へのバックアップ電源の供給が遮断されるようにし、バックアップ不良を発生させる。電源投入時には電圧低下検出半導体素子に関して電圧低下の有無のチェックが行われるため、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合には電圧低下が有ったことを検出することになり、不正行為の可能性があると判断し、エラー状態などに移行して遊技を停止させる。   According to the second embodiment of the present invention, the backup power supply is supplied to the voltage drop detection semiconductor element (RTC) via one of the wire harnesses WH1, WH2 or the main substrate 1 (at least the wire harness WH2), and the wire harness When any of WH1, WH2 or main board 1 (at least wire harness WH2) is removed, the backup power supply to the voltage drop detection semiconductor element is cut off, and a backup failure occurs. Since the voltage drop detection semiconductor element is checked for voltage drop when the power is turned on, there is a voltage drop when any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed. It is detected that there is a possibility of fraud, and the game is stopped by shifting to an error state or the like.

他方、揮発性記憶素子(RAM)は、そのバックアップ電力の供給線がワイヤハーネスWH2を経由しないので、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が取り外されても電圧は低下せず、その特徴値が一致する。そこで、電圧低下検出半導体素子のみに関して電圧の低下を検出したときに、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたと判定し、エラー処理を行う。このように処理することで、バックアップ電源の劣化によるバックアップ不良と区別して、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたということを判定できるようにした。   On the other hand, since the backup power supply line does not pass through the wire harness WH2, the volatile memory element (RAM) has a voltage even if one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is removed. Does not decrease and the feature values match. Therefore, when a voltage drop is detected only for the voltage drop detection semiconductor element, it is determined that one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed, and error processing is performed. By processing in this way, it is possible to determine that one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed, as distinguished from backup failure due to deterioration of the backup power supply.

なお、以上の説明で、特徴値としてチェックサムを求める場合を例にとり説明を加えたが、本発明はこれに限定されない。揮発性記憶素子(RAM)の内容に固有の特徴値を求めることができればよく、例えば、論理積、論理和又は排他的論理和を含む論理演算を行ったり、又は、ハッシュ関数によりハッシュ値を求めるようにしてもよい。ハッシュ関数とは、与えられた原文から固定長の疑似乱数を生成する演算手法であり、生成した値は「ハッシュ値」と呼ばれる。「要約関数」「メッセージダイジェスト」とも呼ばれる。不可逆な一方向関数を含むため、ハッシュ値から原文を再現することはできず、また同じハッシュ値を持つ異なるデータを作成することは極めて困難である。   In the above description, the case where a checksum is obtained as a feature value has been described as an example, but the present invention is not limited to this. It suffices if a characteristic value unique to the contents of the volatile memory element (RAM) can be obtained. For example, a logical operation including logical product, logical sum, or exclusive logical sum is performed, or a hash value is obtained by a hash function. You may do it. The hash function is a calculation method for generating a fixed-length pseudorandom number from a given original text, and the generated value is called a “hash value”. Also called “summary function” or “message digest”. Since an irreversible one-way function is included, the original text cannot be reproduced from the hash value, and it is extremely difficult to create different data having the same hash value.

以上の説明で、特徴値をRAM2c−2自身に書き込んだが、本発明はこれに限定されない。バックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むようにしてもよい。   In the above description, the feature value is written in the RAM 2c-2 itself, but the present invention is not limited to this. You may make it write in other RAM or non-volatile memory elements (EEPROM etc.) to which backup power is supplied.

発明の実施の形態2の変形例.
上記例ではワイヤハーネスWH2経由でバックアップ電源を供給する素子(第1半導体素子)に電圧低下検出半導体素子(RTC)を適用し、ワイヤハーネスWH2を経由せずにバックアップ電源を供給する素子(第2半導体素子)に揮発性記憶素子(RAM)を適用したが、本発明はこれに限定されない。ワイヤハーネスWH2経由でバックアップ電源を供給する素子(第1半導体素子)に揮発性記憶素子(RAM)を適用し、ワイヤハーネスWH2を経由せずにバックアップ電源を供給する素子(第2半導体素子)に電圧低下検出半導体素子(RTC)を適用するようにしてもよい。
Modification of Embodiment 2 of the Invention.
In the above example, the voltage drop detection semiconductor element (RTC) is applied to the element (first semiconductor element) that supplies the backup power via the wire harness WH2, and the element that supplies the backup power without passing through the wire harness WH2 (second Although the volatile memory element (RAM) is applied to the semiconductor element), the present invention is not limited to this. A volatile memory element (RAM) is applied to the element (first semiconductor element) that supplies the backup power via the wire harness WH2, and the element (second semiconductor element) that supplies the backup power without passing through the wire harness WH2 is used. A voltage drop detection semiconductor element (RTC) may be applied.

この場合、図12のS30乃至S32の処理とS34乃至S35の処理を入れ替える。   In this case, the processes of S30 to S32 and the processes of S34 to S35 in FIG.

すなわち、まず、RTC2c−1のフラグレジスタを調べ、VLFビットがセットされているかどうか調べる。VLFビットがセットされていないとき、RTC2c−1が電源断中もバッテリバックアップされたことを意味するから、バックアップ電源2bが正常であると判断できるので、次にRAM2c−2に関する電圧低下の有無を判定する。VLFビットがセットされているときは、バックアップ電源2bが劣化したことを意味するから、エラー処理(S33)を行いその旨の報知を行う。   That is, first, the flag register of RTC2c-1 is checked to see if the VLF bit is set. When the VLF bit is not set, it means that the RTC 2c-1 is backed up even while the power is off. Therefore, it can be determined that the backup power source 2b is normal. judge. When the VLF bit is set, it means that the backup power supply 2b has deteriorated, so error processing (S33) is performed to notify that effect.

電源断の期間P3においてワイヤハーネスWH2が外された場合、ワイヤハーネスWH2が外された時点でRAM2c−2へのバックアップ電力の供給が絶たれる。RAM2c−2の内容は失われ、再度電源が供給されても回復することはない(でたらめな内容になる)。そのため、RAM2c−2に関して、読み出したチェックサム(電源断時のチェックサム)が電源投入時に求めたチェックサムに一致しなくなる。RAM2c−2の内容が失われるから電源投入時に求めたチェックサムは電源断時に求めたものと当然異なるし、記憶していたチェックサム自体も失われるからである。そこでエラー処理を行い、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外されたことを報知する(S36)。   When the wire harness WH2 is removed during the power-off period P3, the supply of backup power to the RAM 2c-2 is cut off when the wire harness WH2 is removed. The contents of the RAM 2c-2 are lost and will not be restored even if power is supplied again (the contents become random). Therefore, with respect to the RAM 2c-2, the read checksum (checksum when the power is turned off) does not match the checksum obtained when the power is turned on. This is because, since the contents of the RAM 2c-2 are lost, the checksum obtained when the power is turned on is naturally different from that obtained when the power is turned off, and the stored checksum itself is also lost. Therefore, error processing is performed to notify that any of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) has been removed (S36).

発明の実施の形態2の変形例も、発明の実施の形態2と同様の作用効果を奏する。   The modification of the second embodiment of the invention also has the same effect as the second embodiment of the invention.

発明の実施の形態3.
発明の実施の形態2では揮発性記憶素子の内容の特徴値を利用して電源電圧の低下を検出したが、特徴値を求めることなくデータそのものを比較することにより同様の検出を行うこともできる。その例を列挙する。なお、以下の例は発明の実施の形態2の変形例にも適用できる。
Embodiment 3 of the Invention
In the second embodiment of the present invention, the decrease in the power supply voltage is detected using the feature value of the content of the volatile memory element, but the same detection can be performed by comparing the data itself without obtaining the feature value. . Examples are listed. The following example can also be applied to a modification of the second embodiment of the invention.

(1)RAM2c−2の全データを退避させることにより、例えばバックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むことにより、電源断中も保持する。退避とは、一般的には、主記憶装置(main storage)上の特定の記憶位置(location)、領域(region)、レジスタ(register)などの内容を他の目的に使用するために、一時的に主記憶装置の他の記憶場所又は補助記憶に格納しておくことである。
電源切断時にRAM2c−2の全データを読み取り、これらを他のRAM又は不揮発性記憶素子に書き込む。電源投入時にRAM2c−2の全データを読み取り、これを退避したデータと比較する。比較の結果、全部又は一部のデータについて不一致が生じたとき、電源電圧が低下したと判定する。
(1) By saving all data in the RAM 2c-2, for example, by writing to another RAM or a non-volatile storage element (EEPROM, etc.) to which backup power is supplied, the data is held even when the power is cut off. In general, evacuation is temporary in order to use the contents of a specific storage location (location), region (region), register (register), etc. on the main storage for other purposes. In other words, it is stored in another storage location of the main storage device or in an auxiliary storage.
When the power is turned off, all data in the RAM 2c-2 is read, and these are written in another RAM or a non-volatile memory element. When the power is turned on, all data in the RAM 2c-2 is read and compared with the saved data. As a result of the comparison, when a discrepancy occurs in all or part of the data, it is determined that the power supply voltage has decreased.

(2)RAM2c−2の一部のデータを退避させることにより、例えばバックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むことにより、電源断中も保持する。
電源切断時にRAM2c−2の一部のデータを読み取り、これらを他のRAM又は不揮発性記憶素子に書き込む。電源投入時にRAM2c−2の一部のデータ(電源切断時と同じアドレスのもの)を読み取り、これを退避したデータと比較する。比較の結果、全部又は一部のデータについて不一致が生じたとき、電源電圧が低下したと判定する。なお、ひとつのアドレスのデータのみを退避するようにしてもよい。電源断によりRAMの全てのアドレスのデータが影響を受けるので、ひとつのアドレスのデータを監視するだけでも判定可能である。
(2) By saving a part of the data in the RAM 2c-2, for example, by writing to another RAM or a non-volatile storage element (EEPROM, etc.) to which backup power is supplied, the data is held even when the power is cut off.
When the power is turned off, a part of the data in the RAM 2c-2 is read, and these are written in another RAM or a nonvolatile memory element. When the power is turned on, a part of the data in the RAM 2c-2 (at the same address as when the power is turned off) is read and compared with the saved data. As a result of the comparison, when a discrepancy occurs in all or part of the data, it is determined that the power supply voltage has decreased. Only the data at one address may be saved. Since the data of all addresses in the RAM is affected by the power interruption, the determination can be made only by monitoring the data of one address.

(3)RAM2c−2の一部のデータを、RAM2c−2自身の予め用意された領域に書き込む(退避させる)。他の点は上記(2)と同様である。 (3) A part of the data in the RAM 2c-2 is written (saved) in an area prepared in advance in the RAM 2c-2. Other points are the same as (2) above.

発明の実施の形態3は、発明の実施の形態2と同様の作用効果を奏する。   The third embodiment of the invention has the same effect as the second embodiment of the invention.

発明の実施の形態4.
RAMの特定のアドレスに特定の値を書き込んでおき、電源投入時にそれが維持されているかどうか判断するようにしても、上記発明の実施の形態1乃至3と同様の効果を奏する。RAMの特定のアドレスは、少なくとも電源断時において常に特定の値であると決めておき、電源投入時にそれが維持されていなければ電源電圧が低下したと判断するのである。この場合、特徴値を求める必要はないし、電源断時にRAMの内容を読み取る必要もない。
Embodiment 4 of the Invention
Even if a specific value is written at a specific address in the RAM and it is determined whether or not it is maintained when the power is turned on, the same effects as those of the first to third embodiments of the present invention can be obtained. The specific address of the RAM is always determined to be a specific value at least when the power is turned off, and if it is not maintained when the power is turned on, it is determined that the power supply voltage has decreased. In this case, it is not necessary to obtain the characteristic value, and it is not necessary to read the contents of the RAM when the power is turned off.

発明の実施の形態4に係る事前データ書き込み処理のフローチャートを図13に、電源スイッチをオンしたときの処理のフローチャートを図14に示す。図13の特定のアドレスに特定の値を書き込む処理は電源断時(図8の期間P2)に行ってもよいし、それ以外の任意のタイミング(初期化時など)に行ってもよいし、定期的又は不定期に繰り返し行うようにしてもよい。   FIG. 13 shows a flowchart of the preliminary data writing process according to the fourth embodiment of the invention, and FIG. 14 shows a flowchart of the process when the power switch is turned on. The process of writing a specific value to the specific address in FIG. 13 may be performed when the power is turned off (period P2 in FIG. 8), or may be performed at any other timing (such as at initialization). You may make it repeat repeatedly regularly or irregularly.

発明の実施の形態4は、発明の実施の形態1と同様の作用効果を奏する。   The fourth embodiment of the invention has the same effects as the first embodiment of the invention.

発明の実施の形態5.
本発明の実施の形態5に係るバックアップ電源系統の接続図を図15に示す。同図は本発明の実施の形態5の動作を説明するために必要な部分のみを示し、サブ基板2上のCPUやROMの表示や、アドレス信号やデータ信号の表示を省略している。
Embodiment 5 of the Invention
FIG. 15 shows a connection diagram of the backup power supply system according to the fifth embodiment of the present invention. This figure shows only the parts necessary for explaining the operation of the fifth embodiment of the present invention, and the display of the CPU and ROM on the sub-board 2 and the display of address signals and data signals are omitted.

図15において、2b−1及び2b−2は電源切断時にそれぞれRTC2c−1及びRAM2c−2に電力を供給するためのバックアップ電源である。バックアップ電源2b−1は電源部205に設けられ、バックアップ電源2b−2はサブ基板2に設けられている。バックアップ電源2b−2の容量は、バックアップ電源2b−1のそれよりも小さいように設定されている。例えば、RTC2c−1とRAM2c−2の消費電流が同じで、かつ、RTC2c−1で電圧低下と判定する電圧値(しきい値)とRAM2c−2の内容が失われる電圧値が同じであるような場合に、バックアップ電源2b−2を1本の二次電池で構成し、バックアップ電源2b−1を2本の二次電池で構成したり、あるいはそのように異なる容量の二次電池を用いたりするということである。一般的には、電池(電源)の容量は、どれだけの電流をどれだけの時間供給することができるかで表され、例えば流すことのできる電流(A:アンペア)とその時間(H:時間(Hour))の積(AH)で表される。ただし、本発明の実施の形態の説明において使用する「容量の大小」は、単なる電池(電源)そのものの容量の大小のことではない(詳しくは後述する)。バックアップ電源2b−2の容量がバックアップ電源2b−1のそれよりも小さいということは、バックアップ電池2b−1と2b−2を遊技機に装着した状態で、バックアップ電池2b−2のほうが先に蓄えた電気エネルギーが尽きる(上がる)ことを意味する。一般的な運用をしている限り、遊技機においてバックアップ電源が上がることはないので、そのような場合はバックアップ電源自体の性能が劣化したと考え、バックアップ電源を交換することが望ましい(実際は2つのバックアップ電源2b−1と2b−2を一緒に交換することが多い)。   In FIG. 15, 2b-1 and 2b-2 are backup power supplies for supplying power to the RTC 2c-1 and the RAM 2c-2, respectively, when the power is turned off. The backup power supply 2b-1 is provided in the power supply unit 205, and the backup power supply 2b-2 is provided in the sub board 2. The capacity of the backup power supply 2b-2 is set to be smaller than that of the backup power supply 2b-1. For example, the current consumption of the RTC 2c-1 and the RAM 2c-2 is the same, and the voltage value (threshold value) determined to be a voltage drop in the RTC 2c-1 is the same as the voltage value at which the contents of the RAM 2c-2 are lost. In such a case, the backup power source 2b-2 is composed of one secondary battery, and the backup power source 2b-1 is composed of two secondary batteries, or secondary batteries having different capacities are used. Is to do. In general, the capacity of a battery (power supply) is expressed by how much current can be supplied for how long, for example, the current that can flow (A: amps) and the time (H: time). (Hour)) product (AH). However, the “capacity” used in the description of the embodiment of the present invention is not simply the capacity of the battery (power source) itself (details will be described later). The capacity of the backup power supply 2b-2 is smaller than that of the backup power supply 2b-1, which means that the backup battery 2b-2 is stored first with the backup batteries 2b-1 and 2b-2 attached to the gaming machine. It means that electric energy is exhausted (increased). As long as general operation is performed, the backup power supply will not increase in gaming machines. In such a case, it is desirable to replace the backup power supply, considering that the performance of the backup power supply itself has deteriorated. Backup power supplies 2b-1 and 2b-2 are often replaced together).

2c−1はバックアップ電源(第1バックアップ電源)2b−1から電力の供給を受けるRTCである。2c−2はバックアップ電源(第2バックアップ電源)2b−2から電力の供給を受けるRAM(揮発性記憶素子)である。RTC2c−1とRAM2c−2は電源断時にバックアップ電源から電力の供給を受けるが、電力供給を受けるバックアップ電源が異なり、しかも、バックアップ電源からの配線のルートが異なっている。2dはワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しの有無を判定する判定部である。2e−1は基板の電源(直流電圧)VDDを受けてバックアップ電源2b−1に供給し充電を行うとともに、電源断のバックアップ時にバックアップ電源2b−1の電流が電源VDDに逆流しないようにするためのダイオードである。2e−2はバックアップ電源2b−2に設けられているダイオードであり、同様の機能を果たす。   Reference numeral 2c-1 denotes an RTC that receives power from the backup power source (first backup power source) 2b-1. Reference numeral 2c-2 denotes a RAM (volatile storage element) that receives power from the backup power source (second backup power source) 2b-2. The RTC 2c-1 and the RAM 2c-2 are supplied with power from the backup power source when the power is cut off, but the backup power sources receiving the power supply are different, and the wiring route from the backup power source is different. 2d is a determination unit that determines whether any of the wire harnesses WH1 and WH2 or the main board 1 (at least the wire harness WH2) is removed. 2e-1 receives the power supply (DC voltage) VDD of the substrate, supplies it to the backup power supply 2b-1, charges it, and prevents the current of the backup power supply 2b-1 from flowing back to the power supply VDD when the power is cut off. This is a diode. Reference numeral 2e-2 denotes a diode provided in the backup power supply 2b-2, which performs the same function.

図15においてバックアップ電源2b−1は電源部205に搭載されているが、バックアップ電源2b−1からRAM2c−1への電力の供給線の少なくとも一部はワイヤハーネスWH2を経由するように配置されている。これに対し、バックアップ電源2b−2はサブ基板2に設けられ、これからRAM2c−2への電力の供給線は外部を経由しないようになっている。すなわち、バックアップ電源2b−2とRAM2c−2間の接続はサブ基板2上にのみ存在し、その外部に出ることはない。   In FIG. 15, the backup power supply 2b-1 is mounted on the power supply unit 205, but at least a part of the power supply line from the backup power supply 2b-1 to the RAM 2c-1 is arranged so as to pass through the wire harness WH2. Yes. On the other hand, the backup power supply 2b-2 is provided on the sub board 2, and the power supply line to the RAM 2c-2 is not routed from the outside. That is, the connection between the backup power supply 2b-2 and the RAM 2c-2 exists only on the sub-board 2, and does not go outside.

バックアップ電源の系統を図16に示すようにしてもよい。電源部205にバックアップ電源2b−2を設け、その出力をワイヤハーネスWH31で直接サブ基板2の配線P21に接続するのである。   The backup power supply system may be as shown in FIG. The power supply unit 205 is provided with a backup power supply 2b-2, and its output is directly connected to the wiring P21 of the sub-board 2 by the wire harness WH31.

図15及び図16の構成によれば、ワイヤハーネスWH1、WH2又はメイン基板1のいずれかが取り外されたことを、バックアップ電源2bの劣化によるバックアップ不良と区別して検知することができる。
発明の実施の形態5における判定部2dの処理は、発明の実施の形態2〜4の場合と同様であるので、その説明は省略する。
According to the configurations of FIGS. 15 and 16, it is possible to detect that any of the wire harnesses WH1, WH2 or the main board 1 has been removed, as distinguished from a backup failure due to deterioration of the backup power supply 2b.
Since the process of the determination unit 2d in the fifth embodiment of the invention is the same as that in the second to fourth embodiments, the description thereof is omitted.

本発明の実施の形態の説明において使用する「容量の大小」の意味について説明を加える。
バックアップ電源2b−1が劣化したときも、ワイヤハーネスWH2が外されたときと同様にRTC2c−1は電源電圧の低下を検出するが、バックアップ電源2b−1の容量はバックアップ電源2b−2の容量よりも大きいので、先にバックアップ電源2b−2の電力が尽きてRAM2c−2の内容にも変化が生じる。RTC2c−1とRAM2c−2それぞれについて電源電圧の低下の有無の確認を行い、これらの結果を総合的に判断することで、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)が外された場合をバックアップ電源が劣化した場合と区別することができる。
The meaning of “large or small capacity” used in the description of the embodiment of the present invention will be described.
Even when the backup power supply 2b-1 is deteriorated, the RTC 2c-1 detects a decrease in the power supply voltage in the same manner as when the wire harness WH2 is removed, but the capacity of the backup power supply 2b-1 is the capacity of the backup power supply 2b-2. Therefore, the power of the backup power supply 2b-2 is exhausted first, and the contents of the RAM 2c-2 also change. The RTC 2c-1 and the RAM 2c-2 are each checked for the presence or absence of a decrease in power supply voltage, and by comprehensively judging these results, either the wire harness WH1, WH2 or the main board 1 (at least the wire harness WH2) Can be distinguished from the case where the backup power supply has deteriorated.

バックアップ電源2b−2がバックアップ電源2b−1よりも容量が小さくなるように構成されているので、自然に放電した場合には必ずRAM2c−2の方が先にバックアップ不良になる。容量の異なるバックアップ電池を複数用意する理由は、RTCとRAMでバックアップ不良になる電圧と消費電流に差があるためである。仮に、RTCの消費電力との関係でバックアップ電池2b−1が先に電力尽きるとすれば、ワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しが無いのにワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しがあったと判断されてしまう頻度が高くなる。容量に差を設けることで、自然放電時にはRAM2c−2が確実に先にバックアップ不良となり、誤警報すなわち誤ってワイヤハーネスWH1、WH2又はメイン基板1のいずれか(少なくともワイヤハーネスWH2)の取り外しがあった(不正行為があった)とエラー報知することを避けることができる。   Since the backup power supply 2b-2 is configured to have a smaller capacity than the backup power supply 2b-1, the RAM 2c-2 always has a backup failure first when it is naturally discharged. The reason for preparing a plurality of backup batteries having different capacities is that there is a difference in voltage and current consumption that cause backup failure between RTC and RAM. If the backup battery 2b-1 runs out of power first in relation to the power consumption of the RTC, the wire harness WH1, WH2 or the main board 1 (at least the wire harness WH2) is not removed. The frequency with which it is determined that one of WH1, WH2 or main board 1 (at least the wire harness WH2) has been removed increases. By providing a difference in capacity, the RAM 2c-2 surely has a backup failure first during natural discharge, and there is an erroneous alarm, that is, one of the wire harnesses WH1, WH2 or the main board 1 (at least the wire harness WH2) is erroneously removed. It is possible to avoid notifying an error that there was an illegal act.

このような観点から、自然放電時にはRAM2c−2が確実に先にバックアップ不良となるように、バックアップ電源2b−1の容量と同2b−2の容量の差を、RTC2c−1のバックアップ不良になる電圧及び/又は消費電流とRAM2c−2のバックアップ不良になる電圧及び/又は消費電流の差に基づき決定することが好ましい。例えば、RTC2c−1の消費電流とRAM2c−2の消費電流の比が1:2であれば、バックアップ電源2b−1の容量とバックアップ電源2b−2の容量の比が1:1であっても「バックアップ電源2b−2はバックアップ電源2b−1よりも容量が小さい」と言うことができる。また、RTC2c−1の消費電流とRAM2c−2の消費電流の比が1:10であれば、バックアップ電源2b−1の容量とバックアップ電源2b−2の容量の比が1:5であっても「バックアップ電源2b−2はバックアップ電源2b−1よりも容量が小さい」と言うことができる。このように、本発明の実施の形態に係る容量の大小は、そのバックアップ電源が対象としているデバイスの消費電力の大小(及び/又はバックアップ不良となる電圧の高低)との関係で相対的に判断されるものであり、単に電池そのものの容量の大小ではないことに注意されたい(なお、RTC2c−1とRAM2c−2のバックアップ時の消費電力(及び/又はバックアップ不良となる電圧の高低)に関する特性が同じであれば、通常の意味の容量の大小が本発明の実施の形態でも適用できることは言うまでもない)。   From this point of view, the difference between the capacity of the backup power supply 2b-1 and the capacity 2b-2 becomes the backup failure of the RTC 2c-1 so that the RAM 2c-2 is surely failed first in the natural discharge. It is preferable to make a determination based on the difference between the voltage and / or current consumption and the voltage and / or current consumption causing the backup failure of the RAM 2c-2. For example, if the ratio of the current consumption of the RTC 2c-1 and the current consumption of the RAM 2c-2 is 1: 2, the ratio of the capacity of the backup power supply 2b-1 to the capacity of the backup power supply 2b-2 is 1: 1. It can be said that “the backup power supply 2b-2 has a smaller capacity than the backup power supply 2b-1.” Further, if the ratio of the current consumption of the RTC 2c-1 and the current consumption of the RAM 2c-2 is 1:10, even if the ratio of the capacity of the backup power supply 2b-1 to the capacity of the backup power supply 2b-2 is 1: 5. It can be said that “the backup power supply 2b-2 has a smaller capacity than the backup power supply 2b-1.” As described above, the magnitude of the capacity according to the embodiment of the present invention is relatively determined in relation to the magnitude of the power consumption of the device targeted by the backup power supply (and / or the level of the voltage causing the backup failure). Note that the battery capacity is not simply the capacity of the battery itself (note that the power consumption at the time of backup of the RTC 2c-1 and the RAM 2c-2 (and / or the level of voltage causing backup failure)) Of course, the capacity in the ordinary sense can be applied to the embodiment of the present invention).

発明の実施の形態5によれば、発明の実施の形態2等と同様の作用効果を奏するとともに、RTC用のバックアップ電源の容量をRAM用のバックアップ電源の容量よりも小さくすることで、誤ったエラー報知を行うことを避けることができ、信頼性を向上できる。   According to the fifth embodiment of the invention, the same effects as those of the second embodiment of the invention can be obtained, and the capacity of the RTC backup power supply is made smaller than the capacity of the RAM backup power supply. It is possible to avoid performing error notification and improve reliability.

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

前扉を閉めた状態を示すスロットマシンの正面図である。It is a front view of the slot machine which shows the state which closed the front door. 前扉を180度開いた状態を示すスロットマシンの正面図である。It is a front view of the slot machine which shows the state which opened the front door 180 degree | times. スロットマシンの電源部の正面図である。It is a front view of the power supply part of a slot machine. 遊技機のブロック図である。It is a block diagram of a gaming machine. 発明の実施の形態1に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 1 of invention. 発明の実施の形態1に係るバックアップ電源系統で第2ワイヤハーネスを外した状態を示すブロック図である。It is a block diagram which shows the state which removed the 2nd wire harness by the backup power supply system which concerns on Embodiment 1 of invention. 発明の実施の形態1に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 1 of invention. 発明の実施の形態1の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the first embodiment of the invention. 発明の実施の形態2に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 2 of invention. 発明の実施の形態2に係る他のバックアップ電源系統を示すブロック図である。It is a block diagram which shows the other backup power supply system which concerns on Embodiment 2 of invention. 発明の実施の形態2に係る電源スイッチのオフ時の処理フローチャートである。It is a process flowchart at the time of OFF of the power switch which concerns on Embodiment 2 of invention. 発明の実施の形態2に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 2 of invention. 発明の実施の形態4に係る事前データ書き込み処理のフローチャートでIn the flowchart of the prior data write processing which concerns on Embodiment 4 of invention. 発明の実施の形態4に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 4 of invention. 発明の実施の形態5に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 5 of invention. 発明の実施の形態5に係る他のバックアップ電源系統を示すブロック図である。It is a block diagram which shows the other backup power supply system which concerns on Embodiment 5 of invention.

符号の説明Explanation of symbols

1 メイン基板
2 サブ基板
2b、2b−1、2b−2 バックアップ電源
2c、2c−1 RTC(電圧低下検出半導体素子)
2c−2 RAM(揮発性記憶素子)
2d 判定部
2e,2e−1,2e−2 ダイオード
100 スロットマシン
120 スロットマシン本体
121 ホッパ装置
122 ホッパタンク
130 前扉
131 ゲーム表示部
132 メダル投入口
133 リジェクトボタン
134 スタートスイッチ
135 払出し口
136 導出路
140 ストップボタン
205 電源部
P1、P2,P205 バックアップ電源の配線
WH ワイヤハーネス(ハーネス)
DESCRIPTION OF SYMBOLS 1 Main board | substrate 2 Sub board | substrate 2b, 2b-1, 2b-2 Backup power supply 2c, 2c-1 RTC (voltage drop detection semiconductor element)
2c-2 RAM (volatile memory element)
2d determination unit 2e, 2e-1, 2e-2 Diode 100 Slot machine 120 Slot machine body 121 Hopper device 122 Hopper tank 130 Front door 131 Game display unit 132 Reject button 133 Start switch 135 Payout port 136 Outlet path 140 Stop Button 205 Power supply P1, P2, P205 Backup power supply wiring WH Wire harness (harness)

Claims (3)

遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネス及び第3ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するためのバックアップ電源と、
前記サブ基板に設けられ、前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記バックアップ電源の劣化を判定する判定部と、を備え、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記バックアップ電源から電力の供給を受け、
前記第2半導体素子は、前記第1ワイヤハーネス又は前記第3ワイヤハーネスを通じて前記バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定することを特徴とする遊技機。
A main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board, performs an effect process, a power supply unit that supplies power to the main board and the sub board, and power to the main board In a gaming machine comprising a first wire harness for supplying, and a second wire harness and a third wire harness for supplying power to the sub-board,
A backup power supply provided in the power supply unit for supplying power when the power is cut off,
A first semiconductor element and a second semiconductor element which are provided on the sub-board and receive power from the backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The first semiconductor element is supplied with electric power from the backup power source through the second wire harness,
The second semiconductor element is supplied with power from the backup power source through the first wire harness or the third wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the backup power supply has deteriorated,
When the determination result related to the first semiconductor element indicates a voltage drop and the determination result related to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed. To play.
遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネス及び第3ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するための第1バックアップ電源及び第2バックアップ電源と、
前記サブ基板に設けられ、前記第1バックアップ電源から電力の供給を受ける第1半導体素子及び前記第2バックアップ電源から電力の供給を受ける第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記第2バックアップ電源の劣化を判定する判定部と、を備え、
前記第2バックアップ電源の容量は、前記第1バックアップ電源の容量よりも小さいものであり、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記第1バックアップ電源から電力の供給を受け、
前記第2半導体素子は、前記第1ワイヤハーネス又は前記第3ワイヤハーネスを通じて前記第2バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記第2バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定することを特徴とする遊技機。
A main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board, performs an effect process, a power supply unit that supplies power to the main board and the sub board, and power to the main board In a gaming machine comprising a first wire harness for supplying, and a second wire harness and a third wire harness for supplying power to the sub-board,
A first backup power source and a second backup power source provided in the power source unit for supplying power when the power is cut off;
A first semiconductor element provided on the sub-board and receiving power from the first backup power source; and a second semiconductor element receiving power from the second backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the second backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The capacity of the second backup power supply is smaller than the capacity of the first backup power supply,
The first semiconductor element is supplied with power from the first backup power source through the second wire harness,
The second semiconductor element is supplied with power from the second backup power source through the first wire harness or the third wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the second backup power supply has deteriorated,
When the determination result related to the first semiconductor element indicates a voltage drop and the determination result related to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed. To play.
遊技に係る抽選処理を行うメイン基板と、前記メイン基板からコマンド信号を受けて演出処理を行うサブ基板と、前記メイン基板及び前記サブ基板に電力を供給する電源部と、前記メイン基板に電力を供給するための第1ワイヤハーネスと、前記サブ基板に電力を供給するための第2ワイヤハーネスとを備える遊技機において、
前記電源部に設けられ、電源断時に電力を供給するための第1バックアップ電源と、
前記サブ基板に設けられ、電源断時に電力を供給するための第2バックアップ電源と、
前記サブ基板に設けられ、前記第1バックアップ電源から電力の供給を受ける第1半導体素子及び前記第2バックアップ電源から電力の供給を受ける第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子の出力に基づき、前記第2ワイヤハーネスの取り外しの有無又は前記第2バックアップ電源の劣化を判定する判定部と、を備え、
前記第2バックアップ電源の容量は、前記第1バックアップ電源の容量よりも小さいものであり、
前記第1半導体素子は、前記第2ワイヤハーネスを通じて前記第1バックアップ電源から電力の供給を受け、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に、前記揮発性記憶素子の記憶内容を求め、これを電源切断時の記憶内容として保持し、
電源投入時に、前記揮発性記憶素子の記憶内容を求め、これを前記保持した前記電源切断時の記憶内容と比較し、この比較結果が不一致であるときは前記揮発性記憶素子の電源電圧が低下したと判定し、
電源投入時に、前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき前記電圧低下検出半導体素子の電源電圧が低下したかどうか判定するとともに、
前記判定部は、
前記第1半導体素子及び前記第2半導体素子の両方の判定結果がいずれも電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しがなかったと判定し、
前記第2半導体素子に関する判定結果が電圧低下を示しているとき、前記第2バックアップ電源が劣化したと判定し、
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき、前記第2ワイヤハーネスの取り外しが有ったと判定することを特徴とする遊技機。
A main board that performs a lottery process relating to a game, a sub board that receives a command signal from the main board, performs an effect process, a power supply unit that supplies power to the main board and the sub board, and power to the main board In a gaming machine comprising a first wire harness for supplying and a second wire harness for supplying power to the sub-board,
A first backup power supply provided in the power supply unit for supplying power when the power is cut off;
A second backup power source provided on the sub-board for supplying power when the power is cut off;
A first semiconductor element provided on the sub-board and receiving power from the first backup power source; and a second semiconductor element receiving power from the second backup power source;
A determination unit that determines presence or absence of removal of the second wire harness or deterioration of the second backup power source based on outputs of the first semiconductor element and the second semiconductor element;
The capacity of the second backup power supply is smaller than the capacity of the first backup power supply,
The first semiconductor element is supplied with power from the first backup power source through the second wire harness,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
When the power is turned off, the storage content of the volatile storage element is obtained, and this is stored as the storage content when the power is turned off.
When the power is turned on, the storage content of the volatile storage element is obtained and compared with the stored storage content when the power is turned off. When the comparison result is inconsistent, the power supply voltage of the volatile storage element decreases. Determined that
At the time of turning on the power, it is determined whether the power supply voltage of the voltage drop detection semiconductor element is lowered based on the flag or the signal of the voltage drop detection semiconductor element,
The determination unit
When the determination results of both the first semiconductor element and the second semiconductor element do not indicate a voltage drop, it is determined that the second wire harness has not been removed,
When the determination result related to the second semiconductor element indicates a voltage drop, it is determined that the second backup power supply has deteriorated,
When the determination result related to the first semiconductor element indicates a voltage drop and the determination result related to the second semiconductor element does not indicate a voltage drop, it is determined that the second wire harness has been removed. To play.
JP2006044595A 2006-02-21 2006-02-21 Game machine Expired - Fee Related JP4928655B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006044595A JP4928655B2 (en) 2006-02-21 2006-02-21 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044595A JP4928655B2 (en) 2006-02-21 2006-02-21 Game machine

Publications (2)

Publication Number Publication Date
JP2007222250A JP2007222250A (en) 2007-09-06
JP4928655B2 true JP4928655B2 (en) 2012-05-09

Family

ID=38544615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044595A Expired - Fee Related JP4928655B2 (en) 2006-02-21 2006-02-21 Game machine

Country Status (1)

Country Link
JP (1) JP4928655B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5145877B2 (en) * 2007-10-31 2013-02-20 株式会社三洋物産 Game machine
JP2011245154A (en) * 2010-05-28 2011-12-08 Daiichi Shokai Co Ltd Game machine
JP5598118B2 (en) * 2010-06-28 2014-10-01 株式会社リコー Electronic apparatus and image forming apparatus
JP5891923B2 (en) * 2012-04-19 2016-03-23 オムロン株式会社 Wire harness and anomaly detection system
JP5891922B2 (en) * 2012-04-19 2016-03-23 オムロン株式会社 Wire harness

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000317043A (en) * 1999-05-12 2000-11-21 Taiyo:Kk Slot machine
JP2003263372A (en) * 2002-03-11 2003-09-19 Sharp Corp Malfunction prevention device
JP2005143595A (en) * 2003-11-11 2005-06-09 Olympia:Kk Game machine, and method and program for preventing fraudulence in game machine
JP2005312793A (en) * 2004-04-30 2005-11-10 Toyomaru Industry Co Ltd Monitoring system and game machine equipped with same

Also Published As

Publication number Publication date
JP2007222250A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP6625828B2 (en) Gaming machine
JP4945266B2 (en) Game machine
JP4928655B2 (en) Game machine
JP4612888B2 (en) Game machine
JP4662844B2 (en) Game machine
JP2007236498A (en) Game machine, method of detecting fraudulence in game machine, and program
JP4612891B2 (en) Game machine
JP4324247B2 (en) Game machine
JP4928654B2 (en) Game machine
JP2007252547A (en) Game machine and method of preventing fraudulence in game machine
JP4612892B2 (en) Game machine
JP4612889B2 (en) Game machine
JP2008161498A (en) Game machine, method for detecting fraudulence in the same, and program
JP5060087B2 (en) Pachinko machine
JP2006122263A (en) Game machine, memory module used for the same, and sensing method and program of fraudulent action in game machine
JP4324246B2 (en) Game machine
JP4293608B2 (en) Game machine
JP4013624B2 (en) Game machine
JP4612890B2 (en) Game machine
JP4243241B2 (en) Game machine
JP2014147491A (en) Game machine
JP2008142483A (en) Game machine, fraud detecting method in game machine, and program
JP4243240B2 (en) Game machine
JP2007167148A (en) Game machine and detection method and program for fraudulence in game machine
JP4538101B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4928655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees