JP4934966B2 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP4934966B2 JP4934966B2 JP2005028502A JP2005028502A JP4934966B2 JP 4934966 B2 JP4934966 B2 JP 4934966B2 JP 2005028502 A JP2005028502 A JP 2005028502A JP 2005028502 A JP2005028502 A JP 2005028502A JP 4934966 B2 JP4934966 B2 JP 4934966B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- soi layer
- heat treatment
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Element Separation (AREA)
Description
しかし、上述したSOI基板の製造方法では、第1シリコン基板をその水素イオン注入領域で分離するため、得られたSOI基板の劈開面に欠陥層が形成される不具合があった。この点を解消するために、この製造方法により得られたSOI基板の劈開面の欠陥層を除去することが考えられ、その除去方法として化学機械研磨であるCMP法(Chemical Mechanical Polishing)が提案されている。
本発明の目的は、SOI層の結晶完全性を大きく劣化させることなく、SOI層における膜厚のばらつきを低減してSOI層の膜厚を均一化できる、SOI基板の製造方法を提供することにある。
また、この請求項1に記載されたSOI基板の製造方法では、貼合せ基板18を酸化雰囲気中で750〜900℃の範囲の第2熱処理するので、SOI層13のダメージを減少させることができる。即ち、水素注入ダメージが残るSOI層表面近傍を酸化することでダメージ領域はSiO2(酸化膜)となり、これをHF溶液により除去することでダメージ領域を取り去ることができる。特にウエットエッチングにより既にSOI層13の膜厚が減少しているので、ウエットエッチングを行わずに第2熱処理を行う場合に比較して、短時間でSOI層13のダメージを減少させることができる。そして、貼り合わせ強度を向上させるために行う第3熱処理以前にこの第2熱処理温度を行うのは、900℃以上の温度で酸化熱処理すると、SOI層におけるダメージがシリコンを酸化させることで発生した格子間シリコンにより結晶欠陥や転移に進展してSOI基板11におけるSOI層13の結晶性を悪化させるおそれがあるからである。特に900℃以上の酸化では酸化速度が大きいため短時間に大量の格子間シリコンが発生するため、結晶欠陥発生の確率が高くなる。即ち、900℃以上の温度で熱処理する第3熱処理以前に900℃以下の比較的低い温度の第2熱処理により結晶欠陥や転移の進展を防止しつつそのSOI層13におけるダメージを消滅させてSOI層13の結晶性が悪化することを防止するためである。
この請求項2に記載されたSOI基板の製造方法は、得ようとするSOI基板11に対して要求される品質が、SOI層13の膜厚均一性に比較してSOI層13の高い結晶性が要求される場合に好ましい。そして、この請求項2に記載されたSOI基板の製造方法では、ウエットエッチングによりSOI層13の分離面をエッチングして平滑化することにより、SOI層13表面にダメージを与えることなく、SOI層13の膜厚のばらつきを低減してSOI層13の膜厚を均一化することができる。
また、貼り合わせ強度を向上させるための900℃以上の第3熱処理以前に、その貼合せ基板を酸化雰囲気で750〜900℃の範囲の第2熱処理を行うので、SOI層におけるダメージが結晶欠陥や転移に進展することを防止しつつそのSOI層におけるダメージを消滅させてSOI層の結晶性が悪化することを有効に防止することができる。
図1に示すように、SOI基板11は、シリコン単結晶からなる第2シリコン基板12と、第2シリコン基板12上に第1酸化膜21を介して貼合せられるシリコン単結晶からなるSOI層13とを備える。上記第1酸化膜21は電気絶縁性を有するシリコン酸化膜(SiO2膜)であり、第2シリコン基板12に上記酸化膜を形成しない場合を示すが、図示しないが第2シリコン基板12にも酸化膜を別に形成してもよい。SOI層13の厚さは10〜200nm、好ましくは10〜70nmの範囲に形成されることが望ましい。SOI層13の厚さが10nm未満のSOI層13の形成は困難であり、その厚さが200nmを越えると逆に凸凹の許容値が大きくなり過ぎてSOI層13の膜厚を均一化できないからである。
先ずシリコン単結晶からなる第1シリコン基板14を準備し、その第1シリコン基板14の表面のみならず裏面及び側面(図示せず)を含む全面に熱酸化により電気絶縁性を有するシリコン酸化膜(SiO2膜)からなる第1酸化膜21を形成する(図1(a))。この第1酸化膜21は50〜300nm、好ましくは100〜200nmの厚さになるように形成される。ここで、第1酸化膜21の厚さを50〜300nmの範囲に限定したのは、50nm未満では貼合せ処理及び貼合せ強結合処理において高温時の酸化膜の流動性を使ったボイド消滅という効果が小さくなりその結果ボイドが発生し易くなり、300nmを越えると埋込み酸化膜の均一性がデバイス要求より劣化するからである。なお、上記第1酸化膜(SiO2膜)を熱酸化ではなくCVD法により第1シリコン基板の表面にのみ形成してもよい。
<実施例1>
図1に示すように、先ずシリコン単結晶からなり、外径及び厚さが200mm及び0.725mmである第1シリコン基板14を酸素雰囲気中で1000℃に5時間保持する熱処理を行って、第1シリコン基板14の表面のみならず裏面及び側面に第1酸化膜21を形成した。この第1酸化膜21の厚さは約150nmであった。次いで上記第1シリコン基板14の表面から水素イオンを6×1016/cm2のドーズ量及び50keVの加速エネルギで注入して第1シリコン基板14内部にイオン注入領域16を形成した(図1(b))。このイオン注入領域16の深さ(注入ピーク位置)を上記第1酸化膜21を含めて約500nmに設定した。一方、上記第1シリコン基板14と同一表面積を有するシリコン単結晶からなり、厚さ0.725mmの第2シリコン基板12を用意し(図1(c))、この第2シリコン基板12に上記第1シリコン基板14を第1酸化膜21を介して重ね合せて密着させて積層体15を得た(図1(d))。この積層体15を窒素雰囲気中で500℃に30分間保持して第1熱処理を行った。これにより第1シリコン基板14が水素イオンの注入ピーク位置に相当するイオン注入領域16のところで割れて、上部の厚肉部17と下部の薄いSOI層13に分離した(図1(e))。下部のSOI層13は第1酸化膜21を介して第2シリコン基板12に密着し貼合せ基板18となった(図1(f))。
貼合せ基板18にウエットエッチングを行い、SOI層13を300nmの厚さエッチングして除去した後、900℃の第2熱処理を行うことなく、その貼合せ基板18をAr雰囲気中で1100℃に120分間保持する熱処理を直ちに行った。このことを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を実施例2とした。
<参考例1>
貼合せ基板18を得た後にウエットエッチングを行うことなく、酸素雰囲気中で900℃に90分間保持する第2熱処理と、その貼合せ基板18を酸素雰囲気中で1100℃に120分間保持する第3熱処理をこの順序で行った。このことを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を参考例1とした。
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で870℃に150分間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を参考例2とした。
<参考例3>
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で850℃に190分間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を参考例3とした。
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で800℃に15時間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を参考例4とした。
<参考例5>
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で750℃に30時間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を参考例5とした。
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で1000℃に12分間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を比較例1とした。
<比較例2>
貼合せ基板18にウエットエッチングを行うことなく、酸素雰囲気中で950℃に30分間保持する第2熱処理を行い、その後実施例1と同一の条件の第3熱処理を行った。これらを除いて実施例1と同様にしてSOI基板を作製した。このSOI基板を比較例2とした。
実施例1,2、参考例1〜5並びに比較例1及び2のSOI基板におけるHF欠陥密度を光学顕微鏡により観察して測定した。この結果を表1に示す。
12 第2シリコン基板
13 SOI層
14 第1シリコン基板
15 積層体
16 イオン注入領域
18 貼合せ基板
21 第1酸化膜
Claims (2)
- 第1シリコン基板の少なくとも表面に酸化膜を形成する工程と、
前記第1シリコン基板の表面から水素イオンを注入して前記第1シリコン基板内部にイオン注入領域を形成する工程と、
前記酸化膜を介して前記第1シリコン基板を第2シリコン基板に重ね合せることにより積層体を形成する工程と、
前記積層体を所定の温度で第1熱処理することにより前記第1シリコン基板を前記イオン注入領域で分離して前記第2シリコン基板上に前記酸化膜を介して薄膜のSOI層が形成された貼合せ基板を作製する工程と、
前記貼合せ基板を、シリコン表面を酸化する作用を有する酸化剤と二酸化ケイ素の溶解作用を持った溶液の混合液を用いたウエットエッチングにより前記SOI層の分離面を平滑化する工程と、
前記ウエットエッチングに次いで、前記貼合せ基板を酸化雰囲気中で750〜900℃の範囲の第2熱処理することにより前記SOI層のダメージを減少させる工程と、
前記貼合せ基板を900〜1200℃の範囲の第3熱処理することにより貼合せ強度を向上する工程と
を含むSOI基板の製造方法。 - 第1シリコン基板の少なくとも表面に酸化膜を形成する工程と、
前記第1シリコン基板の表面から水素イオンを注入して前記第1シリコン基板内部にイオン注入領域を形成する工程と、
前記酸化膜を介して前記第1シリコン基板を第2シリコン基板に重ね合せることにより積層体を形成する工程と、
前記積層体を所定の温度で第1熱処理することにより前記第1シリコン基板を前記イオン注入領域で分離して前記第2シリコン基板上に前記酸化膜を介して薄膜のSOI層が形成された貼合せ基板を作製する工程と、
前記貼合せ基板を、シリコン表面を酸化する作用を有する酸化剤と二酸化ケイ素の溶解作用を持った溶液の混合液を用いたウエットエッチングにより前記SOI層の分離面を平滑化する工程と、
前記ウエットエッチングに次いで、前記貼合せ基板を900〜1200℃の範囲の第2熱処理することにより貼合せ強度を向上する工程と
を含むSOI基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005028502A JP4934966B2 (ja) | 2005-02-04 | 2005-02-04 | Soi基板の製造方法 |
| EP06000995A EP1688990A3 (en) | 2005-02-04 | 2006-01-18 | Method for manufacturing SOI substrate |
| US11/346,639 US7354844B2 (en) | 2005-02-04 | 2006-02-03 | Method for manufacturing SOI substrate |
| US11/855,754 US7416960B2 (en) | 2005-02-04 | 2007-09-14 | Method for manufacturing SOI substrate |
| US11/855,736 US7364984B2 (en) | 2005-02-04 | 2007-09-14 | Method for manufacturing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005028502A JP4934966B2 (ja) | 2005-02-04 | 2005-02-04 | Soi基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006216807A JP2006216807A (ja) | 2006-08-17 |
| JP4934966B2 true JP4934966B2 (ja) | 2012-05-23 |
Family
ID=36607336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005028502A Expired - Fee Related JP4934966B2 (ja) | 2005-02-04 | 2005-02-04 | Soi基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7354844B2 (ja) |
| EP (1) | EP1688990A3 (ja) |
| JP (1) | JP4934966B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US20080057678A1 (en) * | 2006-08-31 | 2008-03-06 | Kishor Purushottam Gadkaree | Semiconductor on glass insulator made using improved hydrogen reduction process |
| FR2912258B1 (fr) * | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| FR2912259B1 (fr) | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
| JP5289805B2 (ja) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
| JP5143477B2 (ja) * | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Soiウエーハの製造方法 |
| JP5498670B2 (ja) | 2007-07-13 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| JP5442224B2 (ja) * | 2007-07-23 | 2014-03-12 | 株式会社半導体エネルギー研究所 | Soi基板の製造方法 |
| JP5452900B2 (ja) * | 2007-09-21 | 2014-03-26 | 株式会社半導体エネルギー研究所 | 半導体膜付き基板の作製方法 |
| JP2009094488A (ja) * | 2007-09-21 | 2009-04-30 | Semiconductor Energy Lab Co Ltd | 半導体膜付き基板の作製方法 |
| JP5250228B2 (ja) * | 2007-09-21 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI437696B (zh) * | 2007-09-21 | 2014-05-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| FR2921749B1 (fr) * | 2007-09-27 | 2014-08-29 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5527956B2 (ja) | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| JP5490393B2 (ja) | 2007-10-10 | 2014-05-14 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| TWI493609B (zh) * | 2007-10-23 | 2015-07-21 | 半導體能源研究所股份有限公司 | 半導體基板、顯示面板及顯示裝置的製造方法 |
| US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| US20090179160A1 (en) * | 2008-01-16 | 2009-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate manufacturing apparatus |
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR20090101119A (ko) * | 2008-03-21 | 2009-09-24 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Soi 웨이퍼의 제조 방법 |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| KR20110115570A (ko) * | 2008-11-26 | 2011-10-21 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 절연체-상-실리콘 구조의 가공 방법 |
| US8432021B2 (en) * | 2009-05-26 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US8278187B2 (en) * | 2009-06-24 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments |
| CN102460642A (zh) * | 2009-06-24 | 2012-05-16 | 株式会社半导体能源研究所 | 半导体衬底的再加工方法及soi衬底的制造方法 |
| WO2011024619A1 (en) * | 2009-08-25 | 2011-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
| US8318588B2 (en) * | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| SG178179A1 (en) * | 2009-10-09 | 2012-03-29 | Semiconductor Energy Lab | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US8853054B2 (en) | 2012-03-06 | 2014-10-07 | Sunedison Semiconductor Limited | Method of manufacturing silicon-on-insulator wafers |
| FR2999801B1 (fr) * | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
| JP6061251B2 (ja) * | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| EP3586356B1 (de) * | 2017-02-21 | 2023-11-08 | EV Group E. Thallner GmbH | Verfahren zum bonden von substraten |
| CN109166792B (zh) * | 2018-08-17 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜 |
| CN116845027B (zh) * | 2023-09-01 | 2023-11-21 | 青禾晶元(天津)半导体材料有限公司 | 一种fd-soi衬底的制备方法及soi器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
| JP4379943B2 (ja) * | 1999-04-07 | 2009-12-09 | 株式会社デンソー | 半導体基板の製造方法および半導体基板製造装置 |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| US6653209B1 (en) * | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| CN100454552C (zh) * | 2001-07-17 | 2009-01-21 | 信越半导体株式会社 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
| US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
| JP4509488B2 (ja) * | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
-
2005
- 2005-02-04 JP JP2005028502A patent/JP4934966B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-18 EP EP06000995A patent/EP1688990A3/en not_active Ceased
- 2006-02-03 US US11/346,639 patent/US7354844B2/en active Active
-
2007
- 2007-09-14 US US11/855,736 patent/US7364984B2/en not_active Expired - Lifetime
- 2007-09-14 US US11/855,754 patent/US7416960B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20080014717A1 (en) | 2008-01-17 |
| US7416960B2 (en) | 2008-08-26 |
| EP1688990A2 (en) | 2006-08-09 |
| JP2006216807A (ja) | 2006-08-17 |
| US7354844B2 (en) | 2008-04-08 |
| US20080014716A1 (en) | 2008-01-17 |
| US20060177993A1 (en) | 2006-08-10 |
| US7364984B2 (en) | 2008-04-29 |
| EP1688990A3 (en) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4934966B2 (ja) | Soi基板の製造方法 | |
| JP4407384B2 (ja) | Soi基板の製造方法 | |
| US6884696B2 (en) | Method for producing bonding wafer | |
| JP3943782B2 (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| TWI357101B (en) | Method for producing bonded wafer | |
| EP1635396A1 (en) | Laminated semiconductor substrate and process for producing the same | |
| JP2006216826A (ja) | Soiウェーハの製造方法 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| TWI355711B (en) | Method of producing simox wafer | |
| JP4421652B2 (ja) | Soiウェーハの製造方法 | |
| US8956951B2 (en) | Method for manufacturing SOI wafer | |
| TWI251875B (en) | Manufacturing method of bonding wafer | |
| JP5109287B2 (ja) | 半導体基板の製造方法 | |
| EP3029730B1 (en) | Bonded wafer manufacturing method | |
| JP5364345B2 (ja) | Soi基板の作製方法 | |
| JP5368000B2 (ja) | Soi基板の製造方法 | |
| JP2008227207A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2007317867A (ja) | 半導体基板の製造方法 | |
| JP2006303088A (ja) | シリコン基板の洗浄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4934966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |