JP4935532B2

JP4935532B2 - デジタル放送復調装置およびデジタル放送復調方法

Info

Publication number: JP4935532B2
Application number: JP2007169366A
Authority: JP
Inventors: 真濱湊; 直人足立
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-06-27
Filing date: 2007-06-27
Publication date: 2012-05-23
Anticipated expiration: 2027-06-27
Also published as: US20090010370A1; JP2009010621A; US8233553B2

Description

本発明は、デジタル放送復調装置およびデジタル放送復調方法に関し、特に、チューナからの出力信号を受け取り、基準信号に同期した内部クロックを使用して所定の復調処理を行うデジタル放送復調装置およびデジタル放送復調方法に関する。

近年、移動体端末向け地上波デジタル放送（ワンセグ放送）が開始され、例えば、ワンセグ放送の受信機能を有する携帯電話やＰＤＡ等の携帯端末、或いは、コンピュータのＵＳＢ端子に差し込んで使用するワンセグ放送の受信装置などが提供されている。

図１はデジタル放送復調装置が適用されるデジタル放送受信機の全体構成の一例を概略的に示すブロック図であり、ワンセグ放送の受信機能を有する携帯電話の例を示すものである。

図１において、参照符号１はアンテナ，２はチューナ（ＲＦ部），３はデジタル放送復調装置（ＯＦＤＭ復調部），４はデジタル放送受信用モジュール（ワンセグ放送受信モジュール），５は画像・音声処理部，６はＣＰＵ，７はディスプレイ，そして，８はスピーカを示している。

図１に示されるように、例えば、ワンセグ放送受信機は、アンテナ１と、アンテナ１を介して各チャネルの信号（ＵＨＦ信号）を受信するワンセグ放送受信モジュール（Front-end部）４と、ワンセグ放送受信モジュール４からのデジタル信号を処理する画像・音声処理部（Back-end部）５と、ＣＰＵ６と、画像を表示するディスプレイ７と、音声を出力するスピーカ８とを備えている。

ワンセグ放送受信モジュール４は、受信チャネルの信号をいったん中間周波数信号（ＩＦ信号）に変換するＲＦ部２、および、ＩＦ信号からデジタル信号（ＭＰＥＧ２，ＴＳ：トランスポート・ストリーム）を再生するＯＦＤＭ復調部３を備えている。

そして、ＯＦＤＭ復調部３からのＴＳ信号は画像・音声処理部５で処理され、その処理された画像はディスプレイ７に表示されると共に、その処理された音声はスピーカ８から出力される。ここで、ワンセグ放送受信モジュール４および画像・音声処理部５は、例えば、携帯電話等の本体のＣＰＵ６の制御に従って処理を行うようになっている。

なお、デジタル放送受信機は、ワンセグ放送を受信するためのものに限定されるものではなく、また、デジタル放送受信機も携帯電話に搭載されるものに限定されるものではない。

図２は従来のデジタル放送復調装置の一例を示すブロック図である。
図２に示されるように、従来のデジタル放送復調装置（ＯＦＤＭ復調部）３００は、チューナ（ＲＦ部）２からの信号および基準クロックを受け取って、ＴＳデータおよびＴＳクロックを出力するようになっており、Ａ／Ｄ変換回路３０１，復調処理回路３０２，誤り訂正回路３０３，ＰＬＬ回路３０４および分周回路３０５を備えている。

Ａ／Ｄ変換回路３０１は、ＲＦ部２からの信号（ＩＦ信号）を受け取り、分周回路３０５からのクロック（内部クロック）に従ってアナログ／デジタル変換を行い、また、復調処理回路３０２は、Ａ／Ｄ変換回路３０１の出力信号を分周回路３０５からのクロックに従って復調処理し、そして、誤り訂正回路３０３は、復調処理回路３０２の出力信号を分周回路３０５からのクロックに従って誤り訂正を行ってＴＳデータを出力する。

ＰＬＬ回路３０４は、基準クロックを受け取って該基準クロックに同期した信号を分周回路３０５に出力し、また、分周回路３０５は、ＰＬＬ回路３０４の出力信号を分周して、Ａ／Ｄ変換回路３０１，復調処理回路３０２および誤り訂正回路３０３にそれぞれ所定の分周されたクロックを供給すると共に、ＴＳクロックを、前述した画像・音声処理部５に出力する。

復調処理回路３０２は、分周回路３０５からのクロックに従ってＡ／Ｄ変換回路の出力信号を復調処理し、誤り訂正回路３０３を介してＭＰＥＧ２のＴＳ信号を出力するようになっている。

ところで、従来、受信信号をデジタル化して検出する装置として、第１および第２の２つのＲＦ周波数信号をそれぞれ第１および第２のクロックレートでデジタル化して第１および第２のデジタル信号を生成し、第１および第２のデジタル信号の信号品質を測定してその第１および第２の信号の測定された品質に基づいて、第１および第２のデジタル信号の一方を選択し、その選択された一方のデジタル信号によりアナログ／デジタル変換器を動作させることで、広帯域受信機の感度および精度の低下を回避するようにしたものが提案されている（例えば、特許文献１参照）。

さらに、従来、複数のアンテナのダウンコンバータの周波数誤差に応じたデータを同期引込み回路またはＡＦＣ回路の動作結果から得てメモリに記憶しておき、アンテナを切り換えるたびごとにそのアンテナに応じた周波数誤差データを読みだして電圧に変換し電圧制御発振器に入力して短時間で正常な受信状態にするようにした受信機も提案されている（例えば、特許文献２参照）。

特表平１１−５０４１９２号公報特開平０６−０１４０７２号公報

従来、例えば、前述したような携帯端末向けの微細なワンセグ放送受信モジュールにおいて、ＴＳ出力周波数の高調波がチューナのＲＦ段にスプリアスとして出現し、復調装置の受信特性を劣化（例えば、５ｄＢ程度の劣化）させることになっていた。

また、例えば、復調処理回路のクロック周波数を高くして高調波の間隔を広げ、希望帯域内へのスプリアス発生を回避することも考えられるが、この場合、クロック周波数の上昇に伴って復調処理回路の消費電力が大きく（例えば、１７％程度大きく）なってしまう。

本発明は、上述した従来技術が有する課題に鑑み、スプリアスによる受信特性の劣化を抑制することができるデジタル放送復調装置およびデジタル放送復調方法の提供を目的とする。さらに、本発明は、消費電力の増大も抑制することができるデジタル放送復調装置およびデジタル放送復調方法の提供も目的とする。

本発明の第１の形態によれば、チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号を復調処理するデジタル放送復調装置であって、前記内部クロックを生成する内部クロック生成手段と、前記内部クロックの周波数を、受信チャネルに応じて、当該受信チャネルとスプリアスを発生しない周波数に切り替える制御をする内部クロック周波数制御手段と、を備え、前記デジタル放送復調装置は、前記チューナからのＩＦ信号を受け取ってアナログ／デジタル変換を行うＡ／Ｄ変換回路、該Ａ／Ｄ変換回路の出力を復調処理する復調処理回路および該復調処理回路の出力信号の誤り訂正を行ってデジタル信号を出力する誤り訂正回路を有するワンセグ放送受信モジュールのＯＦＤＭ復調部であり、前記内部クロック周波数制御手段は、第１の周波数の第１内部クロックによりスプリアスを発生するチャネル、および、当該チャネルとスプリアスを発生しない第２の周波数の第２内部クロックの組み合わせを記憶する記憶手段と、該記憶手段の出力に応じて、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを前記内部クロック生成手段から生成させ、且つ、前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックを前記内部クロック生成手段から生成させるクロック切り替え制御手段と、を備え、前記内部クロック生成手段は、基準クロックを受け取って同期信号を出力するＰＬＬ回路と、該ＰＬＬ回路からの同期信号を分周して、前記Ａ／Ｄ変換回路，前記復調処理回路および前記誤り訂正回路に前記第１内部クロックまたは前記第２内部クロックを供給する分周回路と、を備え、前記第１の周波数は前記第２の周波数よりも低く、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、低い周波数の前記第１内部クロックを使用し、前記内部クロック周波数制御手段は、前記記憶手段の出力に応じて、前記分周回路の分周比を制御して前記第１内部クロックまたは前記第２内部クロックを選択して生成させる、ことを特徴とするデジタル放送復調装置が提供される。

本発明の第２の形態によれば、チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号をデジタル放送復調装置により復調処理するデジタル放送復調方法であって、前記デジタル放送復調装置は、前記チューナからのＩＦ信号を受け取ってアナログ／デジタル変換を行うＡ／Ｄ変換回路、該Ａ／Ｄ変換回路の出力を復調処理する復調処理回路および該復調処理回路の出力信号の誤り訂正を行ってデジタル信号を出力する誤り訂正回路を有するワンセグ放送受信モジュールのＯＦＤＭ復調部であり、前記デジタル放送復調装置は、前記内部クロックを生成する内部クロック生成手段と、前記内部クロックの周波数を、受信チャネルに応じて、当該受信チャネルとスプリアスを発生しない周波数に切り替える制御をする内部クロック周波数制御手段と、を備え、前記内部クロック周波数制御手段は、第１の周波数の第１内部クロックによりスプリアスを発生するチャネル、および、当該チャネルとスプリアスを発生しない第２の周波数の第２内部クロックの組み合わせを記憶する記憶手段と、該記憶手段の出力に応じて、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを前記内部クロック生成手段から生成させ、且つ、前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックを前記内部クロック生成手段から生成させるクロック切り替え制御手段と、を備え、前記内部クロック生成手段は、基準クロックを受け取って同期信号を出力するＰＬＬ回路と、該ＰＬＬ回路からの同期信号を分周して、前記Ａ／Ｄ変換回路，前記復調処理回路および前記誤り訂正回路に前記第１内部クロックまたは前記第２内部クロックを供給する分周回路と、を備え、前記第１の周波数は前記第２の周波数よりも低く、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、低い周波数の前記第１内部クロックを使用し、前記内部クロック周波数制御手段は、前記記憶手段の出力に応じて、前記分周回路の分周比を制御して前記第１内部クロックまたは前記第２内部クロックを選択して生成させるようになっており、前記デジタル放送復調方法は、受信チャネルの情報を受け取るステップと、少なくとも２つの異なる周波数の内部クロックのうち、前記受信チャネルとスプリアスを発生しない周波数の内部クロックを選択して生成するステップと、を備えることを特徴とするデジタル放送復調方法が提供される。

本発明によれば、スプリアスによる受信特性の劣化を抑制することができるデジタル放送復調装置およびデジタル放送復調方法を提供することができる。

以下、本発明に係るデジタル放送復調装置およびデジタル放送復調方法の実施例を、添付図面を参照して詳述する。

図３は本発明に係るデジタル放送復調装置の一実施例を示すブロック図である。
図３に示されるように、本実施例のデジタル放送復調装置（ＯＦＤＭ復調部）３０は、チューナ（ＲＦ部）２からの信号および基準クロックを受け取って、ＴＳデータおよびＴＳクロックを出力するようになっており、前述した図２に示すデジタル放送復調装置３００と同様に、Ａ／Ｄ変換回路３１，復調処理回路３２，誤り訂正回路３３，ＰＬＬ回路３４および分周回路３５を備えている。さらに、本実施例のデジタル放送復調装置３０は、メモリ３６および分周比選択回路３７を備えている。

Ａ／Ｄ変換回路３１は、ＲＦ部２からの信号（ＩＦ信号）を受け取り、分周回路３５からのクロックに従ってアナログ／デジタル変換を行い、また、復調処理回路３２は、Ａ／Ｄ変換回路３１の出力信号を分周回路３５からのクロックに従って復調処理し、そして、誤り訂正回路３３は、復調処理回路３２の出力信号を分周回路３５からのクロックに従って誤り訂正を行ってＴＳデータを出力する。

ＰＬＬ回路３４は、基準クロックを受け取って該基準クロックに同期した信号を分周回路３５に出力し、また、分周回路３５は、ＰＬＬ回路３４の出力信号を分周して、Ａ／Ｄ変換回路３１，復調処理回路３２および誤り訂正回路３３にそれぞれ所定の分周されたクロックを供給すると共に、ＴＳクロックを、画像・音声処理部５に出力する。

復調処理回路３２は、分周回路３５からのクロックに従ってＡ／Ｄ変換回路の出力信号を復調処理し、誤り訂正回路３３を介してＭＰＥＧ２のＴＳ信号を出力するようになっている。

ここで、分周比選択回路３７は、受信するチャネルに従って、例えば、ＴＳ出力周波数の高調波がＲＦ部２（チューナ２のＲＦ段）にスプリアスとして出現するのを防止するために、予めメモリ３６に格納されたデータを使用して分周回路３５の分周比を制御するようになっている。

なお、予めメモリ３６に格納するデータとしては、例えば、２．０８６９５ＭＨｚのクロック（第１の周波数の第１内部クロック）によりスプリアスを発生するチャネル、および、そのチャネルとスプリアスを発生しない２．４ＭＨｚのクロック（第２の周波数の第２内部クロック）の組み合わせのデータである。

これにより、分周回路３５からＡ／Ｄ変換回路３１，復調処理回路３２および誤り訂正回路３３に出力されるクロックは、そのクロックの高調波がＲＦ部２にスプリアスとして出現しない周波数となるように制御される。

図４はデジタル放送の一例としての移動体端末向け地上波デジタル放送（ワンセグ放送）の周波数帯域と、本発明のデジタル放送復調装置の一実施例で使用するクロックとの関係を概念的に示す図である。

図４に示されるように、具体的に、ＵＨＦ放送（ワンセグ放送）の１７チャネルは、中心周波数が４９７．１４３ＭＨｚで帯域が４２８ＫＨｚ、また、１８チャネルは、中心周波数が５０３．１４３ＭＨｚで帯域が４２８ＫＨｚ、そして、１９チャネルは、中心周波数が５０９．１４３ＭＨｚで帯域が４２８ＫＨｚとなっている。

このとき、本実施例のデジタル放送復調装置３０では、例えば、１７チャネルを選択して受信する場合には、２．０８６９５ＭＨｚのクロック（第１の周波数の第１内部クロック）を使用し、また、１８チャネルおよび１９チャネルを選択して受信する場合には、２．４ＭＨｚのクロック（第２の周波数の第２内部クロック）を使用するようになっている。

すなわち、周波数の低い２．０８６９５ＭＨｚのクロックが受信チャネルとスプリアスを発生しない場合（例えば、１７チャネルの場合）には、その２．０８６９５ＭＨｚのクロックを使用することによりデジタル放送復調装置３０における消費電力の増加を抑え、また、２．０８６９５ＭＨｚのクロックが受信チャネルとスプリアスを発生する場合（例えば、１８および１９チャネルの場合）には、２．０８６９５ＭＨｚよりは周波数が高いが全てのチャネルとスプリアスを発生することがない２．４ＭＨｚのクロックを使用するようになっている。

なお、例えば、受信チャネルが１８チャネルの場合、２．４ＭＨｚのクロックを使用することになるが、このとき、デジタル放送復調装置３０における消費電力は、２．０８６９５ＭＨｚのクロックを使用するときよりも大きくなるのはいうまでもない。

このように、本実施例によれば、周波数の低い第１内部クロック（２．０８６９５ＭＨｚのクロック）が受信チャネルとスプリアスを発生しない場合にはその第１内部クロックを使用し、また、第１内部クロックが受信チャネルとスプリアスを発生する場合には、周波数が高く全ての受信チャネルとスプリアスを発生しない第２内部クロック（２．４ＭＨｚのクロック）を使用することによって、スプリアスによる受信特性の劣化を抑制すると共に、消費電力の増大も抑制することが可能になる。

なお、第２内部クロックは、全ての受信チャネルとスプリアスを発生しない周波数のクロック（２．４ＭＨｚのクロック）ではなく、第１内部クロックとは異なる周波数で、第１内部クロックでスプリアス生じる受信チャネルに対してはスプリアスが生じない周波数のクロックとすることもできる。さらに、この第２内部クロックは、第１内部クロックとは異なる周波数の複数のクロックとすることも可能である。

図５および図６はワンセグ放送で使用する周波数帯域と、本発明のデジタル放送復調装置の一実施例で使用するクロックとの関係を具体的に示す図である。ここで、図５は、ＵＨＦの１３チャネル〜６２チャネルのワンセグ帯域と、２．０８６９５ＭＨｚの内部クロック（第１内部クロック）との関係を示し、また、図６は、ＵＨＦの１３チャネル〜６２チャネルのワンセグ帯域と、２．４ＭＨｚの内部クロック（第２内部クロック）との関係を示している。

まず、図５に示されるように、２．０８６９５ＭＨｚの第１内部クロックは、その高調波が所定のチャネルのワンセグ帯域に含まれるため、その所定のチャネルにおいてはチューナのＲＦ段にスプリアスが発生して、受信特性の劣化を招くことになる。

具体的に、例えば、第１内部クロックの２４１倍の高調波（２．０８６９５ＭＨｚ×２４１＝５０２．９５４９５ＭＨｚ）は、ワンセグ帯域が５０２．９２９ＭＨｚ〜５０３．３５７ＭＨｚの１８チャネルにおける最小周波数近傍に一致するためスプリアスが発生し、また、内部クロックの２４４倍の高調波（２．０８６９５ＭＨｚ×２４４＝５０９．２１５８ＭＨｚ）は、ワンセグ帯域が５０８．９２９ＭＨｚ〜５０９．３５７ＭＨｚの１９チャネルにおける最高周波数近傍に一致するためスプリアスが発生する。なお、図５の「最小周波数でＯＵＴ」および「最高周波数でＯＵＴ」において、『１』となっている個所が２．０８６９５ＭＨｚの第１内部クロックによりスプリアスが発生するチャネル（各ワンセグ帯域の最小周波数側か最高周波数側か）を示している。

一方、図６に示されるように、２．４ＭＨｚの第２内部クロックは、その高調波が１〜６２の全てのチャネルのワンセグ帯域に一致することがないため、全てのチャネルに対してスプリアスが発生することはない。

本実施例では、周波数が低く消費電力が少なくて済む２．０８６９５ＭＨｚの第１内部クロックに関して、スプリアスが発生しないチャネル（具体的に、チャネル１３〜１７；２０〜２５；２８〜３３；３６〜４１；４４〜４９；５２〜５７および６０〜６２）に対しては、この第１内部クロックを使用し、第１内部クロックとスプリアスが発生するチャネル（具体的に、チャネル１８，１９；２６，２７；３４，３５；４２，４３；５０，５１および５８，５９）に対しては、これらのチャネルとスプリアスを発生しない２．４ＭＨｚの第２内部クロックを使用する。

このように、本実施例によれば、周波数の低い第１内部クロック（２．０８６９５ＭＨｚのクロック）が受信チャネルとスプリアスを発生しない場合にはその第１内部クロックを使用し、また、第１内部クロックが受信チャネルとスプリアスを発生する場合には、周波数が高く全ての受信チャネルとスプリアスを発生しない第２内部クロック（２．４ＭＨｚのクロック）を使用することによって、スプリアスによる受信特性の劣化を抑制すると共に、消費電力（復調装置の消費電力）の増大も抑制することができる。

図７は本発明に係るデジタル放送復調装置の一実施例における分周回路の動作を説明するための図である。

図７から明らかなように、分周回路３５は、１６ＭＨｚの基準クロックが入力されたＰＬＬ回路３４からの１９２ＭＨｚの信号を受け取り、分周比選択回路３７からの制御信号に応じて、例えば、１７チャネルを受信するときは、８０分周した２．０８６９５ＭＨｚのクロックを出力し、また、１８および１９チャネルを受信するときは、９２分周した２．４ＭＨｚのクロックを出力し、それぞれ分周回路３５からのクロックの高調波によりスプリアスがＲＦ部２で生じないようになっている。

なお、図７において、Ａ／Ｄ変換回路３１のサンプリング周波数、復調処理回路３２の動作クロック周波数および誤り訂正回路３３の動作クロック周波数は、全て同一（２．０８６９５ＭＨｚまたは２．４ＭＨｚ）となっているが、例えば、誤り訂正回路３３に供給するクロック（動作クロック）の周波数をＡ／Ｄ変換回路３１に供給するクロック（サンプリング）の周波数の２倍にするといった変形も可能である。

図８は本発明に係るデジタル放送復調方法の処理の一例を説明するためのフローチャートであり、ＯＦＤＭ復調部３０で使用する内部クロックの選択処理を説明するためのものである。なお、例えば、電源投入時等の初期状態において、分周器３５は、消費電力の少ない周波数の低い２．０８６９５ＭＨｚの内部クロックを出力する。

まず、受信開始時には、ステップＳＴ１において、受信チャネルを設定してステップＳＴ２に進み、ステップＳＴ２において、内部クロックの高調波によりＲＦ部２でスプリアスが生じるかどうかを判別する。

ステップＳＴ２において、内部クロックの高調波によりＲＦ部２でスプリアスが生じると判別されると、ステップＳＴ３に進んで、分周器３５から２．４ＭＨｚの内部クロックが出力されるように分周比を９２（９２分周）に設定する。

一方、ステップＳＴ２において、内部クロックの高調波によりＲＦ部２でスプリアスが生じないと判別されると、ステップＳＴ４に進んで、分周器３５から２．０８６９５ＭＨｚの内部クロックが出力されるように分周比を８０（８０分周）に設定する。そして、以上の処理を繰り返し実行する。

これにより、周波数の低い第１内部クロック（２．０８６９５ＭＨｚのクロック）が受信チャネルとスプリアスを発生しない場合にはその第１内部クロックを使用し、また、第１内部クロックが受信チャネルとスプリアスを発生する場合には、周波数が高く全ての受信チャネルとスプリアスを発生しない第２内部クロック（２．４ＭＨｚのクロック）を使用する。これによって、スプリアスによる受信特性の劣化を抑制すると共に、消費電力の増大も抑制することが可能になる。

このように、本発明に係るデジタル放送復調方法によれば、まず、クロック周波数（内部クロックの周波数）の初期値２．０８６９５ＭＨｚでの動作によって、ＲＦ段へのスプリアス混入によって影響のあるチャネルの場合（受信チャネルが２．０８６９５ＭＨｚのクロック（第１内部クロック）とスプリアスを発生する場合）には、クロック周波数を２．４ＭＨｚ（第２内部クロック）に変更し、そうでない場合（受信チャネルが第１内部クロックとスプリアスを発生しない場合）には、クロック周波数は変更しない。

なお、各チャネルに対して第１および第２内部クロックによりスプリアスが発生するか否かの組み合わせを予めメモリ３６に格納しておき、そのスプリアスが発生するか否かの情報によって分周回路３７の分周比を選択してクロック周波数の変更を行うことができるのは前述した通りである。

なお、第１および第２内部クロックの周波数は、上述した２．０８６９５ＭＨｚおよび２．４ＭＨｚに限定されるものではなく、従って、分周回路の分周比も適用されるデジタル放送の周波数帯域や回路設計等に応じて様々に変更されるのはいうまでもない。

図９は本発明が適用されるデジタル放送復調プログラムおよびデジタル放送復調プログラムを記録した媒体の例を説明するための図である。図９において、参照符号４１０は処理装置、４２０はプログラム（データ）提供者、そして、４３０は可搬型記録媒体を示している。なお、図９では、処理装置（コンピュータ）として携帯電話を示しているが、本発明の適用は携帯電話に限定されるものでないのは前述した通りである。

本発明は、例えば、図９に示すような処理装置４１０に対するプログラム（データ）として与えられ、処理装置４１０により実行される。処理装置４１０は、プロセッサを含む演算処理装置本体４１１、および、演算処理装置本体４１１に対してプログラム（データ）を与え或いは処理された結果を格納する処理装置側メモリ（例えば、ＲＡＭ（Random Access Memory））４１２等を備える。処理装置４１０に提供されたプログラムは、ローディングされて処理装置４１０のメインメモリ上で実行される。

プログラム提供者４２０は、プログラムを格納する手段（回線先メモリ：例えば、ＤＡＳＤ（Direct Access Storage Device））４２１を有し、例えば、インターネット等の回線を介してプログラムを処理装置４１０に提供し、或いは、Mini−ＳＤやMicro−ＳＤといったメモリカードや様々なインターフェースまたはコンピュータ等を介した光ディスクまたは磁気ディスク等の様々な可搬型記録媒体４３０を介して処理装置４１０に提供する。本発明に係るデジタル放送復調プログラムを記録した媒体は、上記の処理装置側メモリ４１２、回線先メモリ４２１、および、可搬型記録媒体４３０等の様々なものを含むのはいうまでもない。

（付記１）
チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号を復調処理するデジタル放送復調装置であって、
前記内部クロックを生成する内部クロック生成手段と、
前記内部クロックの周波数を、受信チャネルに応じて、当該受信チャネルとスプリアスを発生しない周波数に切り替える制御をする内部クロック周波数制御手段と、を備えることを特徴とするデジタル放送復調装置。

（付記２）
付記１に記載のデジタル放送復調装置において、前記内部クロック周波数制御手段は、
第１の周波数の第１内部クロックによりスプリアスを発生するチャネル、および、当該チャネルとスプリアスを発生しない第２の周波数の第２内部クロックの組み合わせを記憶する記憶手段と、
該記憶手段の出力に応じて、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを前記内部クロック生成手段から生成させ、且つ、前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックを前記内部クロック生成手段から生成させるクロック切り替え制御手段と、を備えることを特徴とするデジタル放送復調装置。

（付記３）
付記２に記載のデジタル放送復調装置において、前記第１の周波数は前記第２の周波数よりも低く、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、低い周波数の前記第１内部クロックを使用することを特徴とするデジタル放送復調装置。

（付記４）
付記２または３に記載のデジタル放送復調装置において、前記第２の周波数は、２つ以上のチャネルとスプリアスを発生しない周波数であることを特徴とするデジタル放送復調装置。

（付記５）
付記２〜４のいずれか１項に記載のデジタル放送復調装置において、
該デジタル放送復調装置は、前記チューナからのＩＦ信号を受け取ってアナログ／デジタル変換を行うＡ／Ｄ変換回路、該Ａ／Ｄ変換回路の出力を復調処理する復調処理回路および該復調処理回路の出力信号の誤り訂正を行ってデジタル信号を出力する誤り訂正回路を有するワンセグ放送受信モジュールのＯＦＤＭ復調部であり、
前記内部クロック生成手段は、
基準クロックを受け取って同期信号を出力するＰＬＬ回路と、
該ＰＬＬ回路からの同期信号を分周して、前記Ａ／Ｄ変換回路，前記復調処理回路および前記誤り訂正回路に前記第１内部クロックまたは前記第２内部クロックを供給する分周回路と、を備え、
前記内部クロック周波数制御手段は、前記記憶手段の出力に応じて、前記分周回路の分周比を制御して前記第１内部クロックまたは前記第２内部クロックを選択して生成させることを特徴とするデジタル放送復調装置。

（付記６）
チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号を復調処理するデジタル放送復調方法であって、
受信チャネルの情報を受け取るステップと、
少なくとも２つの異なる周波数の内部クロックのうち、前記受信チャネルとスプリアスを発生しない周波数の内部クロックを選択して生成するステップと、を備えることを特徴とするデジタル放送復調方法。

（付記７）
付記６に記載のデジタル放送復調方法において、
前記内部クロックを選択して生成するステップは、
第１の周波数の第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを選択して生成し、且つ、
前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、２つ以上のチャネルとスプリアスを発生せず、前記第１の周波数よりも高い第２の周波数の第２内部クロックに切り替えて生成することを特徴とするデジタル放送復調方法。

本発明は、例えば、携帯電話を始めとする携帯端末用の移動体端末向け地上波デジタル放送（ワンセグ放送）のワンセグ放送受信モジュール、特に、ワンセグ放送受信モジュールのデジタル放送復調装置（ＯＦＤＭ復調部）に適用することができ、また、移動体端末以外のワンセグ放送受信モジュール、さらには、ワンセグ放送用以外の受信モジュールの復調装置として幅広く適用することができる。

デジタル放送復調装置が適用されるデジタル放送受信機の全体構成の一例を概略的に示すブロック図である。従来のデジタル放送復調装置の一例を示すブロック図である。本発明に係るデジタル放送復調装置の一実施例を示すブロック図である。デジタル放送の一例としての移動体端末向け地上波デジタル放送（ワンセグ放送）の周波数帯域と、本発明のデジタル放送復調装置の一実施例で使用するクロックとの関係を概念的に示す図である。ワンセグ放送で使用する周波数帯域と、本発明のデジタル放送復調装置の一実施例で使用するクロックとの関係を具体的に示す図（その１）である。ワンセグ放送で使用する周波数帯域と、本発明のデジタル放送復調装置の一実施例で使用するクロックとの関係を具体的に示す図（その２）である。本発明に係るデジタル放送復調装置の一実施例における分周回路の動作を説明するための図である。本発明に係るデジタル放送復調方法の処理の一例を説明するためのフローチャートである。本発明が適用されるデジタル放送復調プログラムおよびデジタル放送復調プログラムを記録した媒体の例を説明するための図である。

符号の説明

１アンテナ
２チューナ（ＲＦ部）
３，３００デジタル放送復調装置（ＯＦＤＭ復調部）
４デジタル放送受信用モジュール（ワンセグ放送受信モジュール）
５画像・音声処理部
６ＣＰＵ
７ディスプレイ
８スピーカ
３１，３０１Ａ／Ｄ変換回路
３２，３０２復調処理回路
３３，３０３誤り訂正回路
３４，３０４ＰＬＬ回路
３５，３０５分周回路
３６メモリ
３７分周比選択回路
４１０処理装置
４１１演算処理装置本体
４１２処理装置側メモリ
４２０プログラム（データ）提供者
４２１プログラムを格納する手段（回線先メモリ）
４３０可搬型記録媒体

Claims

チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号を復調処理するデジタル放送復調装置であって、
前記内部クロックを生成する内部クロック生成手段と、
前記内部クロックの周波数を、受信チャネルに応じて、当該受信チャネルとスプリアスを発生しない周波数に切り替える制御をする内部クロック周波数制御手段と、を備え、
前記デジタル放送復調装置は、前記チューナからのＩＦ信号を受け取ってアナログ／デジタル変換を行うＡ／Ｄ変換回路、該Ａ／Ｄ変換回路の出力を復調処理する復調処理回路および該復調処理回路の出力信号の誤り訂正を行ってデジタル信号を出力する誤り訂正回路を有するワンセグ放送受信モジュールのＯＦＤＭ復調部であり、
前記内部クロック周波数制御手段は、
第１の周波数の第１内部クロックによりスプリアスを発生するチャネル、および、当該チャネルとスプリアスを発生しない第２の周波数の第２内部クロックの組み合わせを記憶する記憶手段と、
該記憶手段の出力に応じて、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを前記内部クロック生成手段から生成させ、且つ、前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックを前記内部クロック生成手段から生成させるクロック切り替え制御手段と、を備え、
前記内部クロック生成手段は、
基準クロックを受け取って同期信号を出力するＰＬＬ回路と、
該ＰＬＬ回路からの同期信号を分周して、前記Ａ／Ｄ変換回路，前記復調処理回路および前記誤り訂正回路に前記第１内部クロックまたは前記第２内部クロックを供給する分周回路と、を備え、
前記第１の周波数は前記第２の周波数よりも低く、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、低い周波数の前記第１内部クロックを使用し、
前記内部クロック周波数制御手段は、前記記憶手段の出力に応じて、前記分周回路の分周比を制御して前記第１内部クロックまたは前記第２内部クロックを選択して生成させる、ことを特徴とするデジタル放送復調装置。
チューナからの信号を受け取り、基準信号に同期した内部クロックを使用して該チューナからの信号をデジタル放送復調装置により復調処理するデジタル放送復調方法であって、
前記デジタル放送復調装置は、前記チューナからのＩＦ信号を受け取ってアナログ／デジタル変換を行うＡ／Ｄ変換回路、該Ａ／Ｄ変換回路の出力を復調処理する復調処理回路および該復調処理回路の出力信号の誤り訂正を行ってデジタル信号を出力する誤り訂正回路を有するワンセグ放送受信モジュールのＯＦＤＭ復調部であり、
前記デジタル放送復調装置は、
前記内部クロックを生成する内部クロック生成手段と、
前記内部クロックの周波数を、受信チャネルに応じて、当該受信チャネルとスプリアスを発生しない周波数に切り替える制御をする内部クロック周波数制御手段と、を備え、
前記内部クロック周波数制御手段は、
第１の周波数の第１内部クロックによりスプリアスを発生するチャネル、および、当該チャネルとスプリアスを発生しない第２の周波数の第２内部クロックの組み合わせを記憶する記憶手段と、
該記憶手段の出力に応じて、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを前記内部クロック生成手段から生成させ、且つ、前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックを前記内部クロック生成手段から生成させるクロック切り替え制御手段と、を備え、
前記内部クロック生成手段は、
基準クロックを受け取って同期信号を出力するＰＬＬ回路と、
該ＰＬＬ回路からの同期信号を分周して、前記Ａ／Ｄ変換回路，前記復調処理回路および前記誤り訂正回路に前記第１内部クロックまたは前記第２内部クロックを供給する分周回路と、を備え、
前記第１の周波数は前記第２の周波数よりも低く、前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、低い周波数の前記第１内部クロックを使用し、
前記内部クロック周波数制御手段は、前記記憶手段の出力に応じて、前記分周回路の分周比を制御して前記第１内部クロックまたは前記第２内部クロックを選択して生成させるようになっており、
前記デジタル放送復調方法は、
受信チャネルの情報を受け取るステップと、
少なくとも２つの異なる周波数の内部クロックのうち、前記受信チャネルとスプリアスを発生しない周波数の内部クロックを選択して生成するステップと、を備えることを特徴とするデジタル放送復調方法。
請求項２に記載のデジタル放送復調方法において、
前記内部クロックを選択して生成するステップは、
前記第１内部クロックが前記受信チャネルとスプリアスを発生しない場合には、該第１内部クロックを選択して生成し、且つ、
前記第１内部クロックが前記受信チャネルとスプリアスを発生する場合には、前記第２内部クロックに切り替えて生成することを特徴とするデジタル放送復調方法。