Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4938346B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP4938346B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4938346B2
JP4938346B2 JP2006121575A JP2006121575A JP4938346B2 JP 4938346 B2 JP4938346 B2 JP 4938346B2 JP 2006121575 A JP2006121575 A JP 2006121575A JP 2006121575 A JP2006121575 A JP 2006121575A JP 4938346 B2 JP4938346 B2 JP 4938346B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
solder
conductive member
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006121575A
Other languages
English (en)
Other versions
JP2007294706A (ja
Inventor
康志 副島
洋一郎 栗田
連也 川野
新太郎 山道
克 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2006121575A priority Critical patent/JP4938346B2/ja
Priority to US11/790,155 priority patent/US7652375B2/en
Priority to CNB200710101059XA priority patent/CN100541791C/zh
Publication of JP2007294706A publication Critical patent/JP2007294706A/ja
Priority to US12/635,160 priority patent/US8030201B2/en
Application granted granted Critical
Publication of JP4938346B2 publication Critical patent/JP4938346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07234—Using a reflow oven
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に半田バンプ電極を有する半導体装置およびその製造方法に関する。
従来の半田バンプ電極を有する半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載の半導体装置においては、ポリイミドフィルム等の絶縁ベース材の両面に、半田バンプ電極を有するＩＣチップおよび半田バンプ電極を有する回路配線基板が実装されている。また、絶縁ベース材にはＣｕ膜が密着している。なお、本発明に関連する先行技術文献としては、特許文献１の他に、特許文献２，３が挙げられる。
特開平６−１４０４６５号公報 特開平１１−３４５９３３号公報 特開２００１−２１７３８８号公報
しかしながら、特許文献１の半導体装置においては、半田バンプ電極の半田材料がＣｕ膜を拡散して絶縁ベース材とＣｕ膜との界面に達し、それにより絶縁ベース材とＣｕ膜とが互いに剥離し易くなってしまう。
本発明による半導体装置は、絶縁膜と、上記絶縁膜中に設けられ、上面が上記絶縁膜の第１面よりも下に位置した導電部材と、上記絶縁膜の上記第１面側に設けられ、第１の半田を介して上記導電部材と電気的に接続された第１の電子回路部品と、上記絶縁膜の上記第１面と反対の面である第２面側に設けられ、第２の半田を介して上記導電部材と電気的に接続された第２の電子回路部品と、上記導電部材と上記第１の半田との間に設けられ、上記第１の半田の拡散を防ぐ第１の拡散防止金属膜と、上記導電部材の少なくとも一部を構成し、上記第２の半田の拡散を防ぐ第２の拡散防止金属膜と、上記絶縁膜の上記第１面上および上記絶縁膜中に当該絶縁膜および導電部材の上記上面に接して設けられ、上記第１の半田および上記第１の拡散防止金属膜の何れよりも、上記絶縁膜に対する密着性が高い密着金属膜と、を備えることを特徴とする。
この半導体装置においては、密着金属膜と第１の半田との間に第１の拡散防止金属膜が設けられるとともに、密着金属膜と第２の半田との間に第２の拡散防止金属膜が設けられている。これらの拡散防止金属膜により、絶縁膜と密着金属膜との界面に半田が達するのを防ぐことができる。よって、絶縁膜と密着金属膜との間で剥離が生じにくい半導体装置が実現される。
また、本発明による半導体装置の製造方法は、絶縁膜中に、上面が上記絶縁膜の第１面よりも下に位置するように少なくとも一部が第２の拡散防止金属膜により構成された導電部材を形成する工程と、上記絶縁膜の上記第１面上および上記絶縁膜中に、当該絶縁膜および導電部材の上記上面に接するように密着金属膜を形成する工程と、上記密着金属膜上に、第１の拡散防止金属膜を形成する工程と、上記導電部材と電気的に接続されるように、上記第１の拡散防止金属膜上に第１の半田を介して第１の電子回路部品を載置する工程と、上記導電部材と電気的に接続されるように、上記絶縁膜の上記第１の電子回路部品と反対側に第２の半田を介して第２の電子回路部品を載置する工程と、を含み、上記密着金属膜は、上記第１の半田および上記第１の拡散防止金属膜の何れよりも、上記絶縁膜に対する密着性が高く、上記第１および第２の拡散防止金属膜は、それぞれ上記第１および第２の半田の拡散を防ぐものであることを特徴とする。
この製造方法は、少なくとも一部が第２の拡散防止金属膜により構成された導電部材を形成する工程と、密着金属膜上に第１の拡散防止金属膜を形成する工程とを含んでいる。このため、製造された半導体装置においては、密着金属膜と第１の半田との間に第１の拡散防止金属膜が設けられるとともに、密着金属膜と第２の半田との間に第２の拡散防止金属膜が設けられた構成となる。これらの拡散防止金属膜により、絶縁膜と密着金属膜との界面に半田が達するのを防ぐことができる。よって、絶縁膜と密着金属膜との間で剥離が生じにくい半導体装置が得られる。
本発明によれば、絶縁膜と密着金属膜との間で剥離が生じにくい半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す断面図である。図２は、同半導体装置の一部を示す断面図である。同図は、図１の円Ｃ１で囲まれた付近を示している。また、図３は、同半導体装置の一部を示す平面図である。半導体装置１は、半導体チップ１０（第１の電子回路部品）、および半導体チップ２０（第２の電子回路部品）を備えている。半導体チップ１０および半導体チップ２０は、例えばＬＳＩチップである。半導体チップ１０は、封止樹脂８２によって覆われている。また、半導体チップ１０および半導体チップ２０の接続部３０は、配線７０によって半導体装置１の外部電極端子９０と電気的に接続されている。この外部電極端子９０は、例えばＢＧＡ（Ball Grid Array）である。
図２を参照しつつ、接続部３０の構成を説明する。樹脂膜５０（絶縁膜）中には、導電部材４０が形成されている。樹脂膜５０の厚みは、例えば５〜１０μｍである。この厚みは、２０μｍ以下であることが好ましい。樹脂膜５０としては、エポキシ樹脂膜、ＢＴレジン膜またはポリイミド樹脂膜等が挙げられる。
導電部材４０は、Ｃｕ膜４２とＮｉ膜４４（第２の拡散防止金属膜）とで構成されている。Ｎｉ膜４４は、後述する半田２４の拡散を防ぐものである。同図からわかるように、本実施形態においては、Ｎｉ膜４４が樹脂膜５０の面Ｓ１（第１面）に露出するともに、Ｃｕ膜４２が樹脂膜５０の面Ｓ２（第２面）に露出している。すなわち、導電部材４０の面Ｓ１側の表層がＮｉ膜４４によって構成されるとともに、導電部材４０の面Ｓ２側の表層がＣｕ膜４２によって構成されている。Ｃｕ膜４２の厚みは、例えば２〜５μｍである。また、Ｎｉ膜４４の厚みは、例えば３〜５μｍである。
半導体チップ１０および半導体チップ２０は、それぞれ樹脂膜５０の面Ｓ１側および面Ｓ２側に設けられている。また、半導体チップ１０および半導体チップ２０は、それぞれ半田１４（第１の半田）および半田２４（第２の半田）を介して、導電部材４０と電気的に接続されている。
導電部材４０と半田１４との間には、Ｎｉ膜６６（第１の拡散防止金属膜）が設けられている。このＮｉ膜６６は、半田１４の拡散を防ぐものである。また、樹脂膜５０の面Ｓ１上および導電部材４０上には、これらの樹脂膜５０および導電部材４０に接してＴｉ膜６２（密着金属膜）が形成されている。このＴｉ膜６２は、半田１４およびＮｉ膜６６の何れよりも、樹脂膜５０に対する密着性が高い。かかる密着金属膜としては、樹脂膜５０に対する密着性がＣｕ膜よりも高い金属膜が用いられる。なお、密着性の高さは、テープピール等のピールテストによって測定することができる。上述のとおり導電部材４０の面Ｓ１側の表層にＮｉ膜４４が設けられているため、Ｎｉ膜４４とＴｉ膜６２とは互いに接している。さらに、本実施形態においては、Ｔｉ膜６２とＮｉ膜６６との間にＣｕ膜６４が設けられている。
上述の半田１４は、一端が半導体チップ１０の電極１２に接続され、他端がＮｉ膜６６に接続されている。また、半田２４は、一端が半導体チップ２０の電極２２に接続され、他端が導電部材４０のＣｕ膜４２に接続されている。図２からわかるように、半田２４は、樹脂膜５０の面Ｓ２において導電部材４０に接している。すなわち、半導体装置１においては、導電部材４０と半田２４とがパッド等を介さずに接続されている。
樹脂膜５０の面Ｓ１上には、配線７０が形成されている。この配線７０は、密着金属膜を構成する材料（本実施形態ではＴｉ）を含んでいる。具体的には、配線７０は、Ｔｉ膜７２、Ｃｕ膜７４およびＮｉ膜７６によって構成されている。これらのＴｉ膜７２、Ｃｕ膜７４およびＮｉ膜７６は、この順に、面Ｓ１上に積層されている。すなわち、配線７０は、Ｔｉ膜６２、Ｃｕ膜６４およびＮｉ膜６６からなる積層構造と同一の積層構造を有している。また、半導体チップ１０と樹脂膜５０との間の間隙には、アンダーフィル樹脂８４が充填されている。同様に、半導体チップ２０と樹脂膜５０との間の間隙にも、アンダーフィル樹脂８６が充填されている。
以上説明したように、半導体装置１においては、半導体チップ１０および半導体チップ２０の回路面を向かい合わせて、互いの電極１２，２２が接続されている。これらの半導体チップ１０，２０の間には配線７０を保持する樹脂膜５０が存在し、樹脂膜５０には接続用の孔が形成されている。この孔の中には、導電部材４０が形成されている。また、電極１２と電極２２とを結ぶ線分上には、電極１２側から順に、半田１４、Ｎｉ膜６６、Ｃｕ膜６４、Ｔｉ膜６２、導電部材４０および半田２４が設けられている。
なお、本実施形態において、Ｎｉ膜６６上に半田１４に接するＡｕ膜（第１のＡｕ膜）が設けられていてもよい。また、導電部材４０のＣｕ膜４２上に、半田２４に接するＡｕ膜（第２のＡｕ膜）が設けられていてもよい。
図４〜図９を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。この製造方法は、下記工程（ａ）〜（ｇ）を含むものである。
（ａ）導電部材４０を形成する工程よりも前に、支持基板上に樹脂膜５０を形成する工程（図４（ａ）〜図４（ｃ））
（ｂ）樹脂膜５０中に、導電部材４０を形成する工程（図５（ａ））
（ｃ）樹脂膜５０および導電部材４０上に、当該樹脂膜５０および導電部材４０に接するようにＴｉ膜６２を形成する工程（図５（ｂ）〜図５（ｃ））
（ｄ）Ｔｉ膜６２上にＮｉ膜６６を形成する工程（図６（ａ）〜図６（ｃ））
（ｅ）導電部材４０と電気的に接続されるように、Ｎｉ膜６６上に半田１４を介して半導体チップ１０を載置する工程（図７（ａ）〜図７（ｃ））
（ｆ）半導体チップ１０を載置する工程よりも後で且つ半導体チップ２０を載置する工程よりも前に、上記支持基板を除去する工程（図８（ａ）〜図８（ｂ））
（ｇ）導電部材４０と電気的に接続されるように、樹脂膜５０の半導体チップ１０と反対側に半田２４を介して半導体チップ２０を載置する工程（図９（ａ）〜図９（ｂ））
より詳細には、まず、シリコン基板等の支持基板９２を準備する（図４（ａ））。支持基板９２上に、スパッタにより、０．２μｍ程度の厚みのＣｕ膜をメッキシード層９４として形成する（図４（ｂ））。メッキシード層９４上に感光性ポリイミドを塗布し、乾燥およびリンスエッジを経て、その感光性ポリイミドを所定のパターンで露光および現像する。さらに、窒素中で３５０℃程度で焼成する。これにより、孔５０ａを持つ樹脂膜５０が形成される（図４（ｃ））。
次に、無電解メッキにより、孔５０ａ内に、３μｍ程度の厚みのＣｕ膜４２と３μｍ程度の厚みのＮｉ膜４４とを形成する（図５（ａ））。ＡｒプラズマのエッチングによりＮｉ膜４４の表面の酸化膜を除去した後、Ｔｉ膜６２とＣｕ膜６４とをシードスパッタ膜として形成する（図５（ｂ））。Ｃｕ膜６４上にフォトレジストＲ１を塗布し、乾燥を経て、所定の開口が形成されるようにそのフォトレジストＲ１を露光および現像する（図５（ｃ））。
次に、電解メッキにより、フォトレジストＲ１の開口部内に、３μｍ程度の厚みのＣｕ膜、６μｍ程度の厚みのＮｉ膜、および１μｍ程度の厚みのＡｕ膜を順に形成する（図６（ａ））。以下、これらのＣｕ膜、Ｎｉ膜およびＡｕ膜をまとめて配線膜６０という。続いて、溶剤洗浄により、フォトレジストＲ１を除去する（図６（ｂ））。ウェットエッチングにより、配線膜６０が設けられていない部分のＴｉ膜６２およびＣｕ膜６４を除去する（図６（ｃ））。
次に、配線膜６０上に、半田１４を介して半導体チップ１０の電極（図示せず）を接続する（図７（ａ））。半導体チップ１０と樹脂膜５０との間にアンダーフィル樹脂８４を充填する（図７（ｂ））。半導体チップ１０を覆うようにして、封止樹脂８２を形成する（図７（ｃ））。
次に、支持基板９２を除去する（図８（ａ））。支持基板９２の除去は、例えば、研削、化学的機械的研磨またはエッチング等を用いて行うことができる。続いて、ウェットエッチングにより、メッキシード層９４を除去する（図８（ｂ））。支持基板９２およびメッキシード層９４が除去されたことにより露出したＣｕ膜４２上に、無電解置換Ａｕメッキにより、Ａｕ膜４３を形成する（図９（ａ））。Ａｕ膜４３上に、半田２４を介して半導体チップ２０の電極（図示せず）を接続する。さらに、半導体チップ２０と樹脂膜５０との間にアンダーフィル樹脂８６を充填する（図９（ｂ））。以上により、図１の半導体装置１が得られる。
本実施形態の効果を説明する。本実施形態においては、Ｔｉ膜６２と半田１４との間にＮｉ膜６６が設けられるとともに、Ｔｉ膜６２と半田２４との間にＮｉ膜４４が設けられている。Ｎｉ膜６６により、半田１４を構成する半田材料が樹脂膜５０とＴｉ膜６２との界面に達するのを防ぐことができる。同様に、Ｎｉ膜４４により、半田２４を構成する半田材料が上記界面に達するのを防ぐことができる。よって、樹脂膜５０とＴｉ膜６２との間で剥離が生じにくい半導体装置１およびその製造方法が実現されている。
これに対して、特許文献１に記載の半導体装置においては、Ｎｉ膜等の拡散防止金属膜が設けられていないため、半田がＣｕ膜を拡散して、そのＣｕ膜と絶縁ベース材との界面に到達し易い構造となっている。上記界面に半田が到達すると、絶縁ベース材とＣｕ膜との間の密着性が低下し、それにより両者間の応力差によって上記界面で剥離が生じてしまう。この剥離は、さらに悪いことに、絶縁ベース材中の金属膜と上記Ｃｕ膜との界面での剥離につながってしまう。絶縁ベース材とＣｕ膜とが互いに剥離すると、上記金属膜とＣｕ膜との界面に応力が集中してしまうからである。
特許文献２に記載の半導体装置においては、導電ペーストと半田との間にＴｉ／Ｎｉ／Ｐｄからなる拡散防止金属膜が設けられている。しかしながら、樹脂膜に密着した密着金属膜は設けられていない。また、特許文献３に記載の半導体装置においては、フレキシブル基板の両面に半導体チップが実装されている。しかしながら、半田の拡散を防止する拡散防止金属膜は設けられていない。
これらの特許文献１〜３とは異なり、本実施形態においては、上述のとおり密着金属膜の両側に拡散防止金属膜を設けることにより、密着金属膜と樹脂膜との間での高い密着性を維持している。ところで、特許文献１の半導体装置においては、Ｃｕ膜の絶縁ベース材に対する密着性を高めるべく、Ｃｕ膜の表面を荒らすことが考えられる。ところが、そうした場合には、微細なパターン形成が困難になるという欠点がある。
さらに本実施形態においては、Ｎｉ膜４４がＴｉ膜６２に接している。これにより、半田２４を構成する半田材料が樹脂膜５０内のＣｕ膜４２を拡散した場合であっても、その半田材料がＮｉ膜４４とＴｉ膜６２との界面に到達するのを防ぐことができる。
半田２４が面Ｓ２において導電部材４０に接している。これにより、面Ｓ２上にパッドを形成し、そのパッドを介して半田２４と導電部材４０とを接続する場合よりも、製造工程数を少なくすることができる。また、パッドを介して接続する場合よりも、半田２４と導電部材４０との接続面の面積を小さく抑えることができる。
本実施形態に示すように、Ｎｉ膜６６上にＡｕ膜を設けた場合、半田１４に対する濡れ性を向上させることができる。同様に、Ｃｕ膜４２上にＡｕ膜を設けた場合、半田２４に対する濡れ性を向上させることができる。
配線７０がＴｉ膜６２を構成する材料を含んでいる。これにより、配線７０の一部または全部をＴｉ膜６２と同時に形成することができるので、工程数の増大を抑えることができる。特に本実施形態においては、配線７０が、Ｔｉ膜６２、Ｃｕ膜６４およびＮｉ膜６６からなる積層構造と同一の積層構造を有している。これにより、工程数の増大を一層効果的に抑えることができる。
樹脂膜５０の厚みが２０μｍ以下である場合、その厚みが２０μｍを超える場合よりも、樹脂膜５０を容易に形成することができる。ところが、Ｎｉ膜４４によって半田の拡散防止を図らなければ、樹脂膜５０の厚みが薄ければ薄いほど、半田２４の半田材料が樹脂膜５０とＴｉ膜６２との界面に到達し易くなってしまう。樹脂膜５０の厚みが２０μｍ以下である場合には、かかる問題が顕著となる。したがって、この場合、Ｎｉ膜４４を設けることの有用性が特に高まる。
また、本実施形態の製造方法においては、半導体チップ１０を載置するまでの工程を支持基板９２上で実行している。これにより、支持基板９２を用いない場合よりも、ハンドリングが容易となる。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、導電部材４０は少なくとも一部が第２の拡散防止金属膜で構成されていればよく、図１０に示すように、面Ｓ１側の表層がＣｕ膜４２で構成され、面Ｓ２側の表層がＮｉ膜４４で構成されていてもよい。或いは、図１１に示すように、導電部材４０の両側の表層がＣｕ膜４２で構成され、両Ｃｕ膜４２の間にＮｉ膜４４が設けられていてもよい。また、導電部材の全体がＮｉ膜で構成されていてもよい。
上記実施形態においては密着金属膜と第１の拡散防止金属膜との間に他の膜（図２のＣｕ膜６４）が介在する例を示したが、第１の拡散防止金属膜が密着金属膜上に直接に設けられていてもよい。すなわち、密着金属膜と第１の拡散防止金属膜とが互いに接していてもよい。
上記実施形態においては第１および第２の電子回路部品として半導体チップを例示したが、第１および第２の電子回路部品は配線基板であってもよい。また、第１および第２の電子回路部品のうち一方が半導体チップで、他方が配線基板であってもよい。
上記実施形態においては密着金属膜としてＴｉ膜を例示したが、密着金属膜は、ＴｉＮ膜、Ｗ膜、ＴｉＷ膜、Ｃｒ膜、Ｔａ膜またはＴａＮ膜等であってもよい。実用性の高さという観点からは、Ｔｉ膜が特に好ましい。
上記実施形態においては第１および第２の拡散防止金属膜としてＮｉ膜を例示したが、第１および第２の拡散防止金属膜はＮｉＶ膜等であってもよい。実用性の高さという観点からは、Ｎｉ膜が特に好ましい。また、第１および第２の拡散防止金属膜は、同一の膜である必要はなく、相異なる膜であってもよい。
上記実施形態においては絶縁膜として樹脂膜を例示したが、絶縁膜は樹脂膜以外の絶縁膜であってもよい。
上記実施形態においては支持基板を用いた製造方法の例を示したが、支持基板を用いることは必須ではない。すなわち、上記工程（ａ）〜（ｇ）のうち工程（ａ）および（ｆ）を省いてもよい。
また、配線７０の配置についても、図２で示したものに限らず様々な変形が可能である。図１２は、半導体チップ１０の電極１２の位置と半導体チップ２０の電極２２の位置とが相異なる場合の配線７０の配置例を示している。図１３は、半導体チップ１０の電極１２が配線７０を介して外部電極端子９０（図１参照）に接続される場合の配線７０の配置例を示している。配線７０の右端は、外部電極端子９０へと接続される。図１４は、半導体チップ２０の電極２２が配線７０を介して外部電極端子９０に接続される場合の配線７０の配置例を示している。配線７０の右端は、外部電極端子９０へと接続される。図１５は、配線７０が接続部３０に接続されている場合の配線７０の配置例を示している。なお、これらの図１２〜図１５においては、アンダーフィル樹脂８４，８６（図２参照）の図示を省略している。
また、配線７０の形成は、接続部３０の形成と同時に行ってもよい。その場合、フォトレジストＲ１を露光および現像する工程（図５（ｃ）参照）において、図１６に示すように、接続部３０が形成される部分Ｐ３０だけでなく配線７０が形成される部分Ｐ７０のフォトレジストＲ１も除去する。そして、その部分Ｐ７０にも配線膜６０を形成し、その配線膜６０をマスクにしてＣｕ膜６４およびＴｉ膜６２をエッチングする。それにより、接続部３０と同時に配線７０が形成される。その他の工程は、図４〜図９で説明した工程と同様である。
本発明による半導体装置の一実施形態を示す断面図である。 図１の半導体装置の一部を示す断面図である。 図１の半導体装置の一部を示す平面図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 （ａ）〜（ｃ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 （ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。 実施形態の一変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。 実施形態の他の変形例を説明するための断面図である。
符号の説明
１ 半導体装置
１０ 半導体チップ
１２ 電極
１４ 半田
２０ 半導体チップ
２２ 電極
２４ 半田
３０ 接続部
４０ 導電部材
４２ Ｃｕ膜
４３ Ａｕ膜
４４ Ｎｉ膜
５０ 樹脂膜
５０ａ 孔
６０ 配線膜
６２ Ｔｉ膜
６４ Ｃｕ膜
６６ Ｎｉ膜
７０ 配線
７２ Ｔｉ膜
７４ Ｃｕ膜
７６ Ｎｉ膜
８２ 封止樹脂
８４ アンダーフィル樹脂
８６ アンダーフィル樹脂
９０ 外部電極端子
９２ 支持基板
９４ メッキシード層
Ｐ３０ 接続部が形成される部分
Ｐ７０ 配線が形成される部分
Ｒ１ フォトレジスト
Ｓ１ 第１面
Ｓ２ 第２面

Claims (11)

  1. 絶縁膜と、
    前記絶縁膜中に設けられ、上面が前記絶縁膜の第１面よりも下に位置した導電部材と、
    前記絶縁膜の前記第１面側に設けられ、第１の半田を介して前記導電部材と電気的に接続された第１の電子回路部品と、
    前記絶縁膜の前記第１面と反対の面である第２面側に設けられ、第２の半田を介して前記導電部材と電気的に接続された第２の電子回路部品と、
    前記導電部材と前記第１の半田との間に設けられ、前記第１の半田の拡散を防ぐ第１の拡散防止金属膜と、
    前記導電部材の少なくとも一部を構成し、前記第２の半田の拡散を防ぐ第２の拡散防止金属膜と、
    前記絶縁膜の前記第１面上および前記絶縁膜中に当該絶縁膜および導電部材の前記上面に接して設けられ、前記第１の半田および前記第１の拡散防止金属膜の何れよりも、前記絶縁膜に対する密着性が高い密着金属膜と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第２の拡散防止金属膜は、前記密着金属膜に接している半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第２の半田は、前記絶縁膜の前記第２面において前記導電部材に接している半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記密着金属膜は、Ｔｉ膜、ＴｉＮ膜、Ｗ膜、ＴｉＷ膜、Ｃｒ膜、Ｔａ膜またはＴａＮ膜である半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記第１および第２の拡散防止金属膜は、Ｎｉ膜またはＮｉＶ膜である半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記第１の拡散防止金属膜上に、前記第１の半田に接して設けられた第１のＡｕ膜を備える半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記導電部材上に、前記第２の半田に接して設けられた第２のＡｕ膜を備える半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記絶縁膜の前記第１面上に設けられ、前記密着金属膜を構成する材料を含む配線を備える半導体装置。
  9. 請求項１乃至８いずれかに記載の半導体装置において、
    前記絶縁膜の厚みは、２０μｍ以下である半導体装置。
  10. 絶縁膜中に、上面が前記絶縁膜の第１面よりも下に位置するように少なくとも一部が第２の拡散防止金属膜により構成された導電部材を形成する工程と、
    前記絶縁膜の前記第１面上および前記絶縁膜中に、当該絶縁膜および導電部材の前記上面に接するように密着金属膜を形成する工程と、
    前記密着金属膜上に、第１の拡散防止金属膜を形成する工程と、
    前記導電部材と電気的に接続されるように、前記第１の拡散防止金属膜上に第１の半田を介して第１の電子回路部品を載置する工程と、
    前記導電部材と電気的に接続されるように、前記絶縁膜の前記第１の電子回路部品と反対側に第２の半田を介して第２の電子回路部品を載置する工程と、を含み、
    前記密着金属膜は、前記第１の半田および前記第１の拡散防止金属膜の何れよりも、前記絶縁膜に対する密着性が高く、
    前記第１および第２の拡散防止金属膜は、それぞれ前記第１および第２の半田の拡散を防ぐものであることを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記導電部材を形成する工程よりも前に、支持基板上に前記絶縁膜を形成する工程と、
    前記第１の電子回路部品を載置する工程よりも後で且つ前記第２の電子回路部品を載置する工程よりも前に、前記支持基板を除去する工程と、
    を含む半導体装置の製造方法。
JP2006121575A 2006-04-26 2006-04-26 半導体装置およびその製造方法 Expired - Lifetime JP4938346B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006121575A JP4938346B2 (ja) 2006-04-26 2006-04-26 半導体装置およびその製造方法
US11/790,155 US7652375B2 (en) 2006-04-26 2007-04-24 Semiconductor device and method of manufacturing the same
CNB200710101059XA CN100541791C (zh) 2006-04-26 2007-04-26 半导体器件及其制造方法
US12/635,160 US8030201B2 (en) 2006-04-26 2009-12-10 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006121575A JP4938346B2 (ja) 2006-04-26 2006-04-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007294706A JP2007294706A (ja) 2007-11-08
JP4938346B2 true JP4938346B2 (ja) 2012-05-23

Family

ID=38765021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006121575A Expired - Lifetime JP4938346B2 (ja) 2006-04-26 2006-04-26 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7652375B2 (ja)
JP (1) JP4938346B2 (ja)
CN (1) CN100541791C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135085A (ja) * 2011-12-26 2013-07-08 Ibiden Co Ltd 半導体装置、配線板、及び配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244035A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd バンプ電極の接続方法
JPH0656861B2 (ja) * 1986-06-13 1994-07-27 日本電信電話株式会社 基板間接続子の製造法
JP2930763B2 (ja) 1991-02-26 1999-08-03 日本メクトロン株式会社 回路部品搭載用中間基板及びその製造法
JP3169254B2 (ja) * 1992-03-18 2001-05-21 株式会社日立製作所 多層配線基板
JP2680232B2 (ja) 1992-10-22 1997-11-19 ローム株式会社 半田ワイヤによるワイヤーボンディング方法
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JP3397689B2 (ja) * 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP2001217388A (ja) 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US20040140571A1 (en) * 2003-01-17 2004-07-22 Matsushita Electric Industrial Co., Ltd. Mounting structure of electronic device
JP2006012890A (ja) * 2004-06-22 2006-01-12 Canon Inc 半導体装置およびその製造方法
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP2006216758A (ja) * 2005-02-03 2006-08-17 Three M Innovative Properties Co プリント回路基板の接続方法
JP4344707B2 (ja) * 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method

Also Published As

Publication number Publication date
CN101127347A (zh) 2008-02-20
US7652375B2 (en) 2010-01-26
JP2007294706A (ja) 2007-11-08
US20100087058A1 (en) 2010-04-08
US8030201B2 (en) 2011-10-04
US20080136020A1 (en) 2008-06-12
CN100541791C (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101211798B (zh) 焊料凸块结构及其制作方法
TWI413225B (zh) 半導體結構以及半導體元件的形成方法
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
JP2005175019A (ja) 半導体装置及び積層型半導体装置
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
JP2001135663A (ja) 半導体装置及びその製造方法
CN102386147A (zh) 半导体装置及半导体装置的制造方法
CN100524725C (zh) 半导体装置及其制造方法
JP2001168231A5 (ja)
CN111613586B (zh) 电子装置及电子装置的制造方法
CN108364924A (zh) 半导体装置以及半导体装置的制造方法
JP2009016882A (ja) 半導体装置およびその製造方法
JP4215571B2 (ja) 半導体装置の製造方法
JP7582775B2 (ja) 半導体装置
JPH11204560A (ja) 半導体装置及びその製造方法
CN101017804A (zh) 半导体器件及其制造方法
JP4465891B2 (ja) 半導体装置
JP4938346B2 (ja) 半導体装置およびその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
US7358177B2 (en) Fabrication method of under bump metallurgy structure
JP5061010B2 (ja) 半導体モジュール
JP2007005357A (ja) 半導体装置の製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4938346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250