Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4940662B2 - はんだバンプ、はんだバンプの形成方法及び半導体装置 - Google Patents
[go: Go Back, main page]

JP4940662B2 - はんだバンプ、はんだバンプの形成方法及び半導体装置 - Google Patents

はんだバンプ、はんだバンプの形成方法及び半導体装置 Download PDF

Info

Publication number
JP4940662B2
JP4940662B2 JP2006003644A JP2006003644A JP4940662B2 JP 4940662 B2 JP4940662 B2 JP 4940662B2 JP 2006003644 A JP2006003644 A JP 2006003644A JP 2006003644 A JP2006003644 A JP 2006003644A JP 4940662 B2 JP4940662 B2 JP 4940662B2
Authority
JP
Japan
Prior art keywords
solder
bump
solder bump
circuit board
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006003644A
Other languages
English (en)
Other versions
JP2007188943A (ja
Inventor
俊也 赤松
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006003644A priority Critical patent/JP4940662B2/ja
Publication of JP2007188943A publication Critical patent/JP2007188943A/ja
Application granted granted Critical
Publication of JP4940662B2 publication Critical patent/JP4940662B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体部品を回路基板に接合するためのはんだバンプ、特に、回路基板が他の回路基板に二次接合される場合のはんだバンプ及びその形成方法、そしてはんだバンプ接合部を有した半導体装置に関する。
LSIチップなどの半導体部品を回路基板に実装する場合、配線遅延を少なくするために半導体部品の全面にはんだバンプを用いるフリップチップ実装が行われている。近年、環境問題の点から、このような半導体部品を回路基板に接合するためのはんだバンプにおいてもPb(鉛)フリー化が進められてきており、Sn(錫)−Ag(銀)−Cu(銅)系のはんだ(融点:217℃)が有力な候補材料として挙げられている。
図3は、LSIチップを回路基板に接合させるための従来のはんだバンプの構造を示す図である。
LSIチップ50の電極面には、Cu層51、Ni(ニッケル)層52からなるめっき皮膜が形成され、回路基板60の電極面には、Cu層61、Ni層62及び濡れ性を確保するためのAu(金)層63からなるめっき皮膜が形成されている(図3(A))。そして、LSIチップ50の電極面のはんだバンプ70を回路基板60の電極面に当接させて、例えば240℃程度に加熱した後、急冷させることにより、LSIチップ50と回路基板60が電気的に接続される(図3(B))。
上記のようにLSIチップ50を搭載した回路基板60(以下パッケージという場合もある。)は、BGAボール(Ball Grid Array)を用いてマザーボードに二次実装される。
表1に、はんだバンプ70とBGAボールの二次実装時の溶融状態を示す。
Figure 0004940662
二次実装温度が230℃のとき、Pbを用いたPb−5Sn(Snを5wt%含有)のはんだバンプは溶けることなく、Pb−63Sn(Snを63wt%含有)のBGAボールは溶けていたが、Pbフリーはんだを用いた場合、はんだバンプ及びBGAボールともにSn−Ag−Cu系はんだであるため、240℃〜250℃の二次実装温度のとき、Sn−Ag−Cu系はんだのBGAボールだけでなく、Sn−Ag−Cu系のはんだバンプ70も再溶融し、それらの接合部分の形状を保持できない場合がある。この場合、変形したはんだバンプ70がショートを起こす恐れがある。このため現状では、アンダーフィル樹脂を充填してはんだバンプの形状を保持させたり、Auスタッドバンプなどの溶融しないバンプを用いて対処している。
図4は、フリップチップ接合部へのアンダーフィル工程を示す図である。
はんだバンプ70を用いてLSIチップ50と回路基板60とを電気的に接続した後(図4(A))、はんだバンプの形状を保持するためにアンダーフィル樹脂80を充填する(図4(B))。
アンダーフィル樹脂80は熱硬化性樹脂80aと無機フィラー80bからなり、これをディスペンサ81を用いてLSIチップ50と回路基板60の間のはんだバンプ70の周囲に充填する。このようにアンダーフィル樹脂80が施された構成(図4(C))において、回路基板60をマザーボードに二次実装するために、回路基板60の反対側の電極面にBGAボール82を設ける(図4(D))。
図5は、LSIチップの二次実装の工程を示す図である。
図4(D)のように得られたパッケージを、BGAボール82により他の回路基板であるマザーボード90に接合する(図5(A)、図5(B))。
なお、上記のような半導体部品と配線基板を電気的に接合する電極接続部材として、樹脂コアを覆う二層のはんだ層を有し、外側のはんだ層が内側のはんだ層の融点より低い融点を持つ構造の接続部材が知られている(例えば、特許文献1参照)。更に、半導体部品積層基板間の接続構造において、上側と下側のはんだバンプの融点が異なることで、リフロー時に片方のはんだバンプが脱落するのを防止することも提案されている(例えば、特許文献2参照)。
特開2004−273401号公報 特開2005−5358号公報
しかしながら、アンダーフィル樹脂ではんだバンプの形状を保持しても、図5(A)に示すように、アンダーフィル樹脂の充填時にボイドや剥離があった場合には空間部83が生じ、二次実装時における加熱時に、図5(B)のように溶融したはんだ材料が流れ込んで短絡部83aが発生するという問題点がある。
本発明は、このような点に鑑みてなされたものであり、回路基板への二次実装時に内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上するはんだバンプ及びその形成方法を提供することを目的とする。
本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプであって、図1に示すように、バンプ外周部がバンプ内部のはんだ組成物30aより融点が高く、はんだ組成物30aに含まれる金属元素を含有する金属間化合物30bで被覆された構造を有することを特徴とするはんだバンプが提供される。
このようなはんだバンプによれば、はんだ組成物30aの融点を超える温度でも、金属間化合物30bの融点以下であればバンプ形状が維持される。
また、本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、前記回路基板の電極部の最表面に金属からなる下地電極を設け、前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、前記はんだバンプを所定の冷却速度以下で凝固させ、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素と、前記下地電極の金属元素を含有する金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法が提供される。
このようなはんだバンプの形成方法によれば、はんだ組成物の融点を超える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。
また、半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とする半導体装置が提供される。
このような半導体装置によれば、はんだ組成物の融点を越える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。
本発明のはんだバンプ及びその形成方法は、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された二層構造を有するため、はんだ組成物の融点を超える温度でも、金属間化合物の融点以下であればバンプ形状が維持される。これにより、例えばマザーボードなどへの二次実装時において、同じくはんだ組成物が用いられるBGAボールの溶融時に、半導体部品と回路基板間を接合するはんだバンプは、内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上するという利点がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は本実施の形態のはんだバンプの構造を示す図である。
このはんだバンプはLSIチップ10を回路基板20に接合するためのものである。本実施の形態のはんだバンプは、バンプ外周部がバンプ内部のはんだ組成物30aより融点の高い金属間化合物30bで被覆された二層構造を有している。
内部のはんだ組成物30aは、例えば、SnAgCuであり、融点は216℃である。また、低融点(139℃)のSnBi(錫ビスマス)を用いてもよい。
はんだバンプの外周部の金属間化合物30bは、例えばAuSn化合物であり、融点は280℃以上である。
なお、図1ではアンダーフィル樹脂40をはんだ接合部に充填してはんだバンプを保護している。
このような二層構造を有するはんだバンプによれば、内部のはんだ組成物30aの融点を超える温度でも、外周部の金属間化合物30bの融点以下であればバンプ形状が維持される。
外周部の金属間化合物30bとしてAuSn化合物が形成されている場合、その融点は、表1に示したように、回路基板20をマザーボードなどの他の回路基板に接続する際の二次実装温度より高い温度であるので、LSIチップ10と回路基板20間を接合するはんだバンプは、内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性を向上できる。
次に、本実施の形態のはんだバンプの形成方法を説明する。
図2は、本実施の形態のはんだバンプの形成方法を説明する図である。
図2(A)のように、LSIチップ10の電極面には、Cu層11、Ni層12からなるめっき皮膜が形成されており、回路基板20の電極面には、Cu層21、Ni層22及びAu層23からなるめっき皮膜を形成する。ここで、Au層23は、図3で示したような従来のものよりも厚く(例えば0.05μm)形成する。
そして、接合時において、LSIチップ10の電極面のはんだバンプ30を回路基板20の電極面に当接させて所定の温度に加熱する。このとき下地電極のAuが、はんだバンプ30の中に拡散する。そして、冷却速度を所定速度以下にしてはんだを凝固させると、析出物は表面に押出すという溶融はんだの特性により、バンプ外周部に高融点の金属間化合物30bによる膜が形成される。
その後、図示を省略しているが、アンダーフィル樹脂40を充填して、形成したはんだバンプを保護する。
なお、はんだバンプ30としては、低融点はんだであるSnBi系はんだを用いることが望ましい。SnBi系はんだは融点が139℃であり、現状のSnAgCu系はんだの融点216℃と比較して70℃程度低いことから、はんだ溶融時にはんだ中へAuが拡散する時間とAuSn化合物が析出する時間が長いため、効果的にバンプ最外殻にAuSn化合物の膜を形成することができる。
このように、バンプ外周部がバンプ内部のはんだ組成物30aより融点の高い金属間化合物30bで被覆された二層構造を有するので、高融点の外殻によってマザーボードなどへの二次実装時に内部が溶融してもバンプ形状を維持することができ、狭ピッチの接合部間でのショートを抑制することができ、信頼性が向上する。
なお、上記の例では高融点の外殻を形成する方法として、はんだ付けする表面電極にAuを用いてSn系のはんだバンプ30によりLSIチップ10と回路基板20をはんだ付けすることで、はんだ溶融時に電極材料がはんだ中に拡散してAuSn化合物を形成し、冷却時に析出してバンプ外周部で膜を形成しているが、AuSn化合物を形成する方法としては、はんだバンプ中にあらかじめAuを含有させておく方法もある。
次に、上記のはんだバンプの形成時における冷却速度などの製造条件について検討した結果を示す。図2を参照して説明する。
10mm□の表面上に、ピッチ200μmでマトリクス状に形成されたSn−57wt%Bi−1wt%Agのはんだバンプを持つLSIチップ10を用いた。電極径はΦ80μmである。回路基板20は、基材がガラスエポキシで、LSIチップ10と同じパターンで電極が形成されている。この電極の表面に、Au層23をめっきで形成した。
その後、LSIチップ10の位置合わせを回路基板20上で行い、200℃ピークのリフローで接合を行った。ピーク温度からの冷却速度及びAu層23の膜厚を変えて接合を行った結果、AuSn化合物の析出は表2のような結果になった。
Figure 0004940662
表2に示すように、はんだ中のAuの膜厚が0.016μm以上の場合、はんだバンプ中のAu含有率が0.05wt%を超え、金属間化合物30bであるAuSn化合物の析出を確認することができる。しかし、冷却速度はかなり遅く、60℃/min以下でないとAuSn化合物の析出は確認できない。
このはんだバンプをEPMA(Electron Probe Micro Analyzer)で元素分析を行った結果、Au層23の膜厚を0.05μmとし、Au含有量0.16wt%以上とし、冷却速度100℃/min以下とした場合に、AuSn化合物による膜が得られた。

なお、上記では、はんだ材料はSn−57wt%Bi−1wt%Agを用いたが、主にSnを主成分とするはんだ材料であればAu含有量と冷却速度を適正化することで、AuSn化合物を最外殻に形成することが可能である。また、Sn−Ag系、Sn−Ag−Cu系、Sn−Zn(亜鉛)系などのはんだでも可能である。
本実施の形態のはんだバンプの構造を示す図である。 本実施の形態のはんだバンプの形成方法を説明する図である。 従来のはんだバンプの構造を示す図である。 フリップチップ接合部へのアンダーフィル工程を示す図である。 LSIチップの二次実装の工程を示す図である。
符号の説明
10 LSIチップ
11、21 Cu層
12、22 Ni層
20 回路基板
23 Au層
30 はんだバンプ
30a はんだ組成物
30b 金属間化合物
40 アンダーフィル樹脂

Claims (5)

  1. 半導体部品を回路基板に接合するためのはんだバンプであって、
    バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とするはんだバンプ。
  2. 半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、
    前記回路基板の電極部の最表面に金属からなる下地電極を設け、
    前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、前記はんだバンプを、100℃/minの冷却速度以下及び前記下地電極の金属元素の前記はんだバンプ中での含有率が0.16wt%以上の条件で凝固させ、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素と、前記下地電極の金属元素を含有する金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法。
  3. 前記下地電極の金属に金を用いることを特徴とする請求項2記載のはんだバンプの形成方法。
  4. 半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、
    前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とする半導体装置。
  5. 前記金属間化合物は、前記回路基板を他の回路基板に他のはんだで接続する際の前記他のはんだを溶融させる温度より高い融点を有していることを特徴とする請求項4記載の半導体装置。
JP2006003644A 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置 Expired - Fee Related JP4940662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003644A JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003644A JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007188943A JP2007188943A (ja) 2007-07-26
JP4940662B2 true JP4940662B2 (ja) 2012-05-30

Family

ID=38343918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003644A Expired - Fee Related JP4940662B2 (ja) 2006-01-11 2006-01-11 はんだバンプ、はんだバンプの形成方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4940662B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
CN112908693B (zh) * 2016-12-01 2022-10-21 株式会社村田制作所 芯片型电子部件
US12361966B2 (en) 2023-06-26 2025-07-15 Western Digital Technologies, Inc. Pre-solder bump preventive overcoating

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
JP4011214B2 (ja) * 1998-11-13 2007-11-21 富士通株式会社 半導体装置及び半田による接合方法
JP2000232177A (ja) * 1999-02-09 2000-08-22 Toshiba Corp プリント基板および半導体装置および電子部品ユニット
JP2004311679A (ja) * 2003-04-07 2004-11-04 Matsushita Electric Ind Co Ltd はんだ付け方法とそのプリント配線板

Also Published As

Publication number Publication date
JP2007188943A (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
US7838954B2 (en) Semiconductor structure with solder bumps
US7951701B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
CN100484686C (zh) 无铅焊料分层结构的产生方法
KR100719905B1 (ko) Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
CN103299406A (zh) 用于改善耐脆性断裂的焊接方法及相关器件
JP4070232B2 (ja) 配線基板及びその製造方法
JP2012157873A (ja) はんだ、はんだ付け方法及び半導体装置
JP2001298051A (ja) はんだ接続部
JP5169871B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
KR101209845B1 (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2009283628A (ja) 半導体素子実装方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP5899701B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees