JP4940662B2 - はんだバンプ、はんだバンプの形成方法及び半導体装置 - Google Patents
はんだバンプ、はんだバンプの形成方法及び半導体装置 Download PDFInfo
- Publication number
- JP4940662B2 JP4940662B2 JP2006003644A JP2006003644A JP4940662B2 JP 4940662 B2 JP4940662 B2 JP 4940662B2 JP 2006003644 A JP2006003644 A JP 2006003644A JP 2006003644 A JP2006003644 A JP 2006003644A JP 4940662 B2 JP4940662 B2 JP 4940662B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- solder bump
- circuit board
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
LSIチップ50の電極面には、Cu層51、Ni(ニッケル)層52からなるめっき皮膜が形成され、回路基板60の電極面には、Cu層61、Ni層62及び濡れ性を確保するためのAu(金)層63からなるめっき皮膜が形成されている(図3(A))。そして、LSIチップ50の電極面のはんだバンプ70を回路基板60の電極面に当接させて、例えば240℃程度に加熱した後、急冷させることにより、LSIチップ50と回路基板60が電気的に接続される(図3(B))。
はんだバンプ70を用いてLSIチップ50と回路基板60とを電気的に接続した後(図4(A))、はんだバンプの形状を保持するためにアンダーフィル樹脂80を充填する(図4(B))。
図4(D)のように得られたパッケージを、BGAボール82により他の回路基板であるマザーボード90に接合する(図5(A)、図5(B))。
また、本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、前記回路基板の電極部の最表面に金属からなる下地電極を設け、前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、前記はんだバンプを所定の冷却速度以下で凝固させ、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素と、前記下地電極の金属元素を含有する金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法が提供される。
また、半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とする半導体装置が提供される。
図1は本実施の形態のはんだバンプの構造を示す図である。
このはんだバンプはLSIチップ10を回路基板20に接合するためのものである。本実施の形態のはんだバンプは、バンプ外周部がバンプ内部のはんだ組成物30aより融点の高い金属間化合物30bで被覆された二層構造を有している。
はんだバンプの外周部の金属間化合物30bは、例えばAuSn化合物であり、融点は280℃以上である。
このような二層構造を有するはんだバンプによれば、内部のはんだ組成物30aの融点を超える温度でも、外周部の金属間化合物30bの融点以下であればバンプ形状が維持される。
図2は、本実施の形態のはんだバンプの形成方法を説明する図である。
図2(A)のように、LSIチップ10の電極面には、Cu層11、Ni層12からなるめっき皮膜が形成されており、回路基板20の電極面には、Cu層21、Ni層22及びAu層23からなるめっき皮膜を形成する。ここで、Au層23は、図3で示したような従来のものよりも厚く(例えば0.05μm)形成する。
なお、はんだバンプ30としては、低融点はんだであるSnBi系はんだを用いることが望ましい。SnBi系はんだは融点が139℃であり、現状のSnAgCu系はんだの融点216℃と比較して70℃程度低いことから、はんだ溶融時にはんだ中へAuが拡散する時間とAuSn化合物が析出する時間が長いため、効果的にバンプ最外殻にAuSn化合物の膜を形成することができる。
10mm□の表面上に、ピッチ200μmでマトリクス状に形成されたSn−57wt%Bi−1wt%Agのはんだバンプを持つLSIチップ10を用いた。電極径はΦ80μmである。回路基板20は、基材がガラスエポキシで、LSIチップ10と同じパターンで電極が形成されている。この電極の表面に、Au層23をめっきで形成した。
11、21 Cu層
12、22 Ni層
20 回路基板
23 Au層
30 はんだバンプ
30a はんだ組成物
30b 金属間化合物
40 アンダーフィル樹脂
Claims (5)
- 半導体部品を回路基板に接合するためのはんだバンプであって、
バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とするはんだバンプ。 - 半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、
前記回路基板の電極部の最表面に金属からなる下地電極を設け、
前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、前記はんだバンプを、100℃/minの冷却速度以下及び前記下地電極の金属元素の前記はんだバンプ中での含有率が0.16wt%以上の条件で凝固させ、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素と、前記下地電極の金属元素を含有する金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法。 - 前記下地電極の金属に金を用いることを特徴とする請求項2記載のはんだバンプの形成方法。
- 半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、
前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点が高く、前記はんだ組成物に含まれる金属元素を含有する金属間化合物で被覆された構造を有することを特徴とする半導体装置。 - 前記金属間化合物は、前記回路基板を他の回路基板に他のはんだで接続する際の前記他のはんだを溶融させる温度より高い融点を有していることを特徴とする請求項4記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006003644A JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006003644A JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007188943A JP2007188943A (ja) | 2007-07-26 |
| JP4940662B2 true JP4940662B2 (ja) | 2012-05-30 |
Family
ID=38343918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006003644A Expired - Fee Related JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4940662B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238905A (ja) * | 2008-03-26 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
| US20110186989A1 (en) | 2010-02-04 | 2011-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Device and Bump Formation Process |
| CN112908693B (zh) * | 2016-12-01 | 2022-10-21 | 株式会社村田制作所 | 芯片型电子部件 |
| US12361966B2 (en) | 2023-06-26 | 2025-07-15 | Western Digital Technologies, Inc. | Pre-solder bump preventive overcoating |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793528B2 (ja) * | 1995-09-22 | 1998-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ハンダ付け方法、ハンダ付け装置 |
| US6158644A (en) * | 1998-04-30 | 2000-12-12 | International Business Machines Corporation | Method for enhancing fatigue life of ball grid arrays |
| JP4011214B2 (ja) * | 1998-11-13 | 2007-11-21 | 富士通株式会社 | 半導体装置及び半田による接合方法 |
| JP2000232177A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | プリント基板および半導体装置および電子部品ユニット |
| JP2004311679A (ja) * | 2003-04-07 | 2004-11-04 | Matsushita Electric Ind Co Ltd | はんだ付け方法とそのプリント配線板 |
-
2006
- 2006-01-11 JP JP2006003644A patent/JP4940662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007188943A (ja) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838954B2 (en) | Semiconductor structure with solder bumps | |
| US7951701B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
| CN100484686C (zh) | 无铅焊料分层结构的产生方法 | |
| KR100719905B1 (ko) | Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자 | |
| KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
| CN103299406A (zh) | 用于改善耐脆性断裂的焊接方法及相关器件 | |
| JP4070232B2 (ja) | 配線基板及びその製造方法 | |
| JP2012157873A (ja) | はんだ、はんだ付け方法及び半導体装置 | |
| JP2001298051A (ja) | はんだ接続部 | |
| JP5169871B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
| JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
| KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP2007287712A (ja) | 半導体装置、半導体装置の実装構造、及びそれらの製造方法 | |
| JP2009283628A (ja) | 半導体素子実装方法 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
| JP5630060B2 (ja) | はんだ接合方法、半導体装置及びその製造方法 | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP5899701B2 (ja) | 半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |