JP4948089B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関し、更に詳しくは、複数の光電変換素子が、バッファの役割を有する１つのフローティングディフュージョン部を共有する撮像装置及びその制御方法に関する。

従来から、ＣＣＤやＭＯＳ型センサ等に代表される撮像素子のダイナミックレンジを拡大する方法に関して、多くの提案がされている。例えば、特許文献１には、画素部においてフォトダイオードに入射した光の対数に応じた信号を出力するような回路構成が開示されている。また、特許文献２には、フォトダイオードとフローティングディフュージョン部の両方で光電変換を行うことによってダイナミックレンジを拡大する方法が開示されている。

更に、特許文献３には、フォトダイオードで発生した電荷を複数回フローティングディフュージョン部に転送することによって、ダイナミックレンジを拡大する方法が開示されている。

一方で、撮像素子には、フォトダイオードに溜まった電荷がその寄生容量を超えたときに、ポテンシャルの障壁の低いところから、よりポテンシャル井戸の深いところに電荷が漏れこむという特徴がある。図９にその様子を示す。

図９は上部に各部の位置関係を示し、下部は各部のポテンシャルの状態を示す。図９（ａ）に示すようにフォトダイオードで発生した電荷はフォトダイオードの寄生容量に蓄積される。しかし、フォトダイオードで発生した電荷が多いときには図９（ｂ）に示すように、ポテンシャル障壁の低い転送スイッチＴＸの下を通過し、フローティングディフュージョン部に漏れ込んでしまう。

特許文献４では、この現象を利用して、フローティングディフュージョン部に漏れこんだ電荷とフォトダイオードに蓄積された電荷とを足し合わせることで、ダイナミックレンジの拡大を図ることが提案されている。

ところで、近年の撮像素子では、画素の縮小化のために、フォトダイオードの信号を読み出すための、画素の中にある回路を複数のフォトダイオードにより共有化して、画素ピッチを狭める試みがされている。

図１０を参照して２つのフォトダイオードで１つの画素中の読み出し回路を共有する構成について説明する。

２０１は信号読み出し部を共通にする２つの画素を示す。２０２、２０３は光を電荷に変換するフォトダイオード（以下、ＰＤと記す。）である。２０４、２０５はそれぞれ転送パルスφＴＸ１、φＴＸ２によって駆動され、ＰＤ２０２、２０３で発生した電荷を後述するフローティングディフュージョン部に転送する転送スイッチである。

２０６は電荷を一時的に蓄積するバッファとしての役割を有するフローティングディフュージョン部（以下、ＦＤと記す。）、２０７はソースフォロアとして機能する増幅ＭＯＳアンプ、２０８は垂直選択パルスφＳＥＬによって画素を選択する選択スイッチである。ＦＤ２０６、増幅ＭＯＳアンプ２０７、及び後述する定電流源２１０でフローティングディフュージョンアンプが構成され、選択スイッチ２０８で選択された画素の信号電荷が電圧に変換され、読み出し回路２１１に出力される。２０９はリセットパルスφＲＥＳを受けてＶＤＤによりＦＤ２０６をリセットするリセットスイッチである。

次に、読み出し回路２１１の構成について説明する。２１３はＰＤ２０２、２０３で光電変換により発生した電荷（以下、「光電荷」と呼ぶ。）をＦＤ２０６に転送する前のＦＤ２０６の電位（以下、「ノイズ信号」と呼ぶ。）を記憶するためのノイズ信号記憶容量である。また、２１２はノイズ信号をノイズ信号記憶容量２１３へ読み出すためのスイッチであり、ノイズ信号読み出しパルスφＣＮにより駆動される。２１５はＰＤ２０２、２０３から光電荷をＦＤ２０６に転送した後のＦＤ２０６の電位（以下、「ＰＤ信号」と呼ぶ。）を記憶するためのＰＤ信号記憶容量である。また、２１４はＰＤ信号をＰＤ信号記憶容量２１５に読み出すためのスイッチであり、ＰＤ信号読み出しパルスφＣＳにより駆動される。

２１８はＰＤ信号記憶容量２１５のＰＤ信号ととノイズ信号記憶容量２１３のノイズ信号との差分を出力するアンプ、２１６、２１７はそれぞれ容量２１３、２１５の電位をアンプ２１８に伝達するためのスイッチであり、水平信号選択パルスφＨにより駆動される。

このように、ＰＤ２０２、２０３はそれぞれ転送スイッチ２０４、２０５を持つが、画素中の回路において、ＦＤ２０６、リセットスイッチ２０９、増幅ＭＯＳアンプ２０７、選択スイッチ２０８の信号読み出し回路を共用する。このような画素構成にすることで、画素の縮小化を図っている。

特開平１１−３１３２５７号公報 特開２０００―５９６８８号公報 特開２００１−１７７７７５号公報 特開２００３−８７６６５号公報

しかしながら、図１０に示すようなＦＤ以降の読み出し回路を共通化した画素構造では、特許文献２〜４のようにしてダイナミックレンジを拡大しようとすると、２つのＰＤで発生した余剰電荷がＦＤで混ざってしまう。そのため、図１０に示すような画素構造では、特許文献２〜４のようにしてダイナミックレンジ拡大処理を行うことができなかった。

上記課題を解決するために、本発明の撮像装置は、光電変換により電荷を発生して蓄積する複数の光電変換手段と、前記複数の光電変換手段により共有され、前記複数の光電変換手段で発生した電荷を一時的に蓄積するバッファ手段とを含む画素ユニットを複数備えた撮像素子と、前記画素ユニットの各々について、前記複数の光電変換手段の電荷蓄積開始タイミングを異ならせると共に、前記複数の光電変換手段のうち、前記電荷蓄積開始から予め設定された時間が経過した光電変換手段から前記バッファ手段へ蓄積した電荷を転送し、該転送に先立って前記バッファ手段の第１の電位を取得し、該転送後に前記バッファ手段の第２の電位を取得し、該第２の電位の取得後に前記バッファ手段をリセットする駆動を、前記複数の光電変換手段の各々について行うように前記撮像素子を駆動する駆動手段と、前記複数の光電変換手段の各々について取得した前記第１の電位に基づいて、前記複数の光電変換手段の各々で発生し、前記バッファ手段に蓄積される余剰電荷に相当する余剰電荷信号を算出する算出手段と、前記複数の光電変換手段の各々で発生し、前記複数の光電変換手段の各々に蓄積される蓄積電荷に相当する蓄積電荷信号と前記余剰電荷信号とを、前記複数の光電変換手段の各々について加算する加算手段と、を有する。

また、光電変換により電荷を発生して蓄積する複数の光電変換手段と、前記複数の光電変換手段により共有され、前記複数の光電変換手段で発生した電荷を一時的に蓄積するバッファ手段とを含む画素ユニットを複数備えた撮像装置の本発明の制御方法は、前記画素ユニットの各々について、前記複数の光電変換手段の電荷蓄積開始タイミングを異ならせて前記電荷蓄積を開始する開始工程と、前記複数の光電変換手段のうち、前記電荷蓄積開始から予め設定された時間が経過した光電変換手段から前記バッファ手段へ蓄積した電荷を転送する転送工程と、前記転送工程に先立って前記バッファ手段の第１の電位を取得する第１の取得工程と、前記転送工程における転送後に前記バッファ手段の第２の電位を取得する第２の取得工程と、前記第２の電位の取得後に前記バッファ手段をリセットするリセット工程と、前記転送工程、前記第１の取得工程、前記第２の取得工程、前記リセット工程を前記複数の光電変換手段の各々について実行した後に、前記複数の光電変換手段の各々について取得した前記第１の電位に基づいて、前記複数の光電変換手段の各々で発生し、前記バッファ手段に蓄積される余剰電荷に相当する余剰電荷信号を算出する工程と、前記複数の光電変換手段の各々で発生し、前記複数の光電変換手段の各々に蓄積される蓄積電荷に相当する蓄積電荷信号と前記余剰電荷信号とを、前記複数の光電変換手段の各々について加算する加算工程と、を有する。

本発明によれば、複数のフォトダイオードにより１つのバッファを共有する構成においても、該バッファを利用してダイナミックレンジを拡大することが可能になる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

＜第１の実施形態＞
図１は本第１の実施形態における固体撮像素子の全体を示す構成図である。図１において、１０１は２次元に画素ユニットが配置された画素部、１０２は垂直走査回路、１０３は画素部から信号を読み出す読み出し部である。読み出し部１０３の信号は水平走査回路１０４により走査され、順に出力線１０５より信号が取り出される。

図２は、図１の画素部を構成する画素ユニット及びその読み出しに関わる回路構成を示す等価回路図である。

図２において、１は画素ユニットを示す。２、３は光を電荷に変換するフォトダイオード（ＰＤ）であり、以下、ＰＤ２を第１のＰＤ、ＰＤ３を第２のＰＤと記す。なお、以下の説明において、光電変換により得られた電荷を「光電荷」と呼び、光電荷を示す信号を「光信号」と呼ぶ。４、５はそれぞれ転送パルスφＴＸ１、φＴＸ２によって駆動され、第１及び第２のＰＤ２、３で発生した光電荷をそれぞれ後述するＦＤ３０６に転送する転送スイッチである。

６は電荷を一時的に蓄積するバッファとしての役割を有するフローティングディフュージョン部（ＦＤ）、７はソースフォロアとして機能する増幅ＭＯＳアンプ、８は垂直選択パルスφＳＥＬによって画素を選択する選択スイッチである。ＦＤ６、増幅ＭＯＳアンプ７、及び定電流源１０からフローティングディフュージョンアンプが構成され、選択スイッチ８で選択された画素の信号電荷が電圧に変換されて、読み出し回路１１に出力される。９はリセットパルスφＲＥＳを受けてＶＤＤによりＦＤ６をリセットするリセットスイッチである。

上述したように、第１のＰＤ２及び第２のＰＤ３はそれぞれに対応する転送スイッチ４、５を持つが、画素中の回路において、ＦＤ６以降で信号読み出しに用いる回路は共有する。このような構成にすることで、画素の縮小化を図ることができる。

次に、読み出し回路１１の構成について説明する。なお、以下の説明では、画素ユニット１から信号を読み出すものとして説明するが、読み出し回路１１は、画素ユニット１と同じ列に配列された複数の画素により共有されており、他の画素からの信号の読み出しも画素ユニット１と同様に行う。

１３は第１のＰＤ２及び第２のＰＤ３で発生した光電荷をＦＤ６に転送する前のＦＤ６の電位（以下、ＦＤ信号）を記憶しておくＦＤ信号記憶容量である。また、１２はＦＤ信号をＦＤ信号記憶容量１３に読み出すスイッチであり、ＦＤ信号読み出しパルスφＴＦＤにより駆動される。１５は第１のＰＤ２及び第２のＰＤ３で発生した光電荷をＦＤ６に転送した後のＦＤの電位（以下、ＰＤ信号）を蓄積しておくＰＤ信号記憶容量である。また、１４はＰＤ信号をＰＤ信号記憶容量１５に読み出すスイッチであり、ＰＤ信号読み出しパルスφＴＰＤにより駆動される。２０は図示しない基準電位（以下、Ｎ信号）を記憶しておくＮ信号記憶容量である。また、１９はＮ信号をＮ信号記憶容量２０に読み出すスイッチであり、読み出しパルスφＴＮにより駆動される。

１８はＰＤ信号記憶容量１５のＰＤ信号とＦＤ信号記憶容量１３のＦＤ信号との電位差、即ち、光電荷に対応する信号を出力するアンプ、２２はＦＤ信号記憶容量１３のＦＤ信号とＮ信号記憶容量２０のＮ信号との電位差を出力するアンプである。１６、１７、２１ははそれぞれ容量１３、１５、２０の電位をアンプ１８及び／または２０に伝達するためのスイッチであり、水平信号選択パルスφＨにより駆動される。

図１に示す読み出し部１０３には、上述した読み出し回路１１と同様の構成を有する読み出し回路１１が、各列毎に配列されている。なお、各列毎に複数の読み出し回路１１を設け、多チャンネル読み出し構成にすることも勿論可能である。

次に、上記構成を有する固体撮像素子の駆動方法について説明する。

図３は本第１の実施形態における駆動パターンを示すタイミングチャートである。

先ず、ｔ１の間に、φＲＥＳとφＴＸ１を同時に高電位（以下「Ｈ」）にすることで、リセットスイッチ９と転送スイッチ４がオンとなり、第１のＰＤ２とＦＤ６の電位がＶＤＤにより初期電位にリセットされる。その後、φＴＸ１が低電位（以下「Ｌ」）になると、ＰＤ２において電荷蓄積が始まる。また、φＲＥＳがＨの間にｔ２でφＴＸ２をＨにすることで、リセットスイッチ９と転送スイッチ５がオンとなり、第２のＰＤ３の電位がＶＤＤにより初期電位にリセットされる。その後、φＴＸ２がＬになると、第２のＰＤ３において電荷蓄積が始まる。

次に、電荷蓄積時間に基づいて決められる所定時間経過後、ｔ３の間にφＴＮをＨにして、スイッチ１９をオンすることで、Ｎ信号をＮ信号記憶容量２０に書き込む。その後、ｔ４でφＳＥＬをＨにして選択スイッチ７をオンすることで読み出し行を選択する。そして、ｔ５の間にφＴＦＤをＨにしてスイッチ１２をオンすることで、ＦＤ信号をＦＤ信号記憶容量１３に書き込む。なお、後述する異なるタイミングで取得するＦＤ信号と区別するために、このタイミングで取得するＦＤ信号を「第１ＦＤ信号」と呼ぶ。次に、ｔ６の間にφＴＸ１とφＴＰＤを同時にＨにしてスイッチ４とスイッチ１４をオンすることで、第１のＰＤ２の光信号と第１ＦＤ信号との加算信号であるＰＤ信号をＰＤ信号記憶容量１５に書き込む。なお、後述する異なるタイミングで取得するＰＤ信号と区別するために、このタイミングで取得するＰＤ信号を「第１ＰＤ信号」と呼ぶ。

その後、ｔ８の間に信号の水平転送が行われ、アンプ１８からは、ＰＤ信号記憶容量１５の第１ＰＤ信号とＦＤ信号記憶容量１３の第１ＦＤ信号との差分信号である、第１のＰＤ２に蓄積された光信号が出力される。一方、アンプ２２からは第１ＦＤ信号とＮ信号の差分信号が出力される。

ｔ８で信号の水平転送が行われている内に、ｔ７の間φＲＥＳをＨにすることで、リセットスイッチ９をオンにし、ＦＤ６をリセットする。その後、ｔ９の間にφＴＦＤをＨにしてスイッチ１２をオンすることで、ＦＤ信号（以下、「第２ＦＤ信号」と呼ぶ。）をＦＤ信号記憶容量１３に書き込む。更に、ｔ１０の間にφＴＸ２とφＴＰＤを同時にＨにしてスイッチ５とスイッチ１４をオンすることで、第２のＰＤ３で発生した光信号と第２ＦＤ信号との加算信号であるＰＤ信号（以下、「第２ＰＤ信号」と呼ぶ。）をＰＤ信号記憶容量１５に書き込む。

その後、ｔ１１の間に信号の水平転送が行われ、アンプ１８からは、ＰＤ信号記憶容量１５の第２ＰＤ信号とＦＤ信号記憶容量１３の第２ＦＤ信号との差分信号である、第２のＰＤ３に蓄積された光信号が出力される。一方、アンプ２２からは第２ＦＤ信号とＮ信号の差分信号が出力される。

このように、第１及び第２ＰＤ信号から第１及び第２ＦＤ信号をそれぞれ差分することにより、ノイズ成分を取り除いた、第１のＰＤ２及び第２のＰＤ３の光信号を読み出すことができる。

なお、上述した駆動制御方法では、第１のＰＤ２の電荷蓄積時間はｔ１２、第２のＰＤ３の電荷蓄積時間はｔ１３となり、電荷を蓄積するタイミングは異なるが、ｔ１２とｔ１３の時間の長さは同じになるように制御する。また、図３の駆動制御方法では、ｔ１４が第１ＦＤ信号の蓄積時間、ｔ１５が第２ＦＤ信号の蓄積時間となる。

次に、図２に示す構成を有する画素ユニット１を、図３に示す方法で駆動制御する場合に、ＦＤ６を利用してダイナミックレンジを拡大する方法について説明する。本第１の実施形態では、入射光が強く、ＰＤが飽和した後に生成される光電荷の少なくとも一部がＦＤ６に流れ込むことを利用してダイナミックレンジの拡大を行う。

図４は、図３に示す駆動シーケンスにおいて、入射光が強い場合に、ＦＤ６を共有する第１のＰＤ２及び第２のＰＤ３で蓄積される光電荷の蓄積量と、ＦＤ６へ漏れ込む電荷量を示す概念図である。

第１のＰＤ２、第２のＰＤ３に光が当たると、光電変換により電荷が発生する。第１のＰＤ２では、図３のｔ１でリセットされた後、電荷の蓄積が始まるが、図４（ａ）に示すように、蓄積期間中に発生した電荷が第１のＰＤ２の飽和電荷量（ｓｓＰＤ１）に達すると、それ以降に発生した電荷は所定の割合でＦＤ６へ漏れ込む。同様に、第２のＰＤ３では、図３のｔ２でリセットされた後、電荷の蓄積が始まるが、図４（ｂ）に示すように蓄積期間中に発生した電荷が第２のＰＤ３の飽和電荷量（ｓｓＰＤ２）に達すると、それ以降に発生した電荷は所定の割合でＦＤ６へ漏れ込む。

電荷蓄積期間ｔ１２が終了するタイミングで、第１ＦＤ信号の読み出し（図３のｔ５）、第１ＰＤ信号の読み出し（図３のｔ６）、更に、ＦＤ６のリセットを行う（図３のｔ７）。第１のＰＤ２で発生した電荷がＦＤ６に転送されると、第１のＰＤ２ではその時点から新たに電荷の蓄積が開始されることになる。ここで読み出される第１ＦＤ信号は図４（ｃ）に示すように、第１のＰＤ２が飽和した時からｔＦＤ１の間に第１のＰＤ２から漏れ込んだ電荷（ｓＦＤ１）と、第２のＰＤ３が飽和した時からｔＦＤ２の間に第２のＰＤ３から漏れ込んだ電荷（ｓＦＤ２）の和となる。

その後、電荷蓄積時間ｔ１３が終了すると、第２ＦＤ信号の読み出し（図３のｔ９）と、第２ＰＤ信号の読み出し（図３のｔ１０）を行う。図４（ｂ）に示すようにｔＦＤ２の間にＦＤ６に漏れ込んだ電荷は一旦リセットされるため、第２ＦＤ信号は、ｔＦＤ２’の間に第２のＰＤ３から漏れ込んだ電荷（ｓＦＤ２’）のみとなる。

上述したように、ＰＤが飽和するとＰＤからＦＤへ電荷が漏れ込むが、ＰＤが飽和状態となった後に光電変換される電荷が全てＦＤへ漏れ込むのではなく、その一部がＦＤへ漏れ込む。発生した電荷に対して、ＦＤへ漏れ込む電荷の割合は撮像素子により異なるが、これは予め求めておくことが可能である。ここで第１のＰＤ２及び第２のＰＤ３の漏れ込みの割合Ｒと、漏れ込んだ電荷信号から、式（１）により、図４のｔ１４の間に第２のＰＤ３で発生した電荷量ｃＰＤ２を求めることができる。
ｃＰＤ２＝（ｓＦＤ２’／Ｒ）×（ｔ１４／ｔＦＤ２’） …（１）

一方、第２のＰＤ３の飽和電荷量ｓｓＰＤ２も予め求めておくことが可能であるため、式（１）で求めたｃＰＤ２及び飽和電荷量ｓｓＰＤ２から、以下の式（２）によりｓＦＤ２を求めることができる。
ｓＦＤ２＝（ｃＰＤ２−ｓｓＰＤ２）×Ｒ …（２）
このように、第２のＰＤ３からＦＤ６へ漏れこむ電荷量ｓＦＤ２を求めることができる。ここで求めたｓＦＤ２を用いて、以下の式（３）によりｓＦＤ１を求めることができる。
ｓＦＤ１＝第１ＦＤ信号−Ｎ信号−ｓＦＤ２ …（３）

なお、第１ＦＤ信号−Ｎ信号は、図３のｔ８の間にアンプ２２から出力される差分信号であるため、アンプ２２の出力から式（２）により求めたｓＦＤ２を差分すればよい。このようにして得られたｓＦＤ１と、アンプ１８から出力される第１のＰＤ２の光信号ｓＰＤ１から、以下の式（４）によりダイナミックレンジを拡大した信号ｄＰＤ１を得ることができる。
ｄＰＤ１＝ｓＰＤ１＋ｓＦＤ１ …（４）
なお、ｓＦＤ１に漏れ込みの割合Ｒの逆数（１／Ｒ）をかけてから、ｓＰＤ１に足すようにしても良い。
一方、ｔ１３の間にアンプ１８から出力される第２のＰＤ３の光信号ｓＰＤ２と、式（２）により得られたｓＦＤ２と、アンプ２２から得られるｓＦＤ２’とから、以下の式（５）によりダイナミックレンジを拡大した信号ｄＰＤ２を得ることができる。
ｄＰＤ２＝ｓＰＤ２＋ｓＦＤ２＋ｓＦＤ２’ …（５）

なお、式（４）のｓＦＤ１に漏れ込みの割合Ｒの逆数（１／Ｒ）をかける場合には、（ｓＦＤ２＋ｓＦＤ２’）にも（１／Ｒ）をかけてから、ｓＰＤ２に加えるようにする。
次に、図１に示す固体撮像素子からの信号出力を基にして上述したダイナミックレンジの拡大を行うダイナミックレンジ拡大処理部について、図５を参照して説明する。

５１は図１に示す固体撮像素子である。５２は固体撮像素子５１のアンプ１８から出力されるＰＤ信号−ＦＤ信号（即ち、ＰＤの光信号）及びアンプ２２から出力されるＦＤ信号−Ｎ信号を用いて、ダイナミックレンジ拡大を行うダイナミックレンジ拡大処理部である。ダイナミックレンジ拡大処理部５２は、信号線５３を介してＰＤ信号−ＦＤ信号を入力すると共に、信号線５４を介してＦＤ信号−Ｎ信号を入力する。５５は第１読み出し処理回路であり、ＰＤ信号−ＦＤ信号に対して、Ａ／Ｄ変換、（Programable Gain Amplifier）、ゲイン補正、オフセット補正等を行う。５６は第２読み出し処理回路であり、ＦＤ信号−Ｎ信号に対して、Ａ／Ｄ変換、ＰＧＡ、ゲイン補正、オフセット補正等を行うと共に、上述した式（１）及び式（２）の演算を行う。

従って、第１読み出し処理回路５５から出力される信号は処理されたＰＤの光信号（ｓＰＤ１、ｓＰＤ２）であり、メモリ５７に蓄えられる。一方、第２読み出し処理回路５６は、上述した式（１）及び（２）の演算を行い、演算の結果であるｓＦＤ２、第１ＦＤ信号−Ｎ信号（ｓＦＤ１＋ｓＦＤ２）、第２ＦＤ信号−Ｎ信号（ｓＦＤ２’）が出力され、メモリ５８に蓄えられる。そして、メモリ５７からは信号線５９を介して第１のＰＤ２の光信号であるｓＰＤ１が、また信号線６０を介して第２のＰＤ３の光信号であるｓＰＤ２がそれぞれ出力される。また、メモリ５８からは、信号線６１を介して第１ＦＤ信号−Ｎ信号（ｓＦＤ１＋ｓＦＤ２）が、信号線６２を介してｓＦＤ２が、信号線６６を介して第２ＦＤ信号−Ｎ信号（ｓＦＤ２’）が出力される。

６３は減算器で、信号線６１のｓＦＤ１＋ｓＦＤ２から信号線６２のｓＦＤ２を減算することで、第１のＰＤ２からＦＤ６へ漏れこんだ電荷に対応するｓＦＤ１を信号線６４を介して加算器６５に出力する。加算器６５では、信号線５９のｓＰＤ１と、減算器６３からのｓＦＤ１を加算することで、上述した式（４）を実現し、ダイナミックレンジが拡大された第１のＰＤ２の信号を信号線６８を介して出力する。

また、６７は加算器で、信号線６０のｓＰＤ２と、信号線６２のｓＦＤ２と、信号線６６のｓＦＤ２’とを加算することで、上述した式（５）を実現し、ダイナミックレンジが拡大された第２のＰＤ３の信号を信号線６９を介して出力する。

なお、図５では、簡潔に説明するため、ダイナミックレンジ拡大処理部５２からの出力は第１のＰＤと第２のＰＤの２つのデータバスを持つように示しているが、特に２つのデータバスを持つ必要はない。例えば、メモリ５７とメモリ５８からのデータ出力のタイミングを適切に選択することによって、データバスを１つにすることもでき、また、加算器６５と加算器６７の代わりに１つの加算器を共有することで同じ機能を実現することも可能である。また、ダイナミックレンジ拡大処理部５２はアナログ処理回路として構成しても、デジタル処理回路として構成しても良い。

なお、固体撮像素子において、読み出し回路１１からの出力は、アンプ１８から出力されるＰＤ信号−ＦＤ信号と、アンプ２２から出力されるＦＤ信号―Ｎ信号の２系統となる。上述したように、ＰＤ信号はＰＤで蓄積された光電荷にＦＤ信号が加算された信号であるので、ＰＤ信号−ＦＤ信号はＰＤで蓄積された光電荷の情報だけをもち、低ノイズの信号となる。ＦＤ−Ｎ信号はＰＤからＦＤに電荷の漏れこみが発生したか否かを判定する信号となる。すなわちＰＤからＦＤに漏れこむ電荷が多いほど、ＦＤ信号−Ｎ信号は増加する。

従って、ＦＤ信号−Ｎ信号の値を利用して、ダイナミックレンジ拡大処理を行うか否かを判断するようにしても良い。例えば、ＦＤ信号−Ｎ信号が予め設定された閾値以上の場合に、ダイナミックレンジ拡大処理を行い、閾値未満の場合には、アンプ１８から出力されるＰＤ信号−ＦＤ信号を信号線６８及び６９からそのまま出力する。

ダイナミックレンジ拡大処理を行わない場合、減算器６３、加算器６５、加算器６７での加減算の補正は行わないようにしても、メモリ５８からの出力を全て０にするように制御してもよい。勿論、ダイナミックレンジ拡大処理部５２を介さずに出力する構成にしてもよい。

また、本第１の実施形態では、ＦＤを共有するＰＤが２つであるものについて述べたが、ＦＤを共有するＰＤは３つ以上であっても構わない。

上記の通り本第１の実施形態によれば、複数のフォトダイオードにより１つのフローティングディフュージョン部を共有する画素構成においても、フローティングディフュージョン部へ漏れ込んだ電荷を利用してダイナミックレンジを拡大することが可能になる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。

本第２の実施形態における固体撮像素子の構成は、上記第１の実施形態において図１を参照して説明したものと同様であるため、説明を省略する。

図６は本発明の第２の実施形態における駆動パターンを示すタイミングチャートである。図６に示す駆動パターンと、図３に示す駆動パターンとの違いは、ｔ４において読み出し行を選択した後、第１ＦＤ信号を読み出す前に、ｔ２１の間にφＲＥＳをＨにしてＦＤ６を一旦リセットすることである。このＦＤ６のリセット動作に伴い、ｔ５の間に第１ＦＤ信号としてＦＤ信号記憶容量１３に書き込まれる信号は、ｔ２２の間にＦＤ６に蓄積される電荷信号ということになる。これ以外は、図３を参照して説明した駆動パターンと同様であるため、ここでは説明を省略する。なお、φＲＥＳをＨにするタイミングｔ２１は、ｔ２２がｔ１５と同じ長さになるように制御する。

図７は、図６に示す駆動シーケンスにおいて、ＦＤ６を共有する第１のＰＤ２と第２のＰＤ３の光電荷の蓄積量と、ＦＤ６への漏れこみ電荷量を示す概念図である。

第１のＰＤ２、第２のＰＤ３に光が当たると、光電変換により電荷が発生する。第１のＰＤ２では、図６のｔ１でリセットされた後、電荷の蓄積が始まるが、図７（ａ）に示すように、蓄積期間中に発生した電荷が第１のＰＤ２の飽和電荷量（ｓｓＰＤ１）に達すると、それ以降に発生した電荷は所定の割合でＦＤ６へ漏れ込む。同様に、第２のＰＤ３では、図６のｔ２でリセットされた後、電荷の蓄積が始まるが、図７（ｂ）に示すように蓄積期間中に発生した電荷が第２のＰＤ３の飽和電荷量（ｓｓＰＤ２）に達すると、それ以降に発生した電荷は所定の割合でＦＤ６へ漏れ込む。

電荷蓄積期間ｔ１２が終了するタイミングで、第１ＦＤ信号の読み出しに先だって図６のｔ２１でφＲＥＳをＨにし、ＦＤ６のリセットを行う。そして、第１ＦＤ信号の読み出し（図６のｔ５）、第１ＰＤ信号の読み出し（図６のｔ６）、更に、ＦＤ６のリセットを行う（図６のｔ７）。第１のＰＤ２で発生した電荷がＦＤ６に転送されると、第１のＰＤ２はその時点から新たに電荷の蓄積が開始されることになる。ここで読み出される第１ＦＤ信号は、図６（ｃ）に示すように、ｔ２１でＦＤ６がリセットされてからｔ２２の間に、第１のＰＤ２から漏れ込んだ電荷（ｓＦＤ１）と、第２のＰＤ３から漏れ込んだ電荷（ｓＦＤ２）の和となる。

その後、電荷蓄積時間ｔ１３が終了すると、第２ＦＤ信号の読み出し（図６のｔ９）、第２ＰＤ信号の読み出し（図６のｔ１０）とを行う。図７（ｂ）に示すｔＦＤ１１の間にＦＤ６に漏れ込んだ電荷は一旦リセットされるため、第２ＦＤ信号は、ｔＦＤ２１の間に第２のＰＤ３から漏れ込んだ電荷（ｓＦＤ２’）のみとなる。

本第２の実施形態の駆動パターンでは、ｔ２１とｔ１５の長さが同じであるため、
ｓＦＤ２＝ｓＦＤ２’ …（６）

である。従って、上述した式（３）のｓＰＤ２にｓＰＤ２’を代入すれば、ｓＦＤ１を求めることが可能になる。
上記の通り本第２の実施形態によれば、複数のフォトダイオードにより１つのフローティングディフュージョン部を共有する画素構成においても、フローティングディフュージョン部へ漏れ込んだ電荷を利用してダイナミックレンジを拡大することが可能になる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。

本第３の実施形態では、上記第１及び第２の実施形態で説明した固体撮像素子及びその駆動方法を、撮像装置であるデジタルカメラに適用した場合について説明する。

図８において、９０１は被写体の光学像を撮像素子９０５に結像させるレンズ部で、レンズ駆動装置９０２によってズーム制御、フォーカス制御、絞り制御等が行われる。９０５はレンズ部９０１で結像された被写体を画像信号として取り込むための撮像素子であり、第１及び第２の実施形態で説明した構成を有する。９０６は撮像素子９０５より出力される画像信号の増幅や、アナログーディジタル変換を行うＡ／Ｄ変換、Ａ／Ｄ変換後の画像データに各種の補正を行ったりデータを圧縮したりする撮像信号処理回路である。９０７は撮像素子９０５、撮像信号処理回路９０６に、各種タイミング信号を出力する駆動手段であるタイミング発生回路である。タイミング発生回路９０７は、後述する制御回路９０９の制御に基づいて、第１または第２の実施形態で図３または図６を参照して説明した駆動パターンで、撮像素子９０５を駆動する。９０９は各種演算と撮像装置全体を制御する制御回路、９０８は画像データを一時的に記憶する為のメモリである。９１０は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部、９１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、９１２は外部コンピュータ等と通信する為の外部インターフェース部である。９１３は測光装置、９１４は焦点調節装置である。

次に、図８に示す構成を有するデジタルカメラの撮影時の動作について説明する。

メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路９０６などの撮像系回路の電源がオンされる。

その後、図示しないレリーズボタンが押されると、露光量を制御する為に、制御回路９０９は測光装置９１３で測光を行って明るさを判断する。そして、その結果に応じてレンズ駆動装置９０２により光学系の絞りを制御したり、タイミング発生部９０７により撮像素子９０５の電荷蓄積時間（電子シャッター）を制御したりする。

次に、焦点調節装置９１４から出力された信号を基に、制御回路９０９は高周波成分を取り出し、被写体の合焦状態の判定を行う。この判定結果に基づいてレンズ駆動装置９０２によりレンズ部９０１を駆動し、合焦と判定されるまでレンズ９０１を駆動しながら合焦状態の判定処理を繰り返す。

そして、合焦と判定されると、撮影動作を開始する。

撮影動作が終了すると、撮像素子９０５から出力された画像信号は撮影信号処理回路９０６で増幅、Ａ／Ｄ変換、Ｄレンジ信号処理などの処理をされ、制御回路９０９によりメモリ９０８に書き込まれる。

その後、メモリ９０８に蓄積されたデータは、制御回路９０９の制御により記録媒体制御Ｉ／Ｆ部９１０を介して半導体メモリ等の着脱可能な記録媒体９１１に記録される。

また、外部Ｉ／Ｆ部９１２を介して直接コンピュータ等に入力して画像の加工を行ってもよい。

本発明の第１の実施形態における固体撮像素子の全体を示す構成図である。 本発明の第１の実施形態における画素ユニット及び信号読み出し回路の構成を示す等価回路図である。 本発明の第１の実施形態における撮像装置の駆動シーケンスを示すタイミングチャートである。 本発明の第１の実施形態における撮像素子の蓄積時間と信号量の関係を示す概念図である。 本発明の第１の実施形態におけるダイナミックレンジ拡大処理部の構成及び動作を説明するための図である。 本発明の第２の実施形態における撮像素子の駆動シーケンスを示すタイミングチャートである。 本発明の第２の実施形態における撮像素子の蓄積時間と信号量の関係を示す概念図である。 本発明の撮像素子及びその制御方法を適用したデジタルカメラの構成を示すブロック図である。 フォトダイオードとフローティングディフュージョンの位置関係とポテンシャルを表した図である。 従来の撮像素子の画素の構成を示す等価回路図である。

符号の説明

１０１ 画素部
１０２ 垂直走査回路
１０３ 読み出し部
１０４ 水平走査回路
１０５ 出力線
１ 画素ユニット
２、３ フォトダイオード（ＰＤ）
４、５ 転送スイッチ
６ フローティングディフュージョン部（ＦＤ）
７ 増幅ＭＯＳアンプ
８ 選択スイッチ
９ リセットスイッチ
１０ 定電流源
１１ 読み出し回路
１２ スイッチ
１３ ＦＤ信号記憶容量
１４ スイッチ
１５ ＰＤ信号記憶容量
１６、１７、２１ スイッチ
１８、２２ アンプ
１９ スイッチ
２０ Ｎ信号記憶容量

Claims (5)

1. 光電変換により電荷を発生して蓄積する複数の光電変換手段と、前記複数の光電変換手段により共有され、前記複数の光電変換手段で発生した電荷を一時的に蓄積するバッファ手段とを含む画素ユニットを複数備えた撮像素子と、
   前記画素ユニットの各々について、前記複数の光電変換手段の電荷蓄積開始タイミングを異ならせると共に、前記複数の光電変換手段のうち、前記電荷蓄積開始から予め設定された時間が経過した光電変換手段から前記バッファ手段へ蓄積した電荷を転送し、該転送に先立って前記バッファ手段の第１の電位を取得し、該転送後に前記バッファ手段の第２の電位を取得し、該第２の電位の取得後に前記バッファ手段をリセットする駆動を、前記複数の光電変換手段の各々について行うように前記撮像素子を駆動する駆動手段と、
   前記複数の光電変換手段の各々について取得した前記第１の電位に基づいて、前記複数の光電変換手段の各々で発生し、前記バッファ手段に蓄積される余剰電荷に相当する余剰電荷信号を算出する算出手段と、
   前記複数の光電変換手段の各々で発生し、前記複数の光電変換手段の各々に蓄積される蓄積電荷に相当する蓄積電荷信号と前記余剰電荷信号とを、前記複数の光電変換手段の各々について加算する加算手段と、
   を有することを特徴とする撮像装置。
2. 前記蓄積電荷信号は、前記第２の電位から前記第１の電位を差し引いた差分信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記余剰電荷信号が、予め設定された閾値よりも低い場合に、前記加算手段による加算処理を行わないように制御する制御手段を更に有することを特徴とする請求項１又は２に記載の撮像装置。
4. 前記算出手段は、前記複数の光電変換手段の各々について読み出された前記第１の電位と、前記バッファ手段がリセットされてから前記第１の電位を取得するまでの時間と、前記複数の光電変換手段の各々で発生した余剰電荷のなかで前記バッファ手段に蓄積される電荷の割合とに基づいて、前記余剰電荷信号を算出することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 光電変換により電荷を発生して蓄積する複数の光電変換手段と、前記複数の光電変換手段により共有され、前記複数の光電変換手段で発生した電荷を一時的に蓄積するバッファ手段とを含む画素ユニットを複数備えた撮像装置の制御方法であって、
   前記画素ユニットの各々について、前記複数の光電変換手段の電荷蓄積開始タイミングを異ならせて前記電荷蓄積を開始する開始工程と、
   前記複数の光電変換手段のうち、前記電荷蓄積開始から予め設定された時間が経過した光電変換手段から前記バッファ手段へ蓄積した電荷を転送する転送工程と、
   前記転送工程に先立って前記バッファ手段の第１の電位を取得する第１の取得工程と、
   前記転送工程における転送後に前記バッファ手段の第２の電位を取得する第２の取得工程と、
   前記第２の電位の取得後に前記バッファ手段をリセットするリセット工程と、
   前記転送工程、前記第１の取得工程、前記第２の取得工程、前記リセット工程を前記複数の光電変換手段の各々について実行した後に、前記複数の光電変換手段の各々について取得した前記第１の電位に基づいて、前記複数の光電変換手段の各々で発生し、前記バッファ手段に蓄積される余剰電荷に相当する余剰電荷信号を算出する工程と、
   前記複数の光電変換手段の各々で発生し、前記複数の光電変換手段の各々に蓄積される蓄積電荷に相当する蓄積電荷信号と前記余剰電荷信号とを、前記複数の光電変換手段の各々について加算する加算工程と、
   を有することを特徴とする撮像装置の制御方法。

Images