JP4954549B2

JP4954549B2 - 半導体発光素子およびその製法

Info

Publication number: JP4954549B2
Application number: JP2005380682A
Authority: JP
Inventors: 敦司山口; 健中原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2012-06-20
Anticipated expiration: 2025-12-29
Also published as: US20090026475A1; EP1968124B1; EP1968124A4; EP1968124A1; JP2007184313A; TW200739959A; WO2007074897A1; CN101351899A; US8304795B2; CN101351899B; KR20080081934A

Description

本発明は基板上に、窒化物半導体が積層される青色系（紫外線から黄色）の光を発生する半導体発光素子およびその製法に関する。さらに詳しくは、発光層形成部で発光した光を効率よく外部に取りだし、外部量子効率を向上させることができる構造の半導体発光素子およびその製法に関する。

従来、青色系の光を発光する半導体発光素子は、たとえば図７に示されるように、サファイア基板３１上に、ＧａＮなどからなる低温バッファ層３２、ＧａＮなどからなるｎ形層３３と、バンドギャップエネルギーがｎ形層３３のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変り得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）３４と、ＧａＮなどからなるｐ形層３５とが積層されて半導体積層部３６が形成され、その表面に透光性導電層３７を介して、ｐ側（上部）電極３８が設けられ、積層された半導体積層部３６の一部がエッチングされて露出したｎ形層３３の表面にｎ側電極３９が設けられることにより形成されている。なお、ｎ形層３３およびｐ形層３５はキャリアの閉じ込め効果を向上させるため、活性層側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変り得ることを意味する、以下同じ）化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。

一方、窒化物半導体も他の化合物半導体などと同様に、屈折率は２.５程度と空気の屈折率１よりはるかに大きい。そのため、窒化物半導体層の発光層で発光した光が、半導体積層部から空気中に出射する際に全反射を起こしやすく、半導体積層部から外に出ないで、半導体積層部内で全反射を繰り返して減衰する光が多く、光の取出し効率が１０％のオーダとなり著しく低い。そのため、たとえばｐ形層の最表面を断面形状が半円状のかまぼこ形状にドライエッチングして凹凸を形成することにより、光を取りだしやすくする方法が講じられている（たとえば特許文献１参照）。
特開２０００−１９６１５２号公報

前述のように、窒化物半導体発光素子においても、他の化合物半導体発光素子と同様に光の取出し効率を向上させるため、表面側に凹凸を設ける工夫はなされている。しかしながら、窒化物半導体は化学的に安定で、ウェットエッチングで窒化物半導体層の表面を凸凹にすることはできない。そのため、前述のように、ＲＩＥなどのドライエッチングする方法が試みられている。

しかしながら、窒化物半導体のｐ形層はとくに結晶性が悪く、その表面をドライエッチングなどによりエッチングすると、その界面のみならず、ｐ形層内部までドライエッチングによる衝撃で結晶性がより一層悪化して、直列抵抗が大きくなったり、界面に光を吸収する準位を有する欠陥を与えたりして、発光特性を低下させたり、寿命を短くしたりするという問題がある。

本発明はこのような問題を生じさせることなく、窒化物半導体からなる発光素子の表面に設けられる透光性導電層に凹凸を形成することにより、発光層で発光した光が半導体積層部と基板内で全反射を繰り返すことにより減衰するのを防止して、光を有効に取りだし、外部量子効率を向上させることができる構造の窒化物半導体発光素子およびその製法を提供することを目的とする。

本発明による半導体発光素子は、基板と、窒化物半導体からなりｎ形層およびｐ形層が発光層を形成するように前記基板の一面上に設けられる半導体積層部と、該半導体積層部の表面側に設けられる透光性導電層と、該透光性導電層上に前記半導体積層部の表面側導電形層に電気的に接続して設けられる第１電極と、前記半導体積層部の下層側導電形層に電気的に接続して設けられる第２電極とを具備する半導体発光素子であって、前記透光性導電層の表面に該透光性導電層の一部が残存するように凹部が複数個形成されることにより、前記透光性導電層の表面に凹凸のパターンが形成され、さらに前記凹凸のパターンの凸部上に、前記透光性導電層の屈折率より小さい屈折率を有する絶縁層が凸部のパターンに合せて設けられることにより、前記凹凸のパターンの段差が大きくされ、前記凹凸のパターンが設けられた表面側にパシベーション膜が設けられ、該パシベーション膜の膜厚が１μｍ以下で、かつ、前記凹部が埋もれてしまわないように形成されている。

さらに具体的には、前記透光性導電層に凹部が形成され、該透光性導電層の凹部直下には透光性導電層が残存し、かつ、前記凹部が形成されない透光性導電層の部分と共に全体が繋がっているように前記凹部が複数個形成されることにより、前記透光性導電層の表面に凹凸のパターンが形成されている。

ここに窒化物半導体とは、III族元素のＧａとＶ族元素のＮとの化合物またはIII族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物（窒化物）からなる半導体をいう。さらに、透光性とは、発光波長の光を８０％以上透過させるものを意味する。

前記凹部の下に残存する透光性導電層の厚さが０.０５μｍ以上で、かつ、該凹部の深さが１〜１０μｍとなるように、前記透光性導電層および凹部が形成されていることが好ましい。

前記透光性導電層の屈折率より小さい屈折率を有する絶縁層が凸部のパターンに合せて設けられることにより、前記凹凸のパターンの段差が大きくなるので、光の取出し効率上好ましい。

前記パシベーション膜の膜厚が１μｍ以下に形成されることにより、パシベーション膜により素子が保護されながら、凹凸がパシベーション膜により平坦化されることなくそのまま残り、光の取出し効率を高く維持することができる。より正確に言うと、パシベーション膜の膜厚は、凹部上のパシベーション膜の表面に開口部（凹部）が残存する厚さであることが好ましい。凹部がなくなると、光の取出し効率が落ちるからである。すなわち、凹部の幅（円形の場合直径）をｗとすると、膜厚をｗ／２以下とすることにより、凹部の中が完全にパシベーション膜で埋まらないでパシベーション膜の表面に凹部が残存する。

前記凹凸のパターンの表面上のほぼ全面に絶縁膜を介してＡｇまたはＡｌからなる金属膜が設けられ、前記基板側が光り取り出し面になるようにマウントされる構造にしても、光の取出し効率が向上する。

本発明による半導体発光素子の製法は、（ａ）基板上にｎ形層とｐ形層を含み発光層を形成するように半導体積層部を成長し、（ｂ）前記半導体積層部表面に透光性導電層を形成し、（ｃ）該透光性導電層上に該透光性導電層の屈折率より小さい屈折率を有する絶縁膜をＳＯＧ法により形成し、（ｄ）該絶縁膜表面にレジスト膜を形成して凹凸部形成用のパターンを形成し、（ｅ）該レジスト膜をマスクとして前記絶縁膜をパターニングし、（ｆ）該絶縁膜をマスクとして前記透光性導電層をエッチングすることにより、該透光性導電層に凹凸パターンを形成し、（ｇ）前記凹凸のパターンが設けられた表面側に、パシベーション膜を膜厚が１μｍ以下の厚さで、かつ、前記凹凸部の凹部が埋もれてしまわないように形成することを特徴とする。

本発明の半導体発光素子によれば、窒化物半導体積層部の表面に設けられる透光性導電層に凹凸パターンが形成されている。透光性導電層としては、たとえば窒化物半導体層に屈折率が比較的近いＺｎＯやＩＴＯなどが用いられ、ウェットエッチングによってもエッチングすることができるし、ドライエッチングによりエッチングする場合でも化学的にエッチングをすることができると共に、透光性導電層が残存するようにエッチングをするため、窒化物半導体層を直接ドライエッチングするように衝撃を与えることなくエッチングすることができる。そのため、非常に簡単に表面に凹凸を形成することができ、半導体積層部で発光する光または半導体積層部内で反射してきた光が、窒化物半導体と屈折率の近い透光性導電層に入り、その凹凸部で入射角が変り外に出やすくなる。その結果、光の取出し効率が向上し、外部量子効率が大幅に向上する。

また、透光性導電層の凸部上に絶縁膜が設けられることにより、ＺｎＯやＩＴＯなどは、スパッタリングや真空蒸着などにより形成しなければならないため、成膜に時間がかかり、厚い膜を形成するにはコストアップになるが、絶縁膜であれば、スピンコートなどにより簡単に形成することができるため、短時間で膜厚を厚くすることができ、背の高い凹凸を形成しやすい。しかも、透光性導電層の屈折率より小さい屈折率を有する材料による絶縁膜が設けられることにより、たとえ透光性導電層から絶縁膜に行く際に、屈折率が小さくなることに伴って全反射を起こしやすくなっても、反射光は凸部の側壁に向かうため、その入射角が変って外に出やすくなる。一方、絶縁膜に入った光は、その絶縁膜と外部との屈折率差が小さくなるため、より外部に出やすくなる。その結果、より一層外部量子効率を向上させることができる。

つぎに、図面を参照しながら本発明の半導体発光素子およびその製法について説明をする。図１に、本発明による半導体発光素子の一実施形態の断面および斜視の説明図が示されるように、たとえばサファイアからなる基板１の一面上に、ｎ形層３およびｐ形層５を含む窒化物半導体層が発光層を形成するように積層されることにより半導体積層部６が形成され、その半導体積層部６の表面側に透光性導電層７が設けられている。この透光性導電層６上に半導体積層部６の表面側導電形層、すなわち図１に示される例ではｐ形層５に電気的に接続して第１電極、すなわち図１に示される例ではｐ側電極８が設けられ、半導体積層部６の下層側導電形層、すなわち図１に示される例では半導体積層部６の一部をエッチングして露出するｎ形層３に電気的に接続して第２電極、すなわちｎ側電極９とが設けられている。本発明では、この透光性導電層７の表面に凹凸のパターン（図１に示される例では凹部７ａ）が形成されていることに特徴がある。

図１に示される例では、透光性導電層７としてＧａをドーピングしたＺｎＯ層が１〜５μｍ程度設けられている。このＺｎＯからなる透光性導電層７は、たとえばＧａをドーピングしたＺｎＯをターゲットとしてスパッタリングまたはパルスレーザデポジション（ＰＬＤ）などの方法により、形成することができるし、ＭＢＥ法などの真空蒸着法によっても形成することができる。この透光性導電層７は、透光性電極とも呼ばれるもので、ｐ形層のキャリア濃度を余り上げることができないため、発光層で発光した光を透過させながら電流をチップの全体に拡げやすくするために設けられており、たとえば比抵抗が５×１０^-4Ω・ｃｍ程度になるように形成されている。この透光性導電層７は、また、ｐ形層５とのオーミックコンタクトが得られるような材料により形成される。この透光性導電層７に凹凸部を形成するには、表面にレジスト膜や絶縁膜などのマスクを形成して、ウェットエッチングで行う場合には、たとえば塩酸やリン酸などのエッチング液を用いて行い、ドライエッチングで行う場合には、たとえば塩素系ガスの雰囲気下で行うことにより、マスクの開口部の形状に合せてエッチングすることができる。

凹凸部は、その形状が円形であるとか、四角であるなどには限定されず、また、凸部の形成でも凹部の形成でも構わない。しかし、平面形状で円形または矩形状の凹部の方が、透光性導電層７の厚い層が連続して半導体積層部６の表面に形成され、電流をチップ全体に拡散させやすいため好ましい。透光性導電層７は、前述のように、窒化物半導体層とのオーミックコンタクトをとると共に、電流をチップの全体に広げる電極としての機能を有しているため、これらの機能を考慮して、さらに成膜時間を余り要することによるコストアップを招かないように考慮して凹部７ａの形成が行われる。

具体的には、たとえば平面形状が円形で、凹部７ａの径ｄが１〜１０μｍ程度、好ましくは３〜７μｍ程度の凹部７ａが形成される。凹部７ａの間隔ｓは、余り大きいと凹部７ａが少なくなり光の取出し効果が薄れ、余り小さいと電流の拡散が不充分になりやすいから、同様に１〜１０μｍ、好ましくは３〜７μｍ程度に形成される。凹部７ａの深さは、余り深いと透光性導電層７を厚くする必要があり、その成膜時間およびエッチング時間が長くなってコストアップとなり、浅すぎると光の取出し効果が薄れるので、０.１〜１０μｍ、好ましくは０.２〜５μｍ、さらに好ましくは１〜４μｍに形成される。凹部７ａが形成された部分の透光性導電層７の残部の厚さｔは、余り薄いと高抵抗になって電流の拡散を充分に奏することができず、凹部７ａの下での発光が弱くなり、厚くしすぎると凹部７ａの深さとも関連して成膜時間が長くかかるため、０.０５μｍ以上、好ましくは０.０５〜０.５μｍ程度は残るように形成されることが好ましい。すなわち、透光性導電層７は、少なくとも０.０５μｍ以上の厚さで、ｐ形層５の表面の全体に連続して繋がっていることが望ましい。なお、たとえばｐ側電極８の下側などでは、発光してもｐ側電極で光を取りだすことができないため、むしろ発光させない方が好ましく、このような発光させたくないとき、または発光させる必要のないときには、透光性導電層７を残存させないで、ｐ形層５が露出するようにエッチングする構造にすることもできる。この凹部７ａを逆に凸部とすることもできる。この凹部７ａや凸部の径や深さを変えたときの輝度の変化を測定した結果については後述する。

たとえば、透光性導電層７に半導体積層部６（ｐ形層５）が露出するように凹部を形成して、その表面にｐ側電極８を透光性導電層７および凹部により露出したｐ形層５を覆うように形成することにより、ｐ形層５が露出した部分では、ｐ側電極８とｐ形層５とのオーミックコンタクトが得られず、電流が流れにくいため殆ど発光せず、ｐ側電極８で遮断される部分での無駄な発光を抑制することができる。このように、表面全体に透光性導電層７が繋がるように残存させて凹部を形成したり、全ての凹部に透光性導電層が残存しないように凹部を形成したり、一部の凹部には透光性導電層７が残存しないようにして他の凹部には透光性導電層７が残存するように凹部を形成することができる。

半導体積層部６は、たとえばつぎのような構造に形成される。たとえばＧａＮからなる低温バッファ層２が０.００５〜０.１μｍ程度、ＳｉをドープしたＧａＮまたはＡｌＧａＮ系化合物からなるｎ形層３が１〜１０μｍ程度、たとえば１〜３ｎｍのＩｎ_0.13Ｇａ_0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸（ＭＱＷ）構造の活性層４が０.０５〜０.３μｍ程度、ｐ形のＧａＮまたはＡｌＧａＮ系化合物半導体からなるｐ形層５が０.２〜１μｍ程度、それぞれ順次積層されることにより構成されている。

なお、図１に示される例では、ｎ形層３およびｐ形層５は、それぞれ１層で構成する例で示されているが、たとえばｎ形層３およびｐ形層５の活性層側にＡｌＧａＮ系化合物からなるキャリアを閉じ込めやすい障壁層（バンドギャップエネルギーの大きい層）と、活性層４と反対側にキャリア濃度を上げやすいＧａＮコンタクト層との複層にすることもでき、さらに低温バッファ層上にアンドープまたはｎ形などの高温バッファ層や、各層間の歪みを緩和する超格子層などの他の層を介在させることができる。またこれらを他の窒化物半導体層で形成することもできる。さらに、この例では、ｎ形層３とｐ形層５とで活性層４が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。また、活性層４も、前述のＭＱＷ構造に限らず、単一量子井戸構造（ＳＱＷ）またはバルク構造にすることもできる。

そして、積層された半導体積層部６の一部がエッチングにより除去されて露出するｎ形層３上に、オーミックコンタクト用のｎ側電極９が、０.０１μｍ程度の厚さのＴｉ膜と０.２５μｍ程度の厚さのＡｌ膜とを積層した後６００℃程度でシンターすることにより合金層として形成され、透光性導電層７の上の一部に、０.１μｍ程度厚のＴｉ膜と０.３μｍ程度厚のＡｕ膜との積層構造によりｐ側電極８が形成されている。そして、ｐ側電極８およびｎ側電極９の表面を除いて、全面に図示しないＳｉＮ、ＳｉＯ₂などのパシベーション膜を設けられている。このパシベーション膜は、余り厚くなると凹部が埋まって光の取出し効率が低下するため、凹部内に凹部が残存するような厚さ、すなわち凹部の幅（円形の凹部の場合は直径）をｗとすると、膜厚をｗ／２以下とすることが好ましい。具体的には１μｍ以下が好ましい。

図１に示される例では、透光性導電層７を直接レジストマスクなどでエッチングすることにより凹凸部を形成する例であったが、前述のように、凹凸部は高い方が光の取出し効率が優れている一方で、透光性導電層７は、前述のように、スパッタリングや真空蒸着などにより形成されるため、厚く形成するには時間がかかる。さらに、ＺｎＯ層などに直接レジスト膜を形成してエッチングをすると、レジスト膜の下側にエッチングが入り込むアンダーエッチングが起こりやすく、正確なパターンでのエッチングを行いにくい。さらに、ＺｎＯの屈折率は２.２程度で、ＧａＮの屈折率２.５程度と比較的近く、半導体積層部６からの光は凸部７ａに入りやすいものの、凸部から外側に出るには、空気の屈折率１との差が大きく、全反射を起こしやすい。そのため、この凹部７ａが形成されてその周囲に残存する凸部の上に、透光性導電層７の屈折率と空気の屈折率との中間の屈折率を有する層が設けられる方が、より一層光を外に取りだしやすい。このような観点から、凹部７ａの周囲（凸部）の上側に、たとえばＳｉＯ₂（屈折率１.４程度）などの絶縁膜１０が設けられた例が図２に、図１（ａ）と同様の断面説明図で示されている。

図２において、図１と異なるのは、凹部７ａの周囲（凸部）上に、たとえばＳｉＯ₂またはＳｉ₃Ｎ₄（屈折率１.９程度）などのような透光性導電層７よりも屈折率の小さい材料からなる膜が設けられているもので、その他の構造は、図１に示される構造と同じである。すなわち、ＺｎＯからなる透光性導電層７上に直接レジスト膜をつけてエッチングすると、前述のように、アンダーエッチングされやすいことに鑑み、透光性導電層７の表面にＳｉＯ₂などからなる絶縁膜１０をＳＯＧ法（絶縁粉末を溶媒に溶解して回転させながら表面に塗布し、その後加熱して溶媒を飛ばす方法）により形成し、その絶縁膜１０上にレジスト膜を設けてまず絶縁膜１０をパターニングし、さらにそのパターニングされた絶縁膜１０をマスクとして透光性導電層７をエッチングし、その絶縁膜１０をそのまま残したものである。

この図２に示される半導体発光素子の製法を、図３の工程説明図を参照しながら説明する。まず図３（ａ）に示されるように窒化物半導体層２〜５を積層する。たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）により、キャリアガスのＨ₂と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ₃）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ₄、ｐ形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）などの必要なガスを供給して順次成長する。

すなわち、まず、たとえばサファイアからなる基板１上に、４００〜６００℃程度の低温で、ＧａＮ層からなる低温バッファ層２を０.００５〜０.１μｍ程度成膜した後、温度を６００〜１２００℃程度の高温に上げて、ｎ形ＧａＮからなるｎ形層（障壁層）３を１〜１０μｍ程度成膜する。つぎに、成長温度を４００〜６００℃の低温に下げて、たとえば１〜３ｎｍのＩｎ_0.13Ｇａ_0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸（ＭＱＷ）構造の活性層４を０.０５〜０.３μｍ程度成膜する。ついで、成長装置内の温度を９５０〜１１００℃程度に上げ、ＧａＮからなるｐ形層５を０.２〜１μｍ程度それぞれ積層する。

その後、表面にＳｉＮなどの保護膜を設けてｐ形ドーパントの活性化のため、４００〜８００℃程度で１０〜６０分程度のアニールを行い、図３（ｂ）に示されるように、スパッタリング法などによりＺｎＯ膜を表面に成膜して透光性導電層７を０.１〜１０μｍ程度の厚さに形成する。さらにその表面に、たとえばＳＯＧ法により絶縁膜１０を０.１〜１０μｍ程度の厚さに形成する。そして、図３（ｄ）に示されるように、その表面にレジスト膜を形成して凹凸のパターンに合せてホトリソグラフィ技術によりパターニングすることによりマスク１５を形成する。そして、図３（ｅ）に示されるように、たとえばＲＩＥ法などのドライエッチングにより、マスク１５から露出する絶縁膜１０をエッチングした後に、マスク１５を除去する。引き続き、図３（ｆ）に示されるように、絶縁膜１０をマスクとして、その絶縁膜１０から露出する透光性導電層７を、塩素系ガスを用いたＩＣＰエッチングにより０.０５μｍ程度以上の厚さが残るようにエッチングする。

その後、図３（ｇ）に示されるように、全面にホトレジスト膜１６を設けて、ホトリソグラフィ工程によりパターニングをして半導体積層部６および透光性導電層７のエッチングする部分（チップ周囲およびｎ側電極形成部分）を露出させ、図３（ｈ）に示されるように、たとえば塩素ガスと四塩化珪素ガスを導入してＲＦパワーを印加することによりエッチングする。その結果、マスクに覆われないで露出しているチップ周囲およびｎ側電極９の形成場所の半導体積層部６がエッチングされ、ｎ形層３が露出する。その後、レジスト膜１６を除去する。

その後、図３（ｉ）に示されるように、再度全面にレジスト膜１７を設け、ｐ側電極の形成場所を開口する。そして、露出部分の絶縁膜１０をエッチング除去して透光性導電層７を露出させ、そのままリフトオフ法により、Ｔｉ膜を０.１μｍ厚、Ａｕ膜を０.３μｍ厚それぞれ成膜してｐ側電極８を形成する。さらに、前述のエッチングにより露出したｎ形層３の表面に、同様にリフトオフ法により、０.０１μｍ厚のＴｉ膜と０.２５μｍ厚のＡｌ膜を形成し、６００℃程度の熱処理をすることによりシンターして合金化し、ｎ側電極９を形成する。そしてチップ化することにより、図２に示される構造のＬＥＤチップが形成される。

図２に示される構造で、凹部７ａの大きさ（径）を変えて直上輝度の変化を測定した結果が図４に示されている。すなわち図４において、凹部なし（従来の構造）がＡ、凹部７ａの直径ｄが２μｍで、凹部７ａの間隔ｓが２μｍの場合をＢ、凹部７ａの直径ｄが５μｍで、凹部７ａの間隔ｓが２μｍの場合をＣ、凹部７ａの直径ｄが１０μｍで、凹部７ａの間隔ｓが４μｍの場合をＤでそれぞれ示されている。なお、いずれの場合も、ＺｎＯ膜７の厚さは０.７５μｍ、ＺｎＯ膜７のエッチング深さが０.７μｍ、絶縁膜１０の厚さは０.１８μｍであった。図４から、直径が５μｍの場合が最も輝度が大きく、１０μｍ程度と大きくなるとむしろ輝度が低下することが分る。すなわち、パターンの大きさとしては、３〜１０μｍ程度が好ましいことが分る。また、間隔ｓは１μｍ程度にしても、凸部であるため、絶縁膜１０で埋もれることもなく、２μｍの場合と同程度の輝度が得られ、１〜１０μｍ程度、好ましくは３〜７μｍ程度にすることができる。一方、従来の凸凹の形成されていない場合Ａと比べると、いずれの大きさでも、輝度の向上が図られていることが分る。なお、この表面全体にＳｉＮ膜からなるパシベーション膜が設けられた場合の輝度も調べたが、パシベーション膜による輝度の変化は測定誤差程度で殆ど変化はなかった。ただし、凹部が２μｍ程度と低い場合で、径ｄも１μｍ程度と小さく、パシベーション膜で埋まってしまった場合には、輝度の向上は殆ど見られなかった。

さらに、凸凹の深さによる輝度の変化を同様にシミュレーションした結果が図５（ｃ）に示されている。この例では、図５（ａ）に示されるように、透光性導電層７に設ける凹部７ａの直径を１０μｍ程度とし、間隔ｓを４μｍ程度で形成したもので、さらに、図５（ｂ）に１個の凹部７ａの拡大断面説明図が示されるように、表面にパシベーション膜１１が設けられた状態でのデータである。また、このときのＺｎＯ膜７の厚さは２.２μｍで一定として凹部７ａの深さのみを変えた。図５（ｃ）から明らかなように、凹部７ａの深さを深くするほど輝度が向上することが分る。

以上のように、本発明によれば、窒化物半導体層ではなく、その上に設けられる透光性導電層７の表面に凸部または凹部が形成されることにより凹凸部が形成されているため、非常に簡単なエッチングにより表面に凸凹を形成することができると共に、硬い窒化物半導体をドライエッチングしなくてもよいため、ｐ形層などの窒化物半導体層へのダメージを与えることがない。そのため、製造工程が非常に簡単であるのみならず、半導体層のダメージがないため、非常に輝度が向上する。

また、前述のように、凹凸部の深さは深いほど輝度の向上が図られるが、透光性導電層７は、前述のように、スパッタリングや真空蒸着法により形成されるため、厚い膜を形成するには、時間がかかり、コストアップになりやすい。しかし、図２に示されるように、透光性導電層７上にＳｉＯ₂などからなる絶縁膜１０を形成して、透光性導電層のパターニングのマスクとすることにより、このような絶縁膜はＳＯＧ法により形成することもできるため、また、ＣＶＤ法によって形成しても簡単に形成することができ、非常に簡単に厚い膜を形成することができる。しかも、ＳｉＯ₂は、その屈折率が１.４〜１.５程度とＺｎＯの屈折率２.２程度と比べて相当小さいため、より一層この凸部から外部への光の放射を行いやすくなるため好ましい。このように、透光性導電層７上にその透光性導電層７よりも屈折率の小さい層が設けられることにより、さらには透光性導電層７のマスクとなり得る材料により形成されることにより、凸部の高さが高くなり、屈折率との関係でより一層光をとりだしやすいと共に、透光性導電層７とマスクとの密着性がよく、透光性導電層７のパターニングを所望のパターンに形成しやすくなる。

図６は、本発明の他の実施形態を説明する同様の断面説明図である。すなわち、前述の凹凸部の形成は、光の取出し面に形成されることが好ましいのであるが、半導体積層部の上面側をマウント側として、基板側を光の取出し面とするフリップチップの場合でも、透光性導電層７に凹凸部が形成されていることにより、輝度が向上することを見出した。すなわち、図６において、透光性導電層７に凸部７ａが形成され、その凸部７ａ上に絶縁膜１０が設けられ、その表面がパシベーション膜１１により被覆されているところまでは、前述の例と同じであるが、この実施形態では、この凹凸部が形成された面を光の取出し面としないで、その表面の殆ど全面にたとえばＡｇまたはＡｌからなる金属膜１２がｐ側電極８と接続されるように設けられていることに特徴がある。このように金属膜１２で覆われていても、凸部７ａが設けられていることにより、一旦光は凸部７ａから外に出やすく、半導体積層部内での反射を繰り返す光路とは異なるため、金属膜１２で反射して再度半導体積層部６内に戻っても外部に出やすくなるためと考えられる。もちろん、サファイアからなる基板の裏面に凹凸部が形成されればなお一層光の取出し効率が向上する。図６において、前述の例と同じ部分には同じ符号を付してその説明を省略する。

さらに、前述の各例では、基板として絶縁性基板であるサファイア基板の例であったため、ｎ側電極９を形成するのに、半導体積層部６の一部をエッチングしてｎ形層３を露出させたが、基板がＳｉＣのような半導体基板の場合でも、同様に半導体積層部６の表面に設けられる透光性導電層７の表面に凹凸部が形成されることにより、同様に光の取出し効率を向上させることができる。なお、半導体積層部６などの構造は前述の各例と同じでその説明を省略する。

本発明による半導体発光素子の一実施形態の断面と斜視の説明図である。本発明による半導体発光素子の他の実施形態を示す断面説明図である。図２の半導体発光素子の製造工程を示す図である。図２の構造で、凸部の大きさを変えたときの輝度の変化をシミュレーションした結果の図である。透光性導電層に凹部を形成した例で、その凹部の深さに対する輝度の変化をシミュレーションした結果の図である。図１に示される構造で、基板側を光取出し面とした例の断面説明図である。従来の窒化物半導体を用いたＬＥＤの斜視説明図である。

符号の説明

１基板
３ｎ形層
４活性層
５ｐ形層
６半導体積層部
７透光性導電層
７ａ凹部
８ｐ側電極
９ｎ側電極
10 凹部パターニング用絶縁膜

Claims

基板と、窒化物半導体からなりｎ形層およびｐ形層が発光層を形成するように前記基板の一面上に設けられる半導体積層部と、該半導体積層部の表面側に設けられる透光性導電層と、該透光性導電層上に前記半導体積層部の表面側導電形層に電気的に接続して設けられる第１電極と、前記半導体積層部の下層側導電形層に電気的に接続して設けられる第２電極とを具備する半導体発光素子であって、前記透光性導電層の表面に該透光性導電層の一部が残存するように凹部が複数個形成されることにより、前記透光性導電層の表面に凹凸のパターンが形成され、さらに前記凹凸のパターンの凸部上に、前記透光性導電層の屈折率より小さい屈折率を有する絶縁層が凸部のパターンに合せて設けられることにより、前記凹凸のパターンの段差が大きくされ、前記凹凸のパターンが設けられた表面側にパシベーション膜が設けられ、該パシベーション膜の膜厚が１μｍ以下で、かつ、前記凹部が埋もれてしまわないように形成されてなる半導体発光素子。
前記凹部の下に残存する透光性導電層の厚さが０.０５μｍ以上で、かつ、該凹部の深さが１〜１０μｍとなるように、前記透光性導電層および凹部が形成されてなる請求項１記載の半導体発光素子。
前記凹凸のパターンの表面上のほぼ全面に絶縁膜を介してＡｇまたはＡｌからなる金属膜が設けられ、前記基板側が光取出し面になるようにマウントされる請求項１または２記載の半導体発光素子。
（ａ）基板上にｎ形層とｐ形層を含み発光層を形成するように半導体積層部を成長し、（ｂ）前記半導体積層部表面に透光性導電層を形成し、
（ｃ）該透光性導電層上に該透光性導電層の屈折率より小さい屈折率を有する絶縁膜をＳＯＧ法により形成し、
（ｄ）該絶縁膜表面にレジスト膜を形成して凹凸部形成用のパターンを形成し、
（ｅ）該レジスト膜をマスクとして前記絶縁膜をパターニングし、
（ｆ）該絶縁膜をマスクとして前記透光性導電層をエッチングすることにより、該透光性導電層に凹凸パターンを形成し、
（ｇ）前記凹凸のパターンが設けられた表面側に、パシベーション膜を膜厚が１μｍ以下の厚さで、かつ、前記凹凸部の凹部が埋もれてしまわないように形成する
ことを特徴とする半導体発光素子の製法。