JP4956619B2 - 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム - Google Patents
半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム Download PDFInfo
- Publication number
- JP4956619B2 JP4956619B2 JP2009542469A JP2009542469A JP4956619B2 JP 4956619 B2 JP4956619 B2 JP 4956619B2 JP 2009542469 A JP2009542469 A JP 2009542469A JP 2009542469 A JP2009542469 A JP 2009542469A JP 4956619 B2 JP4956619 B2 JP 4956619B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- information
- integrated circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、半導体集積回路の製造システムに関する。特に、半導体集積回路に搭載された再構成可能回路に回路を構築するシステムに関する。
半導体集積回路において、電流が流れると電圧降下が生じる。このとき、電圧降下量に応じて動作時間が変動する。本明細書では、入力信号が入力されてから所定の処理を実行して出力信号を出力するまでの、半導体集積回路内の、１サイクルの処理に要する時間を動作時間と呼ぶ。動作時間は、半導体集積回路を構成する各素子における伝播遅延により生じる。また、動作時間が長い場合、回路の動作速度が遅い、動作時間が短い場合、回路の動作速度が早いと表現する場合もある。
実際の製造に当たって、製造過程や原材料の品質に応じて、製造された製品それぞれの製造特性が異なる場合がある。例えば、設計時に設定していた設計目標値よりも、動作時間が短いものや、長いものが製造されることがある。
特許文献１では、動作時間が設計目標値より増大した場合であっても正常に動作するようにマージンを設定して、半導体集積回路の設計を行う技術が開示されている。
特許文献１では、動作時間が設計目標値より増大した場合であっても正常に動作するようにマージンを設定して、半導体集積回路の設計を行う技術が開示されている。
しかし、製造過程や原材料の品質に応じて、個々の製品の製造特性は、異なるので、製造特性が異なっていても正常に動作する製品を製造するには、設計目標値からの乖離度合いを想定して設計マージンを決める必要がある。
例えば、動作時間が最も長い場合を想定して、設計マージンを決める。このようにして設計マージンを決定すると、設計目標値以上に速く動作できる（つまり、動作時間の短い）半導体集積回路には、過剰なマージンを設定することになり、回路面積等に無駄が生じる。
例えば、動作時間が最も長い場合を想定して、設計マージンを決める。このようにして設計マージンを決定すると、設計目標値以上に速く動作できる（つまり、動作時間の短い）半導体集積回路には、過剰なマージンを設定することになり、回路面積等に無駄が生じる。
逆に、設計マージンを少なくすると、製品の製造特性のばらつきにより、完成した半導体集積回路は、正常に動作しないことがある。
そこで、本発明は、上記の問題に鑑み、過剰な設計マージンを抑制しつつ、製造過程などによって個々の製品の製造特性にばらつきが生じても、設計どおりに動作する半導体集積回路を製造することができる製造システム、製造方法、製造装置、半導体集積回路及び通信システムを提供することを目的とする。
そこで、本発明は、上記の問題に鑑み、過剰な設計マージンを抑制しつつ、製造過程などによって個々の製品の製造特性にばらつきが生じても、設計どおりに動作する半導体集積回路を製造することができる製造システム、製造方法、製造装置、半導体集積回路及び通信システムを提供することを目的とする。
上記の課題を達成するため、本発明は、半製品の半導体集積回路及び当該半導体集積回路に適切な構成情報を出力して完成品を製造する製造装置から構成される製造システムであって、前記半導体集積回路は、プログラマブル回路及び固定回路を備え、前記製造装置は、プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択手段と、取得した前記出力構成情報を前記半導体集積回路に出力する出力手段とを備えることを特徴とする。
また、本発明は、プログラマブル回路及び固定回路を備える半製品の半導体集積回路に適切な構成情報を出力して完成品を製造する製造装置でもあり、プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択手段と、取得した前記出力構成情報を前記半導体集積回路に出力する出力手段とを備えることを特徴とする。
ここで、上記の各構成は、下記の実施の形態４における各構成と対応する。また、下記の実施の形態１〜３において、上記の「半導体集積回路」は、集積回路に対応する。「プログラマブル回路」は、再構成可能回路部３００４に、「固定回路」は、固定回路部３００３に、それぞれ対応する。また、「製造装置」は、構成決定サーバ３００７に対応する。「記憶手段」は、再構成回路波形記憶部１０１２及び合成波形生成部３０１８内の内部メモリに対応し、「取得手段」は、構成決定サーバの備えるインタフェースに対応し、「生成手段」は、固定回路波形推定部３０１３に対応する。また、「算出手段」は、合成波形生成部３０１８及び最大電圧降下値検出部３０１９に対応する。「選択手段」は、比較部３０２１及び判定部３０２３が、その機能を担い、「出力手段」は、判定部３０２３及び構成決定サーバのインタフェースがその機能を担う。また、上記の「第１電圧情報」は、実施の形態１の、図７に示す再構成回路部推定波形２００２、２００５・・・と対応する。「第２電圧情報」は、固定回路部推定波形２００１と対応する。
この構成によると、前記選択手段は、複数の候補構成情報の中から、固定回路とプログラマブル回路との両方が動作した場合の最大電圧降下値が、前記閾値未満となるような候補回路を示す出力構成情報を出力するので、完成品の半導体集積回路は、製造特性が、設計目標値から乖離していても正常に動作する。
つまり、個々の固定回路の特性が異なっていても、複数の候補回路の中から、その特性に適合する候補回路をプログラマブル回路上に構築する。そのため過剰な設計マージンを抑制しつつ、個々の固定回路の特性がそれぞれ異なっていても正常に動作する半導体集積回路を製造できるという優れた効果を奏する。
つまり、個々の固定回路の特性が異なっていても、複数の候補回路の中から、その特性に適合する候補回路をプログラマブル回路上に構築する。そのため過剰な設計マージンを抑制しつつ、個々の固定回路の特性がそれぞれ異なっていても正常に動作する半導体集積回路を製造できるという優れた効果を奏する。
また、前記取得手段は、前記１個以上の実測値として、動作中の前記半導体集積回路において所定の時間間隔で計測された複数の電圧値を取得し、前記生成手段は、取得した複数の電圧値の間を補完して前記第２電圧情報を生成するとしてもよい。
この構成によると、前記生成手段は、取得した複数の電圧値の間を補完して前記第２電圧情報を生成する。つまり、第２電圧情報は、電圧値の集合であるので、前記算出手段は、減算という簡易な演算により前記第３電圧情報を取得し、さらに、第３電圧情報を構成する複数の電圧降下値を比較することで、容易に最大電圧降下値を算出することができる。
この構成によると、前記生成手段は、取得した複数の電圧値の間を補完して前記第２電圧情報を生成する。つまり、第２電圧情報は、電圧値の集合であるので、前記算出手段は、減算という簡易な演算により前記第３電圧情報を取得し、さらに、第３電圧情報を構成する複数の電圧降下値を比較することで、容易に最大電圧降下値を算出することができる。
また、前記取得手段は、前記実測値として、動作中の前記半導体集積回路において計測された動作時間を取得し、前記生成手段は、第１の動作時間により動作する場合において前記固定回路内で発生すると予測される電圧変化を示す第１予測情報と、第２の動作時間により動作する場合において前記固定回路内で発生すると予測される電圧変化を示す第２予測情報とを記憶する記憶部と、取得した前記動作時間を用いて、第１予測情報及び第２予測情報の間を補完して前記第２電圧情報を生成する情報生成部を含むとしてもよい。
ここで、上記の「第１及び第２予測情報」のうち、一方は、実施の形態１において、図４に示す電圧降下波形１０２２である。他方は、電圧降下波形１０２１及び電圧降下波形１０２３のうち何れかである。電圧降下波形１０２１及び電圧降下波形１０２３のうち何れを他方の予測情報として用いるかは、「実測値（実施の形態における出来栄えデータ）」を基に決定される。
また、動作時間と、電圧降下波形には、相関関係がある。ここで、動作時間とは、上述したように、入力信号が入力されてから、出力信号が出力されるまでの半導体集積回路の、１サイクルの時間である。上記の構成によると、生成手段は、第１、第２予測情報を記憶しているため、前記取得手段が、動作時間を取得するだけで、前記生成手段は、前記第２電圧情報を生成することができる。
また、前記取得手段は、前記１以上の実測値として、動作中の前記半導体集積回路において所定の時間間隔で計測され、前記基準電圧値からの複数の電圧降下値を取得し、前記生成手段は、取得した複数の電圧降下値の間を補完して前記第２電圧情報を生成するとしてもよい。
この構成によると、前記生成手段は、取得した複数の電圧降下値の間を補完して前記第２電圧情報を生成する。つまり、前記第２電圧情報は、多数の電圧降下値の集合であって、第３電圧情報と実質的に同一である。
この構成によると、前記生成手段は、取得した複数の電圧降下値の間を補完して前記第２電圧情報を生成する。つまり、前記第２電圧情報は、多数の電圧降下値の集合であって、第３電圧情報と実質的に同一である。
従って、前記算出手段は、前記生成手段から容易に前記第３電圧情報を取得し、比較という簡単な演算により最大電圧降下値を算出することができる。
また、前記製造装置は、さらに、１個の前記候補回路について、当該候補回路が第１の動作時間で動作する場合にプログラマブル回路内で発生すると予測される電圧の時間変化を示す第１予測情報を記憶している予測情報記憶手段と、前記第１の動作時間を用いて、前記第１予測情報を時間軸方向及び電圧変化に係る軸方向に伸縮させることにより、前記候補回路が第２の動作時間で動作する場合の第２予測情報を生成する予測情報生成手段と、取得した前記実測値を用いて、前記第１予測情報と第２予測情報との間を補完して、前記第１電圧情報を生成する電圧情報生成手段と、生成した第１電圧情報を前記記憶手段に記録する記録手段とを含むことを特徴とする。
また、前記製造装置は、さらに、１個の前記候補回路について、当該候補回路が第１の動作時間で動作する場合にプログラマブル回路内で発生すると予測される電圧の時間変化を示す第１予測情報を記憶している予測情報記憶手段と、前記第１の動作時間を用いて、前記第１予測情報を時間軸方向及び電圧変化に係る軸方向に伸縮させることにより、前記候補回路が第２の動作時間で動作する場合の第２予測情報を生成する予測情報生成手段と、取得した前記実測値を用いて、前記第１予測情報と第２予測情報との間を補完して、前記第１電圧情報を生成する電圧情報生成手段と、生成した第１電圧情報を前記記憶手段に記録する記録手段とを含むことを特徴とする。
また、前記予測情報生成手段は、前記第１予測情報の全予測区間における積分値と、前記第２予測情報の全予測区間における積分値とが一致するように、前記第２予測情報を生成するとしてもよい。
ここで、上記の「予測情報生成手段」は、下記の実施の形態におけるシミュレーション部が対応する。「第１及び第２予測情報」のうち、「第１予測情報」は、実施の形態１において、例えば、図６に示す電圧降下波形４００８である。「第２予測情報」は、電圧降下波形４００２及び電圧降下波形４００４のうち何れかである。電圧降下波形１０２１及び電圧降下波形１０２３のうち何れを他方の予測情報として用いるかは、「実測値（実施の形態では出来栄えデータ）」を基に決定される。
ここで、上記の「予測情報生成手段」は、下記の実施の形態におけるシミュレーション部が対応する。「第１及び第２予測情報」のうち、「第１予測情報」は、実施の形態１において、例えば、図６に示す電圧降下波形４００８である。「第２予測情報」は、電圧降下波形４００２及び電圧降下波形４００４のうち何れかである。電圧降下波形１０２１及び電圧降下波形１０２３のうち何れを他方の予測情報として用いるかは、「実測値（実施の形態では出来栄えデータ）」を基に決定される。
この構成によると、予測情報生成手段が前記動作時間を用いて、前記第１予測情報を２軸方向に伸縮させて前記第２予測情報を生成するので、前記製造装置内には、データ量の比較的大きい予測情報は一つだけ記憶していればよく、記憶容量を削減できる。
また、検出した最大電圧降下値が閾値以下となる組合せが複数存在する場合、前記選択手段は、前記候補構成情報の中から、最小の最大電圧降下値と対応する前記出力構成情報を取得するとしてもよい。
また、検出した最大電圧降下値が閾値以下となる組合せが複数存在する場合、前記選択手段は、前記候補構成情報の中から、最小の最大電圧降下値と対応する前記出力構成情報を取得するとしてもよい。
この構成によると、完成した集積回路の最大電圧降下値は、他の候補回路を構築した場合に比べて、電流過多になる可能性が低いという優れた効果を奏する。
本発明は、情報端末装置及びサーバ装置から構成される通信システムであって、前記情報端末装置は、第１通信手段と、プログラマブル回路及び固定回路からなる半導体集積回路と、第１通信手段を介して、構成情報を受信し、受信した構成情報を前記プログラマブル回路に書き込む書込手段とを備え、前記サーバ装置は、第２通信手段と、プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、少なくとも一部が動作中の前記情報端末装置において、動作中の前記半導体集積回路から、第２通信手段を介して、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、最大電圧降下値が閾値以下となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から出力構成情報を取得する選択手段と、第２通信手段を介して、取得した前記出力構成情報を前記情報端末装置へ出力する出力手段とを備えることを特徴とする。
本発明は、情報端末装置及びサーバ装置から構成される通信システムであって、前記情報端末装置は、第１通信手段と、プログラマブル回路及び固定回路からなる半導体集積回路と、第１通信手段を介して、構成情報を受信し、受信した構成情報を前記プログラマブル回路に書き込む書込手段とを備え、前記サーバ装置は、第２通信手段と、プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、少なくとも一部が動作中の前記情報端末装置において、動作中の前記半導体集積回路から、第２通信手段を介して、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、最大電圧降下値が閾値以下となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から出力構成情報を取得する選択手段と、第２通信手段を介して、取得した前記出力構成情報を前記情報端末装置へ出力する出力手段とを備えることを特徴とする。
この構成によると、前記情報端末装置内の集積回路が経年劣化により特性が変化したとしても、その時点の特性に最適な候補回路を、プログラマブル回路上に再構築することができる。
（ｂ）出来栄えデータ算出部７０１１の構成及び機能を示す。
実施の形態２の変形例（１）における集積回路７０５１及び構成決定サーバ７０２１の構成及びデータフローを示すブロック図である。
実施の形態２の変形例（２）における集積回路７０５１の構成を示すブロック図である。
実施の形態３における通信システム３に含まれる携帯情報装置７００１及び構成決定サーバ７００２の機能的構成を示すブロック図である。
実施の形態４における製造システム８０００の構成を示す
１．実施の形態１
以下に、本発明の１実施態様である製造システム１について説明する。
１．１ 概要
図１は、本発明の実施の形態１における製造システム１の構成図である。製造システム１は、集積回路３０００内の再構成回路に構築する回路の構成を決定し、決定した回路を再構成可能回路に出力し、構成情報を受け取った集積回路は、再構成可能部に、構成情報に従って回路を構築するシステムである。
以下に、本発明の１実施態様である製造システム１について説明する。
１．１ 概要
図１は、本発明の実施の形態１における製造システム１の構成図である。製造システム１は、集積回路３０００内の再構成回路に構築する回路の構成を決定し、決定した回路を再構成可能回路に出力し、構成情報を受け取った集積回路は、再構成可能部に、構成情報に従って回路を構築するシステムである。
図１に示すように、集積回路３０００内の検出部及び演算部は、固定回路部の動作時間を計測し、構成決定サーバ３００７へ出力する。
上述したように、動作時間は、回路を構成する各素子における伝播遅延によって生じる。また、動作時間が長い場合、回路の動作が遅い又は動作速度が遅い、動作時間が短い場合、回路の動作が速い又は動作速度が速いと表現する場合もある。
上述したように、動作時間は、回路を構成する各素子における伝播遅延によって生じる。また、動作時間が長い場合、回路の動作が遅い又は動作速度が遅い、動作時間が短い場合、回路の動作が速い又は動作速度が速いと表現する場合もある。
構成決定サーバ３００７は、再構成可能部が備えるべき機能を有する回路の構成情報を複数保持している（構築される回路の構成は異なっても、同じ機能を有する）。
構成決定サーバ３００７は、取得した動作時間から、固定回路部の出来栄えを数値化した出来栄えデータを算出し、算出した出来栄えデータをもとに、上記の複数の構成情報の中から、最適な構成情報を選択する。
構成決定サーバ３００７は、取得した動作時間から、固定回路部の出来栄えを数値化した出来栄えデータを算出し、算出した出来栄えデータをもとに、上記の複数の構成情報の中から、最適な構成情報を選択する。
ここで、出来栄えとは、製造された個々の集積回路が有する特性である。この特性は、製造工程や、集積回路の原材料の品質などに依存して生じる。
また、最適な構成情報とは、その構成情報に従って回路を構築した状態で、集積回路３０００を動作させた際、最大電圧降下値が小さくなるような構成情報である。
構成決定サーバ３００７は、選択した構成情報を回路基板の入力端子へ入力する。入力端子を介して集積回路に入力された構成情報に従って、再構成可能回路部には回路が構築される。
また、最適な構成情報とは、その構成情報に従って回路を構築した状態で、集積回路３０００を動作させた際、最大電圧降下値が小さくなるような構成情報である。
構成決定サーバ３００７は、選択した構成情報を回路基板の入力端子へ入力する。入力端子を介して集積回路に入力された構成情報に従って、再構成可能回路部には回路が構築される。
なお、具体的には図示していないが、回路基板２０１０は、集積回路３０００からデータを読み出す読出機構、集積回路３０００内の記憶素子にデータを書き込む書込機構を備えている。また、構成決定サーバ３００７も、回路基板の入出力端子と接続可能であって、集積回路３０００との間でデータの授受を行うインタフェースを備える。
１．２ 集積回路３０００
図１に示すように、集積回路３０００は、検出部３００１、演算部３００２、固定回路部３００３、再構成可能部３００４、構成制御部３００５及び構成情報記憶部３００６から形成される。
１．２ 集積回路３０００
図１に示すように、集積回路３０００は、検出部３００１、演算部３００２、固定回路部３００３、再構成可能部３００４、構成制御部３００５及び構成情報記憶部３００６から形成される。
（１）固定回路部３００３及び再構成可能部３００４
固定回路部３００３と、再構成可能部３００４に構築される回路とは、相互に接続され、両者が相互に連携して動作することによって、集積回路３０００は、設計者の所望する機能を発揮する。
固定回路部３００３は、構成を変更することのできない回路である。
固定回路部３００３と、再構成可能部３００４に構築される回路とは、相互に接続され、両者が相互に連携して動作することによって、集積回路３０００は、設計者の所望する機能を発揮する。
固定回路部３００３は、構成を変更することのできない回路である。
一方、再構成可能部３００４は、実装後に、回路構成を変更することができる回路であって、再構成可能部３００４は、具体的には、ＦＰＧＡ、ＣＰＬＤ、リコンフィギュアラブルロジックといった回路で構成される。
再構成可能部３００４は、スイッチ部３００８とロジック部３００９とを含む。ロジック部３００９は、実際に演算を行う回路を構築する領域である。スイッチ部３００８は、ロジック部３００９上に構築された回路の入出力端と固定回路部３００３とを接続するスイッチ回路が構築される領域である。
再構成可能部３００４は、スイッチ部３００８とロジック部３００９とを含む。ロジック部３００９は、実際に演算を行う回路を構築する領域である。スイッチ部３００８は、ロジック部３００９上に構築された回路の入出力端と固定回路部３００３とを接続するスイッチ回路が構築される領域である。
（２）検出部３００１及び演算部３００２
検出部３００１は、製造過程において、固定回路部３００３の特性を示す信号を演算部３００２へ出力する。
実施の形態１では、具体的に、固定回路部３００３の近傍に実装されたリングオシレータ３０５１により構成される。
検出部３００１は、製造過程において、固定回路部３００３の特性を示す信号を演算部３００２へ出力する。
実施の形態１では、具体的に、固定回路部３００３の近傍に実装されたリングオシレータ３０５１により構成される。
演算部３００２は、検出部３００１から取得した信号を基に、リングオシレータ特性を示すデータを算出する。
具体的には、演算部３００２は、カウンタ３０５２と遅延抽出部３０５３とを含んでおり、これらは、リングオシレータ３０５１の動作時間を算出する。なお、動作時間は、特性を示すデータの一例であって、他のデータを算出しても良いのは言うまでもない。
具体的には、演算部３００２は、カウンタ３０５２と遅延抽出部３０５３とを含んでおり、これらは、リングオシレータ３０５１の動作時間を算出する。なお、動作時間は、特性を示すデータの一例であって、他のデータを算出しても良いのは言うまでもない。
この場合の、検出部３００１を構成するリングオシレータ３０５１、演算部３００２を構成するカウンタ３０５２及び遅延抽出部３０５３の詳細な構成例を図２に示す。
図２に示すように、リングオシレータ３０５１は、ＮＡＮＤ回路３０５８と、複数のＮＯＴ回路３０５９を環状に接続して構成される。ＮＡＮＤ回路３０５８の入力の一方は、環状に接続された信号線であり、もう一方は、遅延抽出部３０５３から出力される発信制御線で３０５６ある。また、リングオシレータ３０５１は、カウンタ３０５２の入力端とも接続されている。
図２に示すように、リングオシレータ３０５１は、ＮＡＮＤ回路３０５８と、複数のＮＯＴ回路３０５９を環状に接続して構成される。ＮＡＮＤ回路３０５８の入力の一方は、環状に接続された信号線であり、もう一方は、遅延抽出部３０５３から出力される発信制御線で３０５６ある。また、リングオシレータ３０５１は、カウンタ３０５２の入力端とも接続されている。
カウンタ３０５２は、ＮＡＮＤ回路３０６２と複数のフリップフロップ回路３０６４を接続して構成される。カウンタ３０５２からのカウンタ出力線３０５７は、遅延抽出部３０５３へ接続されている。
遅延抽出部３０５３へは、クロックと、カウンタ３０５２により計測されたカウンタ値とが入力される。また遅延抽出部３０５３は、カウント制御線３０６１により、カウンタ３０５２の入力端と接続されている。
遅延抽出部３０５３へは、クロックと、カウンタ３０５２により計測されたカウンタ値とが入力される。また遅延抽出部３０５３は、カウント制御線３０６１により、カウンタ３０５２の入力端と接続されている。
上記の構成により、遅延値を抽出する手順を以下に記載する。
先ず、遅延抽出部３０５３は発信制御線３０５６をイネーブルにして、リングオシレータ３０５１に発信を開始させる。リングオシレータ３０５１の動作が安定すると、カウンタ３０５２をリセットする。
遅延抽出部３０５３は、カウンタ３０５３のリセット解除の後、発信制御線３０５６を一定時間（クロックの分周から定まる時間）、イネーブルのまま維持する。
先ず、遅延抽出部３０５３は発信制御線３０５６をイネーブルにして、リングオシレータ３０５１に発信を開始させる。リングオシレータ３０５１の動作が安定すると、カウンタ３０５２をリセットする。
遅延抽出部３０５３は、カウンタ３０５３のリセット解除の後、発信制御線３０５６を一定時間（クロックの分周から定まる時間）、イネーブルのまま維持する。
リングオシレータ３０５１は、論理発振を生じる。
前記一定期間、カウンタ３０５２は、リングオシレータ３０５１から出力される信号の発振回数をカウントアップし、カウンタ値を遅延抽出部３０５３へ出力する。
一定期間経過後、遅延抽出部３０５３は、一定時間／カウンタ値を、算出する。ここで、算出される値は、信号がリングオシレータ３０５１を１周するのに要する時間（１周期遅延値）である。
前記一定期間、カウンタ３０５２は、リングオシレータ３０５１から出力される信号の発振回数をカウントアップし、カウンタ値を遅延抽出部３０５３へ出力する。
一定期間経過後、遅延抽出部３０５３は、一定時間／カウンタ値を、算出する。ここで、算出される値は、信号がリングオシレータ３０５１を１周するのに要する時間（１周期遅延値）である。
このような手順により、検出部３００１及び演算部３００２は、リングオシレータ３０５１の動作時間（１周期遅延値）を算出する。
ここで、１つの集積回路上の構成要素は、同一の製造工程を経ているため、特性が類似する傾向があると推定される。特に、集積回路３０００内の位置が近いほど、各要素の特性は近くなる。そこで、本実施の形態では、固定回路部３００３の特性を、固定回路部３００３の近傍に実装されたリングシオレータ３０５１の特性により代替する。
ここで、１つの集積回路上の構成要素は、同一の製造工程を経ているため、特性が類似する傾向があると推定される。特に、集積回路３０００内の位置が近いほど、各要素の特性は近くなる。そこで、本実施の形態では、固定回路部３００３の特性を、固定回路部３００３の近傍に実装されたリングシオレータ３０５１の特性により代替する。
なお、複数のリングオシレータを用いて、配線、各種のトランジスタそれぞれの特性を示すデータを取得して、より正確に固定回路の特性を示すデータを算出しても良い。
（３）構成情報記憶部３００６
構成情報記憶部３００６は、不揮発性又は揮発性の記憶媒体から構成される。
構成情報記憶部３００６は、構成決定サーバ３００７から出力された構成情報を記憶する。
（３）構成情報記憶部３００６
構成情報記憶部３００６は、不揮発性又は揮発性の記憶媒体から構成される。
構成情報記憶部３００６は、構成決定サーバ３００７から出力された構成情報を記憶する。
（４）構成制御部３００５
構成制御部３００５は、構成情報記憶部３００６から構成情報を読み出し、解読し、解読後の構成情報を再構成可能部３００４へ出力することで、再構成可能部３００４に回路を構築させる。
１．３ 構成決定サーバ３００７
図３は、構成決定サーバ３００７の機能的構成を示すブロック図である。図３に示すように、構成決定サーバ３００７は、実測値記憶部１０１０、固定回路波形記憶部１０１１、再構成回路波形記憶部１０１２、出来栄えデータ算出部３０１１、固定回路波形推定部３０１３、再構成回路波形推定部３０１７、合成波形生成部３０１８、最大電圧降下値検出部３０１９、比較部３０２１及び判定部３０２３から構成される。また、図示していないが、構成決定サーバ３００７は、操作者による、指示やデータの入力を受け付ける入力部、判定部２０２３による判定結果を表示するモニタ、製造対象となる回路基板２０１０を装着するインタフェースなどを備える。
構成制御部３００５は、構成情報記憶部３００６から構成情報を読み出し、解読し、解読後の構成情報を再構成可能部３００４へ出力することで、再構成可能部３００４に回路を構築させる。
１．３ 構成決定サーバ３００７
図３は、構成決定サーバ３００７の機能的構成を示すブロック図である。図３に示すように、構成決定サーバ３００７は、実測値記憶部１０１０、固定回路波形記憶部１０１１、再構成回路波形記憶部１０１２、出来栄えデータ算出部３０１１、固定回路波形推定部３０１３、再構成回路波形推定部３０１７、合成波形生成部３０１８、最大電圧降下値検出部３０１９、比較部３０２１及び判定部３０２３から構成される。また、図示していないが、構成決定サーバ３００７は、操作者による、指示やデータの入力を受け付ける入力部、判定部２０２３による判定結果を表示するモニタ、製造対象となる回路基板２０１０を装着するインタフェースなどを備える。
構成決定サーバ３００７は、具体的には、ＲＡＭ、ＲＯＭ、マイクロプロセッサを含むコンピュータシステムであって、ＲＡＭ、ＲＯＭには、コンピュータプログラムが記憶されている。マイクロプロセッサが、前記コンピュータプログラムに従って動作することにより構成決定サーバ３００７は、その機能の一部を達成する。
なお、この構成は一例であって、構成決定サーバ３００７は、その一部又は全部を、構成決定機能実現するための専用ハードウェアにより、構成されているとしても良い。
なお、この構成は一例であって、構成決定サーバ３００７は、その一部又は全部を、構成決定機能実現するための専用ハードウェアにより、構成されているとしても良い。
以下に、本発明の１実施態様である製造システム１について説明する。
（１）実測値記憶部１０１０
実測値記憶部１０１０は、揮発性又は不揮発性の記憶媒体により構成される。実測値記憶部１０１０は、リングオシレータの動作時間ｔｍを受け取り一時的に記憶する。複数の集積回路に対する動作時間を記憶する場合は、各集積回路を一意に示すシリアル番号等と対応付けて記憶する。
（１）実測値記憶部１０１０
実測値記憶部１０１０は、揮発性又は不揮発性の記憶媒体により構成される。実測値記憶部１０１０は、リングオシレータの動作時間ｔｍを受け取り一時的に記憶する。複数の集積回路に対する動作時間を記憶する場合は、各集積回路を一意に示すシリアル番号等と対応付けて記憶する。
（２）出来栄えデータ算出部３０１１
以下、各パラメータの設計目標値を単に設計値と記載する。
出来栄えデータ算出部３０１１は、リングオシレータ３０５１の動作時間の設計値ｔｐを記憶している。設計値ｔｐは、設計段階で、想定した材料の品質、製造工程、使用状態、リングオシレータの物理的構造などから、推算されるリングオシレータの１周期動作時間である。
以下、各パラメータの設計目標値を単に設計値と記載する。
出来栄えデータ算出部３０１１は、リングオシレータ３０５１の動作時間の設計値ｔｐを記憶している。設計値ｔｐは、設計段階で、想定した材料の品質、製造工程、使用状態、リングオシレータの物理的構造などから、推算されるリングオシレータの１周期動作時間である。
なお、ここでは、リングオシレータの１周期動作時間を用いるが、１周期動作時間に限定されるものではない。例えば、リングオシレータを構成するＮＯＴ回路の数で１周期動作時間を割った１ＮＯＴ回路あたりの動作時間を求めてもよい。
出来栄えデータ算出部３０１１は、実測値記憶部１０１０から動作時間ｔｍを読み出し、読み出した動作時間ｔｍと設定値ｔｐとの比率ｔｍ／ｔｐを算出する。算出したｔｍ／ｔｐを出来栄えデータとして、固定回路波形推定部３０１３及び再構成回路波形推定部３０１７へ出力する。
出来栄えデータ算出部３０１１は、実測値記憶部１０１０から動作時間ｔｍを読み出し、読み出した動作時間ｔｍと設定値ｔｐとの比率ｔｍ／ｔｐを算出する。算出したｔｍ／ｔｐを出来栄えデータとして、固定回路波形推定部３０１３及び再構成回路波形推定部３０１７へ出力する。
上述したように、本実施の形態では、リングオシレータの特性により固定回路部３００３の特性を代替する。従って、算出された出来栄えデータｔｍ／ｔｐは、固定回路部３００３の特性を示すデータであると考えられる。
なお、出来栄えデータ算出部３０１１は、出来栄えデータとして、実際の動作時間と設計値との比を算出したが、これは一例であって、他の演算により出来栄えデータを決定しても良い。例えば、設計値と実測値との差を算出しても良い。
なお、出来栄えデータ算出部３０１１は、出来栄えデータとして、実際の動作時間と設計値との比を算出したが、これは一例であって、他の演算により出来栄えデータを決定しても良い。例えば、設計値と実測値との差を算出しても良い。
（３）固定回路波形記憶部１０１１
固定回路波形記憶部１０１１は、不揮発性の記録媒体により構成される。
固定回路波形記憶部１０１１は、固定回路部３００３の１サイクルの動作における電圧降下波形を複数記憶している。これらは、いずれも、製造条件や動作時の条件を示すパラメータを変えてシミュレーションにより、生成された理論上の電圧降下値波形である。
固定回路波形記憶部１０１１は、不揮発性の記録媒体により構成される。
固定回路波形記憶部１０１１は、固定回路部３００３の１サイクルの動作における電圧降下波形を複数記憶している。これらは、いずれも、製造条件や動作時の条件を示すパラメータを変えてシミュレーションにより、生成された理論上の電圧降下値波形である。
図４は、固定回路波形記憶部１０１１の記憶しているデータの一例を示す。図４に示すように、固定回路波形記憶部１０１１は、３つの電圧降下波形１０２１、１０２２及び１０２３を記憶している。これらのグラフの横軸は時間、縦軸は、電圧降下値を示している。
電圧降下波形１０２２は、設計時において、想定した通りの製造条件及び動作条件で動作するようにパラメータを設定した場合の、固定回路部３００３の電圧降下値波形であって、動作時間ｔｙは、設計値と一致する。
電圧降下波形１０２２は、設計時において、想定した通りの製造条件及び動作条件で動作するようにパラメータを設定した場合の、固定回路部３００３の電圧降下値波形であって、動作時間ｔｙは、設計値と一致する。
電圧降下波形１０２１は、設計値よりも動作時間が長くるようにパラメータを設定してシミュレーションしたものである。
電圧降下波形１０２３は、設計値よりも動作時間が短くなるようにパラメータを設定してシミュレーションしたものである。
ただし、ここでは、それぞれの電圧降下波形において、動作時間ｔｘ、ｔｙ、ｔｚは、クロックの１周期の時間（ｔｃｌ）以下になるようにシミュレーションされる。つまり、ｔｚ＜ｔｙ＜ｔｘ≦ｔｃｌ を満たす。なお、本実施の形態は、一例であって、上記の大小関係は、必ずしも満たされるわけではない。
電圧降下波形１０２３は、設計値よりも動作時間が短くなるようにパラメータを設定してシミュレーションしたものである。
ただし、ここでは、それぞれの電圧降下波形において、動作時間ｔｘ、ｔｙ、ｔｚは、クロックの１周期の時間（ｔｃｌ）以下になるようにシミュレーションされる。つまり、ｔｚ＜ｔｙ＜ｔｘ≦ｔｃｌ を満たす。なお、本実施の形態は、一例であって、上記の大小関係は、必ずしも満たされるわけではない。
これらの電圧降下波形は、構成情報の選択処理（後述する）が開始されるまでに、図示されていないシミュレーション部により生成され、固定回路波形記憶部１０１１に格納される。シミュレーション部によるシミュレーション及び近似計算（以下に説明する）に当たっては、操作者により、固定回路部３００３の構成及び各構成要素の特性を示すデータが入力される。
ところで、電圧降下波形１０２１、１０２２、１０２３それぞれについて、異なるパラメータを設定して、シミュレーションを行っても良いが、このようなシミュレーションには、時間を要する。そのため、電圧降下波形１０２２のみシミュレーションによっても求め、電圧降下波形１０２１及び１０２３は、電圧降下波形１０２２に近似計算を施すことで、推算しても良い。
推算の方法は、様々考えられるが、ここでは、その一例を説明する。
電圧降下波形は、トランジスタの速度的な出来栄えに応じて補間的に作成することができる。例えば、トランジスタが設計値より速く動作するという仮定の下、シミュレーション部は、固定回路部３００３内のクリティカルパスの動作時間を算出する。クリティカルパスの動作時間に応じて、時間軸方向の広がり具合（動作時間ｔｚ）を決める。ここで決定した動作時間ｔｚとなるように、電圧降下波形１０２２を時間軸方向に縮小する。ここで、
・動作時間＝各素子の動作時間の総和
・各素子の遅延時間＝トランジスタのＯＮ抵抗×配線付加容量
であると近似する。また、製造状態や動作条件に依存して各のトランジスタの駆動能力（飽和電流量）が異なっても、回路の負荷容量（配線、ゲートの容量）は変わらないと仮定する。また、電流量を時間で積分した値は製造状態や動作条件によらず一定であると仮定する。さらに、電圧降下値は、電流量に比例すると仮定すると、電圧降下値の時間積分も一定になる。
電圧降下波形は、トランジスタの速度的な出来栄えに応じて補間的に作成することができる。例えば、トランジスタが設計値より速く動作するという仮定の下、シミュレーション部は、固定回路部３００３内のクリティカルパスの動作時間を算出する。クリティカルパスの動作時間に応じて、時間軸方向の広がり具合（動作時間ｔｚ）を決める。ここで決定した動作時間ｔｚとなるように、電圧降下波形１０２２を時間軸方向に縮小する。ここで、
・動作時間＝各素子の動作時間の総和
・各素子の遅延時間＝トランジスタのＯＮ抵抗×配線付加容量
であると近似する。また、製造状態や動作条件に依存して各のトランジスタの駆動能力（飽和電流量）が異なっても、回路の負荷容量（配線、ゲートの容量）は変わらないと仮定する。また、電流量を時間で積分した値は製造状態や動作条件によらず一定であると仮定する。さらに、電圧降下値は、電流量に比例すると仮定すると、電圧降下値の時間積分も一定になる。
これをふまえて、シミュレーション部は、時間軸方向に縮小した電圧降下波形を電圧降下値軸方向に伸長して電圧降下波形１０２３を生成する。このとき、電圧降下波形１０２３の時間積分値が、電圧降下波形１０２２の時間積分値と同一になるように伸長率を決定する。
電圧降下波形１０２１の場合は、トランジスタの動作速度が設計値よりも遅いと仮定して、同様の演算をすることで求められる。
電圧降下波形１０２１の場合は、トランジスタの動作速度が設計値よりも遅いと仮定して、同様の演算をすることで求められる。
なお、説明を容易にするために、固定回路波形記憶部１０１１は、図４に示すような曲線のグラフを記憶しているとして説明してきたが、実際には、曲線を示す関数、曲線上の点を示す複数の座標を電圧降下波形として記憶していてもよい。
図４に記載されている情報は、あくまでも一例であって、固定回路波形記憶部１０１１が、どのような条件下における電圧降下波形を記憶しておくかは任意である。本実施の形態では、固定回路波形推定部３０１３（後述）が、誤差成分を補間すれば、より精度の高い推定をすることができるように、固定回路波形記憶部１０１１は、設計値どおりの動作時間の場合と、設計値よりも短い動作時間の場合と、設計値よりも長い動作時間の場合の電圧降下波形を記憶している。
図４に記載されている情報は、あくまでも一例であって、固定回路波形記憶部１０１１が、どのような条件下における電圧降下波形を記憶しておくかは任意である。本実施の形態では、固定回路波形推定部３０１３（後述）が、誤差成分を補間すれば、より精度の高い推定をすることができるように、固定回路波形記憶部１０１１は、設計値どおりの動作時間の場合と、設計値よりも短い動作時間の場合と、設計値よりも長い動作時間の場合の電圧降下波形を記憶している。
次に、固定回路波形記憶部１０１１は、生成した推定波形を、合成波形生成部３０１８へ出力する。
（４）固定回路波形推定部３０１３
固定回路波形推定部３０１３は、出来栄えデータｔｍ／ｔｐを受け取る。これを受け取ると、固定回路波形記憶部１０１１から電圧降下波形１０２１、１０２２及び１０２３を読み出し、読み出した電圧降下波形の間を補完して固定回路部３００３の電圧降下波形を推定する。図５は、電圧降下波形１０２１、１０２２及び１０２３の一部を拡大した物である。以下に、図４及び図５を用いて推定方法の一例について説明する。
（４）固定回路波形推定部３０１３
固定回路波形推定部３０１３は、出来栄えデータｔｍ／ｔｐを受け取る。これを受け取ると、固定回路波形記憶部１０１１から電圧降下波形１０２１、１０２２及び１０２３を読み出し、読み出した電圧降下波形の間を補完して固定回路部３００３の電圧降下波形を推定する。図５は、電圧降下波形１０２１、１０２２及び１０２３の一部を拡大した物である。以下に、図４及び図５を用いて推定方法の一例について説明する。
先ず、固定回路波形推定部３０１３は、３つの電圧降下波形それぞれにおいて、動作時間をｎ等分して（図４ではｎ＝９）、ｎ個の区間を定める。続いて、固定回路波形推定部３０１３は、各区間の境界における電圧降下波形上の点を特定する。例えば、固定回路波形推定部３０１３は、時刻の早い方から順に、電圧降下波形１０２１上の点１０２６、１０２７・・・を特定する。同様に、固定回路波形推定部３０１３は、電圧降下波形１０２２上の点１０２８、０１２９・・・を特定し、電圧降下波形１０２３上の点１０３１、１０３２・・・を特定する。
ただし、上述したように、固定回路波形記憶部１０１１の記憶している電圧降下波形は、曲線上の複数の点の座標群により記述されている場合もある。この場合、上記のｎ個の点が、前記複数の点に含まれていない可能性がある。このとき、固定回路波形推定部３０１３は、曲線上の前記複数の点の間を補完して、上記ｎ個の点の座標を算出する。各電圧降下波形において、時間軸上の原点に近い方からｍ（ｍ＝１〜９）番目の区間は対応しており、区間の境界に位置する各点は、それぞれ対応しているとする。固定回路波形推定部３０１３は、各境界上の対応する３点間を基に、固定回路部３００３の電圧降下波形上において、前記３点に対応する点を推定する。
例えば２番目の区間の両端の点を例にすると、電圧降下波形１０２１〜１０２３上の各点の位置関係は、図５に示すようになる。図４と図５で、同一の点、同一の線には、同一の参照符号を付している。図４及び図５に示すグラフは、何れも、横軸時間ｔ、縦軸は電圧降下値ΔＶである。
先ず、第１区間との境界上の３点１０３１、１０２８、１０２６と対応する点を推定する。説明の便宜上、推定する点のｔ座標及びΔＶ座標を（Ｘ，Ｙ）と表記する。また、設計値通りに動作する場合の電圧降下波形１０２２上の点１０２８のｔ座標をｔｍ１とする。また、ｔｍ／ｔｐは、上述した出来栄えデータである。
先ず、第１区間との境界上の３点１０３１、１０２８、１０２６と対応する点を推定する。説明の便宜上、推定する点のｔ座標及びΔＶ座標を（Ｘ，Ｙ）と表記する。また、設計値通りに動作する場合の電圧降下波形１０２２上の点１０２８のｔ座標をｔｍ１とする。また、ｔｍ／ｔｐは、上述した出来栄えデータである。
固定回路波形推定部３０１３は、以下の式によりＸを求める。
Ｘ＝ｔｍ１×（ｔｍ／ｔｐ） ・・・（式１）
続いて、ｔｍ／ｔｐ≦１であれば、固定回路波形推定部３０１３は、点１０２８と点１０３１とを結ぶ線分上で、ｔ座標が算出したＸとなる点１０３８のΔＶ座標をＹとする。
ｔｍ／ｔｐ＞１の場合、固定回路波形推定部３０１３は、点１０２８と点１０２６とを結ぶ線分上で、ｔ座標が算出したＸとなる点１０４２のΔＶ座標をＹとする。
Ｘ＝ｔｍ１×（ｔｍ／ｔｐ） ・・・（式１）
続いて、ｔｍ／ｔｐ≦１であれば、固定回路波形推定部３０１３は、点１０２８と点１０３１とを結ぶ線分上で、ｔ座標が算出したＸとなる点１０３８のΔＶ座標をＹとする。
ｔｍ／ｔｐ＞１の場合、固定回路波形推定部３０１３は、点１０２８と点１０２６とを結ぶ線分上で、ｔ座標が算出したＸとなる点１０４２のΔＶ座標をＹとする。
以上、点１０３８若しくは点１０４２の座標（Ｘ，Ｙ）は算出された。
続いて、固定回路波形推定部３０１３は、２番目と３番目の区間の境界に位置する３点１０３２、１０２９、１０２７についても同様の演算により、ｔｍ／ｔｐ≦１の場合には、点１０３９の座標（Ｘ，Ｙ）を、ｔｍ／ｔｐ＞１の場合には、点１０４３の座標（Ｘ，Ｙ）を求める。
続いて、固定回路波形推定部３０１３は、２番目と３番目の区間の境界に位置する３点１０３２、１０２９、１０２７についても同様の演算により、ｔｍ／ｔｐ≦１の場合には、点１０３９の座標（Ｘ，Ｙ）を、ｔｍ／ｔｐ＞１の場合には、点１０４３の座標（Ｘ，Ｙ）を求める。
固定回路波形推定部３０１３は、各境界について同様の演算を行って９個の点を求め、求めた点により固定回路部３００３の電圧降下波形を推定する。ここで求めた電圧降下波形を固定回路部３００３の推定波形と呼ぶ。
出来栄えデータｔｍ／ｔｐ≦１であれば、図５に示す推定波形２００１ａが推定され、出来栄えデータｔｍ／ｔｐ＞１であれば、推定波形２００１ｂが推定される。
出来栄えデータｔｍ／ｔｐ≦１であれば、図５に示す推定波形２００１ａが推定され、出来栄えデータｔｍ／ｔｐ＞１であれば、推定波形２００１ｂが推定される。
以上、電圧降下波形の推定方法について説明したが、この方法はあくまでも一例であって、他の方法を用いても良いのは言うまでもない。
（５）再構成回路波形記憶部１０１２
再構成回路波形記憶部１０１２は、不揮発性の記録媒体により構成される。
再構成回路波形記憶部１０１２は、複数の構成情報及び構成情報毎に、その構成情報を基に再構成可能部３００４に構築された回路内において生じると予測される電圧降下波形を記憶している。これらは、シミュレーションによって求められたものである。
（５）再構成回路波形記憶部１０１２
再構成回路波形記憶部１０１２は、不揮発性の記録媒体により構成される。
再構成回路波形記憶部１０１２は、複数の構成情報及び構成情報毎に、その構成情報を基に再構成可能部３００４に構築された回路内において生じると予測される電圧降下波形を記憶している。これらは、シミュレーションによって求められたものである。
図６は、再構成回路波形記憶部１０１２の記憶しているデータの一例を示している。図６に示すように、再構成回路波形記憶部１０１２は、複数の構成情報４００６、４００７・・・を記憶している。再構成可能部３００４に構築される回路は、構成は異なるが同一の機能を果たす。例えば、演算の順序を変えても結果が変わらない場合は、演算の順序を組み替えた複数の構成情報である。また、所望の機能を果たすことができれば、順序を替えるだけでなく、異なるアルゴリズムに従った回路を構築する構成情報であってもよい。これらの構成情報の示す回路は、再構成可能部３００４に構築される回路の候補である。
なお、動作時間が所定値（ここではクロックの１周期の時間）を超える場合、遅延のエラーが出ることになるので、そのような回路は、候補としない。
各構成情報には、自身を一意に示す構成情報ＩＤ「Ａ」、「Ｂ」・・・が含まれる。以下、説明の便宜上、構成情報ＩＤ：Ａを含む構成情報を、構成情報Ａと呼び、構成情報Ａにより構築される回路の構成を構成Ａと呼ぶ。
各構成情報には、自身を一意に示す構成情報ＩＤ「Ａ」、「Ｂ」・・・が含まれる。以下、説明の便宜上、構成情報ＩＤ：Ａを含む構成情報を、構成情報Ａと呼び、構成情報Ａにより構築される回路の構成を構成Ａと呼ぶ。
さらに、再構成回路波形記憶部１０１２は、各構成情報に対応する電圧降下波形を３種類ずつ記憶している。これらは、対応する構成情報に従って、再構成可能部３００４に構築した回路が動作する際の電圧降下値の変化を示す電圧降下波形を、シミュレーションにより生成したものである。
３つの電圧降下波形の関係は、図４に示す３つの電圧降下波形の関係と同様であって、１つは、想定したした通りの製造条件、動作条件を満たすようにパラメータを設定してシミュレーションした波形であって、動作時間は、設計値と一致する。１つは、動作時間が設計値より長くなるようにパラメータを設定した場合の波形であり、１つは、動作時間が設計値より短くなるようにパラメータを設定した場合の波形である。
３つの電圧降下波形の関係は、図４に示す３つの電圧降下波形の関係と同様であって、１つは、想定したした通りの製造条件、動作条件を満たすようにパラメータを設定してシミュレーションした波形であって、動作時間は、設計値と一致する。１つは、動作時間が設計値より長くなるようにパラメータを設定した場合の波形であり、１つは、動作時間が設計値より短くなるようにパラメータを設定した場合の波形である。
例えば、電圧降下波形４００２、４００８、４００４は、構成Ａの回路と対応している。電圧降下波形４００２は、動作時間が設計値より長くなる場合の、構成Ａの回路の、電圧降下値の変動を示す電圧降下波形であり、電圧降下波形４００８は、構成Ａの回路が、設計通りの動作時間で動作する場合の電圧降下値の変動を示す波形であり、電圧降下波形４００４は、動作時間が設計値より短くなるような条件下での、構成Ａの回路の電圧降下値の変動を示す電圧降下波形である。
これら３種類の電圧降下波形は、それぞれ、製造条件や動作条件を示すパラメータを変えて、それぞれ、シミュレーションして求めても良い。若しくは、（３）固定回路波形記憶部１０１１の節で説明したように、３つのうち１つだけをシミュレーションにより求め、他の２つについては、近似計算により求めても良い。
これらの電圧降下波形は、図示していないシミュレーション部により生成され、再構成回路波形記憶部１０１２に記録される。
これらの電圧降下波形は、図示していないシミュレーション部により生成され、再構成回路波形記憶部１０１２に記録される。
（６）再構成回路波形推定部３０１７
再構成可能部波形推定部３０１７は、各構成情報に対応する３種類の電圧降下波形を読み出し、出来栄えデータｔｍ／ｔｐと、読み出した３種類の電圧降下波形により、各構成情報により構築された回路の電圧降下値の変動を示す推定波形を生成する。
推定の具体的な手順は、固定回路波形推定部３０１３による推定と同様であるので、ここでは説明を省略する。
再構成可能部波形推定部３０１７は、各構成情報に対応する３種類の電圧降下波形を読み出し、出来栄えデータｔｍ／ｔｐと、読み出した３種類の電圧降下波形により、各構成情報により構築された回路の電圧降下値の変動を示す推定波形を生成する。
推定の具体的な手順は、固定回路波形推定部３０１３による推定と同様であるので、ここでは説明を省略する。
再構成回路波形推定部３０１７は、各構成情報について、生成した推定波形を、順次、合成波形生成部３０１８へ出力する。
（７）合成波形生成部３０１８
合成波形生成部３０１８は、内部メモリ（図示せず）を備えており、固定回路波形推定部３０１３から、固定回路部３００３の推定波形と、再構成可能部３００４の推定波形を複数受け取り、受け取った推定波形を内部メモリに一時的に記憶する。
（７）合成波形生成部３０１８
合成波形生成部３０１８は、内部メモリ（図示せず）を備えており、固定回路波形推定部３０１３から、固定回路部３００３の推定波形と、再構成可能部３００４の推定波形を複数受け取り、受け取った推定波形を内部メモリに一時的に記憶する。
次に、合成波形生成部３０１８は、内部メモリに記憶されている固定回路部３００３の推定波形と、各構成に対する、再構成可能部３００４の推定波形とを足し合わせ、合成波形を生成する。ここで生成される合成波形は、固定回路部３００３と再構成可能部３００４を同時に動作させた際に推定される、集積回路３０００全体の電圧降下波形である。
具体的には、図７に示すように、合成波形生成部３０１８は、固定回路部３００３の推定波形２００１と再構成可能部３００４に構成Ａの回路を構築した場合の推定波形２００２とを足し合わせ、合成波形２００３を生成する。続いて、合成波形生成部３０１８は、生成した合成波形２００３を最大電圧降下値検出部３０１９へ出力する。
具体的には、図７に示すように、合成波形生成部３０１８は、固定回路部３００３の推定波形２００１と再構成可能部３００４に構成Ａの回路を構築した場合の推定波形２００２とを足し合わせ、合成波形２００３を生成する。続いて、合成波形生成部３０１８は、生成した合成波形２００３を最大電圧降下値検出部３０１９へ出力する。
以下、構成Ｂ・・・についても、合成波形生成部３０１８は、同様の処理を行う。
なお、各電圧降下波形は、図のような曲線を示す関数ではなく、曲線上の複数の点の座標であってもよい。この場合、固定回路の推定波形上の各点のｔ座標と、再構成可能回路の推定波形上の点のｔ座標とが一致しないことが起こりうる。この場合、何れか一方の電圧降下波形について、隣り合う２点間を補完して、他方電圧降下波形上の点のｔ座標と同じｔ座標の点の電圧降下値を算出し、算出した値を足し合わせる。
なお、各電圧降下波形は、図のような曲線を示す関数ではなく、曲線上の複数の点の座標であってもよい。この場合、固定回路の推定波形上の各点のｔ座標と、再構成可能回路の推定波形上の点のｔ座標とが一致しないことが起こりうる。この場合、何れか一方の電圧降下波形について、隣り合う２点間を補完して、他方電圧降下波形上の点のｔ座標と同じｔ座標の点の電圧降下値を算出し、算出した値を足し合わせる。
（８）最大電圧降下値検出部３０１９
最大電圧降下値検出部３０１９は、合成波形生成部３０１８から、順次、構成Ａ、構成Ｂ・・・が、再構成可能部３００４に構築された場合の、集積回路３０００全体の合成波形２００３、２００６・・・を受け取る。
これらを受け取ると、最大電圧降下値検出部３０１９は、受け取った合成波形から、最大電圧降下値を検出する。
最大電圧降下値検出部３０１９は、合成波形生成部３０１８から、順次、構成Ａ、構成Ｂ・・・が、再構成可能部３００４に構築された場合の、集積回路３０００全体の合成波形２００３、２００６・・・を受け取る。
これらを受け取ると、最大電圧降下値検出部３０１９は、受け取った合成波形から、最大電圧降下値を検出する。
例えば、図７に示すように、最大電圧降下値検出部３０１９は、構成Ａについて算出された合成波形２００３から、最大電圧降下値ΔＶＡを検出する。続いて、最大電圧降下値検出部３０１９は、検出した最大電圧降下値ΔＶＡを比較部３０２１へ出力する。
他の合成波形２００６・・・についても、同様に最大電圧降下値ΔＶＢ・・・を算出し、比較部３０２１へ出力する。
他の合成波形２００６・・・についても、同様に最大電圧降下値ΔＶＢ・・・を算出し、比較部３０２１へ出力する。
（９）比較部３０２１
比較部３０２１は、内部にメモリを備えており、前記メモリに、設計段階において設定された電圧降下値の閾値ΔＶｔｈを記憶している。閾値ΔＶｔｈは、集積回路３０００内で断線や短絡などの故障がない状態で正常に動作できる範囲の電圧降下値の最大値である。
比較部３０２１は、内部にメモリを備えており、前記メモリに、設計段階において設定された電圧降下値の閾値ΔＶｔｈを記憶している。閾値ΔＶｔｈは、集積回路３０００内で断線や短絡などの故障がない状態で正常に動作できる範囲の電圧降下値の最大値である。
比較部３０２１は、最大電圧降下値検出部３０１９から、最大電圧降下値ΔＶＡ、ΔＶＢ・・・を順次受け取る。これらを受け取ると、比較部３０２１は、受け取った最大電圧降下値ΔＶＡ、ΔＶＢ・・・と閾値ΔＶｔｈとを、それぞれ比較し、比較結果を判定部３０２３へ出力する。
（１０）判定部３０２３
判定部３０２３は、比較部３０２１から、各構成に対応する最大電圧降下値ΔＶＡ、ΔＶＢ・・・と閾値ΔＶｔｈとの比較結果を受け取る。受け取った比較結果により、ΔＶｎ≧ΔＶｔｈ（ｎ＝Ａ、Ｂ・・・）であれば、判定部３０２３は、ΔＶｎを削除する。受け取ったΔＶｎ＜ΔＶｔｈであれば、構成情報ＩＤ：ｎの構成情報を、再構成回路波形記憶部１０１２から読み出し、集積回路３０００へ出力する。なお、ΔＶｎ＜ΔＶｔｈを満たすΔＶｎが複数検出された場合、判定部３０２３は、その中で、最も値の小さいΔＶｎと対応する構成情報を出力する。
（１０）判定部３０２３
判定部３０２３は、比較部３０２１から、各構成に対応する最大電圧降下値ΔＶＡ、ΔＶＢ・・・と閾値ΔＶｔｈとの比較結果を受け取る。受け取った比較結果により、ΔＶｎ≧ΔＶｔｈ（ｎ＝Ａ、Ｂ・・・）であれば、判定部３０２３は、ΔＶｎを削除する。受け取ったΔＶｎ＜ΔＶｔｈであれば、構成情報ＩＤ：ｎの構成情報を、再構成回路波形記憶部１０１２から読み出し、集積回路３０００へ出力する。なお、ΔＶｎ＜ΔＶｔｈを満たすΔＶｎが複数検出された場合、判定部３０２３は、その中で、最も値の小さいΔＶｎと対応する構成情報を出力する。
また、ΔＶｎ＜ΔＶｔｈを満たすΔＶｎが１つも検出されなかった場合、判定部３０２３は、現在製造対象となっている集積回路は、不良品である旨を、図示していないモニタに表示し、操作者に、不良品発見の旨を通知する。
１．４ 動作
以下に、構成決定サーバ３００７による構成情報の選択処理における動作について、図８及び図９のフローチャートを用いて説明する。なお、このとき、実測値記憶部１０１０、固定回路波形記憶部１０１１、再構成回路波形記憶部１０１２には、それぞれ、上述したデータが既に格納されているとして、説明を始める。
１．４ 動作
以下に、構成決定サーバ３００７による構成情報の選択処理における動作について、図８及び図９のフローチャートを用いて説明する。なお、このとき、実測値記憶部１０１０、固定回路波形記憶部１０１１、再構成回路波形記憶部１０１２には、それぞれ、上述したデータが既に格納されているとして、説明を始める。
先ず、出来栄えデータ算出部３０１１は、実測値記憶部１０１０から、製造対象となる集積回路３０００の実測値（リングオシレータの動作時間ｔｍ）を読み出す（ステップＳ１００１）。
次に、出来栄えデータ算出部３０１１は、実測値（ｔｍ）と設計値（ｔｐ）の比率ｔｍ／ｔｐを出来栄えデータとして算出し、算出した出来栄えデータｔｍ／ｔｐを、固定回路波形推定部３０１３及び再構成回路波形推定部３０１７へ出力する（ステップＳ１００２）。
次に、出来栄えデータ算出部３０１１は、実測値（ｔｍ）と設計値（ｔｐ）の比率ｔｍ／ｔｐを出来栄えデータとして算出し、算出した出来栄えデータｔｍ／ｔｐを、固定回路波形推定部３０１３及び再構成回路波形推定部３０１７へ出力する（ステップＳ１００２）。
固定回路波形推定部３０１３は、固定回路波形記憶部１０１１から、固定回路部３００３に関する３つの電圧降下波形１０２１、１０２２、１０２３を読み出す（ステップＳ１００３）。続いて、固定回路波形推定部３０１３は、出来栄えデータｔｍ／ｔｐを基に、短い動作時間の波形と設計通り通りの波形、又は、長い動作時間の波形と設計通りの波形との間を補完し、固定回路部３００３の推定波形を生成する（ステップＳ１００４）。固定回路部３００３は、生成した推定波形を合成波形生成部３０１８へ出力する。
また、再構成回路波形推定部３０１７は、再構成回路波形記憶部１０１２から、１の構成情報に対応する３つの電圧降下波形を読み出す（ステップＳ１００６）。
続いて、再構成回路波形推定部３０１７は、出来栄えデータｔｍ／ｔｐを基に、短い動作時間の波形と設計通りの波形、又は、長い動作時間の波形と設計通りの波形との間を補完し、前記１の構成情報により再構成可能部３００４に構築された回路の推定波形を生成する（ステップＳ１００７）。再構成回路波形推定部３０１７は、生成した推定波形を合成波形生成部３０１８へ出力する。
続いて、再構成回路波形推定部３０１７は、出来栄えデータｔｍ／ｔｐを基に、短い動作時間の波形と設計通りの波形、又は、長い動作時間の波形と設計通りの波形との間を補完し、前記１の構成情報により再構成可能部３００４に構築された回路の推定波形を生成する（ステップＳ１００７）。再構成回路波形推定部３０１７は、生成した推定波形を合成波形生成部３０１８へ出力する。
合成波形生成部３０１８は、受け取った固定回路部３００３の推定波形と再構成可能部３００４の推定波形とを足し合わせて、集積回路３０００全体の推定波形を生成する（ステップＳ１００８）。
最大電圧降下値検出部３０１９は、生成された推定波形から最大電圧降下値を検出する（ステップＳ１０１１）。
最大電圧降下値検出部３０１９は、生成された推定波形から最大電圧降下値を検出する（ステップＳ１０１１）。
ここで、再構成回路波形推定部３０１７によって、全ての構成情報に対応する、電圧降下波形の読み出しが終了していれば（ステップＳ１０１２のＹＥＳ）、構成決定サーバ３００７は、ステップＳ１０１４へ処理を進める。
全ての構成情報について、電圧降下波形の読み出しが終了していなければ（ステップＳ１０１２のＮＯ）、ステップＳ１００６へ戻り、全ての構成情報について、ステップＳ１００６〜ステップＳ１０１１の処理を繰り返す。
全ての構成情報について、電圧降下波形の読み出しが終了していなければ（ステップＳ１０１２のＮＯ）、ステップＳ１００６へ戻り、全ての構成情報について、ステップＳ１００６〜ステップＳ１０１１の処理を繰り返す。
比較部３０２１は、最大電圧降下値（ΔＶＡ、ΔＶＢ・・）を受け取り、それぞれと、閾値ΔＶｔｈとを比較し（ステップＳ１０１４）、比較結果を判定部３０２３へ出力する。
受け取った比較結果により、ΔＶｎ＜ΔＶｔｈを満たすｎ（ｎ＝Ａ，Ｂ・・・）が１つも存在しないと判断した場合（ステップＳ１０１６のＮＯ）、判定部３０２３は、製造対象となっている集積回路が不良品である旨をモニタに表示する（ステップＳ１０１８）。
受け取った比較結果により、ΔＶｎ＜ΔＶｔｈを満たすｎ（ｎ＝Ａ，Ｂ・・・）が１つも存在しないと判断した場合（ステップＳ１０１６のＮＯ）、判定部３０２３は、製造対象となっている集積回路が不良品である旨をモニタに表示する（ステップＳ１０１８）。
受け取った比較結果により、ΔＶｎ＜ΔＶｔｈを満たすｎが存在すれば（ステップＳ１０１６のＹＥＳ）、判定部３０２３は、ΔＶｎと対応する構成情報を再構成回路波形記憶部１０１２から読み出し、集積回路３０００へ出力する（ステップＳ１０１７）。
なお、ΔＶｎ＜ΔＶｔｈを満たすｎが複数存在する場合、判定部３０２３は、最も小さいΔＶｎと対応する構成情報を出力する。
１．５ まとめ・効果
この構成を用いて構成情報を決定することにより、構成決定サーバは、最大電圧降下値ができるだけ小さくなるような構成情報を選択する。つまり、設計通りに動作するための電流密度も小さい。従って、配線の幅を狭くできる。つまり、配線に幅に関するマージンを抑制することができる。
なお、ΔＶｎ＜ΔＶｔｈを満たすｎが複数存在する場合、判定部３０２３は、最も小さいΔＶｎと対応する構成情報を出力する。
１．５ まとめ・効果
この構成を用いて構成情報を決定することにより、構成決定サーバは、最大電圧降下値ができるだけ小さくなるような構成情報を選択する。つまり、設計通りに動作するための電流密度も小さい。従って、配線の幅を狭くできる。つまり、配線に幅に関するマージンを抑制することができる。
かつ、動作に信頼性劣化を起こさずに、半導体集積回路を動作させることができる。また、ノイズ発生を低減することもできる。
２．実施の形態２
以下に、本発明の１実施態様である製造システムについて説明する。
２．１ 概要
実施の形態２において、集積回路６０００は、固定回路部３００３の電圧降下波形を計測する。
２．実施の形態２
以下に、本発明の１実施態様である製造システムについて説明する。
２．１ 概要
実施の形態２において、集積回路６０００は、固定回路部３００３の電圧降下波形を計測する。
構成決定サーバ７００７は、電圧降下波形を基に出来栄えデータを算出し、実施の形態１と同様の手順で、再構成可能部３００４に構成される候補となる各構成について、電圧降下波形を推定する。
一方、固定回路部３００３に関しては、実測した電圧降下波形を取得しているので、実測した電圧降下波形と、推定した再構成可能部の波形とを足し合わせて、集積回路全体の電圧降下値の変動を示す合成波形を生成する。
２．２ 集積回路６０００
集積回路６０００は、図１０に示すように、検出部６００１、演算部６００２、固定回路部３００３、再構成可能部３００４、構成制御部３００５及び構成情報記憶部３００６から構成される。
一方、固定回路部３００３に関しては、実測した電圧降下波形を取得しているので、実測した電圧降下波形と、推定した再構成可能部の波形とを足し合わせて、集積回路全体の電圧降下値の変動を示す合成波形を生成する。
２．２ 集積回路６０００
集積回路６０００は、図１０に示すように、検出部６００１、演算部６００２、固定回路部３００３、再構成可能部３００４、構成制御部３００５及び構成情報記憶部３００６から構成される。
集積回路６０００の検出部６００１及び固定回路部３００３は、電源と接続されており、固定回路部３００３は、実際に動作している。
本実施の形態において、検出部６００１及び演算部６００２以外の各構成は、実施の形態１と同様であるので、同一の参照符号を付しており、これらについての説明は割愛する。
本実施の形態において、検出部６００１及び演算部６００２以外の各構成は、実施の形態１と同様であるので、同一の参照符号を付しており、これらについての説明は割愛する。
（１）検出部６００１
検出部６００１は、図１０に示すように、２つの抵抗、ＡＤコンバータ６００６及びＢＧＲ（Ｂａｎｄｇａｐ Ｒｅｆｅｒｅｎｃｅ）６００７を含んで構成される。
ＡＤコンバータ６００６は、図１０に示すように、電源及び固定回路部３００３に接続されており、この信号線からの入力信号を基に電圧値を算出する。
検出部６００１は、図１０に示すように、２つの抵抗、ＡＤコンバータ６００６及びＢＧＲ（Ｂａｎｄｇａｐ Ｒｅｆｅｒｅｎｃｅ）６００７を含んで構成される。
ＡＤコンバータ６００６は、図１０に示すように、電源及び固定回路部３００３に接続されており、この信号線からの入力信号を基に電圧値を算出する。
ＡＤコンバータ６００６には、前述の信号線からの入力信号とＢＲＧ６００７の生成するリファレンス電圧が入力される。ＡＤコンバータ６００６は、一定の時間間隔又は連続して、リファレンス電圧と信号線からの電圧から算出した電圧値を演算部６００２へ出力する。
（２）演算部６００２
演算部６００２は、検出部６００１から電圧値を受け取る。電圧値を受け取ると演算部６００２は、抵抗Ｒ１及びＲ２を考慮して、電圧値を補正し、所定の電圧（例えば電源電圧、設計上の基準電圧など）から補正後の電圧を減じて、電圧降下値を算出する。
（２）演算部６００２
演算部６００２は、検出部６００１から電圧値を受け取る。電圧値を受け取ると演算部６００２は、抵抗Ｒ１及びＲ２を考慮して、電圧値を補正し、所定の電圧（例えば電源電圧、設計上の基準電圧など）から補正後の電圧を減じて、電圧降下値を算出する。
演算部６００２は、同様の演算を繰返し、電圧降下波形を生成し、所定期間おきに、算出した電圧降下値から形成される生成した電圧降下波形を出力する。
２．３ 構成決定サーバ７００７
図１１に示すように、構成決定サーバ７００７は、出来栄えデータ算出部７０１１、実測値記憶部７０１０、再構成回路波形記憶部１０１２、再構成回路波形推定部３０１７、合成波形生成部７０１８、最大電圧降下値検出部３０１９、比較部３０２１及び判定部３０２３から構成される。
２．３ 構成決定サーバ７００７
図１１に示すように、構成決定サーバ７００７は、出来栄えデータ算出部７０１１、実測値記憶部７０１０、再構成回路波形記憶部１０１２、再構成回路波形推定部３０１７、合成波形生成部７０１８、最大電圧降下値検出部３０１９、比較部３０２１及び判定部３０２３から構成される。
再構成回路波形記憶部１０１２、再構成回路波形推定部３０１７、最大電圧降下値検出部３０１９、比較部３０２１及び判定部３０２３については、実施の形態１と同様であるので、説明を省略する。
（１）実測値記憶部７０１０
実測値記憶部７０１０は、集積回路６０００から出力される、固定回路部３００３の電圧降下波形を記憶する。なお、実測値記憶部７０１０が、一定の時間間隔で複数の電圧降下値（実測値）を取得し、取得した電圧降下値間を補完して、電圧降下波形を形成して、記憶するとしてもよい。
（１）実測値記憶部７０１０
実測値記憶部７０１０は、集積回路６０００から出力される、固定回路部３００３の電圧降下波形を記憶する。なお、実測値記憶部７０１０が、一定の時間間隔で複数の電圧降下値（実測値）を取得し、取得した電圧降下値間を補完して、電圧降下波形を形成して、記憶するとしてもよい。
（２）出来栄えデータ算出部７０１１
出来栄えデータ算出部７０１１は、実測された固定回路部３００３の電圧降下波形に対する出来栄えデータを算出する機能部である。
ここで、本実施の形態における出来栄えデータを算出するに当たって、電圧降下波形の特徴量という概念を導入する。
出来栄えデータ算出部７０１１は、実測された固定回路部３００３の電圧降下波形に対する出来栄えデータを算出する機能部である。
ここで、本実施の形態における出来栄えデータを算出するに当たって、電圧降下波形の特徴量という概念を導入する。
図１２（ａ）は、特徴量算出の概念を示す図である。集積回路の１サイクルの動作時間を仮に１クロックサイクルであると仮定し、電圧降下波形を時間ｔに関する関数ｆ（ｔ）であると考える。１クロックサイクルの間（ｔｃｌ）のｆ（ｔ）の積分値に対して、９割の積分値（図１２（ａ）の斜線部）となる時間（特徴時間と呼ぶ）をｔａとする。
つまり、特徴時間ｔａは、下記の式２を満たす。
つまり、特徴時間ｔａは、下記の式２を満たす。
特徴時間ｔａと１クロックサイクルｔｃｌの比を
特徴量Ｘ＝ｔａ／ｔｃｌ
とする。
本実施の形態では、実測された電圧降下波形ｆ１（ｔ）の特徴量Ｘ１と、設計値通りに動作する場合を想定してシミュレーションされた電圧降下波形ｆ２（ｔ）の特徴量Ｘ２との比「Ｘ１／Ｘ２」を出来栄えデータとする。
特徴量Ｘ＝ｔａ／ｔｃｌ
とする。
本実施の形態では、実測された電圧降下波形ｆ１（ｔ）の特徴量Ｘ１と、設計値通りに動作する場合を想定してシミュレーションされた電圧降下波形ｆ２（ｔ）の特徴量Ｘ２との比「Ｘ１／Ｘ２」を出来栄えデータとする。
なお、上記の説明では、式２により、特徴時間ｔａを定義した。その理由は、以下の通りである。
電圧降下は、１クロックサイクル期間、継続して生じているが、期間の終端近くでは、電圧降下値が非常に小さくなる場合が多い。どの程度の時間で、電圧降下値が低下するかは、その回路の特性により異なる。そこで、電圧降下値の積分値が全体の９割を超える時間、経過した後の時間帯は、電圧降下値は非常に低いと仮定し、９割を超える時間により特徴量を求めている。
電圧降下は、１クロックサイクル期間、継続して生じているが、期間の終端近くでは、電圧降下値が非常に小さくなる場合が多い。どの程度の時間で、電圧降下値が低下するかは、その回路の特性により異なる。そこで、電圧降下値の積分値が全体の９割を超える時間、経過した後の時間帯は、電圧降下値は非常に低いと仮定し、９割を超える時間により特徴量を求めている。
従って、必ずしも９割である必要は無く、対象となる集積回路の電圧降下波形によって、任意に決めればよい。
さて、ここから、出来栄えデータ算出部７０１１について詳細に説明する。
図１２（ｂ）に示すように、出来栄えデータ算出部７０１１は、メモリ７０１５及び演算部７０１６を備えている。メモリ７０１５には、１クロックサイクル時間「ｔｃｌ」が記憶されている。
さて、ここから、出来栄えデータ算出部７０１１について詳細に説明する。
図１２（ｂ）に示すように、出来栄えデータ算出部７０１１は、メモリ７０１５及び演算部７０１６を備えている。メモリ７０１５には、１クロックサイクル時間「ｔｃｌ」が記憶されている。
先ず、出来栄えデータ算出部７０１１の演算部７０１６は、実測値記憶部７０１０から実測された電圧降下波形ｆ１（ｔ）を取得する（ステップＳ１０２０）。演算部７０１６は、ステップＳ１０２２及びステップＳ１０２３に示す手順で、電圧降下波形ｆ１（ｔ）に対する特徴量の算出をする（ステップＳ１０２１）。
演算部７０１６は、先ず、電圧降下波形ｆ１（ｔ）について、上記の式２を満たす特徴時間ｔａ１を算出する（ステップＳ１０２２）。続いて、演算部７０１６は、算出したｔａ１とｔｃｌとの比率ｔａ１／ｔｃｌをｆ１（ｔ）に対する特徴量Ｘ１（＝ｔａ１／ｔｃｌ）として算出する（ステップＳ１０２３）。
演算部７０１６は、先ず、電圧降下波形ｆ１（ｔ）について、上記の式２を満たす特徴時間ｔａ１を算出する（ステップＳ１０２２）。続いて、演算部７０１６は、算出したｔａ１とｔｃｌとの比率ｔａ１／ｔｃｌをｆ１（ｔ）に対する特徴量Ｘ１（＝ｔａ１／ｔｃｌ）として算出する（ステップＳ１０２３）。
続いて、演算部７０１６は、固定回路波形記憶部１０１１から、設計通りに動作する場合の電圧降下値のシミュレーション波形ｆ２（ｔ）を読み出す（ステップＳ１０２６）。ここで読み出されるシミュレーション波形ｆ２（ｔ）は、図４に示す電圧降下波形１０２２である。
演算部７０１６は、ステップＳ１０２１と同様の手順で、電圧降下波形ｆ２（ｔ）に対する特徴量Ｘ２（＝ｔａ２／ｔｃｌ）を算出する（ステップＳ１０２７）。
演算部７０１６は、ステップＳ１０２１と同様の手順で、電圧降下波形ｆ２（ｔ）に対する特徴量Ｘ２（＝ｔａ２／ｔｃｌ）を算出する（ステップＳ１０２７）。
演算部７０１６は、算出した特徴量Ｘ１及びＸ２から、出来栄えデータ＝Ｘ１／Ｘ２ を算出する。
出来栄えデータ算出部７０１１は、以上のように算出した出来栄えデータ（Ｘ１／Ｘ２）を、再構成回路波形推定部３０１７へ出力する。
（３）合成波形生成部７０１８
合成波形生成部７０１８は、実施の形態１の合成波形生成部３０１８とほぼ同様であるが、固定回路波形推定部３０１３により推定された推定波形２００１に代えて、実測値記憶部７０１０に記憶されている実測された電圧降下波形を用いる。
２．４ 効果
この場合、実施の形態１に対して、固定回路部の波形推定が不要となるだけでなく、実際のデバイスの波形に基づいて、合成波形を生成することができるので、推定に伴う不確実性を減少し、精度の高い合成波形を生成することができる。よって、より厳密に最大電圧降下値を推定することができる。この結果、より小さい最大電圧降下値の構成情報を選択することができる。
２．５ 変形例
以下に、実施の形態２に係る変形例について説明する。
出来栄えデータ算出部７０１１は、以上のように算出した出来栄えデータ（Ｘ１／Ｘ２）を、再構成回路波形推定部３０１７へ出力する。
（３）合成波形生成部７０１８
合成波形生成部７０１８は、実施の形態１の合成波形生成部３０１８とほぼ同様であるが、固定回路波形推定部３０１３により推定された推定波形２００１に代えて、実測値記憶部７０１０に記憶されている実測された電圧降下波形を用いる。
２．４ 効果
この場合、実施の形態１に対して、固定回路部の波形推定が不要となるだけでなく、実際のデバイスの波形に基づいて、合成波形を生成することができるので、推定に伴う不確実性を減少し、精度の高い合成波形を生成することができる。よって、より厳密に最大電圧降下値を推定することができる。この結果、より小さい最大電圧降下値の構成情報を選択することができる。
２．５ 変形例
以下に、実施の形態２に係る変形例について説明する。
（１）出来栄えデータをリングオシレータにより取得
図１３は、この変形例を示すブロック図である。集積回路７０５１は、実施の形態２の集積回路の構成要素に加えて、実施の形態１において説明した検出部３００１及び演算部３００２を含んで構成される。
演算部６００２は、電圧降下波形を出力し、演算部３００２は、リングオシレータの動作時間を出力する。
図１３は、この変形例を示すブロック図である。集積回路７０５１は、実施の形態２の集積回路の構成要素に加えて、実施の形態１において説明した検出部３００１及び演算部３００２を含んで構成される。
演算部６００２は、電圧降下波形を出力し、演算部３００２は、リングオシレータの動作時間を出力する。
また、構成決定サーバ７０２１は、電圧降下波形を記憶する実測値記憶部７０１０に加えて、リングオシレータの動作時間を記憶する実測値記憶部１０１０を備える。また、出来栄えデータ算出部７０１１に代えて、実施の形態１において説明した出来栄えデータ算出部３０１１を備えている。
この構成によると、出来栄えデータ算出部３０１１は、比率を算出するという単純な演算により出来栄えデータを算出することができる。従って、実施の形態２のような積分計算をする必要はなく、構成決定サーバ７０２１の処理負荷を軽減できる。
この構成によると、出来栄えデータ算出部３０１１は、比率を算出するという単純な演算により出来栄えデータを算出することができる。従って、実施の形態２のような積分計算をする必要はなく、構成決定サーバ７０２１の処理負荷を軽減できる。
また、実測された電圧降下値波形を取得できるので、実施の形態２と同様に、より精密に最大電圧降下値を推定することができる。
（２）電圧降下波形に代えて電圧波形
実施の形態２では、構成決定サーバは、集積回路から電圧降下波形を取得し、実測値記憶部へ記憶していたが、これに代えて、電圧波形を取得する構成であっても良い。
（２）電圧降下波形に代えて電圧波形
実施の形態２では、構成決定サーバは、集積回路から電圧降下波形を取得し、実測値記憶部へ記憶していたが、これに代えて、電圧波形を取得する構成であっても良い。
図１４は、集積回路７０５２の構成を示している。この構成は、図１０とほぼ同一であるが、演算部６００９のみが、図１０と異なる。
演算部６００９は、検出部６００１から電圧値を受け取る毎に、抵抗Ｒ１、Ｒ２を考慮した補正をして、一定時間毎（例えば１クロックサイクルごとに）に補正後の複数の電圧値を電圧波形として出力する。
演算部６００９は、検出部６００１から電圧値を受け取る毎に、抵抗Ｒ１、Ｒ２を考慮した補正をして、一定時間毎（例えば１クロックサイクルごとに）に補正後の複数の電圧値を電圧波形として出力する。
構成決定サーバの機能ブロック図は、図１１とほぼ同様であるので、ここでは、図１１を流用して説明する。
構成決定サーバ７００７は、実測値記憶部７０１０と入力端子との間に、図示していない減算部を備えている。
集積回路７０５２から出力された電圧波形は、先ず、減算部に入力される。減算部は、所定の電圧（例えば、電源電圧、設計に決められる回路への印加電圧）から、受け取った電圧波形を形成する各電圧値を減じて、電圧降下値波形を生成し、生成した電圧降下値波形を実測値記憶部７０１０に書き込む。
構成決定サーバ７００７は、実測値記憶部７０１０と入力端子との間に、図示していない減算部を備えている。
集積回路７０５２から出力された電圧波形は、先ず、減算部に入力される。減算部は、所定の電圧（例えば、電源電圧、設計に決められる回路への印加電圧）から、受け取った電圧波形を形成する各電圧値を減じて、電圧降下値波形を生成し、生成した電圧降下値波形を実測値記憶部７０１０に書き込む。
その他の構成部は、実施の形態２と同様である。
なお、実測値記憶部７０１０が、一定の時間間隔で複数の電圧値（実測値）を取得し、取得した電圧値間を補完して、電圧波形を形成して、記憶するとしてもよい。
３．実施の形態３
以下に、本発明の１実施態様である通信システム３について説明する。
３．１ 概要
本実施の形態の通信システム３は、図１５に示すように、実施の形態１において説明した集積回路３０００を搭載した携帯情報装置７００１と、構成決定サーバ７００２から構成される。
なお、実測値記憶部７０１０が、一定の時間間隔で複数の電圧値（実測値）を取得し、取得した電圧値間を補完して、電圧波形を形成して、記憶するとしてもよい。
３．実施の形態３
以下に、本発明の１実施態様である通信システム３について説明する。
３．１ 概要
本実施の形態の通信システム３は、図１５に示すように、実施の形態１において説明した集積回路３０００を搭載した携帯情報装置７００１と、構成決定サーバ７００２から構成される。
通信システム３は、携帯情報装置７００１に実装され出荷された後、再構成可能部３００４上に、集積回路３０００の経年劣化による特性の変化に応じて、最適な構成の回路を再構成するシステムである。
３．２ 構成及び動作
図１５に示すように、携帯情報装置７００１は、実施の形態１において説明した集積回路３０００と通信モジュール部７０３１と入力部と７０３３と表示部７０３４を含んで構成される。
３．２ 構成及び動作
図１５に示すように、携帯情報装置７００１は、実施の形態１において説明した集積回路３０００と通信モジュール部７０３１と入力部と７０３３と表示部７０３４を含んで構成される。
携帯情報装置７００１には、図示されていないタイマーが備えられており、出荷後（又は製造後）所定の期間経過すると、タイマーは、検出部３００１へ計測指開始示す制御信号を出力する。
なお、利用者の所定のキー操作により、検出部３００１へ計測開始を示す制御信号が出力される構成であっても良い。この構成であれば、タイマーによる計測開始指示が、利用者による携帯情報装置７００１の利用を妨げない。
なお、利用者の所定のキー操作により、検出部３００１へ計測開始を示す制御信号が出力される構成であっても良い。この構成であれば、タイマーによる計測開始指示が、利用者による携帯情報装置７００１の利用を妨げない。
前記制御信号を受け取ると、検出部３００１及び演算部３００２は、固定回路部３００３の特性に関するデータを計測する。ここでは、実測値は実施の形態１と同じくリングオシレータの動作時間を計測する。
演算部３００２は、計測した動作時間を、通信モジュール部７０３１を介して構成決定サーバ７００２へ送信する。
演算部３００２は、計測した動作時間を、通信モジュール部７０３１を介して構成決定サーバ７００２へ送信する。
構成決定サーバ７００２は、通信モジュール部７０３２を備えており、その他の構成は、実施の形態１の構成決定サーバ３００７と同一であり、各構成要素には、実施の形態１と同じ参照符号を付している。
通信モジュール部７０３２は、携帯情報装置７００１からリングオシレータの動作時間を受け取ると、受け取った動作時間を実測値記憶部１０１０へ書き込む。
通信モジュール部７０３２は、携帯情報装置７００１からリングオシレータの動作時間を受け取ると、受け取った動作時間を実測値記憶部１０１０へ書き込む。
書き込まれた動作時間を基に、各構成要素は、実施の形態１と同様に動作し、現在の固定回路３００３に最も適した構成情報を決定する。
判定部３０２３は、再構成回路波形記憶部１０１２から、決定した構成情報を読み出し（データフローを示す矢印は省略）、読み出した構成情報を、通信モジュール部７０３２を介し、携帯情報装置７００１へ送信する。
判定部３０２３は、再構成回路波形記憶部１０１２から、決定した構成情報を読み出し（データフローを示す矢印は省略）、読み出した構成情報を、通信モジュール部７０３２を介し、携帯情報装置７００１へ送信する。
構成決定サーバ７００２から構成情報を受け取ると、通信モジュール部７０３２は、構成情報記憶部３００６へ、受け取った構成情報を書き込み、構成制御部３００５は、構成情報記憶部３００６に記録された構成情報をデコードし、デコードした構成情報を再構成可能部へ出力して、再構成可能部３００４に回路を再構築させる。
なお、判定部３０２３は、適切な構成情報がないと判断した場合、通信モジュール部７０３２を介して、エラー通知を送信する。エラー通知には、例えば「この装置は、回路の一部が劣化していますので、買い替えをお勧めします」といった文字列が含まれており、エラー通知を受信すると、集積回路３０００は、エラー通知に含まれる文字列を、表示部７０１３へ表示する。
３．３ まとめ・効果
この通信システム３によると、出荷後において、集積回路は、個々製品の特性と経年劣化による特性変化を反映した実測値（動作時間）を、構成決定サーバに伝達し、構成決定サーバは、現在の集積回路の動作状態に最も適した構成情報を集積回路に送り返す。
なお、判定部３０２３は、適切な構成情報がないと判断した場合、通信モジュール部７０３２を介して、エラー通知を送信する。エラー通知には、例えば「この装置は、回路の一部が劣化していますので、買い替えをお勧めします」といった文字列が含まれており、エラー通知を受信すると、集積回路３０００は、エラー通知に含まれる文字列を、表示部７０１３へ表示する。
３．３ まとめ・効果
この通信システム３によると、出荷後において、集積回路は、個々製品の特性と経年劣化による特性変化を反映した実測値（動作時間）を、構成決定サーバに伝達し、構成決定サーバは、現在の集積回路の動作状態に最も適した構成情報を集積回路に送り返す。
そのため、経年劣化により、固定回路部３００３の特性に変化が生じても、再構成可能部３００４内の回路構成を調整して、安定した動作を継続できる。
３．４ 実施の形態３に関する補足
（１）上記の実施の形態３では、構成決定サーバ７００２から構成情報が送信される構成であったが、携帯情報装置７００１内に、再構成回路波形記憶部１０１２が有する構成情報と同一の構成情報を複数記憶する記憶機構が存在し、構成決定サーバ７００２は、決定した構成情報を示す構成情報ＩＤのみを送信しても良い。携帯情報装置７００１側では、前記記憶機構が、受信した構成情報ＩＤの示す構成情報を構成情報記憶部３００６に書き込む。
３．４ 実施の形態３に関する補足
（１）上記の実施の形態３では、構成決定サーバ７００２から構成情報が送信される構成であったが、携帯情報装置７００１内に、再構成回路波形記憶部１０１２が有する構成情報と同一の構成情報を複数記憶する記憶機構が存在し、構成決定サーバ７００２は、決定した構成情報を示す構成情報ＩＤのみを送信しても良い。携帯情報装置７００１側では、前記記憶機構が、受信した構成情報ＩＤの示す構成情報を構成情報記憶部３００６に書き込む。
このようにすることで、送受信するデータ量を大幅に削減することができる。
（２）また、携帯情報装置７００１と構成決定サーバ７００２とは、有線接続されていても良い。
（３）また、携帯情報装置は集積回路３０００に代えて、実施の形態２及び変形例において説明した集積回路６０００、７０５１、７０５２を搭載していてもよいことは言うまでもない。この場合、構成情報サーバも各集積回路に対応した構成の構成情報サーバ７００７、７０３１などに通信モジュール部を搭載したものである。
（２）また、携帯情報装置７００１と構成決定サーバ７００２とは、有線接続されていても良い。
（３）また、携帯情報装置は集積回路３０００に代えて、実施の形態２及び変形例において説明した集積回路６０００、７０５１、７０５２を搭載していてもよいことは言うまでもない。この場合、構成情報サーバも各集積回路に対応した構成の構成情報サーバ７００７、７０３１などに通信モジュール部を搭載したものである。
（４）なお、実施例では可搬型の携帯情報装置を例に挙げたが、これに限るものではない。
例えば、通信システム、映像処理システム、セキュリティー処理システムの多くは、複数の規格に対応するため、プログラマブル回路において複数の構成をとるので、説明を行った移動通信装置だけでなく、TV・DVDプレイヤー・カーナビなどの映像表示装置、DVDレコーダ・ビデオカメラ・DSC・セキュリティーカメラ・などの映像記録装置、オーディオプレイヤーなどの装置、通信装置内の、通信システム、セキュリティー処理システムにも適用することで、同様に効果を得ることができる。
４．実施の形態４
本発明の各種の実施態様他についての実施の形態としての製造システム８０００について説明する。
例えば、通信システム、映像処理システム、セキュリティー処理システムの多くは、複数の規格に対応するため、プログラマブル回路において複数の構成をとるので、説明を行った移動通信装置だけでなく、TV・DVDプレイヤー・カーナビなどの映像表示装置、DVDレコーダ・ビデオカメラ・DSC・セキュリティーカメラ・などの映像記録装置、オーディオプレイヤーなどの装置、通信装置内の、通信システム、セキュリティー処理システムにも適用することで、同様に効果を得ることができる。
４．実施の形態４
本発明の各種の実施態様他についての実施の形態としての製造システム８０００について説明する。
製造システム８０００は、図１６に示すように、半製品である半導体集積回路８１００及び半導体集積回路８１００に適切な構成情報を出力する製造装置８２００から構成されている。半導体集積回路８１００は、図示していない回路基板に装着されている。
半導体集積回路８１００は、プログラマブル回路８１０２及び固定回路８１０１を備えている。
半導体集積回路８１００は、プログラマブル回路８１０２及び固定回路８１０１を備えている。
製造装置８２００は、記憶部８２０１、取得部８２０２、生成部８２０３、算出部８２０４、選択部８２０５及び出力部８２０６から構成されている。
記憶部８２０１は、複数の候補構成情報と、複数の第１電圧情報とを記憶している。複数の候補構成情報は、プログラマブル回路上に構成され、同一機能を有し構成の異なる複数の候補回路の構成を定めるものである。また、複数の第１電圧情報は、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す。
記憶部８２０１は、複数の候補構成情報と、複数の第１電圧情報とを記憶している。複数の候補構成情報は、プログラマブル回路上に構成され、同一機能を有し構成の異なる複数の候補回路の構成を定めるものである。また、複数の第１電圧情報は、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す。
取得部８２０２は、動作中の半導体集積回路８１００から、半導体集積回路８１００において計測された１個又は複数個の実測値を取得する。
生成部８２０３は、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する。
算出部８２０４は、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合の最大電圧降下量を算出する。
生成部８２０３は、取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する。
算出部８２０４は、複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合の最大電圧降下量を算出する。
選択部８２０５は、最大電圧降下量が閾値以下となる組合せを選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報を前記記憶部８２０１から取得する。
出力部８２０６は、取得した前記候補構成情報を前記半導体集積回路に書き込む。
６．その他の変形例
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
出力部８２０６は、取得した前記候補構成情報を前記半導体集積回路に書き込む。
６．その他の変形例
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）上記の実施の形態では、固定回路部の特性を示す出来栄えデータにより構成情報を選択しているが、回路全体の特性を基に判定しても良い。
（例１）集積回路は、再構成可能部の物理的構成の特徴を示すデータを計測する計測部を備え、構成決定サーバは、上記の出来栄えデータ演算部に加えて、計測部の計測したデータから、第２出来栄えデータを算出する構成を備え、再構成可能回路波形推定部は、第２の出来栄えデータを用いて電圧降下波形の推定を行う。
（例１）集積回路は、再構成可能部の物理的構成の特徴を示すデータを計測する計測部を備え、構成決定サーバは、上記の出来栄えデータ演算部に加えて、計測部の計測したデータから、第２出来栄えデータを算出する構成を備え、再構成可能回路波形推定部は、第２の出来栄えデータを用いて電圧降下波形の推定を行う。
（例２）再構成可能部に構成される候補となる候補回路を、順次、再構成可能部に構築し、実際に動作させて各候補回路の特性を示すデータ（電圧降下波形、電圧波形など）を計測する。
合成波形生成部は、固定回路部について、推定又は実測された電圧降下波形と、各候補回路について計測又は算出された電圧降下波形とを、それぞれたしあわせて、各候補回路が構築された場合の、集積回路全体の電圧降下波形を算出する。
合成波形生成部は、固定回路部について、推定又は実測された電圧降下波形と、各候補回路について計測又は算出された電圧降下波形とを、それぞれたしあわせて、各候補回路が構築された場合の、集積回路全体の電圧降下波形を算出する。
このようにすると、固定回路部についても、再構成可能部についても、実際に動作させて計測したデータから、集積回路全体の電圧降下を算出するので、構成決定サーバは、より確実に、最適な候補回路と対応する構成情報を選択することができる。
（２）上記の実施の形態では、集積回路内に検出部及び演算部が存在しているが、演算部は、構成決定サーバ内に備えられても良い。逆に、構成決定サーバ内の出来栄えデータ算出部は、集積回路上に形成されても良い。
（２）上記の実施の形態では、集積回路内に検出部及び演算部が存在しているが、演算部は、構成決定サーバ内に備えられても良い。逆に、構成決定サーバ内の出来栄えデータ算出部は、集積回路上に形成されても良い。
（３）集積回路上の検出部及び演算部による実測値の生成及び実測値記憶部への書き込みは、構成決定サーバによる構成情報の選択の直前に行っても良いし、事前に済ませておいても良い。
（４）固定回路波形記憶部及び再構成回路波形記憶部の記憶しているデータは、構成決定サーバ内のシミュレーション部（図示なし）により生成されると説明したが、構成決定サーバとは別のシミュレーション装置により生成され、各記憶部に書き込まれるとしてもよい。
（４）固定回路波形記憶部及び再構成回路波形記憶部の記憶しているデータは、構成決定サーバ内のシミュレーション部（図示なし）により生成されると説明したが、構成決定サーバとは別のシミュレーション装置により生成され、各記憶部に書き込まれるとしてもよい。
（５）上記の実施の形態では、構成決定サーバが、固定回路波形記憶部、再構成回路記憶部、実測値記憶部を含んでいるとしたが、これらのうち、一部又は全部が、構成決定サーバに接続された外部の記録装置であってもよい。
（６）上記の各実施の形態では、集積回路上に固定回路部と再構成回路部が１つずつ実装されているが、複数であっても良い。
（６）上記の各実施の形態では、集積回路上に固定回路部と再構成回路部が１つずつ実装されているが、複数であっても良い。
この場合、各回路の配置や回路間の配線、基板の大きさによって、出来栄えデータの算出に使う実測値の計測を行う。
例えば、基板上に各回路がほぼ均一に形成されている場合、基板の中央付近に形成されている固定回路を代表回路とし、全ての回路が共用する信号線が存在する場合、代表回路について、上記の実施の形態１又は２において説明したような手順で、出来栄えデータを算出する。各回路について、代表回路の出来栄えデータを下に、電圧降下波形を推定する。
例えば、基板上に各回路がほぼ均一に形成されている場合、基板の中央付近に形成されている固定回路を代表回路とし、全ての回路が共用する信号線が存在する場合、代表回路について、上記の実施の形態１又は２において説明したような手順で、出来栄えデータを算出する。各回路について、代表回路の出来栄えデータを下に、電圧降下波形を推定する。
また、複数の回路が、いくつかのグループに分かれて偏在している場合や、信号線の接続、非接続により、連携して動作する回路グループが複数形成される場合、グループ毎に、実測値の測定、電圧降下波形の推定、構成情報の選択を行えばよい。
（７）電圧降下波形の推定方法の１例について、図５を用いて説明したが、他の方法でも良い。その一例を以下に説明する。ここでは、実施の形態１の固定回路波形推定部３０１３による推定処理について説明するが、実施の形態１及び２の再構成回路推定部による推定についても、同様である。
（７）電圧降下波形の推定方法の１例について、図５を用いて説明したが、他の方法でも良い。その一例を以下に説明する。ここでは、実施の形態１の固定回路波形推定部３０１３による推定処理について説明するが、実施の形態１及び２の再構成回路推定部による推定についても、同様である。
固定回路波形推定部３０１３は、設計通りに動作した場合の電圧降下波形１０２２を、固定回路波形記憶部１０１１から読み出す。
読み出した電圧降下波形１０２２から、固定回路部の動作時間の設計値ｔｙを抽出し、ｔｙと出来栄えデータとから、固定回路部の推定動作時間ｔｋを算出する。
ｔｋ＝ｔｙ×（出来栄えデータ：） ・・・（式３）
既に述べたように、動作条件や製造工程に揺らぎがあっても、電圧降下波形の時間積分値は変わらないと仮定し、固定回路波形推定部３０１３は、次に、動作時間がｔｋであって、時間積分値が、電圧効果波形１０２２と等しくなるように、電圧効果波形１０２２を、時間軸方向及び電圧降下軸方向に伸縮する。このようにして形成された波形を、固定回路部の推定波形とする。
読み出した電圧降下波形１０２２から、固定回路部の動作時間の設計値ｔｙを抽出し、ｔｙと出来栄えデータとから、固定回路部の推定動作時間ｔｋを算出する。
ｔｋ＝ｔｙ×（出来栄えデータ：） ・・・（式３）
既に述べたように、動作条件や製造工程に揺らぎがあっても、電圧降下波形の時間積分値は変わらないと仮定し、固定回路波形推定部３０１３は、次に、動作時間がｔｋであって、時間積分値が、電圧効果波形１０２２と等しくなるように、電圧効果波形１０２２を、時間軸方向及び電圧降下軸方向に伸縮する。このようにして形成された波形を、固定回路部の推定波形とする。
（８）なお、上記の実施の形態では、最大電圧降下量を下げるように再構成可能部に構築する回路構成の選択を行ったが、さらに、遅延解析を行い、クリティカルパス遅延が最小になるように配置配線を行う構成を選択するようにしてもよい。
（９）上記の実施の形態及び変形例では、構成情報の選択を集積回路の外部（構成決定サーバ）で行ったが、半導体集積回路内部に構成決定サーバと同様の構成を備えており、これらの構成により出来栄えデータの算出、電圧降下波形の推定、構成情報の選択を行ってもよい。
（９）上記の実施の形態及び変形例では、構成情報の選択を集積回路の外部（構成決定サーバ）で行ったが、半導体集積回路内部に構成決定サーバと同様の構成を備えており、これらの構成により出来栄えデータの算出、電圧降下波形の推定、構成情報の選択を行ってもよい。
このような構成を備えることで、集積回路単独で構成情報の選択が可能であるので、より容易に扱うことが出来る。また、構成情報の選択は、動作時のはじめに一度だけ行ってもよいし、動作中に変更してもよい。
（１０）また、上記の実施の形態では、最大電圧降下値の大きさで良品不良品の判断をおこなっているが、半導体集積回路の各部の最大電流密度を計算して、それぞれの部分が電流密度のルールを満たしているかを確認して、良品不良品の判断に用いてもよい。
（１０）また、上記の実施の形態では、最大電圧降下値の大きさで良品不良品の判断をおこなっているが、半導体集積回路の各部の最大電流密度を計算して、それぞれの部分が電流密度のルールを満たしているかを確認して、良品不良品の判断に用いてもよい。
（１１）上記の実施の形態及び変形例では、判定部は、最大電圧降下値のみを基準として、構成情報を決定しているが、このような構成は一例である。例えば、最大電圧降下値に加えて、推定波形から求められる動作時間にも閾値を設定し、判定部は、合成波形から求められる動作時間が閾値未満となるような構成を示す構成情報を出力しても良い。
（１２）上記の各装置は、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、ハードディスクユニット、ディスプレィユニット、キーボード、マウスなどから構成されるコンピュータシステムである。前記ＲＡＭ、ＲＯＭ、前記ハードディスクユニットには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムに従って動作することにより、各装置は、その機能を達成する。ここで、コンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。
（１２）上記の各装置は、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、ハードディスクユニット、ディスプレィユニット、キーボード、マウスなどから構成されるコンピュータシステムである。前記ＲＡＭ、ＲＯＭ、前記ハードディスクユニットには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムに従って動作することにより、各装置は、その機能を達成する。ここで、コンピュータプログラムは、所定の機能を達成するために、コンピュータに対する指令を示す命令コードが複数個組み合わされて構成されたものである。
（１３）上記の各装置を構成する構成要素の一部又は全部は、１個のシステムＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）から構成されているとしてもよい。システムＬＳＩは、複数の構成部を１個のチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどを含んで構成されるコンピュータシステムである。前記ＲＡＭには、コンピュータプログラムが記憶されている。前記マイクロプロセッサが、前記コンピュータプログラムに従って動作することにより、システムＬＳＩは、その機能を達成する。
ここでは、システムＬＳＩとしたが、集積度の違いにより、ＩＣ、ＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
また、ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（FieldProgrammable Gate Array）やＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
また、ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（FieldProgrammable Gate Array）やＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
また、ＭＥＭＳ（Micro-Electro-Mechanical Systems）を利用しても良い。
更には、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応などが可能性として有り得る。
（１４）上記の各装置を構成する構成要素の一部又は全部は、各装置に脱着可能なＩＣカード又は単体のモジュールから構成されているとしてもよい。前記ＩＣカード又は前記モジュールは、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、などから構成されるコンピュータシステムである。前記ＩＣカード又は前記モジュールは、上記の超多機能ＬＳＩを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、前記ＩＣカード又は前記モジュールは、その機能を達成する。このＩＣカード又はこのモジュールは、耐タンパ性を有するとしてもよい。
更には、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応などが可能性として有り得る。
（１４）上記の各装置を構成する構成要素の一部又は全部は、各装置に脱着可能なＩＣカード又は単体のモジュールから構成されているとしてもよい。前記ＩＣカード又は前記モジュールは、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、などから構成されるコンピュータシステムである。前記ＩＣカード又は前記モジュールは、上記の超多機能ＬＳＩを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、前記ＩＣカード又は前記モジュールは、その機能を達成する。このＩＣカード又はこのモジュールは、耐タンパ性を有するとしてもよい。
（１５）本発明は、上記に示す方法であるとしてもよい。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしてもよいし、前記コンピュータプログラムからなるデジタル信号であるとしてもよい。
また、本発明は、前記コンピュータプログラム又は前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶＤ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＢＤ（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）、半導体メモリなど、に記録したものとしてもよい。また、これらの記録媒体に記録されている前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、前記コンピュータプログラム又は前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶＤ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＢＤ（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）、半導体メモリなど、に記録したものとしてもよい。また、これらの記録媒体に記録されている前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、前記コンピュータプログラム又は前記デジタル信号を、電気通信回線、無線又は有線通信回線、インターネットを代表とするネットワーク、データ放送等を経由して伝送するものとしてもよい。
また、本発明は、マイクロプロセッサとメモリとを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムに従って動作するとしてもよい。
また、本発明は、マイクロプロセッサとメモリとを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムに従って動作するとしてもよい。
また、前記プログラム又は前記デジタル信号を前記記録媒体に記録して移送することにより、又は前記プログラム又は前記デジタル信号を、前記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしてもよい。
（１６）本発明の１実施態様は、プログラマブル論理回路部と、固定論理回路部を含む半導体集積回路の設計方法であって、対象チップの出来栄え情報を取得する第１の工程と、前記対象チップの出来栄え情報と、同一の回路動作を行う複数種類のプログラマブル論理回路部の構成情報を含む構成情報データベースとに基づき、前記プログラマブル論理回路部の構成情報それぞれについて、固定論理部とプログラマブル論理部の両者が動作した場合の最大電圧降下量を取得する第２の工程と、前記固定論理部と前記プログラマブル論理部の両者が動作した場合の最大電圧降下量が、固定論理部の設計時に定められた値以下となる前記プログラマブル論理回路部の構成情報を選び出す第３の工程と、を有する、半導体集積回路の設計方法であるとしてもよい。
（１６）本発明の１実施態様は、プログラマブル論理回路部と、固定論理回路部を含む半導体集積回路の設計方法であって、対象チップの出来栄え情報を取得する第１の工程と、前記対象チップの出来栄え情報と、同一の回路動作を行う複数種類のプログラマブル論理回路部の構成情報を含む構成情報データベースとに基づき、前記プログラマブル論理回路部の構成情報それぞれについて、固定論理部とプログラマブル論理部の両者が動作した場合の最大電圧降下量を取得する第２の工程と、前記固定論理部と前記プログラマブル論理部の両者が動作した場合の最大電圧降下量が、固定論理部の設計時に定められた値以下となる前記プログラマブル論理回路部の構成情報を選び出す第３の工程と、を有する、半導体集積回路の設計方法であるとしてもよい。
（１７）前記設計方法は、前記対象チップの出来栄え情報が、対象チップの動作時の電圧情報を含むことを特徴とする。
（１８）前記設計方法は、前記対象チップの出来栄え情報が、固定ロジック部の電圧降下値を含むことを特徴とする。
（１９）前記対象チップの出来栄え情報が、モニタ用回路の遅延値を含むとしてもよい。
（１８）前記設計方法は、前記対象チップの出来栄え情報が、固定ロジック部の電圧降下値を含むことを特徴とする。
（１９）前記対象チップの出来栄え情報が、モニタ用回路の遅延値を含むとしてもよい。
（２０）前記設計方法において、前記第１の工程が、プログラマブル論理部を、回路遅延値を取得するように再構成する第４の工程と、前記第４の工程で再構成したプログラマブル論理部を用いて、前記回路遅延値を取得する第５の工程とを含むとしてもよい。
（２１）前記第３の工程が、前記固定論理部と前記プログラマブル論理部の両者が動作した場合の最大電圧降下量が固定論理部の設計時に定められた値以下となる構成のうち、最大電圧降下値がもっとも小さいものを選び出す工程であってもよい。
（２１）前記第３の工程が、前記固定論理部と前記プログラマブル論理部の両者が動作した場合の最大電圧降下量が固定論理部の設計時に定められた値以下となる構成のうち、最大電圧降下値がもっとも小さいものを選び出す工程であってもよい。
（２２）また、本発明の１実施態様は、上記の設計方法を用いて設計された半導体集積回路である。
（２３）また、本発明の１実施態様は、前記半導体集積回路を用いた無線情報装置であるとしてもよい。
（２４）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
（２３）また、本発明の１実施態様は、前記半導体集積回路を用いた無線情報装置であるとしてもよい。
（２４）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
本発明は、半導体集積回路を製造及び販売する産業、前記半導体集積回路の製造装置を製造及び販売する産業、及び、前記半導体集積回路を搭載した機器を製造及び販売する産業において、経営的に、また、継続的、反復的に利用可能である。
１ 製造システム
３ 通信システム
１０１０ 実測値記憶部
１０１１ 固定回路波形記憶部
１０１２ 再構成回路波形記憶部
２０１０ 回路基板
３０２３ 判定部
３０００ 集積回路
３００１ 検出部
３００２ 演算部
３００３ 固定回路部
３００４ 再構成可能部
３００５ 構成制御部
３００６ 構成情報記憶部
３００７ 構成決定サーバ
３０１１ 出来栄えデータ算出部
３０１３ 固定回路波形推定部
３０１７ 再構成回路波形推定部
３０１８ 合成波形推定部
３０１９ 最大電圧降下値検出部
３０２１ 比較部
３０５１ リングオシレータ
３０５２ カウンタ
３０５３ 遅延抽出部
７００１ 携帯情報装置
７００２ 構成決定サーバ
７０１０ 実測値記憶部
７０１１ 出来栄えデータ算出部
７０１８ 合成波形生成部
８０００ 製造システム
８１００ 半導体集積回路
８１０１ 固定回路
８１０２ プログラマブル回路
８２００ 製造装置
８２０１ 記憶部
８２０２ 取得部
８２０３ 生成部
８２０４ 算出部
８２０５ 選択部
８２０６ 出力部
３ 通信システム
１０１０ 実測値記憶部
１０１１ 固定回路波形記憶部
１０１２ 再構成回路波形記憶部
２０１０ 回路基板
３０２３ 判定部
３０００ 集積回路
３００１ 検出部
３００２ 演算部
３００３ 固定回路部
３００４ 再構成可能部
３００５ 構成制御部
３００６ 構成情報記憶部
３００７ 構成決定サーバ
３０１１ 出来栄えデータ算出部
３０１３ 固定回路波形推定部
３０１７ 再構成回路波形推定部
３０１８ 合成波形推定部
３０１９ 最大電圧降下値検出部
３０２１ 比較部
３０５１ リングオシレータ
３０５２ カウンタ
３０５３ 遅延抽出部
７００１ 携帯情報装置
７００２ 構成決定サーバ
７０１０ 実測値記憶部
７０１１ 出来栄えデータ算出部
７０１８ 合成波形生成部
８０００ 製造システム
８１００ 半導体集積回路
８１０１ 固定回路
８１０２ プログラマブル回路
８２００ 製造装置
８２０１ 記憶部
８２０２ 取得部
８２０３ 生成部
８２０４ 算出部
８２０５ 選択部
８２０６ 出力部
Claims (11)
- 半製品の半導体集積回路及び当該半導体集積回路に適切な構成情報を出力して完成品を製造する製造装置から構成される製造システムであって、
前記半導体集積回路は、プログラマブル回路及び固定回路を備え、
前記製造装置は、
プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、
少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測
され、電圧変化に関する１個以上の実測値を取得する取得手段と、
取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、
複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、
最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択手段と、
取得した前記出力構成情報を前記半導体集積回路に出力する出力手段と
を備えることを特徴とする製造システム。 - 前記取得手段は、前記１個以上の実測値として、動作中の前記半導体集積回路において所定の時間間隔で計測された複数の電圧値を取得し、
前記生成手段は、取得した複数の電圧値の間を補完して前記第２電圧情報を生成する
ことを特徴とする請求項１に記載の製造システム。 - 前記取得手段は、前記実測値として、動作中の前記半導体集積回路において計測された動作時間を取得し、
前記生成手段は、
第１の動作時間により動作する場合において前記固定回路内で発生すると予測される電圧変化を示す第１予測情報と、第２の動作時間により動作する場合において前記固定回路内で発生すると予測される電圧変化を示す第２予測情報とを記憶する記憶部と、
取得した前記動作時間を用いて、第１予測情報及び第２予測情報の間を補完して前記第２電圧情報を生成する情報生成部を含む
ことを特徴とする請求項１に記載の製造システム。 - 前記取得手段は、前記１以上の実測値として、動作中の前記半導体集積回路において所定の時間間隔で計測され、前記基準電圧値からの複数の電圧降下値を取得し、
前記生成手段は、取得した複数の電圧降下値の間を補完して前記第２電圧情報を生成する
ことを特徴とする請求項１に記載の製造システム。 - 前記製造装置は、さらに、
１個の前記候補回路について、当該候補回路が第１の動作時間で動作する場合にプログラマブル回路内で発生すると予測される電圧の時間変化を示す第１予測情報を記憶している予測情報記憶手段と、
前記第１の動作時間を用いて、前記第１予測情報を時間軸方向及び電圧変化に係る軸方向に伸縮させることにより、前記候補回路が第２の動作時間で動作する場合の第２予測情報を生成する予測情報生成手段と、
取得した前記実測値を用いて、前記第１予測情報と第２予測情報との間を補完して、前記第１電圧情報を生成する電圧情報生成手段と、
生成した第１電圧情報を前記記憶手段に記録する記録手段と
を含むことを特徴とする請求項１に記載の製造システム。 - 前記予測情報生成手段は、前記第１予測情報の全予測区間における積分値と、前記第２予測情報の全予測区間における積分値とが一致するように、前記第２予測情報を生成する
ことを特徴とする請求項５に記載の製造システム。 - 検出した最大電圧降下値が閾値以下となる組合せが複数存在する場合、前記選択手段は、前記候補構成情報の中から、最小の最大電圧降下値と対応する前記出力構成情報を取得する
ことを特徴とする請求項１に記載の製造システム。 - プログラマブル回路及び固定回路を備える半製品の半導体集積回路に適切な構成情報を出力して完成品を製造する製造装置であって、
プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、
少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、
取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、
複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、
最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択手段と、
取得した前記出力構成情報を前記半導体集積回路に出力する出力手段と
を備えることを特徴とする製造装置。 - プログラマブル回路及び固定回路を備える半製品の半導体集積回路に適切な構成情報を出力して完成品を製造する製造装置において用いられる製造方法であって、
プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを取得する第１取得ステップと、
少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する第２取得ステップと、
取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成ステップと、
複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出ステップと、
最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択ステップと、
取得した前記出力構成情報を前記半導体集積回路に出力する出力ステップと
を含むことを特徴とする製造方法。 - プログラマブル回路及び固定回路を備える半導体集積回路であって、
プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回
路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを取得する第１取得工程と、
少なくとも一部が動作中の前記半導体集積回路から、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する第２取得工程と、
取得した前記実測値に基づいて、前記固定回路の動作により前記固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成工程と、
複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出工程と、
最大電圧降下値が閾値未満となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から、１の出力構成情報を取得する選択工程と、
取得した前記出力構成情報を前記半導体集積回路に出力する出力工程と
を経て製造されることを特徴とする半導体集積回路。 - 情報端末装置及びサーバ装置から構成される通信システムであって、
前記情報端末装置は、
第１通信手段と、
プログラマブル回路及び固定回路からなる半導体集積回路と、
第１通信手段を介して、構成情報を受信し、受信した構成情報を前記プログラマブル回路に書き込む書込手段とを備え、
前記サーバ装置は、
第２通信手段と、
プログラマブル回路上に構成された場合に同一機能を有し、構成の異なる複数の候補回路、それぞれの構成を定める複数の候補構成情報と、複数の候補回路それぞれが動作した場合にプログラマブル回路内で発生すると予測される電圧変化を示す複数の第１電圧情報とを記憶している記憶手段と、
少なくとも一部が動作中の前記情報端末装置において、動作中の前記半導体集積回路から、第２通信手段を介して、当該半導体集積回路において計測され、電圧変化に関する１個以上の実測値を取得する取得手段と、
取得した前記実測値に基づいて、固定回路の動作により固定回路内で発生する電圧変化を示す第２電圧情報を生成する生成手段と、
複数の第１電圧情報の各々と第２電圧情報とを組み合わせて、複数の候補回路のそれぞれについて、固定回路とプログラマブル回路の両者が動作した場合に、前記半導体集積回路内で発生する電圧と、設計において定められた一定の基準電圧との差である電圧降下値の変化を示す第３電圧情報を取得し、取得した第３電圧情報から最大電圧降下値を算出する算出手段と、
最大電圧降下値が閾値以下となる組合せを１以上選択し、選択した組合せに対応する候補回路の構成を定める前記候補構成情報の中から出力構成情報を取得する選択手段と、
第２通信手段を介して、取得した前記出力構成情報を前記情報端末装置へ出力する出力手段と
を備えることを特徴とする通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009542469A JP4956619B2 (ja) | 2007-11-22 | 2008-11-14 | 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302668 | 2007-11-22 | ||
| JP2007302668 | 2007-11-22 | ||
| JP2009542469A JP4956619B2 (ja) | 2007-11-22 | 2008-11-14 | 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム |
| PCT/JP2008/003329 WO2009066431A1 (ja) | 2007-11-22 | 2008-11-14 | 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009066431A1 JPWO2009066431A1 (ja) | 2011-03-31 |
| JP4956619B2 true JP4956619B2 (ja) | 2012-06-20 |
Family
ID=40667266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009542469A Expired - Fee Related JP4956619B2 (ja) | 2007-11-22 | 2008-11-14 | 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8271117B2 (ja) |
| JP (1) | JP4956619B2 (ja) |
| WO (1) | WO2009066431A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011216620A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体集積回路装置 |
| US8472278B2 (en) * | 2010-04-09 | 2013-06-25 | Qualcomm Incorporated | Circuits, systems and methods for adjusting clock signals based on measured performance characteristics |
| JP5507332B2 (ja) * | 2010-05-10 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそれを備えた電圧制御装置 |
| JP2013088394A (ja) * | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
| DE102012208460A1 (de) * | 2012-05-21 | 2013-11-21 | Robert Bosch Gmbh | Umrichter für eine elektrische Maschine |
| JPWO2017138506A1 (ja) * | 2016-02-08 | 2018-12-13 | 日本電気株式会社 | 変更手順生成システム、変更手順生成方法およびプログラム |
| CN114722747B (zh) * | 2022-04-18 | 2025-05-13 | Oppo广东移动通信有限公司 | 芯片设计方法及装置、设备、存储介质 |
| CN116090388B (zh) * | 2022-12-21 | 2024-05-17 | 海光信息技术股份有限公司 | 芯片内部电压预测模型生成方法、预测方法及相关装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54125376A (en) * | 1978-03-22 | 1979-09-28 | Nec Corp | Processing system for manufacturing process |
| JPS61284936A (ja) * | 1985-06-06 | 1986-12-15 | アルテラ・コ−ポレ−シヨン | 集積回路装置に使用するプログラマブル・マクロセル |
| JP2004246538A (ja) * | 2003-02-13 | 2004-09-02 | Renesas Technology Corp | 半導体メモリ製品の生産管理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774421A (en) | 1984-05-03 | 1988-09-27 | Altera Corporation | Programmable logic array device using EPROM technology |
| US6661724B1 (en) * | 2002-06-13 | 2003-12-09 | Cypress Semiconductor Corporation | Method and system for programming a memory device |
| JP4361838B2 (ja) * | 2004-06-11 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | Ｌｓｉ設計方法 |
-
2008
- 2008-11-14 JP JP2009542469A patent/JP4956619B2/ja not_active Expired - Fee Related
- 2008-11-14 WO PCT/JP2008/003329 patent/WO2009066431A1/ja not_active Ceased
- 2008-11-14 US US12/523,834 patent/US8271117B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54125376A (en) * | 1978-03-22 | 1979-09-28 | Nec Corp | Processing system for manufacturing process |
| JPS61284936A (ja) * | 1985-06-06 | 1986-12-15 | アルテラ・コ−ポレ−シヨン | 集積回路装置に使用するプログラマブル・マクロセル |
| JP2004246538A (ja) * | 2003-02-13 | 2004-09-02 | Renesas Technology Corp | 半導体メモリ製品の生産管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2009066431A1 (ja) | 2011-03-31 |
| US20100100219A1 (en) | 2010-04-22 |
| WO2009066431A1 (ja) | 2009-05-28 |
| US8271117B2 (en) | 2012-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4956619B2 (ja) | 半導体集積回路の製造システム、製造装置、製造方法、集積回路及び通信システム | |
| EP3400453B1 (en) | Reference circuit for metrology system | |
| KR101999076B1 (ko) | 온칩 파라미터 측정 | |
| JP4908281B2 (ja) | 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置 | |
| JP5910499B2 (ja) | 拡張性評価装置、拡張性評価方法および拡張性評価プログラム | |
| US20120072881A1 (en) | Design apparatus, method for having computer design semiconductor integrated circuit, and non-transitory computer-readable medium | |
| US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
| US7295938B2 (en) | Clock jitter calculation device, clock jitter calculation method, and clock jitter calculation program | |
| US9116751B2 (en) | Reconfigurable device, processing assignment method, processing arrangement method, information processing apparatus, and control method therefor | |
| JP5561274B2 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
| US20150149103A1 (en) | Magnetic body analyzing device and magnetic body analyzing method | |
| JP6362637B2 (ja) | 寸法公差解析システム、寸法公差解析方法、３次元モデル生成プログラム及び記録媒体 | |
| JP2008118098A (ja) | 半導体集積回路の動作解析方法 | |
| JP2009086848A (ja) | 半導体装置、半導体装置の制御方法および半導体装置の制御情報の作成方法 | |
| US7865860B2 (en) | Layout design device and layout method | |
| JP2007199951A (ja) | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム | |
| JP5056650B2 (ja) | 電圧変動量見積方法、装置、半導体装置動作検証装置、半導体装置設計方法、プリント板設計方法、及びプログラム | |
| US8095338B2 (en) | Data processing apparatus and method | |
| JP2011257845A (ja) | ディレイライブラリ生成装置，ディレイライブラリ生成プログラムおよびディレイライブラリ生成方法 | |
| JP5338919B2 (ja) | 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置 | |
| JP2011014028A (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
| US20240027279A1 (en) | Systems And Methods For Thermal Monitoring In Integrated Circuits | |
| JP4731990B2 (ja) | 半導体装置の評価方法 | |
| JPWO2011114416A1 (ja) | 半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システム | |
| US20130055189A1 (en) | Method for implementing circuit design for integrated circuit and computer readable medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |