JP4958866B2 - プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール - Google Patents
プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール Download PDFInfo
- Publication number
- JP4958866B2 JP4958866B2 JP2008240690A JP2008240690A JP4958866B2 JP 4958866 B2 JP4958866 B2 JP 4958866B2 JP 2008240690 A JP2008240690 A JP 2008240690A JP 2008240690 A JP2008240690 A JP 2008240690A JP 4958866 B2 JP4958866 B2 JP 4958866B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- ground
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Description
このように、本発明では、グランドライン32へのグランドの給電は、2倍高調信号を出力する出力端子(Out2)34から2倍高調波周波数の波長λ1の1/4の位置である図2A中の位置A、A’において、グランドプレート37からグランド接続ライン370を介して給電される。換言すると、従来、伝送線路300の全周囲のグランドプレート37からグランドライン32へ直接グランドの給電が行われていたのに代えて、本発明では、グランドライン32へグランドの給電を行う位置を、高調波取り出し端子(Out2)34から2倍高調波周波数の波長λ1の1/4の位置A、A’に制限するものである。
Claims (19)
- 差動トランジスタ対と、
前記差動トランジスタ対の入力端子間に接続されたインダクタと容量からなるLC共振回路と、
前記差動トランジスタ対の差動出力端子間に接続された周波数選択回路
を備えた電圧制御発振回路であって、
前記周波数選択回路は、
信号ラインと該信号ラインに対応するグランドラインを備えた伝送線路と、
前記差動トランジスタ対の前記差動出力端子に接続される差動入力端子と、
2倍高調波信号出力端子と、
グランド電位が供給される2つ以上のグランド供給端子を備え、
前記周波数選択回路の前記差動入力端子が前記伝送線路の前記信号ラインの両端に接続され、
前記周波数選択回路の前記2倍高調波信号出力端子と前記グランド供給端子が前記伝送線路の前記グランドラインに接続される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項1において、
前記グランド供給端子は、
前記伝送線路の前記グランドラインに接続され、
前記グランドラインに接続された前記2倍高調波信号出力端子から2倍高調波周波数の波長の1/4の位置に接続される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項2において、
前記伝送線路の前記信号ラインに、源発振周波数の差動信号を出力する源発振信号出力端子を備える
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項3において、
前記源発振周波数に対する2倍高調波の出力信号は単相である
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項2において、
前記伝送線路の前記グランドラインはその両端同士が接続されたループ状に形成され、
前記伝送線路の前記信号ラインは前記グランドラインの上または下または上下に形成され、
前記周波数選択回路の前記グランド供給端子へのグランド給電は、
前記伝送線路の周りに配置されたグランドプレートからグランド接続ラインを介して供給される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項2において、
前記伝送線路の前記信号ラインの長さは前記源発振周波数の波長λに等しく、
該伝送線路の該信号ラインの中点の位置に電源端子が接続されている
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項1において、
前記周波数選択回路の前記グランド供給端子は、
前記2倍高調波信号出力端子から前記2倍高調波周波信号の波長の1/4離れた位置、及び前記2倍高調波信号節となる位置に接続される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項7において、
前記伝送線路の前記信号ラインの中点の位置に電源端子が接続され、
前記周波数選択回路の前記グランド供給端子は、
前記信号ラインの前記電源端子に対応する位置にも接続される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項1において、
前記周波数選択回路の前記グランド供給端子は、
前記2倍高潤波信号出力端子から前記2倍高調波周信号の波長の1/4離れた位置より前記2倍高調波出力端子から遠い側の前記グランドライン全てに接続される
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項1において、
前記伝送線路は、信号ラインと該信号ラインに対応する前記グランドラインを含んで成り、
前記伝送線路は、多段に屈曲して構成されている
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項2において、
前記伝送線路は、前記グランドラインと該グランドラインに対する信号ラインとを含んでおり、
前記グランドライン及び前記信号ラインはループ状に閉じている
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 請求項11において、
前記伝送線路の前記信号ラインの長さは、前記信号ラインにおける前記2倍高調波周波数の波長の1/2に等しく、
該伝送線路の中点の位置に前記信号ラインの電源端子が接続されている
ことを特徴とするプッシュ・プッシュ形式電圧制御発振回路。 - 受信用アンテナによって受信された受信信号を増幅する低雑音増幅器と、
前記低雑音増幅器の出力信号の周波数を変換する受信用ミキサと、
周波数変換のための局部発振信号を生成して前記受信用ミキサに出力する受信用発振器とを備えて成り、
前記受信用発振器はプッシュ・プッシュ形式電圧制御発振回路であり、
該プッシュ・プッシュ形式電圧制御発振回路は、
差動トランジスタ対と、
前記差動トランジスタ対の入力端子間に接続されたインダクタと容量からなるLC共振回路と、
前記差動トランジスタ対の差動出力端子間に接続された周波数選択回路
を備えた電圧制御発振回路であって、
前記周波数選択回路は、
信号ラインと該信号ラインに対応するグランドラインを備えた伝送線路と、
前記差動トランジスタ対の前記差動出力端子に接続される差動入力端子と、
2倍高調波信号出力端子と、
グランド電位が供給される2つ以上のグランド供給端子を備え、
前記周波数選択回路の前記差動入力端子が前記伝送線路の前記信号ラインの両端に接続され、
前記周波数選択回路の前記2倍高調波信号出力端子と前記グランド供給端子が前記伝送線路の前記グランドラインに接続される
ことを特徴とする無線通信機器。 - 請求項13において、
送信する信号の周波数を変換する送信用ミキサと、
周波数変換のための局部発振信号を生成して前記送信用ミキサに出力する送信用発振器と、
前記送信用ミキサの出力信号を増幅する電力増幅器と、
前記電力増幅器の出力を送信する送信用アンテナと
を具備して成り、
前記送信用発振器はプッシュ・プッシュ形式電圧制御発振回路であり、
該プッシュ・プッシュ形式電圧制御発振回路は、
差動トランジスタ対と、
前記差動トランジスタ対の入力端子間に接続されたインダクタと容量からなるLC共振回路と、
前記差動トランジスタ対の差動出力端子間に接続された周波数選択回路
を備えた電圧制御発振回路であって、
前記周波数選択回路は、
信号ラインと該信号ラインに対応するグランドラインを備えた伝送線路と、
前記差動トランジスタ対の前記差動出力端子に接続される差動入力端子と、
2倍高調波信号出力端子と、
グランド電位が供給される2つ以上のグランド供給端子を備え、
前記周波数選択回路の前記差動入力端子が前記伝送線路の前記信号ラインの両端に接続され、
前記周波数選択回路の前記2倍高調波信号出力端子と前記グランド供給端子が前記伝送線路の前記グランドラインに接続される
ことを特徴とする無線通信機器。 - 請求項13において、
前記受信用ミキサは、第1のミキサと、第2のミキサとで構成され、
前記受信用発振器の2倍高調波信号出力は前記第1のミキサに対する第1の局部発振信号として入力され、
前記源発振周波数の信号は周波数分周器へ入力され、その出力が前記第2のミキサに対する第2の局部発振信号として入力される
ことを特徴とする無線通信機器。 - 請求項13において、
前記グランド供給端子は、
前記伝送線路の前記グランドラインに接続され、
前記グランドラインに接続された前記2倍高調波信号出力端子から2倍高調波周波数の波長の1/4の位置に接続される
ことを特徴とする無線通信機器。 - 受信用アンテナによって受信された受信信号を増幅する低雑音増幅器と、
前記低雑音増幅器の出力信号の周波数を変換する受信用ミキサと、
周波数変換のための局部発振信号を生成して前記受信用ミキサに出力する受信用発振器と
を備えて成り、
前記低雑音増幅器と、前記受信用ミキサと、前記受信用発振器とを含んで成る受信回路が、同一実装基板上に構成されてモジュール化されて成り、
前記受信用発振器はプッシュ・プッシュ形式電圧制御発振回路であり、
該プッシュ・プッシュ形式電圧制御発振回路は、
差動トランジスタ対と、
前記差動トランジスタ対の入力端子間に接続されたインダクタと容量からなるLC共振回路と、
前記差動トランジスタ対の差動出力端子間に接続された周波数選択回路
を備えた電圧制御発振回路であって、
前記周波数選択回路は、
信号ラインと該信号ラインに対応するグランドラインを備えた伝送線路と、
前記差動トランジスタ対の前記差動出力端子に接続される差動入力端子と、
2倍高調波信号出力端子と、
グランド電位が供給される2つ以上のグランド供給端子を備え、
前記周波数選択回路の前記差動入力端子が前記伝送線路の前記信号ラインの両端に接続され、
前記周波数選択回路の前記2倍高調波信号出力端子と前記グランド供給端子が前記伝送線路の前記グランドラインに接続される
ことを特徴とするRFモジュール。 - 請求項17において、
送信する信号の周波数を変換する送信用ミキサと、
周波数変換のための局部発振信号を生成して前記送信用ミキサに出力する送信用発振器と、
前記送信用ミキサの出力信号を増幅する電力増幅器と、
前記電力増幅器の出力を送信する送信用アンテナと
を具備して成り、
前記送信用ミキサと、前記送信用発振器と、前記電力増幅器とを含む送信回路が前記受信回路と同一実装基板上に構成されてモジュール化されて送受信回路を構成して成り、
前記送信用発振器はプッシュ・プッシュ形式電圧制御発振回路であり、
該プッシュ・プッシュ形式電圧制御発振回路は、
差動トランジスタ対と、
前記差動トランジスタ対の入力端子間に接続されたインダクタと容量からなるLC共振回路と、
前記差動トランジスタ対の差動出力端子間に接続された周波数選択回路
を備えた電圧制御発振回路であって、
前記周波数選択回路は、
信号ラインと該信号ラインに対応するグランドラインを備えた伝送線路と、
前記差動トランジスタ対の前記差動出力端子に接続される差動入力端子と、
2倍高調波信号出力端子と、
グランド電位が供給される2つ以上のグランド供給端子を備え、
前記周波数選択回路の前記差動入力端子が前記伝送線路の前記信号ラインの両端に接続され、
前記周波数選択回路の前記2倍高調波信号出力端子と前記グランド供給端子が前記伝送線路の前記グランドラインに接続される
ことを特徴とするRFモジュール。 - 請求項18において、
前記グランド供給端子は、
前記伝送線路の前記グランドラインに接続され、
前記グランドラインに接続された前記2倍高調波信号出力端子から2倍高調波周波数の波長の1/4の位置に接続される
ことを特徴とするRFモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008240690A JP4958866B2 (ja) | 2008-09-19 | 2008-09-19 | プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008240690A JP4958866B2 (ja) | 2008-09-19 | 2008-09-19 | プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010074598A JP2010074598A (ja) | 2010-04-02 |
| JP4958866B2 true JP4958866B2 (ja) | 2012-06-20 |
Family
ID=42205953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008240690A Active JP4958866B2 (ja) | 2008-09-19 | 2008-09-19 | プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4958866B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2609680A1 (en) * | 2010-08-26 | 2013-07-03 | Freescale Semiconductor, Inc. | Push-push oscillator circuit |
| JP6403635B2 (ja) * | 2015-05-25 | 2018-10-10 | 三菱電機株式会社 | 高周波発振器 |
| KR101805515B1 (ko) * | 2016-09-28 | 2017-12-07 | 한국과학기술원 | 고주파 변조기, 이를 이용한 신호 변조 방법 및 이를 포함하는 고주파 송신기 |
| CN112653455A (zh) * | 2020-12-04 | 2021-04-13 | 电子科技大学 | 一种高频低功耗自混频毫米波压控振荡器 |
| KR102815800B1 (ko) | 2020-12-15 | 2025-06-02 | 삼성전자주식회사 | 저손실을 위한 트랜스포머 및 이를 포함하는 장치 |
-
2008
- 2008-09-19 JP JP2008240690A patent/JP4958866B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010074598A (ja) | 2010-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4763622B2 (ja) | 電圧制御発振回路およびそれを用いた通信機器 | |
| Monaco et al. | Injection-Locked CMOS Frequency Doublers for $\mu $-Wave and mm-Wave Applications | |
| Zhao et al. | A 160-GHz subharmonic transmitter and receiver chipset in an SiGe HBT technology | |
| CN100479323C (zh) | 振荡器、通信装置 | |
| Elkhouly et al. | 220-250-GHz phased-array circuits in 0.13-/spl mu/m SiGe BiCMOS technology | |
| Ahmed et al. | 0.3-THz SiGe-based high-efficiency push–push VCOs with> 1-mW peak output power employing common-mode impedance enhancement | |
| US9143136B2 (en) | Pumped distributed wave oscillator system | |
| US8786330B1 (en) | System and method for a frequency doubler | |
| US10637450B2 (en) | Broadband frequency tripler | |
| Zhang et al. | A 21.7-to-41.7-GHz injection-locked LO generation with a narrowband low-frequency input for multiband 5G communications | |
| TWI528736B (zh) | 具三線纏繞線圈式分配器之注入鎖定射頻接收機 | |
| JP4958866B2 (ja) | プッシュ・プッシュ形式電圧制御発振回路、並びにそれを用いた無線通信機器およびrfモジュール | |
| Chen et al. | A K-band frequency tripler using transformer-based self-mixing topology with peaking inductor | |
| Chang et al. | A D-band wide tuning range VCO using switching transformer | |
| US7459947B2 (en) | Radio frequency doubler | |
| Aghighi et al. | A frequency doubler with second harmonic feedback for wideband, efficient frequency multiplication at millimeter-wave | |
| Mazor et al. | X-band to W-band frequency multiplier in 65 nm CMOS process | |
| Shirazi et al. | A class-C self-mixing-VCO architecture with high tuning-range and low phase-noise for mm-wave applications | |
| Mazzanti et al. | A 24GHz sub-harmonic receiver front-end with integrated multi-phase LO generation in 65nm CMOS | |
| CN102204084A (zh) | 微波/毫米波通信装置 | |
| Taba et al. | A review on the state-of-the-art thz fmcw radars implemented on silicon | |
| Amendola et al. | SiGe BiCMOS building blocks for E-and D-band backhauling front-ends | |
| Iotti et al. | A low-power 64–84GHz frequency quadrupler based on transformer-coupled resonators for E-Band backhaul applications | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| Kursu et al. | A 14.6 GHz–19.2 GHz digitally controlled injection locked frequency doubler in 45 nm SOI CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4958866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |