Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4959631B2 - グレースケールマスク - Google Patents
[go: Go Back, main page]

JP4959631B2 - グレースケールマスク - Google Patents

グレースケールマスク Download PDF

Info

Publication number
JP4959631B2
JP4959631B2 JP2008141724A JP2008141724A JP4959631B2 JP 4959631 B2 JP4959631 B2 JP 4959631B2 JP 2008141724 A JP2008141724 A JP 2008141724A JP 2008141724 A JP2008141724 A JP 2008141724A JP 4959631 B2 JP4959631 B2 JP 4959631B2
Authority
JP
Japan
Prior art keywords
mask
region
mask region
drain electrode
gray scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008141724A
Other languages
English (en)
Other versions
JP2009063995A (ja
Inventor
敏 董
▲ソン▼烈 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2009063995A publication Critical patent/JP2009063995A/ja
Application granted granted Critical
Publication of JP4959631B2 publication Critical patent/JP4959631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0231Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、グレースケールマスク、特に薄膜トランジスタのソース/ドレイン層(Sourse/Drain、S/D層)を製造する過程においてホトレジスト均一性の改善に用いられるグレースケールマスクに関する。
現在、液晶パネルの生産において、薄膜堆積、マスクを利用するホトリソグラフィ、エッチング工程を何度も繰り返さなければ、アレイ基板とカラー基板を製造できない。アレイ基板は画素のスイッチ素子とする薄膜トランジスタを備える。現在、一般は5回のマスク工程によって薄膜トランジスタを備えるアレイ基板を形成する。製造工程の進歩に従って、4回のマスク工程の使用も開始した。従来の5回のマスク工程より1回のマスク工程が減少されるので、工程サイクルが短縮され、コストも低減される。そのため、4回のマスク工程は幅広く応用してきた。
4回のマスク工程は、5回のマスク工程において薄膜トランジスタの活性層とソース/ドレイン層を製造する2つのマスク工程を1つのマスク工程に併合した。4回のマスク工程において、スリット/遮光バーの組合せによって所定の高さのグレースケールホトレジストを形成し、そして順次に2回のエッチングによって薄膜トランジスタのチャンネルを形成する。図9に示されるのは現在のS/D層製造過程における露光工程において使用されるグレースケールマスクである。該グレースケールマスクに、ソース電極を形成するためのソース電極マスク領域20と、ドレイン電極を形成するためのドレイン電極マスク領域10と、が設置され、ソース電極マスク領域20の端部はドレイン電極マスク領域10の「U」字形状内に位置し、それによって、ホトリソグラフィ、エッチングの後、薄膜トランジスタに「U」字形のチャンネル領域を形成する。図9に示すように、グレースケールマスクに、形成されるチャンネル領域に対応する領域において、チャンネル方向に沿って遮光バーを60を設置し、遮光バー60とソース電極マスク領域20、及びドレイン電極マスク領域10との間に夫々スリット50’が形成される。ダブル・スリット干渉原理によって、露光工程を行う時、チャンネル領域に対応する位置に割合に平坦なグレースケールホトレジスト(その高さがソース/ドレイン電極ホトレジストの高さと所定の比例、例えば1対2となるホトレジストを指す)を形成でき、そしてアーシングした後、2回のエッチングを行え、求めるチャンネル表面を得る。
しかし、遮光バーが「U」字形チャンネル構造に沿うように設置されたマスクを応用してS/D層露光工程を行う時、ダブル・スリット干渉によって得た光の強度分布が図10に示されるようになっている。この場合、最終的にグレースケールホトレジスト表面を得たが、ダブル・スリットを透過した光の強度は不均一のため、「U」字形チャンネルにおけるチャンネルの曲がり角部分、チャンネル中心、及びエッジ部分のホトレジストの厚さが不均一になりがちであり、これらの箇所におけるホトレジスト表面に多くの突出も発生しやすくなり、結果として、薄膜トランジスタのチャンネルにおける活性層の残留或いはS/D層の短絡などの不良が発生することがある。
本発明の実施例により、薄膜トランジスタの製造に用いられるグレースケールマスクを提供し、該グレースケールマスクは、ソース電極マスク領域と、ドレイン電極マスク領域と、前記ソース電極マスク領域と前記ドレイン電極マスク領域との間のチャンネルマスク領域と、を備え、前記チャンネル領域内に、前記チャンネル領域の中心線とは垂直するように複数の遮光バーが均一に設置される。
図1は本発明の実施例にかかる「U」字形グレースケールマスクの概略図である。マスク100は、液晶ディスプレイのアレイ基板における薄膜トランジスタの形成、特に薄膜トランジスタのソース電極と、ドレイン電極と、チャンネル領域との形成に用いられる。
マスク100に、薄膜トランジスタのソース電極を形成するためのソース電極マスク領域20と、薄膜トランジスタのドレイン電極を形成するためのドレイン電極マスク領域10と、ソース電極マスク領域20とドレイン電極マスク領域10との間に、薄膜トランジスタのチャンネルを形成するチャンネルマスク領域30と、が設置された。チャンネルマスク領域30内に複数の遮光バー40が均一に設置され、これらの遮光バー40は、例えばチャンネルマスク領域30の中心線と垂直する。
マスク工程において、マスク100のソース電極マスク領域20とドレイン電極マスク領域10は、夫々薄膜トランジスタのソース電極とドレイン電極の形成に用いられる。マスク100において、チャンネルマスク領域30の中心線に垂直する方向に、複数の遮光バー40を均一に設置し、各遮光バーの間にスリット50が形成される。図2に示すように、光がこれらのスリットを透過する時、多数の光束により多重干渉が発生し、遮光バー40は均一に設置されたため、スリット50及び遮光バー40の下方に強度が均一である光が得られる。
簿膜トランジスタの製造過程において、ソース電極と、ドレイン電極と、チャンネル領域とを形成する時、基板に順次に堆積された半導体層と、オーミック接触層と、ソース・ドレイン電極金属層にホトレジストを塗布し、マスク100によって該ホトレジストに対して露光、現像した後、所定の高度差を有するホトレジスト表面のホトレジストパターンを得る。チャンネル領域におけるホトレジストの高さと、ソース電極領域、及びドレイン電極領域におけるホトレジストの高さとは、例えば未露光のソース電極領域、及びドレイン電極領域におけるホトレジストの高さよりも低くくなるように、所定の比例となっている。これによって得られたホトレジストパターンをエッチングマスクとして利用し、基板におけるソース・ドレイン電極金属層と、オーミック接触層と、半導体層とに対して一回のエッチングを行った後、該ホトレジストパターンをアーシングし、それによって、チャンネル領域に対応するホトレジストを除去し、ソース電極とドレイン電極領域におけるホトレジストを保留することができる。その後、チャンネル領域におけるソース・ドレイン電極金属層と、オーミック接触層とに対して、2回目のエッチングを行い、求めるソース・ドレイン電極と、チャンネル領域とを得る。エッチング後のチャンネル表面の均一度が遮光バーの下におけるホトレジスト表面の均一度により決められる。
遮光バーがチャンネル方向に沿って設置されたマスクを応用してS/D層を形成する従来のものと比べ、本発明の実施例に提供されたグレースケールマスクによって露光を行う過程において、複数のスリットが光を多重干渉させるため、遮光バーの下におけるホトレジストは均一度の高い照射にさらされる。このため、ホトレジスト表面の突出の数量が減少し、突起のサイズも小さくでき、所定の高さを有する均一度の高いホトレジスト表面が得られる。また、アーシングした後、2目のエッチングを更に行うため、マスク工程における均一性の問題を改善し、均一性不良によるS/D層の短絡などの問題の発生率低減することができ、性能が優れるチャンネルを得られる。
本発明の前記技術案に基づき、多重干渉が発生した後、光の割に高い均一程度を保証するために、遮光バーをバー状に設置すればよい。遮光バーの端部と、ソース電極マスク領域及びドレイン電極マスク領域との接触面が大きくなり照射の盲点が生じることを防止するように、遮光バーの端部を尖った形状、又は台形に形成することが好ましい。即ち、遮光バーの端部と、ソース電極マスク領域及びドレイン電極マスク領域との接触面積を割合に少なくさせるように、遮光バーの端部と、ソース電極マスク領域及びドレイン電極マスク領域とを所定の角度で連結する。これで、ホトレジスト表面に突出が現れるとしても、複数の遮光バーの設置によってホトレジストの突出が分散形態を呈する。また、遮光バーの端部と、ソース電極マスク領域及びドレイン電極マスク領域との間は所定の角度を持って連結するため、その後形成されるS/D残留物と、ソース/ドレイン電極とは接触しないことを確保し、S/D層の短絡の発生率を更に低減することができ、均一性のよいチャンネル構造を得られる。また、遮光バーの側辺は曲線形状であってよく、例えば、遮光バーは全体的に卵形、或いは楕円形を呈してもよい。
図1に示すように、本発明の実施例における「U」字形グレースケールマスク100のドレイン電極マスク領域10は「U」字形であり、ソース電極マスク領域20の端部は矩形であり、ソース電極マスク領域20の端部は「U」字形のドレイン電極マスク領域10内に突っ込み、ソース電極マスク領域20と「U」字形のドレイン電極マスク領域10との両辺の内側にチャンネルマスク領域30を形成し、チャンネルマスク領域30内に、チャンネルマスク領域30の中心線とは垂直するように複数の遮光バー40を設置する。遮光バー40の端部と、ソース電極マスク領域20及びドレイン電極マスク領域10とは接触してなる角度φは20°〜70°であることが望ましく、遮光バーの幅aは約1〜3μmである。各遮光バーは均一に設置され、且つその間隔bは約1〜3μmである。その望ましい実施方式は、遮光バーをスリットと同じ幅で設置する。
図3は本発明の他の実施例における平行状のグレースケールマスク200の概略図である。ドレイン電極マスク領域10とソース電極マスク領域20は何れも矩形であり、且つ相互に向き合う。ドレイン電極マスク領域10とソース電極マスク領域20との隣接側の間にチャンネルマスク領域30が形成され、更にドレイン電極マスク領域10とソース電極マスク領域20との隣接側の方向に、複数の遮光バー40を設置する。遮光バー40の端部と、ドレイン電極マスク領域10及びソース電極マスク領域20とは接触して角度φを形成し、角度φは20°〜70°であることが望ましく、遮光バーの幅aは約1〜3μmである。各遮光バーは均一に設置され、且つその間隔bは1〜3μmである。その望ましい実施方式は、遮光バーをスリットと同じ幅で設置するのである。
本発明の実施例にかかる「U」字形構造を有するグレースケールマスクの製造方法については、図面を参照しながら説明する。
まず、図4に示すように、例えば磁気制御スパッタリング法により、例えばガラス透明基板である透明基板1に金属薄膜2を堆積し、前記金属薄膜の材料としては、一般的にCrを使う。
そして、図5に示すように、金属膜2にホトレジスト3を塗布する。その後、図6に示すように、レーザー照射によってホトレジストを特定な形状をもつパターンに形成させる。図6は形成するマスクの上面図である。該ホトレジストパターン3は以下のパターン領域を備える。即ち、ホトレジストドレイン電極マスク領域10’及びホトレジストソース電極マスク領域20’と、ホトレジストドレイン電極マスク領域10’とホトレジストソース電極マスク領域20’との間のホトレジストチャンネルマスク領域30’と、ホトレジストチャンネルマスク領域30’内の複数のホトレジスト遮光バー領域40’と、である。また、ホトレジスト遮光バー領域40’を、ホトレジストチャンネルマスク領域30’の中心線と垂直するように設置する。
その後、図7に示すように、エッチング工程により、ホトレジストパターン3の下方にしか金属層2を保留しない。
最後、図8に示すように、剥離工程により、ガラス基板1におけるホトレジスト3を剥離し、マスクを形成する。形成されたマスクは、ドレイン電極を形成するためのドレイン電極マスク領域10及びソース電極を形成するためのソース電極マスク領域20と、ソース電極マスク領域20とドレイン電極マスク領域10との間のチャンネルマスク領域30と、チャンネルマスク領域30内の複数の遮光バー40と、を備え、遮光バー40をチャンネルマスク領域30の中心線と垂直するように設置される。
平行状グレースケールマスクの製造工程の流れは、前記「U」字形グレースケールマスクの製造工程の流れと類似するが、形成された特定な形状をもつホトレジストの形状だけが異なる。このため、必要に応じてホトレジストを所定の形状に製造すればよい。
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種種の形態で実施しえるものである。
本発明にかかる「U」字形のグレースケールマスクの概略図。 本発明にかかる「U」字形のグレースケールマスクの透過光強度の概略図。 本発明にかかる平行状のグレースケールマスクの概略図。 本発明にかかるグレースケールマスクの製造工程の流れ図。 本発明にかかるグレースケールマスクの製造工程の流れ図。 本発明にかかるグレースケールマスクの製造工程の流れ図。 本発明にかかるグレースケールマスクの製造工程の流れ図。 本発明にかかるグレースケールマスクの製造工程の流れ図。 従来の「U」字形グレースケールマスクの概略図。 従来の「U」字形グレースケールマスクの透過光強度の概略図。
符号の説明
10 ドレイン電極マスク領域
20 ソース電極マスク領域
30 チャンネルマスク領域
40 遮光バー
100、200 グレースケールマスク

Claims (7)

  1. 薄膜トランジスタの製造に用いられるグレースケールマスクであって、
    ソース電極マスク領域と、
    ドレイン電極マスク領域と、
    前記ソース電極マスク領域と前記ドレイン電極マスク領域との間のチャンネルマスク領域と、を備え、
    前記チャンネル領域内に、前記チャンネル領域の中心線とは垂直するように複数の遮光バーが均一に設置され、
    記ソース電極マスク領域及び前記ドレイン電極マスク領域と接触する前記遮光バーの端部は、尖った形状、又は台形であるグレースケールマスク。
  2. 前記遮光バーの、尖った形状又は台形である端部と、前記ソース電極マスク領域及びドレイン電極マスク領域との間に形成された角度は約20°〜70°であることを特徴とする請求項1に記載のグレースケールマスク。
  3. 前記遮光バーの幅は約1〜3μmであることを特徴とする請求項1に記載のグレースケールマスク。
  4. 前記遮光バーの間隔は1〜3μmであることを特徴とする請求項1に記載のグレースケールマスク。
  5. 前記ドレイン電極マスク領域は「U」字形であり、前記ソース電極マスク領域は矩形であり、且つその端部は前記ドレイン電極マスク領域の「U」字形内に位置することを特徴とする請求項1に記載のグレースケールマスク。
  6. 前記ソース電極マスク領域と、ドレイン電極マスク領域とは矩形であり、且つ相互に向き合うことを特徴とする請求項1に記載のグレースケールマスク。
  7. 前記遮光バーはバー形であることを特徴とする請求項1に記載のグレースケールマスク。
JP2008141724A 2007-09-07 2008-05-29 グレースケールマスク Expired - Fee Related JP4959631B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2007101215316A CN101382728B (zh) 2007-09-07 2007-09-07 灰阶掩膜版结构
CN200710121531.6 2007-09-07

Publications (2)

Publication Number Publication Date
JP2009063995A JP2009063995A (ja) 2009-03-26
JP4959631B2 true JP4959631B2 (ja) 2012-06-27

Family

ID=40432214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141724A Expired - Fee Related JP4959631B2 (ja) 2007-09-07 2008-05-29 グレースケールマスク

Country Status (4)

Country Link
US (1) US7871743B2 (ja)
JP (1) JP4959631B2 (ja)
KR (1) KR100932995B1 (ja)
CN (1) CN101382728B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI390339B (zh) 2009-08-31 2013-03-21 Au Optronics Corp 用於製造薄膜電晶體的光罩及製造薄膜電晶體的源極/汲極的方法
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN102799059B (zh) * 2012-08-15 2014-10-15 京东方科技集团股份有限公司 灰阶掩膜版、阵列基板及其制备方法、显示装置
KR101949389B1 (ko) * 2012-11-07 2019-02-18 엘지디스플레이 주식회사 마스크리스 노광장치를 이용한 패턴 형성 방법
CN103969940A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 相移掩模板和源漏掩模板
US9921471B2 (en) 2014-09-24 2018-03-20 Micron Technology, Inc. Methods of forming photonic device structures
CN104765245A (zh) * 2015-04-10 2015-07-08 深圳市华星光电技术有限公司 一种灰色调掩膜及其制作方法
WO2019082380A1 (ja) * 2017-10-27 2019-05-02 シャープ株式会社 グレイトーンマスク
CN109541829B (zh) * 2018-12-19 2021-08-24 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN113759655A (zh) * 2021-08-19 2021-12-07 惠科股份有限公司 掩膜版、阵列基板的制作方法及显示面板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04218046A (ja) * 1990-06-21 1992-08-07 Matsushita Electron Corp ホトマスク及びその製造方法
JPH04251253A (ja) * 1991-01-09 1992-09-07 Fujitsu Ltd 露光マスク
JPH04311025A (ja) * 1991-04-10 1992-11-02 Fujitsu Ltd 露光方法
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
JP3508306B2 (ja) * 1995-07-17 2004-03-22 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP4954401B2 (ja) * 2000-08-11 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4267245B2 (ja) * 2001-03-14 2009-05-27 エーエスエムエル マスクツールズ ビー.ブイ. 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
KR100589041B1 (ko) * 2001-03-30 2006-06-13 삼성전자주식회사 마스크 및 그 형성방법
KR100464204B1 (ko) * 2001-06-08 2005-01-03 엘지.필립스 엘시디 주식회사 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP2004233861A (ja) * 2003-01-31 2004-08-19 Nikon Corp マスク、露光方法及びデバイス製造方法
JP4520787B2 (ja) * 2003-06-30 2010-08-11 エーエスエムエル マスクツールズ ビー.ブイ. 半波長以下リソグラフィ模様付けの改良型散乱バーopc適用方法
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
JP2005202102A (ja) * 2004-01-15 2005-07-28 Fujitsu Ltd 露光用マスク及びそのパターン補正方法並びに半導体装置の製造方法
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Nec液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
JP4480442B2 (ja) * 2004-03-31 2010-06-16 Nec液晶テクノロジー株式会社 液晶表示装置の製造方法
TWI368327B (en) * 2005-01-17 2012-07-11 Samsung Electronics Co Ltd Optical mask and manufacturing method of thin film transistor array panel using the optical mask
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
JP5110821B2 (ja) * 2005-08-12 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101211086B1 (ko) * 2006-02-03 2012-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 박막트랜지스터 기판 제조용 마스크
KR20080004005A (ko) * 2006-07-04 2008-01-09 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
CN101382728B (zh) 2010-07-28
CN101382728A (zh) 2009-03-11
US7871743B2 (en) 2011-01-18
US20090068571A1 (en) 2009-03-12
KR20090026022A (ko) 2009-03-11
JP2009063995A (ja) 2009-03-26
KR100932995B1 (ko) 2009-12-21

Similar Documents

Publication Publication Date Title
JP4959631B2 (ja) グレースケールマスク
US12310107B2 (en) Array substrate and manufacturing method thereof, display device, and mask
US10146092B2 (en) Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor
US20070264736A1 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP2005072135A (ja) 液晶表示装置及び薄膜トランジスタの製造方法
KR20060065978A (ko) 슬릿 마스크
JP6303154B2 (ja) 成膜マスク、その製造方法及びタッチパネル
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
US7897300B2 (en) Gray scale mask
US9442367B2 (en) Array substrate and mask plate
CN110993564A (zh) 阵列基板的制作方法、阵列基板及显示装置
CN100447628C (zh) 彩色滤光层的制造方法
JP5163016B2 (ja) カラーフィルタの製造方法とフォトマスク
EP3346495B1 (en) Array substrate, and manufacturing method and display device therefor
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
JP3521490B2 (ja) 液晶表示素子およびその製造方法
KR100713893B1 (ko) 액정표시장치의 제조방법
CN101369095A (zh) 曝光制程、像素结构的制造方法及其使用的半调式光掩模
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
JP4715339B2 (ja) フォトマスク及びこれを用いた露光方法
JP4992343B2 (ja) カラーフィルタの製造方法
JPH08313893A (ja) 液晶表示素子の製造方法
JPH0391248A (ja) 薄膜トランジスタの製造方法
KR20000041948A (ko) 액정 패널의 제조방법
JP2009300587A (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees