JP4960764B2 - amplifier - Google Patents
amplifier Download PDFInfo
- Publication number
- JP4960764B2 JP4960764B2 JP2007134058A JP2007134058A JP4960764B2 JP 4960764 B2 JP4960764 B2 JP 4960764B2 JP 2007134058 A JP2007134058 A JP 2007134058A JP 2007134058 A JP2007134058 A JP 2007134058A JP 4960764 B2 JP4960764 B2 JP 4960764B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- voltage
- load
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 52
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000005236 sound signal Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Control Of Voltage And Current In General (AREA)
Description
本発明は、増幅器に関し、特に、過負荷に対応した電力増幅器に関する。 The present invention relates to an amplifier, and more particularly, to a power amplifier that supports overload.
電力増幅器には、そのインピーダンスがハイインピーダンスのものと、ローインピーダンスのものとがある。ハイインピーダンスの電力増幅器に誤ってローインピーダンスの負荷、例えばローインピーダンスのスピーカを接続すると、過電流が流れ、スピーカだけでなく電力増幅器も損傷する可能性がある。この点を改善するために、例えば特許文献１に開示されている技術がある。 There are power amplifiers having high impedance and low impedance. If a low-impedance load, for example, a low-impedance speaker, is mistakenly connected to the high-impedance power amplifier, an overcurrent flows, which may damage not only the speaker but also the power amplifier. In order to improve this point, for example, there is a technique disclosed in Patent Document 1.
この技術では、電力増幅器の負荷電流を検出すると共に、電力増幅器の入力電圧を検出し、入力電圧と負荷電流とを比較して、その結果に従って負荷インピーダンスが規定インピーダンスより低いかどうか判断し、低い場合には、この電力増幅器の出力を制限している。 In this technique, the load current of the power amplifier is detected, the input voltage of the power amplifier is detected, the input voltage and the load current are compared, and it is determined whether the load impedance is lower than the specified impedance according to the result. In some cases, the output of this power amplifier is limited.
この技術では、入力電圧と負荷電流とを比較しているので、負荷インピーダンスを演算する複雑な回路が不要で、保護回路の構成を簡略化することができる。しかし、入力電圧と負荷電流とを比較しているので、入力電圧が出力電圧と一致していればよいが、入力する周波数成分や増幅器自体の電源の性能により、出力電圧が歪むことがあり、正確に過負荷状態を検出できない場合がある。また、上記技術では、負荷電流が入力電圧よりも小さくなると、電力増幅器の出力を特定の状態に制限している。過負荷といっても、軽過負荷の場合もあるし、重過負荷の場合もあるにも拘わらず、一律に出力制御を行っており、過負荷の状態に応じた保護を行えない。 In this technique, since the input voltage is compared with the load current, a complicated circuit for calculating the load impedance is not required, and the configuration of the protection circuit can be simplified. However, since the input voltage is compared with the load current, the input voltage only needs to match the output voltage, but the output voltage may be distorted depending on the input frequency component and the performance of the power supply of the amplifier itself. The overload condition may not be detected accurately. Further, in the above technique, when the load current becomes smaller than the input voltage, the output of the power amplifier is limited to a specific state. Even if it is said to be an overload, it may be light overload or heavy overload, and output control is performed uniformly, and protection according to the overload state cannot be performed.
本発明は、正確に過負荷の状態を検出することができ、かつその過負荷の状態に応じた保護を行える増幅器を提供することを目的とする。 An object of the present invention is to provide an amplifier capable of accurately detecting an overload state and capable of protecting according to the overload state.
本発明の一態様の増幅器は、可聴周波数信号を増幅し、負荷に供給する増幅手段を有している。この増幅手段としては、Ａ級、Ｂ級、ＡＢ級のアナログ増幅手段を使用することもできるし、一般的にＤ級のデジタル増幅手段を使用することもできる。この増幅手段としては電力増幅手段を使用することが望ましい。増幅手段から負荷、例えばスピーカに供給される電流を電流検出手段が検出し、その大きさを表す電流検出信号を生成する。増幅手段から負荷に供給される電圧を電圧検出手段が検出し、その大きさを表す電圧検出信号を生成する。電流検出信号と電圧検出信号とが差生成手段に供給され、差生成手段は両者の差を表す差信号を生成する。増幅手段にレベル調整手段が設けられている。レベル調整手段は、差信号にそれと逆極性のバイアス信号を重畳したバイアス重畳差信号を出力するバイアス重畳手段と、前記バイアス重畳差信号をこれと同相の同相信号と逆相の逆相信号とに変換し、前記同相信号を同相出力端子に、前記逆相信号を逆相出力端子に出力する変換手段と、前記同相出力端子に一端が接続され、他端が前記増幅手段中の入力側増幅手段の出力側に接続された第１のダイオードと、前記逆相出力端子に一端が接続され、他端が前記入力側増幅手段の出力側に接続された第２のダイオードとを具備している。前記バイアス信号は、前記入力側増幅出段の出力信号のピーク値の絶対値よりも絶対値が小さく、極性が、前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときの前記差信号の極性と逆である。前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときに導通する方向で、第１のダイオードは、前記同相端子と前記入力側増幅手段の出力側に接続され、第２のダイオードは、前記逆相端子と前記入力側増幅手段の出力側に、接続されている。 The amplifier according to one embodiment of the present invention includes an amplifying unit that amplifies an audio frequency signal and supplies the amplified audio signal to a load. As the amplification means, class A, class B and class AB analog amplification means can be used, and generally a class D digital amplification means can also be used. As this amplifying means, it is desirable to use a power amplifying means. The current detection means detects a current supplied from the amplification means to a load, for example, a speaker, and generates a current detection signal representing the magnitude thereof. The voltage detection means detects the voltage supplied from the amplification means to the load, and generates a voltage detection signal representing the magnitude of the voltage detection means. The current detection signal and the voltage detection signal are supplied to the difference generation unit, and the difference generation unit generates a difference signal representing the difference between the two. A level adjusting means is provided in the amplifying means. The level adjusting means outputs a bias superimposed difference signal in which a bias signal having a polarity opposite to that of the difference signal is superimposed on the difference signal, and the bias superimposed difference signal is converted into an in-phase signal and an anti-phase signal of the opposite phase. And converting means for outputting the in-phase signal to the in-phase output terminal, and outputting the reverse-phase signal to the anti-phase output terminal, one end connected to the in-phase output terminal, and the other end to the input side in the amplifying means A first diode connected to the output side of the amplifying means; and a second diode having one end connected to the negative phase output terminal and the other end connected to the output side of the input side amplifying means. Yes. The bias signal has an absolute value smaller than an absolute value of a peak value of an output signal of the input side amplification output stage, and a polarity of the difference signal when the load current detection signal is larger than the load voltage detection signal. It is the opposite of polarity. The first diode is connected to the common-mode terminal and the output side of the input-side amplification means in a direction that conducts when the load current detection signal is larger than the load voltage detection signal, and the second diode is The negative phase terminal is connected to the output side of the input side amplification means.
このように構成すると、電流検出信号が電圧検出信号以下のとき、即ち定格負荷または軽負荷のとき、第１及び第２のダイオードは導通しない。従って、レベル調整は行われない。電流検出信号が電圧検出信号より大きいとき、即ち、過負荷のとき、第１及び第２のダイオードが導通する。第１及び第２のダイオードの導通状態は、同相信号及び逆相信号の大きさに応じたものとなる。その結果、入力側増幅手段の出力信号は、第１及び第２のダイオードの導通状態に応じて変換手段に吸い込まれ、レベル調整が行われる。しかも、差信号の絶対値がバイアス信号の絶対値よりも大きくなっても、第１及び第２のダイオードを導通させることができるので、入力側増幅手段の出力信号をほぼミュート状態まで制限することができる。 If comprised in this way, when a current detection signal is below a voltage detection signal, ie, a rated load or a light load, a 1st and 2nd diode will not conduct. Therefore, level adjustment is not performed. When the current detection signal is larger than the voltage detection signal, that is, when the load is overloaded, the first and second diodes are turned on. The conduction state of the first and second diodes depends on the magnitudes of the in-phase signal and the anti-phase signal. As a result, the output signal of the input side amplification means is sucked into the conversion means according to the conduction state of the first and second diodes, and the level adjustment is performed. In addition, even if the absolute value of the difference signal is larger than the absolute value of the bias signal, the first and second diodes can be made conductive, so that the output signal of the input side amplifying means is almost limited to the mute state. Can do.
変換手段の同相端子と基準電位との間に第３のダイオードを接続し、変換手段の逆相端子と基準電位との間に第４のダイオードを接続することもできる。この場合、第３及び第４のダイオードは、差信号の絶対値が前記バイアス信号の絶対値よりもオン電圧（第３及び第４のダイオードが導通するためにアノード−カソード間に印加する必要のある電圧）だけ大きくなったとき、導通する方向に配置されている。 A third diode may be connected between the in-phase terminal of the conversion means and the reference potential, and a fourth diode may be connected between the reverse-phase terminal of the conversion means and the reference potential. In this case, the third and fourth diodes must be applied between the anode and the cathode so that the absolute value of the difference signal is higher than the absolute value of the bias signal (in order for the third and fourth diodes to conduct). When the voltage is increased by a certain voltage, it is arranged in the direction of conduction.
上述したように、差信号の絶対値がバイアス信号の絶対値よりも大きくなったとき、入力側増幅手段の出力信号をほぼミュート状態まで制限できるが、差信号の絶対値が更に多くなっても、第１及び第２のダイオードを導通させると、変換手段に多大な電流が吸い込まれることになり、変換手段がオーバードライブ状態になる。そこで、第３及び第４のダイオードによって同相信号及び逆相信号の値を制限し、オーバードライブ状態になることを防止している。 As described above, when the absolute value of the difference signal becomes larger than the absolute value of the bias signal, the output signal of the input side amplifying means can be limited to the mute state, but even if the absolute value of the difference signal further increases. When the first and second diodes are turned on, a large amount of current is sucked into the conversion means, and the conversion means enters an overdrive state. Therefore, the values of the in-phase signal and the anti-phase signal are limited by the third and fourth diodes to prevent an overdrive state.
以上のように、本発明によれば、過負荷の状態を正確に把握することができる上に、その過負荷の状態に応じて可聴周波数信号のレベル調整が行われ、増幅器の保護を確実に行うことができる。 As described above, according to the present invention, the overload state can be accurately grasped, and the level of the audible frequency signal is adjusted according to the overload state, thereby ensuring the protection of the amplifier. It can be carried out.
本発明の参考例の増幅器は、例えば電力増幅器であって、パブリックアドレスシステムに使用される。この増幅器は、図１に示すように、レベル調整手段、例えばゲイン可変増幅手段、具体的には電圧制御増幅器２を有している。電圧制御増幅器２には、可聴周波数信号源、例えば音源４からの可聴周波数信号、例えばアナログ音声信号が供給されている。電圧制御増幅器２で増幅された音声信号は、増幅手段、例えばデジタルアンプ部６に供給される。
The amplifier of the reference example of the present invention is, for example, a power amplifier and is used in a public address system. As shown in FIG. 1, this amplifier has a level adjusting means, for example, a variable gain amplifying means, specifically, a voltage control amplifier 2. The voltage control amplifier 2 is supplied with an audible frequency signal source, for example, an audible frequency signal from the sound source 4, for example, an analog audio signal. The audio signal amplified by the voltage control amplifier 2 is supplied to amplification means, for example, a
デジタルアンプ部６は、電圧制御増幅器２から供給されたアナログ音声信号を、ＰＷＭ信号に変換し、このＰＷＭ信号をＤ級増幅し、このＤ級増幅されたＰＷＭ信号をフィルタによってアナログ音声信号に変換して、出力端子６ａ、６ｂから図示しない負荷、例えばスピーカに供給する。このデジタルアンプ部６は、出力インピーダンスがハイインピーダンスのもので、出力端子６ａ、６ｂ間には、一般には複数のスピーカが並列に接続される。これら複数のスピーカは、それぞれは所定のインピーダンスを有し、これら複数のスピーカの合成インピーダンスは、デジタルアンプ部６の出力インピーダンスに一致する。デジタルアンプ部６の出力インピーダンスに一致する複数のスピーカを定格負荷と称する。
The
使用するスピーカに誤って所定のインピーダンスよりも低いインピーダンスのものを使用することがある。このようなスピーカの間違いの結果、出力端子６ａ、６ｂに接続されているスピーカの合成インピーダンス、即ち負荷インピーダンスがデジタル増幅部６の出力インピーダンスより低くなり、デジタル増幅部６が過負荷状態になることがある。
A speaker having an impedance lower than a predetermined impedance may be used by mistake. As a result of such a speaker error, the combined impedance of the speakers connected to the
デジタル増幅部６が過負荷状態であるか否かを検出するために、出力端子６ａに直列に電流検出手段、例えば負荷電流検出器８が接続されている。なお、負荷電流検出器８は出力端子６ｂに直列に接続することも可能である。負荷電流検出器８は、例えばカレントトランスを使用することができ、負荷に流れる電流を表す電流検出信号、例えば負荷電流検出信号を生成する。この負荷電流検出信号は、例えば負荷電流の大きさを電圧で表したものである。
In order to detect whether or not the
また、過負荷状態であるか否かを検出するために、出力端子６ａ、６ｂ間に電圧検出手段、例えば負荷電圧検出器１０が接続されている。この負荷電圧検出器１０は、負荷に印加される電圧を表す負荷電圧検出信号を生成する。この負荷電圧検出信号も負荷電圧を電圧で表したものである。
Further, in order to detect whether or not it is in an overload state, a voltage detection means, for example, a load voltage detector 10 is connected between the
負荷電流検出信号は、整流手段、例えば全波整流回路１２によって整流され、負荷電圧検出信号も、整流手段、例えば全波整流回路１４によって整流される。但し、負荷電圧検出信号は、負荷が定格負荷の時、全波整流回路１２、１４の出力信号のレベルが一致するように、増幅手段、例えば増幅器１６によってレベル調整が行われている。以下、全波整流回路１２の出力信号を整流負荷電流検出信号と称し、全波整流回路１４の出力信号を整流負荷電圧検出信号と称する。
The load current detection signal is rectified by a rectifier, for example, a full-
これら整流負荷電流検出信号と整流負荷電圧検出信号は、差信号生成手段、例えば減算回路１８に供給される。この減算回路１８は、例えば演算増幅器１８ａと４つの抵抗器１８ｂ乃至１８ｅによって構成された差動増幅器で、差信号、例えば整流負荷電圧検出信号から整流負荷電流検出信号を減算した値を表す誤差信号を生成する。この誤差信号は、上述したように増幅器１６によってレベル調整が行われているので、負荷が定格負荷あるいは軽負荷の場合、零以上の値となり、負荷が過負荷の場合、負の値となる。
The rectified load current detection signal and the rectified load voltage detection signal are supplied to difference signal generation means, for example, a
この誤差信号は、係数乗算手段、例えば増幅器２０に供給される。増幅器２０は、演算増幅器２０ａと、３つの抵抗器２０ｂ乃至２０ｄとによって構成された非反転増幅器で、抵抗器２０ｂ乃至２０ｄの値を適切に選択することによって、誤差信号を予め定めた利得で増幅した、即ち所定の係数を乗算した乗算誤差信号を出力する。この乗算誤差信号が電圧制御増幅器２に制御信号として供給される。電圧制御増幅器２は、乗算誤差信号が負の値であるときに、その値に応じてゲインを小さくし、乗算誤差信号が零以上の時、ゲインを所定の値に維持する。
This error signal is supplied to coefficient multiplication means, for example, the
このように構成された増幅器では、デジタルアンプ部６の対応できる定格負荷インピーダンスよりも、負荷インピーダンスが大きい場合がある。即ち軽負荷の場合がある。この場合、図２（ａ）に示すように負荷電流は定格負荷電流よりも小さく、同図（ｂ）に示すように整流負荷電流は、整流負荷電圧よりも小さい。その結果、減算回路１８の誤差信号は正の値である。正の誤差信号が増幅器２０によって増幅された乗算誤差信号が、電圧制御増幅器２に制御信号として供給されても、電圧制御増幅器２のゲインは、予め設定された値を維持し、デジタルアンプ部６の負荷電流は、現在の値を維持する。また、複数のスピーカの合成インピーダンスが定格負荷の場合、図２（ａ）に示すように負荷電流は定格電流を維持し、同図（ｂ）に示すように整流負荷電流は、整流負荷電圧に等しい。その結果、減算回路１８の誤差信号は零であり、電圧制御増幅器２にも零の乗算誤差信号が供給され、電圧制御増幅器２は、予め定められたゲインを維持し、デジタルアンプ部６の負荷電流は、定格負荷電流を維持する。
In the amplifier configured as described above, the load impedance may be larger than the rated load impedance that the
負荷インピーダンスがデジタルアンプ部６の対応できる定格負荷インピーダンスよりも小さくなると、即ち過負荷になると、負荷電流は定格負荷電流よりも大きくなり、また負荷電圧は定格負荷電圧よりも小さくなる。極端な場合、負荷電圧は零Ｖに近づく。その結果、減算回路１８の誤差信号は、負の値となり、増幅器２０からの乗算誤差信号が電圧制御増幅器２に供給され、そのゲインが乗算誤差信号の値に応じて減少され、デジタルアンプ部６に供給される音声信号のレベルが小さくなる。その結果、デジタルアンプ部６の負荷電流の値が小さくなり、デジタルアンプ部６の過電流が流れることを防止する。
When the load impedance becomes smaller than the rated load impedance that the
この負荷電流の減少は、乗算誤差信号の大きさに応じて変化する。例えば、負荷インピーダンスがデジタルアンプ部６の対応できる定格負荷インピーダンスよりもわずかに小さい場合には、図２（ａ）に示すように負荷電流も定格負荷電流よりもわずかに減少するように入力信号の電圧レベルを調整するだけであるが、複数のスピーカの合成インピーダンスがデジタルアンプ部６の出力インピーダンスよりもかなり小さく、負荷電圧が定格電圧よりもかなり低下している場合には、負荷電流は定格電流よりも大きく減少するように、入力信号の電圧レベルを大きく調整し、出力レベル（電圧）がかなり小さくなるように制限する。即ち、フの字特性を示す。また、負荷インピーダンスが変動すると、その負荷インピーダンスの変動に応じて負荷電流の値が制御され、負荷が定格負荷に復帰すると、負荷電流も自動的に定格電流に復帰する。
This decrease in the load current changes according to the magnitude of the multiplication error signal. For example, when the load impedance is slightly smaller than the rated load impedance that can be handled by the
なお、増幅器２０のゲインを適切に調整することによって、フの字特性の傾斜を調整することができる。
The slope of the U-shaped characteristic can be adjusted by appropriately adjusting the gain of the
本発明の１実施形態の増幅器は、参考例の電圧増幅器２に代えて、図３に示すように、クリップ回路を使用したものである。参考例の増幅器と同一部分には同一符号を付して、その説明を省略する。 The amplifier according to one embodiment of the present invention uses a clip circuit as shown in FIG. 3 instead of the voltage amplifier 2 of the reference example . The same parts as those of the amplifier of the reference example are denoted by the same reference numerals, and description thereof is omitted.
この増幅器では、電圧増幅器２に代えて、入力側増幅手段、例えば２段の増幅器３０ａ、３０ｂが使用されている。増幅器３０ａには、音源４からの音声信号が供給され、増幅器３０ａは、これを増幅して、増幅器３０ｂに供給する。増幅器３０ｂは、増幅器３０ａの出力信号を更に増幅して、デジタルアンプ部６に供給する。
In this amplifier, instead of the voltage amplifier 2, input side amplification means, for example, two-
増幅器３０ａの出力側と増幅器３０ｂの入力側との間に、複数、例えば同じ値の４つの抵抗器３２ａ乃至３２ｄが直列に接続されている。これら抵抗器３２ａ乃至３２ｄの中間である抵抗器３２ｂ、３２ｃの接続点に、第１のダイオード、例えばダイオード３４のアノードが接続されている。ダイオード３４のカソードは、同相増幅手段、例えば非反転増幅器３６の出力側に接続されている。非反転増幅器３６は、演算増幅器３６ａと４つの抵抗器３６ｂ乃至３６ｅとによって構成されている。このとき、４つの抵抗器３２ａ乃至３２ｄに限る必要はないが、２つ以上の偶数個の同じ抵抗値の抵抗器を用いて、これら抵抗器の中点でダイオード接続するようにする。このようにすることで、最も信号を制限できるようになり、ミュート時などに特に有効である。
A plurality of, for example, four
抵抗器３２ｂ、３２ｃの接続点には、第２のダイオード、例えばダイオード３８のカソードが接続されている。ダイオード３８のアノードは、逆相増幅手段、例えば反転増幅器４０の出力側に接続されている。反転増幅器４０は、演算増幅器４０ａと、５つの抵抗器４０ｂ乃至４０ｆとによって構成されている。
A connection point between the
非反転増幅器３６と反転増幅器４０とは、ゲインが等しくなるように、例えばほぼ１となるように、抵抗器３６ｂ乃至３６ｅ、４０ｂ乃至４０ｆの値が選択されている。非反転増幅器３６と反転増幅器４０とが変換手段を構成し、非反転増幅器３６の出力側が同相端子に、反転増幅器４０の出力側が逆相端子に対応する。これら非反転増幅３６と反転増幅器４０には、共通の入力信号が供給される。この共通入力信号をそのまま非反転増幅器３６が出力し、反転増幅器４０が位相反転させて出力する。なお、抵抗器３６ｂ、４０ｂは、非反転増幅器３６及び反転増幅器４０の出力インピーダンスを上昇させるために、非反転増幅器３６及び反転増幅器４０の帰還ループ内に設けられている。
The values of the
共通の入力信号は、次のようにして供給される。増幅器２０の出力側には、ダイオード４２のカソードが接続され、アノードには、ツェナーダイオード４４のアノードが接続され、このアノードは抵抗器４６を介して例えば＋１５Ｖの電圧である正の直流電源端子４８に接続されている。ツェナーダイオード４４のカソードと抵抗器４６との接続点が、同相増幅器３６と逆相増幅器４０の入力側に接続されている。ダイオード４２、ツェナーダイオード４４及び抵抗器４６がバイアス重畳手段、例えばバイアス重畳回路４９を構成している。ツェナーダイオード４４は、定格が４．７Ｖであり、ダイオード４２の両端間電圧は、０．６Ｖであるので、合計５．３Ｖのバイアス電圧が増幅器２０からの乗算誤差信号に重畳されて、非反転増幅器３６と反転増幅器４０とに供給される。
The common input signal is supplied as follows. The cathode of a
なお、非反転増幅器３６、４０の出力側には、第３及び第４のダイオード、例えば保護用ダイオード５０、５２が接続されている。即ち、ダイオード５０は、そのアノードが基準電位、例えば接地電位に接続され、カソードが非反転増幅器３６の出力側に接続されている。ダイオード５２は、そのアノードが反転増幅器４０の出力側に接続され、そのカソードが接地電位に接続されている。
Note that third and fourth diodes, for example,
また、音源４、増幅器２０、３０ａ、３０ｂ、非反転増幅器３６、反転増幅器４０、バイアス重畳回路４９は、接地電位を基準電位としている。また、増幅器３０ａは、その出力信号として接地電位を基準としてピーク値が±５．６Ｖの交流電圧を出力している。即ち、バイアス電圧の絶対値は、増幅器３０ａのピーク値の絶対値よりも幾分小さい。
The sound source 4, the
例えば、負荷インピーダンスが定格負荷であるとすると、第１の実施形態と同様に、増幅器２０の乗算誤差信号は０Ｖである。従って、この０Ｖにバイアス重畳回路４９で＋５．３Ｖのバイアス電圧が重畳されて、非反転増幅器３６、反転増幅器４０に供給される。非反転増幅器３６はダイオード３４のカソードに＋５．３Ｖの電圧を供給し、反転増幅器４０はダイオード３８のアノードに−５．３Ｖの電圧を供給する。即ち、非反転増幅器３６ａの出力電圧は、増幅器３０ａの正のピーク出力電圧よりも約０．３Ｖ低く、反転増幅器４０ａの出力電圧は、増幅器３０ａの負のピーク出力電圧よりも約０．３Ｖ高く設定されている。この約０．３Ｖの電圧は、ダイオード３４、３８が導通するためにアノード−カソード間に印加する必要のあるオン電圧よりも幾分低い。
For example, assuming that the load impedance is a rated load, the multiplication error signal of the
上述したように増幅器３０ａの出力電圧のピーク値は、±５．６Ｖであるので、増幅器３０ａの出力電圧が＋５．６Ｖのときでも、ダイオード３４のアノード−カソード間には＋０．３Ｖの電圧差しかない。増幅器３０ａの出力電圧が−５．３Ｖのときでも、ダイオード３４のアノード−カソード間には＋０．３Ｖの電圧差しかない。ダイオード３４、３８が導通するためには、アノード−カソード間に約＋０．６Ｖの電圧差が必要である。従って、定格負荷の場合には、ダイオード３４、３８は導通せず、増幅器３０ａの出力信号はダイオード３４、３８によって制限されることはない。負荷が軽負荷の場合も同様である。この動作は、ハイインピーダンスアンプにおいて重要で、軽負荷時、電源電圧の上昇時においても、アンプ出力の過電圧によるスピーカ故障という状態も防ぐことができる。この動作により、アンプだけでなく、スピーカも保護できる。
As described above, since the peak value of the output voltage of the
一方、増幅器２０からの乗算誤差信号が負であるとき、例えば−５．３Ｖのとき、非反転増幅器３６、４０にはバイアス重畳回路４９によって＋５．３Ｖが重畳された０Ｖの電圧が供給され、非反転増幅器３６、反転増幅器４０の出力電圧は、それぞれ０Ｖとなる。その結果、ダイオード３４、３８のアノード−カソード間にはそれぞれ約＋０．６Ｖ以上の電圧差が生じ、ダイオード３４、３８が導通し、増幅器３０ａの出力電圧は、正のときにはダイオード３４の導通状態に応じて非反転増幅器３６に吸い込まれ、負のときにはダイオード３８の導通状態に応じて反転増幅器４０に吸い込まれ、出力信号は制限される。
On the other hand, when the multiplication error signal from the
ダイオード３４、３８の導通状態は、そのアノード−カソード間に印加された電圧の大きさに応じて変化し、この電圧が大きいときほど、非反転増幅器３６、反転増幅器４０に吸い込まれる入力側増幅器３０ａの出力信号が多くなる。
The conduction state of the
例えば増幅器２０の出力電圧がバイアス電圧の絶対値よりも絶対値が大きい−６．３Ｖのとき、非反転増幅器３６、反転増幅器４０には−１Ｖの電圧が供給され、非反転増幅器３６の出力電圧は−１Ｖ、反転増幅器４０の出力電圧は＋１Ｖとなる。ここで、ダイオード５０、５２と抵抗器３６ｂ、４０ｂが設けられていないとすると、ダイオード３４、３８が大きく導通し、非反転増幅器３６、反転増幅器４０の演算増幅器３６ａ、４０ａは大きな電流を吸い込む。このとき、増幅器３０ａの出力電圧は±５．６Ｖであるので、この出力電圧をほぼ零ボルトのミュート状態にまで制限することができる。但し、演算増幅器３６ａ、４０ａには大きな電流が流れ、これらはオーバードライブされる。
For example, when the output voltage of the
実際には、保護用ダイオード５０、５２と抵抗器３６ｂ、４０ｂが設けられているので、非反転増幅器３６の出力電圧が−０．６Ｖ以下になると、ダイオード５０が導通し、非反転増幅器３６の出力電圧を−０．６Ｖに制限する。同様に反転増幅器４０の出力電圧が＋０．６以上になると、ダイオード５２が導通し、反転増幅器４０の出力電圧を＋０．６Ｖに制限する。これによって、ダイオード３４のカソード電圧は−０．６Ｖ以下に下がることはなく、ダイオード３８のアノード電圧も＋０．６Ｖ以上に上がることがない。その上、抵抗器３６ｂ、４０ｂが非反転増幅器３６、反転増幅器４０の出力インピーダンスを高めている。その結果、ダイオード３４、３８の導通状態が制限され、演算増幅器３６ａ、４０ａのオーバードライブが防止される。
Actually, since the
しかも、その制限は、バイアス重畳回路４９による重畳分を打ち消して、非反転増幅器３６、反転増幅器４０の出力電圧の極性が、バイアス電圧が打ち消される前の極性と反対の極性になってごくわずかの値を発生したところで行われている。従って、ほぼミュートに近い状態まで増幅器３０ａの出力信号を制限することができる上に、演算増幅器３６ａ、４０ａのオーバードライブを防止することができる。
In addition, the limitation is that the overlap by the
上記の実施形態では、デジタルアンプ部６を使用したが、これに限ったものではなく、アナログアンプ部を使用することもできる。また、上記の実施形態では、定格負荷時に負荷電流検出信号と負荷電圧検出信号の値を等しくするために、負荷電圧検出信号のレベルを増幅器１６によって調整したが、負荷電流検出信号のレベルを調整することもできるし、負荷電流検出信号及び負荷電圧検出信号双方のレベルを調整することもできる。また、減算回路１８では、清流負荷電流検出信号が清流負荷電圧検出信号よりも大きいときに、誤差信号が負極性になるように構成したが、逆に正極性となるように構成することもできる。但し、その場合、制御電圧増幅器２は、正極性の乗算誤差信号が供給されたとき、ゲインを小さくするように構成する。また、増幅器２０を設けて、誤差信号に係数を乗算したが、電圧制御増幅器２の特性等によっては、増幅器２０を除去することもできる。
In the above embodiment, the
上記の実施形態では、バイアス電圧を正極性としたが、増幅器２０からの乗算誤差信号が正極性の場合、バイアス電圧は負極性とする。その場合、ダイオード３４、３８、５０、５２は、図３に示したものと反対に、ダイオード３４のカソードとダイオード３８のアノードを抵抗器３２ｂ、３２ｃの接続点に接続し、ダイオード３４のアノードを非反転増幅器３６の出力側に接続し、ダイオード３８のカソードを反転増幅器４０の出力側に接続し、ダイオード５０のカソードとダイオード５２のアノードを接地電位に接続し、ダイオード５０のアノードを非反転増幅器３６の出力側に、ダイオード５２のカソードを反転増幅器４０の出力側に接続する。
In the above embodiment, the bias voltage is positive, but when the multiplication error signal from the
２ 電圧制御増幅器（レベル調整手段）
６ デジタルアンプ（増幅手段）
８ 負荷電流検出器（電流検出手段）
１０ 負荷電圧検出器（電圧検出手段）
１８ 減算回路（差生成手段）
２０ 増幅器（係数乗算手段）
2 Voltage control amplifier (level adjustment means)
6 Digital amplifier (amplification means)
8 Load current detector (current detection means)
10 Load voltage detector (voltage detection means)
18 Subtraction circuit (difference generation means)
20 Amplifier (coefficient multiplication means)
Claims (2)
この増幅手段から前記負荷に供給される電流を検出し、その大きさを表す電流検出信号を生成する電流検出手段と、
前記増幅手段から前記負荷に供給される電圧を検出し、その大きさを表す電圧検出信号を生成する電圧検出手段と、
前記電流検出信号と前記電圧検出信号とが供給され、両者の差を表す差信号を生成する差生成手段と、
前記増幅手段に設けられ、前記電流検出信号が前記電圧検出信号よりも大きいときの差信号の大きさに応じて前記可聴周波数信号のレベルを調整するレベル調整手段とを具備し、
前記レベル調整手段は、
前記差信号にそれと逆極性のバイアス信号を重畳したバイアス重畳差信号を出力するバイアス重畳手段と、
前記バイアス重畳差信号をこれと同相の同相信号と逆相の逆相信号とに変換し、前記同相信号を同相出力端子に、前記逆相信号を逆相出力端子に出力する変換手段と、
前記同相出力端子に一端が接続され、他端が前記増幅手段中の入力側増幅手段の出力側に接続された第１のダイオードと、
前記逆相出力端子に一端が接続され、他端が前記入力側増幅手段の出力側に接続された第２のダイオードとを具備し、
前記バイアス信号は、前記入力側増幅出段の出力信号のピーク値の絶対値よりも絶対値が小さく、極性が、前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときの前記差信号の極性と逆であり、
前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときに導通する方向で、第１のダイオードは、前記同相端子と前記入力側増幅手段の出力側に、第２のダイオードは、前記逆相端子と前記入力側増幅手段の出力側に、それぞれ接続されている
ことを特徴とする増幅器。 Amplifying means for amplifying the audio frequency signal and supplying it to the load;
Current detection means for detecting a current supplied from the amplification means to the load and generating a current detection signal representing the magnitude thereof;
Voltage detecting means for detecting a voltage supplied from the amplifying means to the load and generating a voltage detection signal representing the magnitude thereof;
Difference generation means for generating a difference signal representing a difference between the current detection signal and the voltage detection signal;
Provided in the amplifying means, comprising a level adjusting means for adjusting the level of the audio frequency signal according to the magnitude of the difference signal when the current detection signal is larger than the voltage detection signal;
The level adjusting means includes
Bias superimposing means for outputting a bias superimposed difference signal in which a bias signal having a polarity opposite to that of the difference signal is superimposed on the difference signal;
Conversion means for converting the bias superimposed difference signal into an in-phase signal and an out-of-phase anti-phase signal, and outputting the in-phase signal to an in-phase output terminal and the anti-phase signal to an anti-phase output terminal; ,
A first diode having one end connected to the common-mode output terminal and the other end connected to the output side of the input side amplifying means in the amplifying means;
A second diode having one end connected to the reverse phase output terminal and the other end connected to the output side of the input side amplifying means;
The bias signal has an absolute value smaller than an absolute value of a peak value of an output signal of the input side amplification output stage, and a polarity of the difference signal when the load current detection signal is larger than the load voltage detection signal. The opposite of polarity,
The first diode is connected to the in-phase terminal and the output side of the input side amplifying means, and the second diode is connected to the opposite phase in the direction of conduction when the load current detection signal is larger than the load voltage detection signal. An amplifier characterized by being connected to a terminal and an output side of the input side amplifying means, respectively .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007134058A JP4960764B2 (en) | 2007-05-21 | 2007-05-21 | amplifier |
| PCT/JP2008/058919 WO2008143124A1 (en) | 2007-05-21 | 2008-05-15 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007134058A JP4960764B2 (en) | 2007-05-21 | 2007-05-21 | amplifier |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008289047A JP2008289047A (en) | 2008-11-27 |
| JP2008289047A5 JP2008289047A5 (en) | 2009-10-22 |
| JP4960764B2 true JP4960764B2 (en) | 2012-06-27 |
Family
ID=40031832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134058A Active JP4960764B2 (en) | 2007-05-21 | 2007-05-21 | amplifier |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4960764B2 (en) |
| WO (1) | WO2008143124A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5554196B2 (en) * | 2009-10-23 | 2014-07-23 | ローム株式会社 | First stage amplifier circuit and electronic device using the same |
| DE102011054060B4 (en) * | 2011-09-29 | 2017-09-21 | D&B Audiotechnik Gmbh | AUDIO AMPLIFIER |
| KR101157993B1 (en) | 2011-12-22 | 2012-06-25 | 제이디미디어 주식회사 | Output control digital amp |
| EP3103194B1 (en) | 2014-02-04 | 2018-11-28 | Cirrus Logic, Inc. | Switch mode amplifier |
| WO2015171931A1 (en) * | 2014-05-08 | 2015-11-12 | Cirrus Logic, Inc. | System with multiple signal loops and switched mode converter |
| US9628033B2 (en) | 2014-10-29 | 2017-04-18 | Cirrus Logic, Inc. | Power stage with switched mode amplifier and linear amplifier |
| JP2021175147A (en) * | 2020-04-30 | 2021-11-01 | 株式会社村田製作所 | Load detection circuit and amplifier circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188660A (en) * | 1992-12-16 | 1994-07-08 | Nec Eng Ltd | Power amplifier circuit |
| JP2004215078A (en) * | 2003-01-07 | 2004-07-29 | Roland Corp | Class D power amplifier |
| JP2007074431A (en) * | 2005-09-07 | 2007-03-22 | Flying Mole Corp | Protection circuit |
-
2007
- 2007-05-21 JP JP2007134058A patent/JP4960764B2/en active Active
-
2008
- 2008-05-15 WO PCT/JP2008/058919 patent/WO2008143124A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008289047A (en) | 2008-11-27 |
| WO2008143124A1 (en) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4960764B2 (en) | amplifier | |
| KR102454811B1 (en) | Envelope-tracking current bias circuit with improved offset cancellation | |
| US8138837B2 (en) | Efficient power amplifier | |
| EP3496271A1 (en) | Sensor amplifier arrangement and method for amplifying a sensor signal | |
| KR101120492B1 (en) | Class-d amplifier | |
| CN102334279B (en) | Push-pull linear hybrid class h amplifier | |
| US20140266468A1 (en) | Tracking power supply with increased boost capability | |
| JP5228840B2 (en) | amplifier | |
| US6169452B1 (en) | Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter | |
| US8731412B2 (en) | Common base circuit with output compensation, current-to-voltage circuit configured with common base amplifier, and optical receiver implemented with the same | |
| WO2001097374A1 (en) | Amplifier circuit | |
| JP4972453B2 (en) | Voltage generator, current generator, and test device | |
| CN107017852A (en) | Control circuit of power amplifier, method thereof and power amplifier system | |
| US9647612B2 (en) | Power amplifying apparatus and power amplifying method | |
| JPWO2004010575A1 (en) | Power amplifier device | |
| JP2016072876A (en) | Power amplification device and power amplification method | |
| KR102454810B1 (en) | Envelope-tracking current bias circuit with offset cancellation function | |
| US20040232970A1 (en) | Level shift circuit | |
| JP2007074431A (en) | Protection circuit | |
| JP5827176B2 (en) | Voltage follower input type differential amplifier | |
| JP5109243B2 (en) | Short detection circuit | |
| JP4721859B2 (en) | Audio amplifier | |
| JP2008048053A (en) | Protection circuit and load current detecting circuit | |
| JPH1117478A (en) | Power amplifier | |
| WO2023002744A1 (en) | Power stabilization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4960764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |