Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4967354B2 - シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 - Google Patents
[go: Go Back, main page]

JP4967354B2 - シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 - Google Patents

シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP4967354B2
JP4967354B2 JP2006022239A JP2006022239A JP4967354B2 JP 4967354 B2 JP4967354 B2 JP 4967354B2 JP 2006022239 A JP2006022239 A JP 2006022239A JP 2006022239 A JP2006022239 A JP 2006022239A JP 4967354 B2 JP4967354 B2 JP 4967354B2
Authority
JP
Japan
Prior art keywords
film
metal
plasma
film forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006022239A
Other languages
English (en)
Other versions
JP2007207830A (ja
Inventor
隆 佐久間
太郎 池田
敦 横山
司 松田
達夫 波多野
寧 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006022239A priority Critical patent/JP4967354B2/ja
Priority to CN2007800040187A priority patent/CN101410952B/zh
Priority to PCT/JP2007/051293 priority patent/WO2007088792A1/ja
Priority to US12/223,383 priority patent/US20090183984A1/en
Priority to KR1020087021309A priority patent/KR100987835B1/ko
Priority to TW096103767A priority patent/TW200739686A/zh
Publication of JP2007207830A publication Critical patent/JP2007207830A/ja
Application granted granted Critical
Publication of JP4967354B2 publication Critical patent/JP4967354B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0523—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by irradiating with ultraviolet or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/0425—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers comprising multiple stacked seed or nucleation layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、シード膜の成膜方法及びプラズマ成膜装置に係り、特に半導体ウエハ等の被処理体に形成されている凹部を埋め込む時に形成するシード膜の成膜方法、プラズマ成膜装置及び記憶媒体に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特許文献１、２、３）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的にはタンタル金属（Ｔａ）やタンタル窒化膜（ＴａＮ）等がバリヤ層として用いられる。
そして、上記凹部内を埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている。
この点については図９及び図１１を参照して説明する。図９は半導体ウエハの表面に形成された凹部の一例を示す断面斜視図、図１０は図９中の一部の凹部を埋め込むための従来の成膜方法を示す工程図、図１１はオーバハング部分が形成される状態を説明する説明図である。図９は半導体ウエハＷの表面に形成した絶縁層３に断面矩形状の横に長い溝（トレンチ）よりなる凹部２と、この溝状の凹部２の底部にビアホールやスルーホールのようなホール状の凹部４が形成されている状態を示し、ここでは２段の段部構造になっている。図示例ではホール状の凹部４の下部には、下層としての配線層６が形成されており、この凹部４を導電部材で埋め込むことにより導通が取られることになる。このような２段構造をＤｕａｌ Ｄａｍａｓｃｅｎｅ構造と称す。尚、溝状の凹部２、或いはホール状の凹部４が単独で形成されている場合もある。これらの凹部２、４は、設計ルールの微細化に伴って幅や穴径が非常に小さくなっており、これに伴って埋め込み凹部の縦横の寸法比を示すアスペクト比は逆に大きくなって、例えば３〜４程度になっている。
ここで図９を参照して、主にホール状の凹部４内を埋め込む方法について説明する。この半導体ウエハＷの表面には上記凹部４内の内面も含めて略均一に例えばＴａＮ膜及びＴａ膜の積層構造よりなるバリヤ層８が下地膜としてプラズマスパッタ装置にて予め形成されている（図１０（Ａ）参照）。そして、プラズマスパッタ装置にて上記凹部４内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜１０を形成する（図１０（Ｂ）参照）。このシード膜１０をプラズマスパッタ装置内で形成する際、半導体ウエハ側に高周波電圧のバイアス電力を印加して、銅の金属イオンの引き込みを効率良く行うようになっている。更に、上記ウエハ表面に３元素（３Ｄ）の銅メッキ処理を施すことにより上記凹部４内を例えば銅膜よりなる金属膜１２で埋め込むようになっている。この時、上段の溝状の凹部２も銅メッキにより埋め込まれる。その後は、上記ウエハ表面の余分な金属膜１２、シード膜１０及びバリヤ層８を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる。
特開２０００−７７３６５号公報 特開平１０−７４７６０号公報 特開平１０−２１４８３６号公報
ところで、一般的にプラズマスパッタ装置内で成膜を行う場合、上述のように半導体ウエハ側にバイアス電力を印加して金属イオンの引き込みを促進させることによって、成膜レートを大きくするようになっている。この場合、バイアス電圧を過度に大きくすると、プラズマを発生させるために装置内に導入されているプラズマ励起用ガスである不活性ガス、例えばアルゴンガスのイオンによりウエハ表面がスパッタされて折角堆積した金属膜が削り取られてしまうので、上記バイアス電力はそれ程大きくは設定されていない。
しかしながら、上記のように銅膜よりなるシード膜１０を形成する場合、図１０（Ｂ）に示すように、凹部４の上端の開口部におけるシード膜１０の部分に、この開口を挟めるような形で突出したオーバハング部分１４が発生してしまう。このため、その後にこの凹部４をメッキ等により銅膜よりなる金属膜１２で埋め込んでも内部に十分にメッキ液が浸入しない場合が生じ、この内部が十分に埋まらずにボイド１６が発生する場合がある、という問題があった。
上記オーバハング部分１４が形成される理由について、図１１を参照して説明する。プラズマスパッタ時に飛散してくる金属（Ｃｕ）粒子には、プラズマによりイオン化された金属イオンの外に、中性粒子も存在し、上記金属イオンはバイアス電力に吸引されてウエハ面に指向性をもって略垂直方向上方から飛来して堆積するのに対して、中性金属粒子はウエハ面に対してあるゆる方向から飛来し、特に斜め方向から飛来してくる中性金属粒子Ｃ１が凹部４の上端の開口部の角部に多く付着する傾向となる。
また開口部の角部に堆積した金属膜を金属粒子や金属イオンＣ２がスパッタした時に別の金属粒子Ｃ３が叩き出され、この叩き出された金属粒子Ｃ３が対向する角部に再度付着する場合がある。
更には、このシード膜の形成時には、堆積膜の表面拡散を抑制するためにウエハは冷却されているが、それでもある程度の表面拡散が生ずるのは避けられず、従って、表面拡散によって堆積膜の表面の金属粒子が移動する結果、開口部の角部に堆積した金属膜は表面拡散の時にその表面積が少なくなろうと球状に集まるので、曲面状に張り出しが生ずるように移動する。このように上述した各理由によりオーバハング部分１４が形成されてしまう。
このようなオーバハング部分１４が形成されるとボイド１６が発生し易くなるので、上記ボイド１６の発生を防止するために、上記銅メッキを行う際にメッキ液中に種々の添加剤を加えて、できるだけ凹部４の底部に銅膜が堆積するように成膜を促進させてボトムアップさせることも行われている。
このような添加剤は、銅の金属膜中に僅かに残留するが、メッキ処理後に一般的に行われる高温アニール処理時に、銅の金属膜中の添加剤は膜中から抜け出て純粋な銅の金属膜配線とすることができた。
しかしながら、最近の線幅や穴径の更なる微細化傾向により、線幅や穴径が１００ｎｍ以下の寸法が要求されると、上記高温アニール処理で今まで容易に抜けていた上記添加剤が銅の金属膜中から十分に抜け切ることができずに、金属膜中に残留してしまう、という問題が発生した。
このように銅の金属膜中に添加剤が残留すると、その配線の抵抗値が大きくなって設計通りの電気特性が得られなくなるばかりか、添加剤の存在がアニール処理時における銅のグレインの成長を抑制することになり、この金属膜の信頼性を低下させる原因にもなっていた。
そこで、上記添加剤による問題をなくすために、メッキ処理を用いないで凹部４内の全てをプラズマスパッタによって埋め込むことも検討されているが、この場合にも、前述したように図１０（Ｂ）で説明したオーバハング部分１４が凹部４の開口端に形成されて内部まで金属イオンが到達し難くなってしまい、結果的にボイド１６の発生を余儀なくされてしまう。
また、このオーバハング部分１４の問題を解決するために、特許文献２、３にも開示されているように、堆積した金属膜を高温処理によりリフローさせて凹部４内を埋め込むことも考えられるが、特許文献２、３に示されるように金属膜が極めて容易に溶融するアルミニウムの場合はリフローが可能であるが、溶融し難い銅の場合にはリフローが非常に起こり難く、現実的な解決策にはなり得ないのが実情である。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、オーバハング部分を生ぜしめることなくシード膜を形成することができるシード膜の成膜方法、プラズマ成膜装置及び記憶媒体を提供することにある。
請求項１に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した表面に凹部を有する被処理体へバイアス電力により引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するようにしたシード膜の成膜方法において、前記バイアス電力を、前記被処理体の表面に一旦形成された前記金属膜がスパッタされないような大きさに設定して２〜１０ｓｅｃの間前記金属膜を形成する成膜工程と、プラズマ用の高周波電源と金属ターゲット用の直流電源とを５〜２０ｓｅｃの間オフにすることにより前記金属イオンを発生させないで前記金属膜の形成を休止する休止工程とを、交互に複数回繰り返すようにし、少なくとも前記成膜工程と前記休止工程においては前記被処理体を冷却するようにしたことを特徴とするシード膜の形成方法である。
このように、バイアス電力を、被処理体の表面に一旦形成された前記金属膜がスパッタされないような大きさに設定して２〜１０ｓｅｃの間金属膜を形成する成膜工程と、プラズマ用の高周波電源と金属ターゲット用の直流電源とを５〜２０ｓｅｃの間オフにすることにより金属イオンを発生させないで金属膜の形成を休止する休止工程とを、交互に複数回繰り返すようにし、少なくとも成膜工程と休止工程においては被処理体を冷却することにより、被処理体の表面に一旦堆積した金属膜が再度スパッタされて飛散することはなく、しかも金属膜の形成を休止する期間を間欠的に入れるようにしたので、従来方法の連続スパッタと異なって堆積した金属膜の表面拡散による移動を抑制することができ、この結果、オーバハング部分を生ぜしめることなくシード膜を形成することができる。
またオーバハング部分を生ぜしめることなくシード膜を形成することができるので、後工程のメッキ工程においてボイドを生ぜしめることなく凹部内を埋め込むことができる。
この場合、例えば請求項２に規定するように、前記成膜工程では、前記金属イオンのイオン化率を所定の値以上にするために前記処理容器内の圧力を所定の圧力値以上に設定するようにしてもよい。
このように、処理容器内の圧力を所定の圧力値以上にすることにより、金属イオンのイオン化率を所定の値以上にでき、この結果、オーバハング部分の形成要因の１つである中性金属粒子の存在を抑制することができるので、その分、オーバハング部分の発生を更に抑制することができる。
また例えば請求項３に規定するように、前記イオン化率の所定の値は８０％である。
また例えば請求項４に規定するように、前記所定の圧力値は５０ｍＴｏｒｒである。
また例えば請求項５に規定するように、前記シード膜の全体の厚さは１００ｎｍ以下である。
また例えば請求項６に規定するように、前記バイアス電力は０．３ワット／ｃｍ２ 以下である。
また例えば請求項７に規定するように、前記凹部の幅、或いは穴径は１５０ｎｍ以下である。
また例えば請求項８に規定するように、前記金属膜は、銅、ルテニウム（Ｒｕ）、銅合金、及びルテニウム合金の内のいずれかよりなる。
請求項９に係る発明は、真空引き可能になされた処理容器と、表面に凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、前記載置台に対してバイアス電力を供給するバイアス電源と、前記被処理体を冷却するために前記載置台に設けられた冷却手段と、装置全体の動作を制御する装置制御部とを有して、バイアス電力により金属イオンを引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するプラズマ成膜装置において、前記装置制御部は、請求項１乃至８に記載のシード膜の形成方法を実行するように装置全体を制御することを特徴とするプラズマ成膜装置である。
この場合、例えば請求項１０に規定するように、前記載置台の表面には、熱伝導ガスを流すガス溝が形成されている。
請求項１１に係る発明は、真空引き可能になされた処理容器と、表面に凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記被処理体を冷却するために前記載置台に設けられた冷却手段と、前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、前記載置台に対してバイアス電力を供給するバイアス電源と、装置全体の動作を制御する装置制御部とを有して、バイアス電力により金属イオンを引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するプラズマ成膜装置を用いて成膜を行うに際して、請求項１乃至８に記載のシード膜の形成方法を実行するように前記プラズマ成膜装置を制御するプログラムを記憶することを特徴とする記憶媒体である。
本発明に係るハート膜の成膜方法、プラズマ成膜装置及び記憶媒体によれば、次のように優れた作用効果を発揮することができる。
シード膜を形成するに際して、バイアス電力を、被処理体の表面に一旦形成された前記金属膜がスパッタされないような大きさに設定して２〜１０ｓｅｃの間金属膜を形成する成膜工程と、プラズマ用の高周波電源と金属ターゲット用の直流電源とを５〜２０ｓｅｃの間オフにすることにより金属イオンを発生させないで金属膜の形成を休止する休止工程とを、交互に複数回繰り返すようにし、少なくとも成膜工程と休止工程においては被処理体を冷却することにより、被処理体の表面に一旦堆積した金属膜が再度スパッタされて飛散することはなく、しかも金属膜の形成を休止する期間を間欠的に入れるようにしたので、従来方法の連続スパッタと異なって堆積した金属膜の表面拡散による移動を抑制することができ、この結果、オーバハング部分を生ぜしめることなくシード膜を形成することができる。
またオーバハング部分を生ぜしめることなくシード膜を形成することができるので、後工程のメッキ工程においてボイドを生ぜしめることなく凹部内を埋め込むことができる。


特に請求項２に係る発明のように、処理容器内の圧力を所定の圧力値以上にすることにより、金属イオンのイオン化率を所定の値以上にでき、この結果、オーバハング部分の形成要因の１つである中性金属粒子の存在を抑制することができるので、その分、オーバハング部分の発生を更に抑制することができる。
以下に、本発明に係るシード膜の成膜方法、プラズマ成膜装置及び記憶媒体の一実施例を添付図面に基づいて詳述する。
図１は本発明に係るプラズマ成膜装置の一例を示す断面図である。ここではプラズマ成膜装置としてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。図示するように、このプラズマ成膜装置２２は、例えばアルミニウム等により筒体状に成形された処理容器２４を有している。この処理容器２４は接地され、この底部２６には排気口２８が設けられて、圧力調整を行うスロットルバルブ３０を介して真空ポンプ３２により真空引き可能になされている。
この処理容器２４内には、例えばアルミニウムよりなる円板状の載置台３４が設けられる。この載置台３４は、載置台本体３４Ａと、この上面に設置される静電チャック３４Ｂとよりなり、この静電チャック３４Ｂ上に被処理体である半導体ウエハＷを吸着して保持できるようになっている。この静電チャック３４Ｂの上面側には、熱伝導ガスを流すガス溝３６が形成されており、必要に応じてＡｒガス等の熱伝導ガスをこのガス溝３６に供給してウエハＷと載置台３４側との熱伝導性を向上できるようになっている。尚、この静電チャック３４Ｂには、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台３４は、この下面の中心部より下方へ延びる支柱３８により支持されており、この支柱３８の下部は、上記容器底部２６を貫通している。そして、この支柱３８は、図示しない昇降機構により上下移動可能になされており、上記載置台３４自体を昇降できるようにしている。
上記支柱３８を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ４０が設けられており、この金属ベローズ４０は、その上端が上記載置台３４の下面に気密に接合され、また下端が上記底部２６の上面に気密に接合されており、処理容器２４内の気密性を維持しつつ上記載置台３４の昇降移動を許容できるようになっている。この載置台３４の載置台本体３４Ａには、ウエハＷを冷却する冷媒を流す冷媒循環路４２が冷却手段として形成されており、この冷媒は支柱３８内の図示しない流路を介して給排されている。
また容器底部２６には、これより上方に向けて例えば３本（図示例では２本のみ記す）の支持ピン４６が起立させて設けられており、また、この支持ピン４６に対応させて上記載置台３４にピン挿通孔４８が形成されている。従って、上記載置台３４を降下させた際に、上記ピン挿通孔４８を貫通した支持ピン４６の上端部でウエハＷを受けて、このウエハＷを外部より侵入する図示しない搬送アームとの間で移載ができるようになっている。このため、処理容器２４の下部側壁には、上記搬送アームを侵入させるために開閉可能になされたゲートバルブ５０が設けられている。
またこの載置台本体３４Ａ上に設けた上記静電チャック３４Ｂには、配線５２を介して例えば１３．５６ＭＨｚの高周波を発生する高周波電源よりなるバイアス電源５４が接続されており、上記載置台３４に対して所定のバイアス電力を印加できるようになっている。またこのバイアス電源５４はその出力されるバイアス電力を必要に応じて制御できるようになっている。
一方、上記処理容器２４の天井部には、例えば酸化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板５６がＯリング等のシール部材５８を介して気密に設けられている。そして、この透過板５６の処理容器２４内の処理空間６０に例えばプラズマ励起用ガスとしてのＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源６２が設けられる。尚、このプラズマ励起用ガスとして、Ａｒに代えて他の不活性ガス、例えばＨｅ、Ｎｅ等を用いてもよい。具体的には、上記プラズマ発生源６２は、上記透過板５６に対応させて設けた誘導コイル部６４を有しており、この誘導コイル部６４には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源６６が接続されて、上記透過板５６を介して処理空間６０に高周波を導入できるようになっている。ここで、この高周波電源６６より出力されるプラズマ電力も必要に応じて制御できるようになっている。
また上記透過板５６の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート６８が設けられる。そして、このバッフルプレート６８の下部には、上記処理空間６０の上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）になされた金属ターゲット７０が設けられており、この金属ターゲット７０には放電用電力を供給するターゲット用の可変になされた直流電源７２が接続されている。従って、この可変直流電源７２から出力される直流電力も必要に応じて制御できるようになっている。ここでは金属ターゲット７０として例えばタンタル金属や銅等が用いられ、これら金属はプラズマ中のＡｒイオンにより金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化される。尚、タンタル金属はバリヤ層を形成する時に用いられ、銅は本発明方法によりシード膜を形成する時に用いられる。
またこの金属ターゲット７０の下部には、上記処理空間６０を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー７４が設けられており、この保護カバー７４は接地されると共に、この下部は内側へ屈曲されて上記載置台３４の側部近傍に位置されている。また処理容器２４の底部には、この処理容器２４内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口７６が設けられる。このガス導入口７６からは、プラズマ励起用ガスとして例えばＡｒガスや他の必要なガス例えばＮ２ ガス等が、ガス流量制御器、バルブ等よりなるガス制御部７８を通して供給される。
ここで成膜装置２２の各構成部は、例えばコンピュータ等よりなる装置制御部８０に接続されて制御される構成となっている。具体的には装置制御部８０は、バイアス電源５４、プラズマ発生用の高周波電源６６、可変直流電源７２、ガス制御部７８、スロットルバルブ３０、真空ポンプ３２等の動作を制御し、本発明方法により金属膜を成膜する時に次のように動作する。
まず装置制御部８０の支配下で、真空ポンプ３２を動作させることにより真空にされた処理容器２４内に、ガス制御部７８を動作させつつＡｒガスを流し、スロットルバルブ３０を制御して処理容器２４内を所定の真空度に維持する。その後、可変直流電源７２を介して直流電力を金属ターゲット７０に印加し、更に高周波電源６６を介して誘導コイル部６４に高周波電力（プラズマ電力）を印加する。
一方、装置制御部８０はバイアス電源５４にも指令を出し、載置台３４に対して所定のバイアス電力を印加する。このように制御された処理容器２４内においては、金属ターゲット７０、誘導コイル部６４に印加されたプラズマ電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属ターゲット７０に衝突し、この金属ターゲット７０がスパッタされて金属粒子が放出される。
また、スパッタされた金属ターゲット７０からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。そして、特に金属イオンは、載置台３４に印加されたバイアス電力に引きつけられ、ウエハＷに対し指向性の高い金属イオンとして載置台３４上のウエハＷに堆積する。
後述するように、装置制御部８０は、メッキ用のシード膜を形成する際に、例えばバイアス電源５４の出力を制限して設定することにより、ウエハ表面に形成された金属膜（Ｃｕ膜）がスパッタされないような状態でＣｕ成膜を行うことができる。ここで装置各構成部の制御は、装置制御部８０により、所定の条件で金属膜の成膜が行われるように作成されたプログラムに基づいて制御されるようになっている。この際、例えばフロッピーディスク（登録商標）（ＦＤ）やコンパクトディスク（登録商標）（ＣＤ）、フラッシュメモリー等の記憶媒体８２に、各構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに基づいて所定の条件で処理を行うように各構成部を制御させる。
次に、以上のように構成されたプラズマ成膜装置２２を用いて行われる本発明のシード膜の成膜方法について説明する。
図２はスパッタエッチングの角度依存性を示すグラフ、図３はバイアス電力とウエハ上面の成膜量との関係を示すグラフ、図４は本発明方法の一例を説明するためのフローチャートを示す図、図５は本発明方法のタイミングチャートを示す図、図６は本発明方法により形成されたシード膜の状態を説明する断面図である。
まず本発明方法の特徴は、バイアス電力を、半導体ウエハの表面に一旦形成された金属膜がスパッタされないような大きさに設定して金属膜を形成する成膜工程と、金属イオンを発生させないで金属膜の形成を休止する休止工程とを、交互に複数回繰り返すようにした点にある。
成膜工程においては、プラズマによるスパッタ成膜により金属膜を形成する際に、バイアス電力、直流電力、プラズマ電力等を適切な大きさに制御することにより、上述したようにウエハ上面に堆積した金属膜がプラズマガス（Ａｒイオン）によりスパッタされないように設定する。具体的には、この時のバイアス電力は、金属ターゲット７０に対する対向面、すなわち図１においてはウエハの上面に関して、金属イオンに対する引き込みによる成膜レートで成膜し、プラズマガス（Ａｒ＋ ）によるスパッタエッチングのエッチングレートが略ゼロになるような大きさに設定される。
この点について更に詳しく説明する。
まず、成膜量を考慮しないでプラズマガスによるスパッタエッチングのエッチングレートについてその特性を検討すると、スパッタ面の角度とエッチングレートとの関係は図２に示すグラフのようになる。ここでスパッタ面の角度とは、スパッタ面（ウエハ上面）の法線がスパッタガス（Ａｒイオン：Ａｒ＋ ）の入射方向（図１中では下向き方向）となす角度を指し、例えばウエハ上面及び凹部４（図１０参照）の底部は共に”０度”であり、凹部側壁は”９０度”である。
このグラフから明らかなように、ウエハ上面（スパッタ面の角度＝０度）はある程度スパッタエッチングが行われ、凹部の側壁（スパッタ面の角度＝９０度）はほとんどスパッタエッチングが行われず、また凹部の開口の角部（スパッタ面の角度＝４０〜８０度近傍）はかなり激しくスパッタエッチングされることが判る。
さて、図１に示すようなＩＣＰ型スパッタ装置よりなる成膜装置では、ウエハＷ側に印加するバイアス電力とウエハ上面（凹部の側壁ではない）に堆積する成膜量との関係は図３に示すような関係となる。ここで横軸のワット数はターゲットの種類、ウエハサイズ等により異なり、図３での数値は例えばターゲットが銅であって、ウエハサイズが２００ｍｍの場合である。すなわち、一定のプラズマ電力及び金属ターゲット７０への一定の直流電力を加えている状況において、バイアス電力がそれ程大きくない場合には、金属イオンの引き込み及び中性金属原子によって高い成膜量が得られるが、バイアス電力が増加して或る程度の値、例えば５０ワット（０．１６ワット／ｃｍ２ ）程度を越えると、ウエハ表面がバイアス電力により加速されたプラズマガスであるアルゴンイオンによりスパッタされ初め、このスパッタの傾向が次第に強くなり（図３参照）、この結果、折角、堆積した金属膜がエッチングされてしまう。このエッチングは当然のこととしてバイアス電力が大きくなる程、激しくなる。
その後、バイアス電力が大きくなると、引き込まれる金属イオン及び中性金属原子による成膜レートとプラズマガスのイオンによるスパッタエッチングのエッチングレートとが同一になると、成膜とエッチングとが相殺されて、ウエハ上面の成膜量が”ゼロ”になり、この時の条件は図３中の点Ｘ１（バイアス電力：１５０Ｗ）に対応する。尚、図３中のバイアス電力や成膜量は単に一例を示したに過ぎず、プラズマ電力や直流電力を制御することによって、上記特性曲線は図３中の一点鎖線にて示すように変動する。
従来、この種のスパッタ装置で一般的に動作される条件は、領域Ａ１の部分であり、バイアス電力をあまり大きくせずに、高い成膜量（成膜レート）を稼ぐことができる領域であった。すなわち成膜量は、バイアスが零の時とほとんど変わらず（不活性ガスのプラズマによるエッチングは発生せず）に、且つ引き込まれる金属イオンが最大となる領域であり、凹部の底部においてもかなりの程度の成膜量が稼げる領域である。
従来方法では、この領域Ａ１の辺りにバイアス電力を設定して連続的に数１０秒間に亘って金属膜を堆積させることによってシード膜を形成した。
これに対して、本発明方法では、短時間の成膜工程と休止工程とを交互に繰り返し行なうようにし、しかも、成膜工程ではウエハ上面やウエハの表面に形成した凹部内の表面には金属膜が堆積するが、一旦堆積した金属膜がガスイオンにより再度スパッタされてエッチングされないような小さなバイアス電力に設定している。また、この成膜工程を短時間行った後、休止工程を行うので、一旦堆積した金属膜が一時的に十分に冷却されることになり、金属膜の表面にオーバハング部分の形成の原因となる表面拡散が生ずることがない。
さて、以上のような現象を理解した上で、図４乃至図６も参照して本発明に方法について説明する。
まず、図１において載置台３４を下方へ降下させた状態で処理容器２４のゲートバルブ５０を介して真空引き可能になされた処理容器２４内へウエハＷを搬入し、これを支持ピン４６上に支持させる。そして、この状態で載置台３４を上昇させると、この上面にウエハＷが受け渡され、このウエハＷが静電チャック３４Ｂにより載置台３４の上面に吸着される。
そして、載置台３４上にウエハＷを載置して吸着固定したならば、成膜処理を開始する。この時、ウエハＷの上面には、図９及び図１０において説明した構造と同じ構造の凹部２、４等が予め搬入前に前工程で形成されている。この上段の凹部２は、溝状のトレンチよりなり、この底部に下段の凹部４としてビアホールやスルホールのようなホールが配線層６に届くように形成されており、凹部全体として２段階の段部状になされている。図６では下段の凹部４のみを代表として示している。
まず、バリヤ層を形成するために（図４のＳ１）、金属ターゲット７０としてここではタンタルが用いられており、処理容器２４内を所定の圧力に真空引きした後に、プラズマ発生源６２の誘導コイル部６４にプラズマ電力を印加し、且つバイアス電源５４より所定のバイアス電力を載置台３４の静電チャック３４Ｂに印加する。更に金属ターゲット７０には可変直流電源７２より所定の直流電力を印加して成膜を行う。ここでは、ＴａＮ膜を形成するためにガス導入口７８よりプラズマ励起用ガスである例えばＡｒガスの他に、窒化ガスとしてＮ２ ガスを処理容器２４内に供給する。これにより、ウエハＷの上面のみならず、凹部４内の側壁や底面にも略均一にＴａＮ膜を形成する。この時のバイアス電力は図３中の領域Ａ１であって従来の一般的な成膜条件と同じであり、具体的には１００Ｗ（ワット）程度である。
上記のようにＴａＮ膜の形成が完了したならば、次にＴａ膜を形成する。ここでは上記窒化ガスであるＮ２ ガスの供給を停止した状態でＴａＮ膜の形成時と同じ条件で、Ｔａよりなる金属ターゲット７０をプラズマによりイオン化し、Ｔａ膜を堆積させる。この場合にもバイアス電力は図３中の領域Ａ１であって従来の一般的な成膜条件と同じである。これにより、下地膜としてＴａＮ／Ｔａ膜よりなるバリヤ層８が形成されることになる（図４のＳ１及び図１０（Ａ）参照）。尚、上記バリヤ層８としてＴａ膜の単層を用いる場合もある。
次に、上記バリヤ層８の形成されたウエハＷを図１に示す構成と同じ構成になされた別のプラズマ成膜装置へ大気に晒すことなく搬送する。ここでは金属ターゲット７０としてＴａではなくＣｕ（銅）が用いられている。このような銅の金属ターゲットが装着されたプラズマ成膜装置は、先のタンタルの金属ターゲットが装着された成膜装置に真空引き可能になされたトランスファチャンバを介して連結すればよく、半導体ウエハＷを大気に晒すことなく真空雰囲気中で両成膜装置間に亘って搬送することができる。
上述したように、ここではＣｕ膜よりなるシード膜を形成するために、金属ターゲット７０としてここでは銅が用いられており、処理容器２４内を所定の圧力に真空引きした後に、プラズマ発生源６２の誘導コイル部６４にプラズマ電力を印加し、且つバイアス電源５４より所定のバイアス電力を載置台３４の静電チャック３４Ｂに印加する。更に金属ターゲット７０には可変直流電源７２より所定の直流電力を印加して成膜を行う。ここでは、Ｃｕ膜を形成するためにガス導入口７８よりプラズマ励起用ガスである例えばＡｒガスを処理容器２４内に供給する。
本発明方法でシード膜を形成するには、図４及び図５に示すように、実際にＣｕ膜よりなる金属膜を堆積する成膜工程Ｓ２と、成膜を中止して堆積した金属膜を冷却する休止工程Ｓ３とを交互に所定の回数（サイクル数）だけ繰り返し行い（Ｓ４のＮＯ）、所定の回数行った時点で処理を終了する（Ｓ４のＹＥＳ）。
図５に示す場合には、上記成膜工程と休止工程とを４サイクル行った場合を示しており、これにより、図６に示すようにＣｕの４層の金属膜９０Ａ、９０Ｂ、９０Ｃ、９０Ｄが１サイクル毎に形成されて全体としてシード膜９２を構成している。上記成膜工程では、上記プラズマ用の高周波電源６６（図５（Ａ））、金属ターゲット用の直流電源７２（図５（Ｂ））及びバイアス電源５４（図５（Ｃ））は共にオンされて、Ｃｕの金属膜が堆積される。
そして、上記休止工程では、上記プラズマ用の高周波電源６６（図５（Ａ））、金属ターゲット用の直流電源７２（図５（Ｂ））及びバイアス電源５４（図５（Ｃ））は共にオフされて、金属イオンを発生させずに金属膜を堆積しないようにしている。
尚、上記休止工程で金属イオンとプラズマを発生させないためには、少なくともプラズマ用高周波電源６６と金属ターゲット用の直流電源７２を共にオフするようにする。また、プラズマ励起用のＡｒガスも、図５（Ｄ）に示すように、上記成膜工程の時に流し、休止工程の時に供給停止を行う。
これに対して、図５（Ｅ）に示すように、冷却手段４２に対しては、成膜工程と休止工程とを通じて、例えば−２０〜−５０℃程度の冷却媒体を流してウエハを冷却するようにし、成膜工程及び休止工程を通じて堆積した金属膜９０Ａ〜９０Ｄに表面拡散が生じないようにしている。
ここで成膜工程のバイアス電力の設定について詳しく説明する。この成膜工程におけるバイアス電力は、図３中の領域Ａ２で示されるような小さな値に設定し、前述したように、ウエハ上面やウエハの表面に形成した凹部内の表面には金属膜が堆積するが、一旦堆積した金属膜がガスイオンにより再度スパッタされてエッチングされないようにしている。
上記領域Ａ２におけるバイアス電圧の上限値は、例えば３００ｍｍサイズのウエハを枚葉処理するプラズマ処理装置の場合には２００ワット（０．３ワット／ｃｍ２ ）程度であり、これよりもバイアス電力が大きくなると、Ａｒイオンに対する引き込み電力が大きくなるので一旦堆積した金属膜９０Ａ〜９０Ｄの再スパッタが発生し、これがために凹部４の開口部の近傍にオーバハング部分が形成され始める恐れが生ずる。また、上記バイアス電力の下限値は、特になく、ゼロワットであってもよい。
更に、この成膜工程では、上記Ｃｕ金属イオンのイオン化率を所定の値、例えば８０％以上にするために、上記処理容器２４内のプロセス圧力を所定の圧力値、例えば５０ｍＴｏｒｒ（６．７Ｐａ）以上に設定する。このように、イオン化率を８０％以上に高くなるようにすることにより指向性のある金属イオンの占有率が高くなって、指向性のない中性金属粒子の占有率が少なくなる。この結果、成膜に寄与する粒子は金属イオンが支配的になるので、凹部４の開口の角部にあらゆる方向から飛来してくる中性金属原子の量が相対的に少なくなり、この部分にオーバハング部分が形成されることを抑制することができる。この点、上記イオン化率が８０％よりも小さくなると、上述とは逆に、中性金属粒子が成膜に寄与する度合いが大きくなって、オーバハング部分の形成が促進されるので好ましくない。
上述のように、イオン化率８０％以上にするには、例えばプロセス条件にもよるが、プロセス圧力を少なくとも５０ｍＴｏｒｒ以上、好ましくは９０ｍＴｏｒｒ以上に設定すればよい。尚、過度にプロセス圧力を大きくすると、成膜速度が急激に低下するので、その上限値は１００ｍＴｏｒｒ程度である。またここでは、成膜工程及び休止工程を通じて冷却手段４２によってウエハＷを連続的に冷却しているので、成膜工程ではウエハＷが過加熱されて堆積した金属粒子が凝集することはなく、また、休止工程ではＡｒガスイオンによる衝突エネルギーがなくなるので、ウエハを十分に冷却することができ、特に、堆積したＣｕ金属膜が表面拡散することを防止することができるので、この点よりもオーバハング部分が形成されることを抑制することができる。
以上の結果、上記各オーバハング部分の形成抑制作用が共同して作用し、この結果、凹部４の開口部近傍にシード膜９２のオーバハング部分が形成されることを略確実に阻止することができる。
ここで具体的な数値例について説明すると、まず凹部４の開口の幅、または穴径は１５０ｎｍ以下、特に１００ｎｍ以下に対して効果的である。また成膜工程における時間Ｔ１は２〜１０ｓｅｃの範囲内、例えば５．５ｓｅｃ程度、休止期間の時間Ｔ２は５〜２０ｓｅｃの範囲内、例えば１０ｓｅｃ程度である。尚、従来の成膜方法では、シード膜を２２ｓｅｃの連続成膜（連続スパッタ）で形成していた。
また、図６において形成されるシード膜９２の厚さＨ１は４０〜１００ｎｍの範囲内、例えば６０ｎｍ程度である。この時、凹部４内の側壁に堆積するシード膜９２の厚さＨ２は上記厚さＨ１の１５〜２０％程度であり、凹部４内の底部に堆積するシード膜９２の厚さＨ３は上記厚さＨ１の８０〜９０％程度である。
また１回の成膜工程における金属膜９０の成膜時間は１０ｓｅｃ以内であり、これよりも時間が長くなると、堆積した金属膜９０の凝集が発生してオーバハング部分の形成要因となってしまう。
＜評価＞
次に、本発明方法（間欠スパッタ）によるシード膜の形成と従来方法（連続スパッタ）によるシード膜の形成を実際に行って評価を行ったので、その評価結果について説明する。
図７はホール状の凹部に対して本発明方法（間欠スパッタ）と従来方法（連続スパッタ）によりシード膜を形成した時の状態を示す電子顕微鏡写真であり、共に右側に参考のために模式図を併記してある。
図７（Ａ）は従来方法の場合を示し、図７（Ｂ）は本発明方法の場合を示し、共に平面図と断面図を示している。上記凹部（Ｖｉａ）のホール径は全て１１０ｎｍであり、各部の寸法は写真中に表示されている。尚、写真中の”ＯＨ”はオーバハング部分の寸法を示している。
プロセス条件に関しては従来方法、本発明方法とも同じであり、以下の通りである。
プロセス圧力は９０ｍＴｏｒｒ、プラズマ用高周波電源６６の電力は１６ｋＷ、直流電力は１６ｋＷ、バイアス電力は３５Ｗ、成膜時間は、本発明方法では”５．５ｓｅｃ×４サイクル”、従来方法では２２ｓｅｃ（連続スパッタ）である。
図７（Ａ）に示す従来方法の場合には、Ｖｉａエリアの平均面積Ｓ１は３８９９ｎｍ２ 、Ｖｉａ径Ｄ１は７０．４ｎｍ、ＯＨ径Ｄ２は１１．２ｎｍであるのに対して、図７（Ｂ）に示す本発明の場合には、Ｖｉａエリアの平均面積Ｓ２は５３３０ｎｍ２ 、Ｖｉａ径Ｄ３は８２．４ｎｍ、ＯＨ径Ｄ４は５．２ｎｍであった。
このように、特にオーバハング部分の大きさを、１１．２ｎｍから５．２ｎｍへ減少させることができ、従来方法と比較して本発明方法の場合には、オーバハング部分の形成を大幅に抑制できることが確認できた。
また幅が１１０ｎｍの溝（トレンチ）についても、上述したと同様な方法及びプロセス条件でシード膜を形成した。その時の結果を図８に示す。図８は溝状（トレンチ）の凹部に対して本発明方法（間欠スパッタ）と従来方法（連続スパッタ）によりシード膜を形成した時の状態を示す電子顕微鏡写真であり、共に右側に参考のために模式図を併記してある。
図８（Ａ）は従来方法の場合を示し、図８（Ｂ）は本発明方法の場合を示し、共に平面図と断面図を示している。図８（Ａ）に示すように、従来方法の場合にはオーバハング部分の内径は６０ｎｍであるのに対して、図８（Ｂ）に示す本発明方法の場合は７４．５ｎｍであり、本発明方法の場合には、オーバハング部分が形成されるのを、大幅に抑制できることが確認できた。
上記実施例では、金属膜９０としてＣｕ或いはＣｕ合金を成膜する場合を例にとって説明したが、これに限定されず、例えばタングステン（Ｗ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）等の金属、或いはこれらの各金属の合金を成膜する場合にも、本発明を適用することができる。
更に、各高周波電源の周波数も１３．５６ＭＨｚに限定されるものではなく、他の周波数、例えば２７．０ＭＨｚ等を用いることもできる。またプラズマ用の不活性ガスとしてはＡｒガスに限定されず、他の不活性ガス、例えばＨｅやＮｅ等を用いてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ＬＣＤ基板、ガラス基板、セラミックス基板等にも本発明を適用することができる。
本発明に係るプラズマ成膜装置の一例を示す断面図である。 スパッタエッチングの角度依存性を示すグラフである。 バイアス電力とウエハ上面の成膜量との関係を示すグラフである。 本発明方法の一例を説明するためのフローチャートを示す図である。 本発明方法のタイミングチャートを示す図である。 本発明方法により形成されたシード膜の状態を説明する断面図である。 ホール状の凹部に対して本発明方法と従来方法によりシード膜を形成した時の状態を示す電子顕微鏡写真である。 溝状（トレンチ）の凹部に対して本発明方法と従来方法によりシード膜を形成した時の状態を示す電子顕微鏡写真である。 半導体ウエハの表面に形成された凹部の一例を示す断面斜視図である。 図９中の一部の凹部を埋め込むための従来の成膜方法を示す工程図である。 オーバハング部分が形成される状態を説明する説明図である。
符号の説明
２，４ 凹部
２２ プラズマ成膜装置
２４ 処理容器
３４ 載置台
３６ ガス溝
４２ 冷媒循環路（冷却手段）
５４ バイアス電源
６２ プラズマ発生源
７２ ターゲット用の直流電源
７４ 誘導コイル部
７０ 金属ターゲット
８０ 装置制御部
８２ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (11)

  1. 真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した表面に凹部を有する被処理体へバイアス電力により引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するようにしたシード膜の成膜方法において、
    前記バイアス電力を、前記被処理体の表面に一旦形成された前記金属膜がスパッタされないような大きさに設定して２〜１０ｓｅｃの間前記金属膜を形成する成膜工程と、
    プラズマ用の高周波電源と金属ターゲット用の直流電源とを５〜２０ｓｅｃの間オフにすることにより前記金属イオンを発生させないで前記金属膜の形成を休止する休止工程とを、交互に複数回繰り返すようにし、少なくとも前記成膜工程と前記休止工程においては前記被処理体を冷却するようにしたことを特徴とするシード膜の形成方法。
  2. 前記成膜工程では、前記金属イオンのイオン化率を所定の値以上にするために前記処理容器内の圧力を所定の圧力値以上に設定していることを特徴とする請求項１記載のシード膜の形成方法。
  3. 前記イオン化率の所定の値は８０％であることを特徴とする請求項２記載のシード膜の形成方法。
  4. 前記所定の圧力値は５０ｍＴｏｒｒであることを特徴とする請求項２または３記載のシード膜の形成方法。
  5. 前記シード膜の全体の厚さは１００ｎｍ以下であることを特徴とする請求項１乃至４のいずれか一項に記載のシード膜の形成方法。
  6. 前記バイアス電力は０．３ワット／ｃｍ２ 以下であることを特徴とする請求項１乃至５のいずれか一項に記載のシード膜の形成方法。
  7. 前記凹部の幅、或いは穴径は１５０ｎｍ以下であることを特徴とする請求項１乃至６のいずれか一項に記載のシード膜の形成方法。
  8. 前記金属膜は、銅、ルテニウム（Ｒｕ）、銅合金、及びルテニウム合金の内のいずれかよりなることを特徴とする請求項１乃至７のいずれか一項に記載のシード膜の形成方法。
  9. 真空引き可能になされた処理容器と、
    表面に凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、
    前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、
    前記載置台に対してバイアス電力を供給するバイアス電源と、
    前記被処理体を冷却するために前記載置台に設けられた冷却手段と、
    装置全体の動作を制御する装置制御部とを有して、バイアス電力により金属イオンを引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するプラズマ成膜装置において、
    前記装置制御部は、請求項１乃至８に記載のシード膜の形成方法を実行するように装置全体を制御することを特徴とするプラズマ成膜装置。
  10. 前記載置台の表面には、熱伝導ガスを流すガス溝が形成されていることを特徴とする請求項９記載のプラズマ成膜装置。
  11. 真空引き可能になされた処理容器と、
    表面に凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記被処理体を冷却するために前記載置台に設けられた冷却手段と、
    前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、
    前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、
    前記載置台に対してバイアス電力を供給するバイアス電源と、
    装置全体の動作を制御する装置制御部とを有して、バイアス電力により金属イオンを引き込んで前記凹部内を含む前記被処理体の表面に金属膜を形成することによりメッキ用のシード膜を形成するプラズマ成膜装置を用いて成膜を行うに際して、
    請求項１乃至８に記載のシード膜の形成方法を実行するように前記プラズマ成膜装置を制御するプログラムを記憶することを特徴とする記憶媒体。
JP2006022239A 2006-01-31 2006-01-31 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 Expired - Fee Related JP4967354B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006022239A JP4967354B2 (ja) 2006-01-31 2006-01-31 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
CN2007800040187A CN101410952B (zh) 2006-01-31 2007-01-26 种膜的成膜方法、等离子体成膜装置和存储介质
PCT/JP2007/051293 WO2007088792A1 (ja) 2006-01-31 2007-01-26 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
US12/223,383 US20090183984A1 (en) 2006-01-31 2007-01-26 Seed Film Forming Method, Plasma-Assisted Film Forming System and Storage Medium
KR1020087021309A KR100987835B1 (ko) 2006-01-31 2007-01-26 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
TW096103767A TW200739686A (en) 2006-01-31 2007-01-31 Method for seed film formation, plasma film forming apparatus, and memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022239A JP4967354B2 (ja) 2006-01-31 2006-01-31 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2007207830A JP2007207830A (ja) 2007-08-16
JP4967354B2 true JP4967354B2 (ja) 2012-07-04

Family

ID=38327369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022239A Expired - Fee Related JP4967354B2 (ja) 2006-01-31 2006-01-31 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体

Country Status (6)

Country Link
US (1) US20090183984A1 (ja)
JP (1) JP4967354B2 (ja)
KR (1) KR100987835B1 (ja)
CN (1) CN101410952B (ja)
TW (1) TW200739686A (ja)
WO (1) WO2007088792A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2257653A4 (en) * 2007-10-31 2012-04-04 Nanosurface Technologies Llc SURFACES OF SPINULOSE
US20100298925A1 (en) * 2007-10-31 2010-11-25 Chameleon Scientific Corporation Spinulose metal surfaces
JP5532578B2 (ja) * 2008-10-21 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012084191A (ja) * 2008-12-26 2012-04-26 Canon Anelva Corp 磁気記録媒体の製造方法、及び、磁気記録媒体の製造装置
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US10256142B2 (en) * 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP5392215B2 (ja) * 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置
WO2013148444A1 (en) * 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP2014075398A (ja) * 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
CN103809242B (zh) * 2014-03-10 2017-08-25 四川飞阳科技有限公司 一种用于平面光波导器件的薄膜制备方法
CN105200379B (zh) * 2014-06-25 2018-03-09 北京北方华创微电子装备有限公司 沉积薄膜的磁控溅射方法
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
JP6566750B2 (ja) * 2015-07-02 2019-08-28 Cbc株式会社 不連続金属膜の形成方法
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10608159B2 (en) 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
TWI606126B (zh) * 2016-12-19 2017-11-21 Suzhou Weipeng Electrical Technology Co Ltd Preparation method of polybenzimide non-glue flexible printed circuit board
US10763419B2 (en) * 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
CN107369614A (zh) * 2017-08-07 2017-11-21 深圳市华星光电技术有限公司 金属膜镀制方法、薄膜晶体管和阵列基板的制作方法
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication
KR102828798B1 (ko) 2018-12-05 2025-07-02 램 리써치 코포레이션 보이드 프리 (void free) 저응력 (low stress) 충진
KR20210117343A (ko) 2019-02-13 2021-09-28 램 리써치 코포레이션 억제 제어를 사용한 텅스텐 피처 충진

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0512718A (ja) * 1991-07-05 1993-01-22 Kyocera Corp 光記録媒体の製造方法
EP0735577A3 (en) * 1994-12-14 1997-04-02 Applied Materials Inc Separation process and facility therefor
TW366525B (en) * 1996-12-16 1999-08-11 Applied Materials Inc Selective physical vapor deposition conductor fill in IC structures
US6051114A (en) * 1997-06-23 2000-04-18 Applied Materials, Inc. Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
WO1999027579A1 (en) * 1997-11-26 1999-06-03 Applied Materials, Inc. Damage-free sculptured coating deposition
US6184137B1 (en) * 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
KR100672101B1 (ko) * 1999-01-08 2007-01-19 어플라이드 머티어리얼스, 인코포레이티드 개선된 피처 표면 커버리지를 향상시키는 구리 시드층을증착시키는 방법
JP2000345333A (ja) * 1999-04-02 2000-12-12 Sanyo Shinku Kogyo Kk Ａｌ膜の作成方法とその装置
JP3351383B2 (ja) * 1999-04-21 2002-11-25 日本電気株式会社 半導体装置の製造方法
US6610184B2 (en) * 2001-11-14 2003-08-26 Applied Materials, Inc. Magnet array in conjunction with rotating magnetron for plasma sputtering
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
US6350353B2 (en) * 1999-11-24 2002-02-26 Applied Materials, Inc. Alternate steps of IMP and sputtering process to improve sidewall coverage
US6344419B1 (en) * 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6387800B1 (en) * 1999-12-20 2002-05-14 Taiwan Semiconductor Manufacturing Company Method of forming barrier and seed layers for electrochemical deposition of copper
JP2001348662A (ja) * 2000-06-05 2001-12-18 Sumitomo Heavy Ind Ltd 成膜方法及び装置
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
TW523870B (en) * 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
CN101847598B (zh) 2001-11-14 2012-06-20 应用材料有限公司 用于溅射和再溅射的自离子化及电感耦合等离子体
US20050151263A1 (en) * 2004-01-08 2005-07-14 Fujitsu Limited Wiring structure forming method and semiconductor device
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Also Published As

Publication number Publication date
CN101410952A (zh) 2009-04-15
KR100987835B1 (ko) 2010-10-13
CN101410952B (zh) 2010-06-23
TW200739686A (en) 2007-10-16
JP2007207830A (ja) 2007-08-16
KR20080094088A (ko) 2008-10-22
WO2007088792A1 (ja) 2007-08-09
US20090183984A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4967354B2 (ja) シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
JP5392215B2 (ja) 成膜方法及び成膜装置
US9362166B2 (en) Method of forming copper wiring
JP6385856B2 (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
CN101914752A (zh) 金属膜的薄膜沉积方法和薄膜沉积装置
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP2012204522A (ja) 成膜方法およびＣｕ配線の形成方法
JP2009182140A (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
WO2008044602A1 (fr) Procédé de formation de pellicule mince et structure multicouche de pellicule mince

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees