JP4970354B2

JP4970354B2 - 半導体装置の作製方法

Info

Publication number: JP4970354B2
Application number: JP2008145684A
Authority: JP
Inventors: 充弘一條; 哲弘田中; 高志大槻; 清治保本; 健一岡崎; 舜平山崎; 直哉坂本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-06-05
Filing date: 2008-06-03
Publication date: 2012-07-04
Anticipated expiration: 2028-06-03
Also published as: US20090011611A1; US8809203B2; JP2009054991A

Description

本発明は、トランジスタに代表される半導体素子を有する半導体装置に関する。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。また、単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁膜の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（ＳＯＩ基板）、及び当該半導体基板を用いた半導体装置が開発されている。

薄膜トランジスタやＭＯＳトランジスタ等の半導体素子は、導電膜、半導体膜、及び絶縁膜を積層することにより構成されており、各膜はスパッタリング法、プラズマＣＶＤ法、塗布法等を用いて形成されている。

プラズマＣＶＤ装置において、基板上に成膜を行うと、反応室内には、反応生成物が堆積してしまう。当該堆積物が厚くなると、基板上に剥がれ落ちてしまい、作製される半導体素子の動作不良を招くという問題がある。

このため、一定時間の成膜の後、化学的反応により反応室内をクリーニングする。具体的には、フッ素系プラズマまたはクリーニング液体により反応室内の堆積物を除去する。

一方、クリーニングに用いた気体または液体が反応室内に残留し、当該残留物が基板上に成膜する膜に混入してしまうという問題がある。このため、反応室をクリーニングした後、反応室内壁に保護膜を成膜する例がある。（特許文献１）。
特許第３４００２９３号公報

しかしながら、プラズマＣＶＤ装置の反応室の内壁に形成する保護膜によっては、当該保護膜が基板上に成膜する膜に混入してしまい、膜質の低下と共に、半導体素子の特性が悪くなるという問題がある。

そこで、本発明は上述した問題に鑑み、不純物の混入を低減された膜を有する半導体素子を有する半導体装置の作製方法を提案することを課題とする。さらには、歩留まり高い半導体装置の作製方法を提案することを課題とする。

絶縁表面を有する基板上に設けられた半導体層に接して、プラズマＣＶＤ装置を用いて絶縁膜を形成する半導体装置の作製方法において、当該絶縁膜の不純物を含まない膜でプラズマＣＶＤ装置の反応室の内壁をコーティングした後、反応室に基板を挿入し、基板上に上記絶縁膜を成膜することにより、不純物を低減した絶縁膜を基板上に形成することができる。また、基板上に堆積する膜と異なる膜であって、且つ堆積膜の不純物を含まない膜でプラズマＣＶＤ装置の反応室の内壁をコーティングすることにより、不純物を低減した絶縁膜を基板上に形成することができる。

半導体装置の代表例の一つとして、マイクロプロセッサ、無線通信により外部装置と信号の送受信を行って動作するコンピュータ、ＩＣタグ等がある。

また、半導体装置の代表例の一つとして表示装置があり、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ、またはＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ）に用いられている電子源素子（電子放出素子）等が含まれる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

本発明は、基板上に堆積させる絶縁膜にとっての不純物となるものを含まない膜（保護膜）でプラズマＣＶＤ装置の反応室の内壁をコーティングすることにより、不純物を低減した堆積膜を基板上に形成することができる。また、基板上に堆積する膜と異なる膜であって、且つ堆積膜にとっての不純物となるものを含まない膜でプラズマＣＶＤ装置の反応室の内壁をコーティングすることにより、不純物を低減した絶縁膜を基板上に形成することができる。このため、当該堆積膜を用いて形成された半導体素子の特性低下を回避することができる。また、歩留まり高く半導体装置を作製することができる。

また、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いることで、原料ガスの種類及び流量を低減させることが可能であり、また、プラズマダメージが少ない堆積膜を形成することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
本発明の半導体装置の作製方法について説明する。はじめに、半導体装置の一形態として発光装置を用い、半導体素子として薄膜トランジスタを用いて説明する。図１乃至図３に、駆動回路に用いられる薄膜トランジスタの断面図と、画素部に用いられる薄膜トランジスタの断面図を示す。なおセミアモルファス薄膜トランジスタはｐ型よりもｎ型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはｎ型であってもｐ型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。

図１（Ａ）に示すように、基板５０上にゲート電極５１、５２を形成する。基板５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板５０の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。

ゲート電極５１、５２は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極５１、５２は、スパッタリング法や真空蒸着法で基板５０上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極５１、５２を形成することができる。なお、ゲート電極５１、５２の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板５０及びゲート電極５１、５２の間に設けてもよい。

なお、ゲート電極５１、５２上には半導体膜や配線を形成するので、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。

次に、ゲート電極５１、５２上に、ゲート絶縁膜５３ａ、５３ｂ、半導体膜５４、及び一導電型を付与する不純物が添加された半導体膜５５を順に形成する。なお、少なくとも、ゲート絶縁膜５３ａ、５３ｂ及び半導体膜５４を連続的に形成することが好ましい。さらには、ゲート絶縁膜５３ａ、５３ｂ、半導体膜５４、及び一導電型を付与する不純物が添加された半導体膜５５を連続的に形成することが好ましい。少なくとも、ゲート絶縁膜５３ａ、５３ｂ及び半導体膜５４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。

ゲート絶縁膜５３ａ、５３ｂは、それぞれマイクロ波ＣＶＤ法を用いて窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。好ましくは、ゲート絶縁膜５３ａとして、酸化窒化珪素膜を形成し、ゲート絶縁膜５３ｂとして窒化珪素膜、または窒化酸化珪素膜の単層で形成することができる。なお、ここでは、ゲート絶縁膜として、２層構造で示しているが、単層とすることも可能であり、窒化珪素膜、または窒化酸化珪素膜で形成することができる。さらには、３層以上の積層構造とすることが可能であり、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に積層して形成することができる。

ゲート絶縁膜５３ａ、５３ｂは、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法、特に、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法であって、且つ電子密度が１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下であり、電子温度が０．２ｅＶ以上２．０ｅＶ以下（より好ましくは０．５ｅＶ以上１．５ｅＶ以下）程度であるものを用いることが好ましい。電子密度が高く、電子温度と活性種の運動エネルギーが低いプラズマを利用するとプラズマダメージが少なく欠陥が少ない堆積膜を形成することができる。

また、マイクロ波プラズマＣＶＤ装置を用いることで、原料ガスの種類及び流量を低減させることが可能であり、コスト削減及びスループットの向上が可能である。

また、ゲート絶縁膜として、酸化窒化珪素膜を形成する場合、マイクロ波プラズマＣＶＤ装置の反応室の内壁には、酸化窒化珪素膜または珪素膜の保護膜を形成する。

また、ゲート絶縁膜として、窒化珪素膜を形成する場合、マイクロ波プラズマＣＶＤ装置の反応室の内壁には、窒化珪素膜または珪素膜の保護膜を形成する。

また、ゲート絶縁膜として、窒化酸化珪素膜を形成する場合、マイクロ波プラズマＣＶＤ装置の反応室の内壁には、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜、または珪素膜の保護膜を形成する。

このように、堆積膜の不純物を含まない膜でプラズマＣＶＤ装置の反応室の内壁をコーティングすることにより、基板上の不純物を低減した堆積膜を基板上に形成することができる。また、基板上に堆積する膜と異なる膜であって、且つ堆積膜の不純物を含まない膜でプラズマＣＶＤ装置の反応室の内壁に保護膜をコーティングすることにより、不純物を低減した堆積膜を基板上に形成することができる。

なお、ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。

半導体膜５４は、シランやゲルマンに代表される半導体材料ガスを用いて、ＣＶＤ法やスパッタリング法や熱ＣＶＤ法を用いて、非晶質半導体膜、または微結晶半導膜（セミアモルファス半導体膜ともいう）で形成する。さらには、非晶質半導体膜または微結晶半導体膜を熱処理し、または非晶質半導体膜または微結晶半導体膜にレーザビーム照射して、結晶性半導体膜としてもよい。半導体膜５４は１μｍ以上３００μｍ以下、好ましくは５μｍ以上２００μｍ以下で形成する。

また、半導体膜の酸素濃度を、１×１０^１９ｃｍ^−３以下、窒素及び炭素の濃度それぞれを１×１０^１９ｃｍ^−３以下とすることが好ましい。

半導体膜５４に用いる微結晶半導体膜は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。

この微結晶半導体膜は、周波数が１ＧＨｚ以上のマイクロ波ＣＶＤ装置により形成することができる。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６等の水素化珪素、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などのハロゲン化ケイ素を用いて形成することができる。また、水素化ケイ素またはハロゲン化ケイ素に、水素やヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。

また、水素化ケイ素若しくはハロゲン化ケイ素中に、ＣＨ_４、Ｃ_２Ｈ_６などの炭化物気体、ＧｅＨ_４、ＧｅＦ_４などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ_２Ｈ_６、ＢＦ_３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化ケイ素若しくはハロゲン化ケイ素に混入させると良い。そしてボロンの濃度を、例えば１×１０^１４〜６×１０^１６ａｔｏｍｓ／ｃｍ^３とすると良い。

一導電型を付与する不純物が添加された半導体膜５５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化ケイ素またはハロゲン化ケイ素にＰＨ_３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化ケイ素またはハロゲン化ケイ素にＢ_２Ｈ_６などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜５５は、微結晶半導体膜、または非晶質半導体膜で形成することができる。

ここで、ゲート絶縁膜５３ａ、５３ｂから一導電型を付与する不純物が添加された半導体膜５５を連続成膜することが可能なマイクロ波プラズマＣＶＤ装置について、図５を用いて示す。図５はマイクロ波プラズマＣＶＤ装置の上断面を示す模式図であり、共通室１１２０の周りに、ロード室１１１０、アンロード室１１１５、反応室（１）〜反応室（４）１１１１〜１１１４を備えた構成となっている。共通室１１２０と各室の間にはゲートバルブ１１２２〜１１２７が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。基板はロード室１１１０、アンロード室１１１５のカセット１１２８、１１２９に装填され、共通室１１２０の搬送手段１１２１により反応室（１）〜反応室（４）１１１１〜１１１４へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との２層で形成する場合、反応室（１）で、ゲート絶縁膜の酸化窒化珪素膜を形成し、反応室（２）で、ゲート絶縁膜の窒化珪素膜または窒化酸化珪素膜を形成し、反応室（３）で、半導体膜を形成し、反応室（４）で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

このとき、反応室（１）の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成する。なお、保護膜として酸化窒化珪素膜を形成してもよい。

次に、反応室（２）の内壁に窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、または珪素膜の保護膜を形成した後、酸化窒化珪素膜上に窒化珪素膜または窒化酸化珪素膜を形成する。なお、反応室（２）で窒化酸化珪素膜を形成する場合、保護膜として酸化窒化珪素膜を形成した後、酸化窒化珪素膜上に窒化酸化珪素膜を形成することができる。

次に、反応室（３）の内壁に半導体膜の保護膜を形成した後、窒化珪素膜または窒化酸化珪素膜上に半導体膜を形成する。

次に、反応室（４）の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体膜上に一導電型を付与する不純物が添加された半導体膜する。

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との２層で形成する場合、反応室（１）で、ゲート絶縁膜の酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜とを形成し、反応室（２）で、半導体膜を形成し、反応室（３）で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

このとき、反応室（１）の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成し、その上に窒化珪素膜または窒化酸化珪素膜を形成する。なお、保護膜として、酸化窒化珪素膜を用いてもよい。

次に、反応室（２）の内壁に半導体膜の保護膜を形成した後、窒化珪素膜または窒化酸化珪素膜上に半導体膜を形成する。

次に、反応室（３）の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体上に一導電型を付与する不純物が添加された半導体膜する。

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との２層で形成する場合、反応室（１）で、ゲート絶縁膜の酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜と、半導体膜とを形成し、反応室（２）で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

このとき、反応室（１）の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成し、その上に窒化珪素膜または窒化酸化珪素膜を形成し、その上に半導体膜を形成する。なお、保護膜として、酸化窒化珪素膜を用いてもよい。

次に、反応室（２）の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体膜上に一導電型を付与する不純物が添加された半導体膜を形成する。

また、ゲート絶縁膜を単層で形成する場合、反応室（１）で、ゲート絶縁膜の酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜を形成し、反応室（２）で、半導体膜を形成し、反応室（３）で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

このとき、反応室（１）の内壁に保護膜を形成した後、基板上に酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜を形成する。ゲート絶縁膜を酸化窒化珪素膜で形成する場合、保護膜としては珪素膜を形成する。なお、保護膜として酸化窒化珪素膜を用いてもよい。ゲート絶縁膜を窒化酸化珪素膜で形成する場合、保護膜として酸化窒化珪素膜、窒化珪素膜、または珪素膜を形成する。なお、保護膜として窒化酸化珪素膜を用いてもよい。ゲート絶縁膜として窒化珪素膜を形成する場合、保護膜として珪素膜を形成する。なお、保護膜として、窒化珪素膜を形成してもよい。

次に、反応室（２）の内壁に半導体膜の保護膜を形成した後、酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜上に半導体膜を形成する。

次に、反応室（３）の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体上に一導電型を付与する不純物が添加された半導体膜を形成する。

また、ゲート絶縁膜を単層で形成する場合、反応室（１）で、ゲート絶縁膜の酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜と、半導体膜とを形成し、反応室（２）で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

このとき、反応室（１）の内壁に、ゲート絶縁膜の膜種にあわせて上記保護膜を形成した後、基板上にゲート絶縁膜を形成し、その上に半導体膜を形成する。

次に、反応室（２）の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体上に一導電型を付与する不純物が添加された半導体膜を形成する。

このような構成のマイクロ波プラズマＣＶＤ装置を用いれば、各反応室で一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成することができるため、前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染されることなく、各積層界面を形成することができる。

なお、図５に示すマイクロ波プラズマＣＶＤ装置には、ロード室及びアンロード室が別々に設けられているが、一つとしロード／アンロード室とでもよい。また、マイクロ波プラズマＣＶＤ装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。

図６はこのようなマイクロ波プラズマＣＶＤ装置の一つの反応室の構成を詳細に説明するものである。なお、ガス供給部１８２及びマイクロ波発生装置１８４は反応室の外に設けられる。

マイクロ波発生装置１８４は、周波数が１ＧＨｚ以上、代表的には２．４５ＧＨｚまたは８．３ＧＨｚのマイクロ波を供給する。なお、本発明においては、マイクロ波発生装置１８４を複数有することで、安定な大面積のプラズマを生成することが可能である。このため、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。

処理容器１８０は、密閉構造により内部を減圧に保持できる構成となっている。処理容器１８０及び天板１８７は、表面がアルミナ、酸化珪素、フッ素樹脂のいずれかの絶縁膜で覆われた金属、例えばアルミニウムを含む合金で形成される。また、取り付け具１８８は金属、例えばアルミニウムを含む合金で形成される。

反応室の内部を減圧にするために、排気口１８３を介して真空ポンプが処理容器１８０に接続される。真空ポンプは、低真空排気手段及び高真空排気手段を有する。低真空排気手段は、開閉バルブを動作させ、概ね大気圧から０．１Ｐａ程度までの真空排気を行うものであり、例えば、ドライポンプにより構成される。高真空排気手段は０．１Ｐａ以下の高真空排気を行うものであり、ターボ分子ポンプなどにより構成される。高真空排気手段と直列に連結される圧力調節バルブは、ガス流のコンダクタンスを調整するものであり、ガス供給部１８２から供給される反応ガスの排気速度を調整することにより、反応室内の圧力の所定の範囲に保つ動作をする。

処理容器１８０内部には、基板１１３０を配置するための支持台１８１が設けられる。支持台１８１は窒化アルミニウム、窒化珪素、シリコンカーバイトなどのセラミックス材で構成されている。支持台１８１の内部に温度制御部１９９を設けることによって、基板１１３０の温度を制御することも可能である。また、支持台１８１には、高周波電源に接続される給電部が設けられていてもよい。給電部を設けることで、支持台１８１に載置された基板にバイアス電圧を印加することができる。

処理容器１８０の上部には、マイクロ波発生装置１８４に連結された導波管１８５が設けられる。導波管１８５は、マイクロ波発生装置１８４で発生したマイクロ波を処理容器１８０に導入する。また、導波管１８５に接し且つ開口部１８７ａを有する天板１８７が設けられ、取り付け具１８８で天板１８７に複数の誘電体板１８６が設けられる。

誘電体板１８６は、天板１８７の開口部に密着するように設けられる。マイクロ波発生装置１８４で発生したマイクロ波が導波管１８５及び天板１８７の開口部を経て、誘電体板１８６に伝播し、誘電体板１８６を透過して処理容器内に放出される。処理容器内に放出されたマイクロ波の電界エネルギーにより、非原料ガスがプラズマ化する。当該プラズマ２００は、誘電体板１８６表面でより密度が高いため、基板１１３０へのダメージを低減することができる。また、誘電体板１８６を複数設けることで、均一な大面積のプラズマの発生及び維持が可能である。誘電体板１８６は、サファイア、石英ガラス、アルミナ、酸化珪素、窒化珪素等のセラミックスで形成される。なお、誘電体板１８６は、プラズマ２００発生側に窪みが形成されてもよい。当該窪みにより、安定したプラズマを生成することができる。誘電体板１８６を複数設けることで、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。

ガス管１９７、１９８は、非原料ガスを流すガス管１９７と原料ガスを流すガス管１９８が交差して設けられており、非原料ガスを流すガス管１９７のノズルが誘電体板１８６に設けられ、原料ガスを流すガス管１９８のノズルが基板１１３０側に設けられる。非原料ガスが誘電体板１８６側に噴出されることにより、誘電体板１８６表面での成膜を回避しつつプラズマ２００を発生させることができる。また、基板１１３０により近い位置で原料ガスを噴出すことが可能であり、成膜速度を高めることが可能である。ガス管１９７、１９８は、アルミナ、窒化アルミニウム等のセラミックスで形成される。セラミックスはマイクロ波の透過率が高いため、ガス管１９７、１９８をセラミックスで形成することで、誘電体板１８６の直下にガス管を設けても、電界の乱れが生じずプラズマの分布を均一にすることができる。

以下に、成膜処理について説明する。これらの成膜処理は、その目的に応じて、ガス供給部１８２から供給するガスを選択すれば良い。

ここでは、ゲート絶縁膜として、酸化窒化珪素膜及び窒化酸化珪素膜の形成方法を一例としてあげる。

はじめに、マイクロ波プラズマＣＶＤ装置の反応室の内部を、フッ素ラジカルでクリーニングする。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。

次に、図６（Ａ）に示すように反応室の処理容器１８０内壁、誘電体板１８６、ガス管１９７、１９８、支持台１８１等の表面に保護膜２０１として酸化窒化珪素膜を堆積する。ここでは、処理容器１８０内の圧力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上及び酸素ガスを導入する。希ガスと共に、酸素ガスを処理容器１８０内に導入することで、プラズマの着火を容易とすることができる。次に、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズマ２００を発生させる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入する。具体的には、酸素ガスの供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及びシランを導入することで、処理容器１８０の内壁、ガス管１９７、１９８、誘電体板１８６、及び支持台１８１表面上に保護膜２０１として酸化窒化珪素膜を形成する。このときの水素化珪素の流量を５０〜３００ｓｃｃｍ、一酸化二窒素の流量を５００〜６０００ｓｃｃｍとし、保護膜２０１の膜厚を５００〜２０００ｎｍとする。

次に、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにした後、図６（Ｂ）に示すように、処理容器１８０内の支持台１８１上に基板１１３０を導入する。

次に、上記保護膜と同様の工程により、基板上に酸化窒化珪素膜を堆積させる。

所定の厚さの酸化窒化珪素膜が堆積されたら、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにする。

次に、処理容器１８０内の圧力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上と、原料ガスであるシラン、一酸化二窒素、及びアンモニアを導入する。なお、原料ガスとして、アンモニアの代わりに窒素を導入しても良い。次に、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズマ２００を発生させる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入し、基板１１３０の酸化窒化珪素膜上に窒化酸化珪素膜を形成する。次に、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにして、成膜プロセスを終了する。

以上の工程により、反応室内壁の保護膜を酸化窒化珪素膜とし、基板上に酸化窒化珪素膜及び窒化酸化珪素膜を連続的に成膜することで、上層側の窒化酸化珪素膜中に酸化珪素等の不純物の混入を低減することができる。当該膜は耐圧が高いため、ゲート絶縁膜として用いると、トランジスタの閾値のばらつきを低減することができる。また、ＢＴ特性を向上させることができる。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊しにくいトランジスタを作製することができる。また、経時破壊の少ないトランジスタを作製することができる。また、ホットキャリアダメージの少ないトランジスタを作製することができる。

また、ゲート絶縁膜として酸化窒化珪素膜単層の場合、上記保護膜の形成方法及び酸化窒化珪素膜の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を１００倍以上３００倍以下、好ましくは１５０倍以上２５０倍以下とすると、耐圧の高い酸化窒化珪素膜を形成することができる。

また、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いることで、周波数が１ＧＨｚ未満で平行平板型のプラズマＣＶＤ装置と比較して、原料ガスの種類及び流量を低減させることが可能である。代表的には、窒化珪素膜を形成する場合、２７．１２ＭＨｚの平行平板型のプラズマＣＶＤ装置では、シラン及び窒素のガス量が５０ｓｃｃｍ及び５０００ｓｃｃｍであるが、図６に示す周波数が２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置においては、シラン及び窒素のガス量を１００ｓｃｃｍ及び３００ｓｃｃｍで形成することができる。即ち、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いることで、原料ガスの量を削減することができる。

次に、マイクロ波プラズマＣＶＤ法による微結晶半導体膜の成膜処理方法について示す。まず、上記ゲート絶縁膜と同様により、反応室内をクリーニングする。次に、処理容器１８０内に保護膜として珪素膜を堆積する。ここでは、処理容器内の圧力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上を導入する。次に、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズマ２００を発生させる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入する。具体的には、原料ガスとして、珪素化合物ガス、更には水素ガスを導入することで、処理容器１８０の内壁、ガス管１９７、１９８、誘電体板１８６、及び支持台１８１表面上に保護膜２０１として微結晶珪素膜または非晶質半導体膜を形成する。このときの保護膜の膜厚を５００〜２０００ｎｍとする。

次に、上記保護膜と同様の工程により、基板上に微結晶珪素膜を堆積させる。

所定の厚さの微結晶珪素膜が堆積されたら、次に、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにして、成膜プロセスを終了する。

周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置で発生されたプラズマは、電子密度が高く、原料ガスから多くのラジカルが形成され、基板１１３０へ供給されるため、基板でのラジカルの表面反応が促進され、微結晶シリコンの成膜速度を高めることができる。更に、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板上においても、膜質の均一性を高めた膜を成膜することが可能であると共に、量産性を高めることができる。

なお、ゲート絶縁膜及び半導体膜それぞれの作製工程において、反応室の内壁に５００〜２０００ｎｍの保護膜が形成されている場合は、上記クリーニング処理及び保護膜形成処理を省くことができる。

また、プラズマの着火及びプラズマの維持にアルゴンなどの希ガスを混合させると、希ガスの励起種により原料ガスの分離及びラジカルの形成を効率良く行うことができる。

次に、一導電型を付与する不純物が添加された半導体膜５５上にマスク５６、５７を形成し、半導体膜５４、一導電型を付与する不純物が添加された半導体膜５５をエッチングして島状に分離形成する。この結果、図１（Ｂ）に示すような、半導体膜６０、６１、及び一導電型を付与する不純物が添加された半導体膜５８、５９を形成することができる。

その後、導電型を付与する不純物が添加された半導体膜５８、５９及びゲート絶縁膜５３ｂに、ソース電極及びドレイン電極６２〜６５を形成する。ソース電極及びドレイン電極６２〜６５は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金を用いて形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の層を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。

ソース電極及びドレイン電極６２〜６５は、スパッタリング法や真空蒸着法で、一導電型を付与する不純物が添加された半導体膜５８、５９及びゲート絶縁膜５３ｂ上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術または塗布法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、ソース電極及びドレイン電極６２〜６５は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。

次に、図１（Ｃ）に示すように、ソース電極及びドレイン電極６２〜６５、または図示しないがソース電極及びドレイン電極６２〜６５を形成するマスクを用いて一導電型を付与する不純物が添加された半導体膜５８、５９をエッチングしてソース領域及びドレイン領域６６〜６９を形成する。また、当該工程において、下地となる半導体膜６０、６１とのエッチング選択比がとれないので、半導体膜６０、６１も若干エッチングされ、チャネル形成領域として機能する半導体膜７０、７１が形成される。

以上の工程により、チャネルエッチ型の薄膜トランジスタ７２、７３を形成することができる。チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、半導体膜でチャネル形成領域を構成することにより２〜１０ｃｍ^２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部８８の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路８９を形成する素子として利用することができる。

次に、図２に示すように、薄膜トランジスタ７２、７３上に、チャネル形成領域の保護を目的として絶縁膜８１を形成し、絶縁膜８１上に好ましい形態としてコンタクトホールを有する平坦化膜８２を形成し、平坦化膜８２上のコンタクトホールにおいてソース電極またはドレイン電極に接する画素電極８３を形成する。

絶縁膜８１としては、ゲート絶縁膜５３ａ、５３ｂと同様に形成することができる。なお、絶縁膜８１は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜８１に窒化珪素膜を用いることで、チャネル形成領域として機能する半導体膜７０、７１中の酸素濃度を５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下とすることができる。

平坦化膜８２は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて絶縁膜で形成することが好ましい。

図２では画素の薄膜トランジスタがｎ型であるので、画素電極８３として、陰極を用いるのが望ましいが、逆に画素の薄膜トランジスタがｐ型の場合は陽極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい公知の材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。

次に示すように、平坦化膜８２及び画素電極８３の端部上に、隔壁８４を形成する。隔壁８４は開口部を有しており、該開口部において画素電極８３が露出している。隔壁８４は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

次に、隔壁８４の開口部において画素電極８３と接するように、発光層８５を形成する。発光層８５は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

そして発光層８５を覆うように、陽極材料を用いた共通電極８６を形成する。共通電極８６は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。共通電極８６として上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図２では、共通電極８６としＩＴＯを用いている。隔壁８４の開口部において、画素電極８３と発光層８５と共通電極８６が重なり合うことで、発光素子９０が形成されている。この後、発光素子９０に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極８６及び隔壁８４上に保護膜８７を形成することが好ましい。保護膜８７としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

さらに、実際には、図２まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

なお、図１及び図２は、チャネルエッチ型の薄膜トランジスタを有する発光装置の作製方法について示したが、チャネル保護型の薄膜トランジスタを用いて形成することができる。当該作製方法について、図３を用いて示す。

図３（Ａ）に示すように、基板５０上にゲート電極５１、５２を形成する。次に、ゲート電極５１、５２上にゲート絶縁膜５３ａ、５３ｂ及び半導体膜５４を形成する。

次に、ゲート電極５１、５２と重なる半導体膜５４上にチャネル保護膜９４、９５を形成する。チャネル保護膜９４、９５としては、窒化珪素、窒化酸化珪素、酸化珪素、酸化窒化珪素をスパッタリング法、ＣＶＤ法等で半導体膜５４上に絶縁膜を形成し、当該絶縁膜上にマスクを形成し、マスクを用いて絶縁膜をエッチングして形成することができる。また、ポリイミド、アクリル、またはシロキサンを含む組成物を吐出し焼成してチャネル保護膜９４、９５を形成することができる。

次に、チャネル保護膜９４、９５上に一導電型を付与する不純物が添加された半導体膜９６を形成し、一導電型を付与する不純物が添加された半導体膜９６上にマスク９７、９８を形成する。半導体膜９６は、図１（Ａ）に示す一導電型を付与する不純物が添加された半導体膜５５と同様に形成することができる。マスク９７、９８は、図１（Ｂ）に示すマスク５６、５７と同様に形成することができる。

次に、マスク９７、９８を用いて一導電型を付与する不純物が添加された半導体膜９６及び半導体膜５４をエッチングし分離して、図３（Ｂ）に示すように、チャネル形成領域として機能する半導体膜６０、６１、及び一導電型を付与する不純物が添加された半導体膜５８、５９を形成する。

次に、一導電型を付与する不純物が添加された半導体膜５８、５９及びゲート絶縁膜５３ｂ上にソース電極及びドレイン電極６２〜６５を形成する。

次に、図３（Ｃ）に示すように、ソース電極及びドレイン電極６２〜６５をマスクとして、一導電型を付与する不純物が添加された半導体膜５８、５９をエッチングして、ソース領域及びドレイン領域１０１〜１０４を形成する。このとき、チャネル保護膜９４、９５の一部がエッチングされる。

以上の工程により、ゲート電極５１、５２、及び半導体膜６０、６１に重畳するチャネル保護膜１０５、１０６を有するチャネル保護型の薄膜トランジスタを作製することができる。チャネル保護型の薄膜トランジスタを素子基板に形成することで、薄膜トランジスタの素子特性のばらつきを低減することができると共に、オフ電流を低減することができる。また、半導体膜でチャネル形成領域を構成することにより２〜１０ｃｍ^２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部８８の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路８９を形成する素子として利用することができる。

次に、表示装置として、液晶表示装置の作製工程について、図１、図２、及び図４を用いて説明する。ここでも、半導体素子として薄膜トランジスタを用いて説明する。

図１（Ａ）乃至図１（Ｃ）の工程を経て、図４に示すように第１の基板１２０上に薄膜トランジスタ７２、７３を形成する。次に、薄膜トランジスタ７２、７３上に保護膜として機能する絶縁膜８１、平坦化膜８２、薄膜トランジスタ７２、７３のソース電極及びドレイン電極６２〜６５それぞれに接する配線１２２〜１２５を形成する。次に、平坦化膜８２上に配線１２５に接続する画素電極１３０を形成する。

ここでは、画素電極１３０を透明導電膜で形成し、透過型の液晶表示装置を作製する例を示すが、本発明の液晶表示装置はこの構成に限定されない。光を反射しやすい導電膜を用いて画素電極を形成することで、反射型の液晶表示装置を形成することができる。この場合、配線１２５の一部を画素電極として用いることができる。

次に、配線１２４または配線１２５上に、スペーサ１３３を絶縁膜で形成する。なお図４では、配線１２４上のスペーサ１３３として、酸化珪素を用いて形成した例を示している。画素電極１３０とスペーサ１３３は、いずれを先に形成しても良い。また、スペーサ１３３としてここでは、柱状スペーサを用いて示したがビーズスペーサを散布してもよい。

そして、配線１２２〜１２５、スペーサ１３３、画素電極１３０を覆うように、配向膜１３１を成膜し、ラビング処理を施す。

次に、液晶を封止するためのシール材１６２を形成する。一方、透明導電膜を用いた対向電極１４１と、ラビング処理が施された配向膜１４２とが形成された第２の基板１４０を用意する。そして、シール材１６２で囲まれた領域に液晶１６１を滴下し、別途用意しておいた第２の基板１４０を、対向電極１４１と画素電極１３０とが向かい合うように、シール材１６２を用いて貼り合わせる。なおシール材１６２にはフィラーが混入されていても良い。

なお、第２の基板１４０にシール材１６２を形成し、シール材１６２で囲まれた領域に液晶１６１を滴下した後、第１の基板１２０と第２の基板１４０をシール材１６２を用いて貼り合せてもよい。

また、上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。シール材１６２を用いて第１の基板１２０及び第２の基板１４０を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いていても良い。

また、第１の基板１２０または第２の基板１４０にカラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、第１の基板１２０の薄膜トランジスタが形成されている面とは逆の面に偏光板１５０を貼り合わせ、また第２の基板１４０の対向電極１４１が形成されている面とは逆の面に、偏光板１５１を貼り合わせておく。

画素電極１３０または対向電極１４１に用いられる透明導電膜は、図２に示す画素電極の陽極と同様の材料を適宜用いることができる。画素電極１３０と液晶１６１と対向電極１４１が重なり合うことで、液晶素子１３２が形成されている。

以上により、表示装置を作製することができる。本実施の形態では、ゲート絶縁膜を形成する前に、ゲート絶縁膜の不純物を含まない膜でプラズマＣＶＤ装置の反応室の内壁をコーティングするため、ゲート絶縁膜に不純物が混入されるのを低減することができる。このため、当該ゲート絶縁膜を用いて形成された半導体素子の特性低下を回避することができる。また、歩留まり高く半導体装置を作製することができる。また、周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜及び半導体膜を形成している。マイクロ波プラズマＣＶＤ装置で発生されたプラズマは、電子密度が高いため、当該装置を用いることで、成膜速度を高めることができる。このためマイクロ波プラズマＣＶＤ装置を用いることで、薄膜トランジスタを有する表示装置の量産性を高めることができる。また、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマＣＶＤ装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板を用いて表示装置を作製することが可能であり、量産性を高めることができる。

なお本実施の形態で示す発光装置は、図２に示した構成に限定されるものではなく、また、本実施の形態で示す液晶表示装置は図４に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。

（実施の形態２）
次いで、本形態による半導体装置について図７〜図９を参照して説明する。本実施の形態では、ＳＯＩ基板を用いて作製する半導体装置の作製工程について示す。なお、ＳＯＩ基板の代わりに半導体基板を用いた半導体装置についても、本実施の形態を適用することができる。

図７（Ａ）において、単結晶半導体層３１０２は支持基板３１０１上に設けられており、単結晶半導体層３１０２と支持基板３１０１の間には、ハロゲンを含有する絶縁膜３１０３、緩和膜３１０５、バリア膜３１０６及び接合層３１０４が設けられているＳＯＩ基板を示す。以下の説明では、ＳＯＩ基板としてこの積層構造の場合について示すが、緩和膜３１０５、バリア膜３１０６及び接合層３１０４の積層順は適宜他の構成をとることができる。

単結晶半導体層３１０２の膜厚は５ｎｍから５００ｎｍ、好ましくは１０ｎｍから２００ｎｍ、より好ましくは１０ｎｍから６０ｎｍの厚さとすることが好ましい。単結晶半導体層３１０２には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウエル領域を形成する。不純物イオンのドーズ量は１×１０^１２／ｃｍ^２から１×１０^１４／ｃｍ^２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウエル領域にｐ型若しくはｎ型不純物を添加すれば良い。

次に、図７（Ｂ）に示すように単結晶半導体層３１０２をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層３１０２を形成する。そして、図７（Ｃ）で示すようにゲート絶縁膜３１１１を形成する。ゲート絶縁膜は、マイクロ波ＣＶＤ法を用いて、５ｎｍ〜５０ｎｍの厚さに形成する。ゲート絶縁膜は、実施の形態１に示すような手法により、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。または、酸化窒化珪素膜及び窒化珪素膜の積層、若しくは酸化窒化珪素膜及び窒化酸化珪素膜の積層とすることができる。ここでは、ゲート絶縁膜として、酸化窒化珪素膜３１１１ａ、及び窒化酸化珪素膜３１１１ｂを、図５に示すマイクロ波ＣＶＤ装置により連続的に成膜する。

ゲート絶縁膜の形成工程として、実施の形態１と同様に、形成前にマイクロ波プラズマＣＶＤ装置の反応室の内壁に保護膜を形成することで、不純物を低減したゲート絶縁膜を支持基板３１０１及び単結晶半導体層３１０２上に形成することができる。

このような高密度プラズマを発生させるマイクロ波プラズマＣＶＤ装置によりゲート絶縁膜３１１１を形成した後、図７（Ｄ）で示すようにゲート電極３１１２、サイドウオール絶縁膜３１１３を形成し、第１不純物領域３１１４、第２不純物領域３１１５を形成する。絶縁膜３１１６は窒化珪素で形成し、サイドウオールを形成する際にゲート電極３１１２をエッチングしないためのハードマスクとして用いる。

図８（Ａ）は、ゲート電極３１１２などを形成後に保護膜３１１７を形成する段階を示す。保護膜３１１７は窒化珪素膜又は窒化酸化珪素膜を、プラズマＣＶＤ法で、成膜時の基板温度を３５０℃以下として形成することが好ましい。すなわち、保護膜３１１７中に水素を含ませておく。保護膜３１１７を形成後、３５０℃から４５０℃（好ましくは４００℃から４２０℃）の熱処理で保護膜３１１７中に含まれる水素を単結晶半導体層側へ拡散させる。先の工程で脱水素化されている単結晶半導体層に対し、素子形成工程で水素を供給することで、欠陥を有効に補償することができる。また、バリア膜３１０６は支持基板３１０１側からの不純物拡散を防止するのに対して、保護膜３１１７は上層側からの不純物汚染を防ぐ効果がある。本形態では、結晶性に優れた単結晶半導体層の下層側及び上層側を、ナトリウムなどの可動性の高い不純物イオンすら防ぐ効果の高い絶縁膜で被覆することで、この単結晶半導体層３１０２により作製される半導体素子の特性安定化に絶大な効果を発揮する。

その後、図８（Ｂ）に示すように層間絶縁膜３１１８を形成する。層間絶縁膜３１１８はＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒｕｓＳｉｌｉｃｏｎＧｌａｓｓ）膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁膜３１１８にはコンタクトホール１１９を形成する。

図８（Ｃ）は配線を形成する段階を示す。コンタクトホール３１１９にはコンタクトプラグ３１２０を形成する。コンタクトプラグ３１２０は、ＷＦ_６ガスとＳｉＨ_４ガスから化学気相成長法でタングステンシリサイドを形成し、コンタクトホール３１１９に埋め込むことで形成される。また、ＷＦ_６を水素還元してタングステンを形成しコンタクトホール３１１９に埋め込んでも良い。その後、コンタクトプラグ３１２０に合わせて配線３１２１を形成する。配線３１２１はアルミニウム若しくはアルミニウム合金で形成し、配線の上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。さらにバリアメタルの上層に層間絶縁膜３１２２を形成する。配線３１２１は適宜設ければ良く、配線３１２１の上層にさらに配線層を形成して多層化しても良い。多層化する場合にはダマシンプロセスを適用しても良い。

図９は、層間絶縁膜３１２２上に、さらに配線を形成し、多層配線化する態様を示す。

配線３１２１の上層に窒化珪素膜でパッシベーション膜３１２４を形成し、層間絶縁膜３１２２を設ける。さらにパッシベーション膜３１２５及び配線間絶縁膜３１２６を形成する。バリアメタル３１２７はタンタル若しくは窒化タンタルで形成する。銅配線３１２８はメッキ法で形成し、化学的機械研磨（ＣＭＰ）法により配線間絶縁膜３１２６に埋め込み、その上層には窒化珪素でパッシベーション膜３１２９を形成する。このような上層に設けられた配線は、例えば、ダマシン若しくはデュアルダマシンにより形成することができる。配線の積層数は任意であり、適宜選択すれば良い。

このように、支持基板３１０１に接合された単結晶半導体層３１０２を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層３１０２は、結晶方位が一定の単結晶半導体であるため、電気特性が均一で、高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な電気特性の不均一性を抑制し、高移動化などの高性能化を達成することができる。

なお、単結晶半導体層３１０２のバックチャネル側（ゲート電極３１１２と反対側）にはハロゲンを含有する絶縁膜３１０３が設けられており、局在準位密度が低減されているので、しきい値電圧の変動を抑えることができる。さらに、支持基板３１０１と単結晶半導体層３１０２との間にはハロゲンを含む絶縁膜３１０３の他に、バリア膜３１０６が設けられているので、支持基板３１０１側からナトリウムなどの金属不純物が拡散して単結晶半導体層３１０２を汚染することを防ぐことができる。緩和膜３１０５は単結晶半導体層３１０２にかかる応力歪みを緩和するので、積層する際に生じる欠陥などの生成を抑制することができる。

図１０は半導体装置の一例として、マイクロプロセッサ３２００の一例を示す。このマイクロプロセッサ３２００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ３２００は、演算回路３２０１（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ；ＡＬＵともいう。）、演算回路制御部３２０２（ＡＬＵＣｏｎｔｒｏｌｌｅｒ）、命令解析部３２０３（ＩｎｓｔｒｕｃｔｉｏｎＤｅｃｏｄｅｒ）、割り込み制御部３２０４（ＩｎｔｅｒｒｕｐｔＣｏｎｔｒｏｌｌｅｒ）、タイミング制御部３２０５（ＴｉｍｉｎｇＣｏｎｔｒｏｌｌｅｒ）、レジスタ３２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部３２０７（ＲｅｇｉｓｔｅｒＣｏｎｔｒｏｌｌｅｒ）、バスインターフェース３２０８（ＢｕｓＩ／Ｆ）、読み出しであるＲＯＭ３２０９、及びＲＯＭインターフェース３２１０（ＲＯＭＩ／Ｆ）を有している。

バスインターフェース３２０８を介してマイクロプロセッサ３２００に入力された命令は命令解析部３２０３に入力され、デコードされた後に演算回路制御部３２０２、割り込み制御部３２０４、レジスタ制御部３２０７、タイミング制御部３２０５に入力される。演算回路制御部３２０２、割り込み制御部３２０４、レジスタ制御部３２０７、タイミング制御部３２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部３２０２は、演算回路３２０１の動作を制御するための信号を生成する。また、割り込み制御部３２０４は、マイクロプロセッサ３２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部３２０７は、レジスタ３２０６のアドレスを生成し、マイクロプロセッサ３２００の状態に応じてレジスタ３２０６の読み出しや書き込みを行う。タイミング制御部３２０５は、演算回路３２０１、演算回路制御部３２０２、命令解析部３２０３、割り込み制御部３２０４、レジスタ制御部３２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部３２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１０に示すマイクロプロセッサ３２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

このようなマイクロプロセッサ３２００は、絶縁表面を有する支持基板に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。さらにトランジスタを形成する単結晶半導体層のバックチャネル側（ゲート電極と反対側）にはハロゲンを含む酸化膜が設けられており、局在準位密度が低減されているので、しきい値電圧の変動を抑えることができる。さらに、支持基板と単結晶半導体層との間にはハロゲンを含む酸化膜の他に、バリア層が設けられているので、支持基板側からナトリウムなどの金属不純物が拡散して単結晶半導体層を汚染することを防ぐことができる。また、緩和層は単結晶半導体層にかかる応力歪みを緩和するので、積層欠陥などの生成を抑制することができる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１１を参照して説明する。図１１は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ３２１１は、アナログ回路部３２１２とデジタル回路部３２１３を有している。アナログ回路部３２１２として、共振容量を有する共振回路３２１４、整流回路３２１５、定電圧回路３２１６、リセット回路３２１７、発振回路３２１８、復調回路３２１９、変調回路３２２０、電源管理回路３２３０を有している。デジタル回路部３２１３は、ＲＦ用のインターフェース３２２１、制御レジスタ３２２２、クロックコントローラ３２２３、ＣＰＵ用のインターフェース３２２４、ＣＰＵ（中央処理ユニット）３２２５、ＲＡＭ（ランダムアクセスメモリ）３２２６、ＲＯＭ（読み出し専用メモリ）３２２７を有している。

このような構成のＲＦＣＰＵ３２１１の動作は概略以下の通りである。アンテナ３２２８が受信した信号は共振回路３２１４により誘導起電力を生じる。誘導起電力は整流回路３２１５を経て容量部３２２９に充電される。この容量部３２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部３２２９はＲＦＣＰＵ３２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ３２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路３２１７は、デジタル回路部３２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路３２１８は定電圧回路３２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路３２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路３２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路３２２０は、共振回路３２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ３２２３は、電源電圧又はＣＰＵ（中央処理ユニット）３２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路３２３０が行っている。

アンテナ３２２８からＲＦＣＰＵ３２１１に入力された信号は復調回路３２１９で復調された後、ＲＦ用のインターフェース３２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ３２２２に格納される。制御コマンドには、ＲＯＭ（読み出し専用メモリ）３２２７に記憶されているデータの読み出し、ＲＡＭ（ランダムアクセスメモリ）３２２６へのデータの書き込み、ＣＰＵ（中央処理ユニット）３２２５への演算命令などが含まれている。ＣＰＵ（中央処理ユニット）３２２５は、ＣＰＵ用のインターフェース３２２４を介してＲＯＭ（読み出し専用メモリ）３２２７、ＲＡＭ（ランダムアクセスメモリ）３２２６、制御レジスタ３２２２にアクセスする。インターフェース３２２４は、ＣＰＵ（中央処理ユニット）３２２５が要求するアドレスより、読み出しであるＲＯＭ３２２７、ＲＡＭ（ランダムアクセスメモリ）３２２６、制御レジスタ３２２２のいずれかに対するアクセス信号を生成する機能を有している。

ＣＰＵ（中央処理ユニット）３２２５の演算方式は、ＲＯＭ（読み出し専用メモリ）３２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使ってＣＰＵ（中央処理ユニット）３２２５が実行する方式を適用することができる。

このようなＲＦＣＰＵ３２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部３２２９を小型化しても長時間の動作を保証することができる。図１１ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。

また、本形態に係る単結晶半導体層は表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図１２（Ａ）は単結晶半導体層３１０２の支持基板３１０１としてマザーガラスに単結晶半導体層３１０２を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、単結晶半導体層３１０２は、表示パネル３１３０の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、図１２（Ａ）で示すように、表示パネル３１３０の形成領域の内側に単結晶半導体層３１０２を複数個配置することが好ましい。これによって、単結晶半導体層３１０２を支持基板３１０１であるマザーガラス上に複数個並べて配置する場合にも、隣接間隔に余裕を持たせることができる。表示パネル３１３０には、走査線駆動回路領域３１３１、信号線駆動回路領域３１３２、画素形成領域３１３３があり、これらの領域が含まれるように単結晶半導体層３１０２を支持基板３１０１に接合する。図１２（Ｂ）は図１２（Ａ）に対応する断面図である。複数の単結晶半導体層３１０２をマザーガラスと呼ばれる大型のガラス基板に複数枚接合する場合には、支持基板３１０１となるマザーガラスからナトリウムなどの不純物が拡散して単結晶半導体層３１０２を汚染する可能性がある。そのような場合は、支持基板３１０１側にバリア膜３１０６が形成される構成が好ましい。支持基板３１０１一面にバリア膜３１０６が形成され、単結晶半導体層３１０２の下地側から不純物が拡散することを防ぐことができる。このような構成は中小型の表示パネルを作製する場合に適している。

また、単結晶半導体層３１０２を用いて図８（Ｃ）に示すような、ＭＯＳトランジスタを形成し、当該ＭＯＳトランジスタを表示素子に接続させることで、実施の形態１に示す表示装置を作製することができる。

このように、表示装置を製造するマザーガラスにも単結晶半導体層を形成しトランジスタを形成することが可能である。単結晶半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図１１及び図７で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。

（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２に適用可能なゲート絶縁膜の形成方法を以下に示す。ゲート絶縁膜として、酸化窒化珪素膜及び窒化酸化珪素膜の形成方法を一例としてあげる。

はじめに、マイクロ波プラズマＣＶＤ装置の反応室の内部を、フッ素ラジカルでクリーニングする。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。クリーニングはリモートプラズマでフッ素ラジカルを導入して行うラジカルクリーニング処理により行う。フッ素ラジカルは、例えば三フッ化窒素（ＮＦ_３）により行う。プラズマは５０ｋＨｚ〜１２０ＭＨｚ（代表的には１００ｋＨｚ〜５００ｋＨｚ）の交流電力により生成する。このリモートプラズマによるラジカルクリーニングと同時に、反応室内でマイクロ波放電を発生させても良い。

次に、図６（Ａ）に示すように反応室の処理容器１８０内壁、誘電体板１８６、ガス管１９７、１９８、支持台１８１等の表面に保護膜２０１として酸化窒化膜を堆積する。ここでは、処理容器１８０内の圧力を１０〜１００Ｐａ、好ましくは２０〜６０Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上及び酸素ガスを導入する。希ガスと共に、酸素ガスを処理容器１８０内に導入することで、プラズマの着火を容易とすることができる。次に、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズマ２００を発生させる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入する。具体的には、酸素ガスの供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及びシランを導入することで、処理容器１８０の内壁、ガス管１９７、１９８、誘電体板１８６、及び支持台１８１表面上に保護膜２０１として酸化窒化珪素膜を形成する。一酸化二窒素は放電しにくいガスであるため、マイクロ波が導入される側と反対側に吹き出すようにすることが好ましい。このときのシランの流量を５０〜３００ｓｃｃｍ、一酸化二窒素の流量を３００〜３０００ｓｃｃｍ、アルゴン等に希ガスの流量を２０００〜３０００ｓｃｃｍとし、保護膜２０１の膜厚を５００〜２０００ｎｍとする。

次に、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにした後、図６（Ｂ）に示すように、処理容器１８０内の支持台１８１上に基板１１３０を導入する。次に、上記保護膜と同様の工程により、基板上に酸化窒化珪素膜を堆積させる。すなわち、酸化窒化珪素膜の成膜条件として、基板温度２５０℃〜４００℃（好ましくは２７５℃〜３７５℃）、一酸化二窒素（Ｎ_２Ｏ）でシラン（ＳｉＨ_４）を５〜５０倍（好ましくは２０〜３０倍）に希釈して（流量比）成膜を行う。このような条件によれば、フレーク（プラズマＣＶＤ装置内で発生する微粉体）の発生を抑えることができる。

次に、処理容器１８０内の圧力を１〜２００Ｐａ、好ましくは１〜１００Ｐａとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上と、原料ガスであるシラン、一酸化二窒素、及びアンモニアを導入する。シラン及び一酸化二窒素はガス管１９８から供給する。なお、原料ガスとして、アンモニアの代わりに窒素を導入しても良い。次に、マイクロ波発生装置１８４の電源をオンにし、マイクロ波発生装置１８４の出力は５００〜６０００Ｗ、好ましくは４０００〜６０００Ｗとしてプラズマ２００を発生させる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入し、基板１１３０の酸化窒化珪素膜上に窒化酸化珪素膜を形成する。次に、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８４の電源をオフにして成膜プロセスを終了する。

なお、プラズマの着火及びプラズマの維持にヘリウムなどの希ガスを混合させると、希ガスの励起種により原料ガスの分離及びラジカルの形成を効率良く行うことができる。特にプラズマを発生させるときにヘリウムを用いることが好ましい。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持つが、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続中においては、イオン化にはその差約４ｅＶしか必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを形成することができる。

以上の工程により、反応室内壁の保護膜を酸化窒化珪素膜とし、基板上に酸化窒化珪素膜及び窒化酸化珪素膜を連続的に成膜することで、上層側の窒化酸化珪素膜中に酸化珪素等の不純物の混入を低減することができる。当該膜は耐圧が高いため、ゲート絶縁膜として用いると、トランジスタの閾値のばらつきを低減することができる。また、ＢＴ特性を向上させることができる。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊にくいトランジスタを作製することができる。また、経時破壊の少ないトランジスタを作製することができる。また、ホットキャリアダメージの少ないトランジスタを作製することができる。

また、ゲート絶縁膜として酸化窒化珪素膜単層の場合、上記保護膜の形成方法及び酸化窒化珪素膜の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を５〜５０倍、好ましくは２０〜３０倍とすると、耐圧の高い酸化窒化珪素膜を形成することができる。

（実施の形態４）
本実施の形態では、半導体装置の他の一例として光センサ装置について、図２１を用いて示す。この光センサ装置は、受光部に光電変換層４２２５を有し、その出力を薄膜トランジスタ４２１１で構成された増幅回路で増幅して出力する機能を備えている。光電変換層４２２５及び薄膜トランジスタ４２１１は基板４２０１上に設けられている。基板４２０１としては、透光性を有する基板、例えば、ガラス基板、石英基板、セラミックス基板等のうちのいずれかを用いることが可能である。

基板４２０１上には、スパッタリング法又はプラズマＣＶＤ法により、酸化珪素、窒化酸化珪素、窒化珪素、酸化窒化珪素から選ばれた一又は複数の層から成る絶縁膜４２０２が設けられている。絶縁膜４２０２はストレス緩和と不純物汚染を防ぐために設けられている。絶縁膜４２０２上には薄膜トランジスタ４２１１を構成する結晶性半導体層４２０３が設けられている。結晶性半導体層４２０３上にはゲート絶縁膜４２０５、ゲート電極４２０６が設けられ薄膜トランジスタ４２１１を構成している。

ゲート絶縁膜４２０５は、酸化窒化珪素膜を用い、基板温度２５０℃〜４００℃（好ましくは２７５℃〜３７５℃）、一酸化二窒素（Ｎ_２Ｏ）でシラン（ＳｉＨ_４）を５〜５０倍（好ましくは２０〜３０倍）に希釈して（流量比）成膜を行うことで耐圧の高いゲート絶縁膜を形成することができる。それにより光センサ装置の製造歩留まりと信頼性を高めることができる。

薄膜トランジスタ４２１１上には層間絶縁膜４２０７が設けられている。層間絶縁膜４２０７は単層の絶縁膜で形成されていてもよいし、異なる材料の絶縁膜の積層膜であってもよい。層間絶縁膜４２０７上には、薄膜トランジスタ４２１１のソース領域及びドレイン領域に電気的に接続する配線が形成される。さらに層間絶縁膜４２０７上には、この配線と同じ材料及び同じ工程で形成された、電極４２２１、電極４２２２、電極４２２３が形成されている。電極４２２１〜電極４２２３は、金属膜、例えば低抵抗金属膜を用いて形成される。このような低抵抗金属膜として、アルミニウム合金または純アルミニウムなどを用いることができる。また、このような高融点金属膜と低抵抗金属膜との積層構造として、チタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。高融点金属膜と低抵抗金属膜との積層構造の代わりに、単層の導電膜により形成することもできる。このような単層の導電膜として、チタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

層間絶縁膜４２０７、ゲート絶縁膜４２０５及び絶縁膜４２０２は端部がテーパー状になるようにエッチング加工が施されている。層間絶縁膜４２０７、ゲート絶縁膜４２０５、及び絶縁膜４２０２の端部がテーパー状に加工されていることにより、これらの膜の上に形成される保護膜２２７の被覆率がよくなり、水分や不純物等が入りにくくなるという効果を奏する。

層間絶縁膜４２０７上には、ｐ型半導体層４１０３ａ、ｉ型半導体層４１０３ｂ、ｎ型半導体層４１０３ｃを形成する。なおｐ型半導体層４１０３ａは少なくとも一部が電極４２２２と接するように設ける。ｐ型半導体層４１０３ａ、ｉ型半導体層４１０３ｂ、ｎ型半導体層４１０３ｃは図１０乃至図１４で説明したものと同様なものである。保護膜４２２７は、例えば、窒化珪素で形成され、光電変換層４２２５上に形成される。保護膜４２２７により、薄膜トランジスタ４２１１や光電変換層４２２５に、水分や有機物等の不純物が混入するのを防ぐことができる。保護膜４２２７上には、ポリイミド、アクリルなどの有機樹脂材料で形成される層間絶縁膜４２２８が設けられている。層間絶縁膜４２２８上には電極４２２１に電気的に接続される電極４２３１、層間絶縁膜４２２８及び保護膜４２２７中に形成されたコンタクトホールを介して光電変換層４２２５の上層（ｎ型半導体層４１０３ｃ）及び電極４２２３と電気的に接続される電極４２３２が形成されている。電極４２３１および電極４２３２としては、タングステン、チタン、タンタル、銀等を用いることが可能である。

層間絶縁膜４２２８上に、スクリーン印刷法あるいはインクジェット法にて、エポキシ樹脂、ポリイミド、アクリル、フェノール樹脂などの有機樹脂材料を用いて層間絶縁膜４２３５が設けられている。層間絶縁膜４２３５は電極４２３１及び電極４２３２上に開口部が設けられている。層間絶縁膜４２３５上には、例えば、ニッケルペーストを用いて印刷法により、電極４２３１に電気的に接続される電極４２４１及び電極４２３２に電気的に接続される電極４２４２が設けられている。

なお、図２１では、受光部に光電変換層４２２５を有し、その出力を薄膜トランジスタ４２１１で構成された増幅回路で増幅して出力するものについて示したが、増幅回路に係る構成を省略すれば光センサとすることができる。

（実施の形態５）
実施の形態１乃至実施の形態３により得られる半導体装置の一形態である液晶表示装置や発光装置等の表示装置によって、様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。また、実施の形態４に示す半導体装置の一形態である光センサ装置を組み込んだ電子機器全てに本発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラなどのカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３に示す。

図１３（Ａ）はテレビジョン装置である。表示モジュールを、図１３（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。

図１３（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた発光表示パネルで形成し、サブ画面２００８を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示パネルで形成し、サブ画面２００８を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

図１３（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、上記実施の形態で説明した表示装置を適用することで、歩留まりを高めることができる。

また、図１３（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、上記実施の形態に示す表示装置を適用することにより、歩留まりを高めることができる。

本実施例では、マイクロ波プラズマＣＶＤ装置の反応室の内壁全体に保護膜として酸化珪素膜または酸化窒化珪素膜を形成した後、基板上に形成した窒化酸化珪素膜または窒化珪素膜のＦＴ−ＩＲ測定結果を、図６及び図２０を用いて説明する。

図２０（Ａ）及び（Ｂ）は、図６（Ａ）の保護膜２０１として、酸化窒化珪素膜を形成した反応室において形成した窒化酸化珪素膜及び窒化珪素膜それぞれのフーリエ変換赤外分光法（Ｆｏｕｒｉｅｒｔｒａｎｓｆｏｒｍｉｎｆｒａｒｅｄｓｐｅｃｔｒｏｓｃｏｐｙ：ＦＴＩＲ）の測定結果である。このときの保護膜２０１の成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、原料ガスとして流量２５０ｓｃｃｍのシラン、流量２５００ｓｃｃｍの一酸化二窒素、流量５００ｓｃｃｍのアルゴンを基板側にノズルを有するガス管１９８から流し、流量１０００ｓｃｃｍのアルゴンを誘電体板１８６側にノズルを有するガス管１９７から流した。

図２０（Ａ）は、保護膜２０１として、反応室の内壁に酸化窒化珪素を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれのＦＴ−ＩＲの波形の一部である。このときの成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、反応ガスの流量を表１に示す。図２０（Ａ）では、窒素供給ガスとしてアンモニアを用いた。なお、以下、表１〜表４において、Ａｒ（上側）は、誘電体板１８６側にノズルを有するガス管１９７から流すＡｒの流量を示し、Ａｒ（下側）は、基板１１３０側にノズルを有するガス管１９８から流すＡｒの流量を示す。

図２０（Ｂ）は、保護膜２０１として、反応室の内壁に酸化窒化珪素を形成した後、基板上に形成された窒化珪素膜または窒化酸化珪素膜のＦＴ−ＩＲの波形の一部である。このときの成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、反応ガスの流量を表２に示す。図２０（Ｂ）では、窒素供給ガスとして窒素を用いた。

図２０（Ｃ）及び（Ｄ）は、保護膜２０１として、内壁に酸化珪素膜を形成した反応室において、窒化酸化珪素膜または窒化珪素膜を形成した。このときの保護膜２０１の成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、原料ガスとして流量２５０ｓｃｃｍのシラン、流量１５００ｓｃｃｍの酸素を基板１１３０側にノズルを有するガス管１９８から流し、流量３５００ｓｃｃｍのアルゴンを誘電体板１８６側にノズルを有するガス管１９７から流した。

図２０（Ｃ）は、保護膜２０１として、反応室の内壁に酸化珪素膜を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれのＦＴ−ＩＲの波形の一部である。このときの成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、反応ガスの流量を表３に示す。図２０（Ｃ）では、窒素供給ガスとしてアンモニアを用いた。

図２０（Ｄ）は、保護膜２０１として、反応室の内壁に酸化珪素膜を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれのＦＴ−ＩＲの波形の一部である。このときの成膜条件は、基板温度を３２５℃、パワーが５ｋＷのマイクロ波発生装置を４台用い、処理容器内の圧力を３０Ｐａ、基板１１３０及び誘電体板１８６の間隔を１６０ｍｍとした。また、反応ガスの流量を表４に示す。図２０（Ｄ）では、窒素供給ガスとして窒素を用いた。

図２０（Ｃ）及び（Ｄ）では、８７０ｃｍ^−１付近にＳｉ−Ｎ結合の伸縮振動が見られていると共に、１０８０ｃｍ^−１付近にＳｉ−Ｏ結合の伸縮振動が見られている。また、即ち、形成される窒化珪素膜及び窒化酸化珪素膜それぞれに酸化珪素が含まれていることが分かる。

一方、実施例グラフ（Ａ）及び（Ｂ）では、８７０ｃｍ^−１付近にＳｉ−Ｎ結合の伸縮振動が見られているが、１０８０ｃｍ^−１付近にＳｉ−Ｏの伸縮振動がほとんど見られていない。即ち、形成される窒化珪素膜及び窒化酸化珪素膜それぞれに酸化珪素が含まれていないことが分かる。

以上のことから、窒化酸化珪素膜及び窒化珪素膜それぞれを形成する前に、保護膜２０１として、反応室の内壁に酸化窒化珪素膜を形成することで、不純物の少ない膜を形成することができることがわかる。

実施の形態２で示すＳＯＩ基板の製造方法について図面を参照して説明する。図１４（Ａ）において、単結晶半導体基板３１０７としてｐ型若しくはｎ型の単結晶シリコン基板（シリコンウエハー）、ゲルマニウム基板、その他ガリウムヒ素、インジウムリンなどの化合物半導体の基板を適用することができる。単結晶半導体基板３１０７は表面の酸化膜を除去した後、ハロゲンを含有する絶縁膜３１０３を形成する。酸化膜の除去には脱脂洗浄等を用いることができる。ハロゲンを含有する絶縁膜３１０３の形成には、酸化雰囲気中にハロゲンを添加した熱処理を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１５０℃の温度で熱処理を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。添加されるハロゲンとしてはＨＣｌの他に、ＨＦ、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＣｌＦ_３、ＢＣｌ_３、Ｆ_２、Ｂｒ_２などから選ばれた一種又は複数種を適用することができる。ハロゲンを含有する絶縁膜３１０３の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。ハロゲンを含有する絶縁膜３１０３のハロゲン濃度は１×１０^１７／ｃｍ^３〜５×１０^２０／ｃｍ^３であり、金属などの不純物を捕獲して単結晶半導体基板３１０７の汚染を防止することができる。

このような温度範囲でハロゲンを含有する絶縁膜３１０３を形成することで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素を代表とするハロゲンの作用により、金属などの不純物が揮発性のハロゲン化物、例えば塩化物となって気相中へ離脱して除去される。特に、単結晶半導体基板３１０７の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては、ゲッタリング効果が有効である。また、水素は単結晶半導体基板３１０７とハロゲンを含有する絶縁膜３１０３の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。

図１４（Ｂ）では、ハロゲンを含有する絶縁膜３１０３に接して緩和膜３１０５を形成する。緩和膜３１０５は、プラズマＣＶＤ法により酸化シリコン膜又は酸化窒化珪素膜で形成することが好ましく、１０ｎｍ〜５０００ｎｍ、好ましくは３０ｎｍ〜１０００ｎｍの厚さで形成する。酸化窒化珪素膜を形成する場合には、シリコンの水素化物又はフッ化物気体と窒素酸化物気体（代表的にはＳｉＨ_４とＮ_２Ｏ）を原料ガスとして用いれば良く、窒素濃度が２０原子％未満（好ましくは０．０１〜１０原子％）であって水素（及び／又はＯＨ基）が１〜２０原子％含まれるように、堆積温度は５００℃以下とすることが好ましい。

緩和膜３１０５を形成した後、バリア膜３１０６を形成する。緩和膜３１０５及びバリア膜３１０６は連続的に形成することが好ましい。バリア膜３１０６は、窒化珪素膜又は窒化酸化珪素膜を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化珪素膜はＳｉＨ_４とＮＨ_３を原料ガスとしてプラズマＣＶＤ法で形成する。窒化酸化珪素膜はＳｉＨ_４、Ｎ_２Ｏ及びＮＨ_３を用いてプラズマＣＶＤ法で形成する。バリア膜３１０６は、バリア膜３１０６は、不純物の拡散防止効果を奏すると共に、分離層３１０８を形成する際に、イオンの照射により単結晶半導体基板３１０７の表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。

バリア膜３１０６及び緩和膜３１０５を形成した後、水素若しくはハロゲンイオンを注入して分離層３１０８を形成する。分離層３１０８は、単結晶半導体基板３１０７の表面から電界で加速されたイオンを所定の深さに注入することで形成される。単結晶半導体基板３１０７に形成される分離層３１０８の深さは、５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜１００ｎｍの深さを目安とする。単結晶半導体基板３１０７における分離層３１０８の深さ制御は、イオンの加速エネルギーとイオンの入射角によって制御することができ、バリア膜３１０６と緩和膜３１０５の厚さによって制御することができる。この場合、緩和膜３１０５は、酸化シリコン若しくは酸化窒化珪素を主成分とするので、内部応力が小さくできることから、比較的厚く形成することができる。すなわち、分離層３１０８を形成するイオンの注入深さは、緩和膜３１０５の膜厚によって制御することができる。

単結晶半導体基板３１０７の表面から特定の深さ（イオンが進入する平均深さに近い深さである。）の領域に分離層３１０８が形成される。例えば、単結晶半導体層の厚さは５ｎｍ〜５００ｎｍ、好ましくは１０ｎｍ〜２００ｎｍの厚さである。イオンを注入する際の加速電圧は、バリア膜３１０６及び緩和膜３１０５膜厚も考慮して設定される。イオンの注入はイオンドーピング装置を用いて行うことが好ましい。すなわち、原料ガスをプラズマ化して生成された複数のイオン種を質量分離しないで注入するドーピング方式を用いる。本形態の場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。イオンドーピングは、加速電圧１０ｋＶから１００ｋＶ、好ましくは３０ｋＶから８０ｋＶ、ドーズ量は１×１０^１６／ｃｍ^２から４×１０^１６／ｃｍ^２、ビーム電流密度が２μＡ／ｃｍ^２以上、好ましくは５μＡ／ｃｍ^２以上、より好ましくは１０μＡ／ｃｍ^２以上とすれば良く、注入よって半導体層に生成される欠陥を低減することができる。

水素イオンを注入する場合には、Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋イオンを含ませると共に、Ｈ_３ ^＋イオンの割合を高めておくことが好ましい。Ｈ_３ ^＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。それにより、単結晶半導体基板３１０７に形成される分離層３１０８の領域には１×１０^２０／ｃｍ^３（好ましくは５×１０^２０／ｃｍ^３）以上の水素を含ませることが可能である。単結晶半導体基板３１０７中において、局所的に高濃度の水素注入領域を形成すると、結晶構造が乱されて微小な空孔が形成され、分離層３１０８を多孔質構造とすることができる。この場合、比較的低温の熱処理によって分離層３１０８に形成された微小な空洞の体積変化が起こり、分離層に沿って劈開することにより薄い単結晶半導体層を剥離して得ることができる。

イオンを質量分離して単結晶半導体基板３１０７に注入しても同様に分離層３１０８を形成することができる。この場合にも、質量数の大きいイオン（例えばＨ_３ ^＋イオン）を選択的に注入することは上記と同様な効果を奏することとなり好ましい。

イオンを生成するイオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ^＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを単結晶半導体基板３１０７に注入することで、微小な空孔を形成することができ、上記と同様な分離層３１０８を単結晶半導体基板３１０７中に設けることができる。

図１４（Ｃ）に示すように接合層３１０４を形成する。接合層３１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。

化学気相成長法による成膜では、単結晶半導体基板に形成した分離層３１０８から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、接合層３１０４の成膜温度よりも高い熱処理温度が適用される。

また、図１４（Ｂ）と図１４（Ｃ）の工程において、分離層３１０８を形成した後、緩和膜３１０５、バリア膜３１０６及び接合層３１０４を連続的に形成しても良い。この工程によれば、緩和膜３１０５、バリア膜３１０６及び接合層３１０４を大気に触れさせることなく形成することができ、異物の混入やカリウム、ナトリウムなどの汚染を防ぐことができる。

図１５（Ａ）は支持基板３１０１と単結晶半導体基板３１０７を接着させる段階を示す。支持基板３１０１と単結晶半導体基板３１０７の接合層３１０４が形成された面を対向させ、密接させることで接合させる。支持基板及び接合層が密着する面は十分に清浄化しておくとよい。支持基板３１０１と接合層３１０４を密接させることにより、接合させることができる。支持基板３１０１と単結晶半導体基板３１０７とを圧接することで水素結合により強固な接合を形成することが可能であり、初期の段階においてファン・デル・ワールス力が作用するものと考えられている。

良好な接合を形成するために、接合層３１０４と支持基板３１０１の表面を活性化しておいても良い。例えば、接合層３１０４と支持基板３１０１とを接合させる面に表面処理を行う。例えば、表面処理として、原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガスである中性原子ビーム若しくは不活性ガスであるイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃〜４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。

支持基板３１０１は実施の形態２の支持基板３１０１を同様に用いることができ、代表的にはアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が２５×１０^−７／℃から５０×１０^−７／℃（好ましくは、３０×１０^−７／℃から４０×１０^−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板などのも適用可能である。

図１５（Ｂ）は単結晶半導体基板３１０７から単結晶半導体層３１０２を剥離する段階を示す。単結晶半導体基板３１０７と支持基板３１０１を重ね合わせた状態で熱処理を行う。熱処理により支持基板３１０１上に単結晶半導体層３１０２を残して単結晶半導体基板３１０７の分離を行う。熱処理は接合層３１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層３１０８に形成された微小な空孔に体積変化が起こり、分離層３１０８に沿って劈開することができる。接合層３１０４は支持基板３１０１と接合しているので、支持基板３１０１上には単結晶半導体基板３１０７と同じ結晶性の単結晶半導体層３１０２が接合される。

図１６（Ａ）は支持基板３１０１に単結晶半導体層３１０２が接合された状態で熱処理を行う段階を示す。この熱処理は分離層３１０８の形成に注入された水素若しくはハロゲンを単結晶半導体層３１０２から脱離させることができる。また、支持基板３１０１と単結晶半導体層３１０２の接合部、つまり接合層３１０４の近傍における微小な空孔を除去するために行うこともできる。熱処理の温度は水素若しくはハロゲンが単結晶半導体層３１０２から放出される温度以上であって、支持基板３１０１の歪み点近傍の温度までを可能とする。例えば、４００℃〜７３０℃の温度範囲で行われる。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、支持基板の歪み点近傍又はそれよりも若干高い温度に加熱することもできる。このような熱処理を行うことで、支持基板３１０１と単結晶半導体層３１０２の間における水素結合を、より強固な共有結合に変化させることができる。

単結晶半導体層３１０２に含まれる過剰な水素は複雑な挙動を示し、熱履歴によって半導体素子の特性を劣化させるように作用する場合がある。例えば、シリコンの格子間に含まれる水素は、価電子制御を目的としてドーピングされた不純物元素を不活性化させる作用がある。それにより、半導体素子であるトランジスタのしきい値電圧の変動、ソース領域若しくはドレイン領域を高抵抗化させることとなる。また、シリコンの格子間に水素が含まれることとなると、シリコンの配位数が変化して格子欠陥を生成するように振る舞うことがある。勿論、水素若しくはハロゲンはシリコン中の未結合手を補償する、すなわち欠陥を修復する作用があるが、しかしながら、上記の通り、半導体素子の特性を劣化させる場合があるため、分離層３１０８を形成するために注入された水素若しくはハロゲンは一旦、単結晶半導体層３１０２から除去することが好ましい。

図１６（Ｂ）は単結晶半導体層３１０２にエネルギービームを照射して、結晶欠陥を修復する段階を示す。この工程は、単結晶半導体層３１０２が支持基板３１０１に接合される際、及び／または剥離する際に、熱的及び／又は機械的ダメージを受けて結晶性が劣化するので、その修復を図る上で行うことが好ましい。エネルギービームは、単結晶半導体層３１０２に対し選択的に吸収されるものが好ましく、レーザビームを適用することが望まれる。これは支持基板３１０１を過剰に加熱することなく、単結晶半導体層３１０２の欠陥を修復するためである。レーザビームは、エキシマレーザに代表される気体レーザ、ＹＡＧレーザに代表される固体レーザを光源として用いることができる。レーザビームの波長としては、紫外光から可視光域であることが好ましく、波長１９０ｎｍ〜７００ｎｍが適用される。光源から放射されるレーザビームは光学系にて矩形状若しくは線状に集光されたものであることが好ましく、このレーザビームを単結晶半導体層３１０２上を走査して処理を行えば良い。その他、同様な目的においては、エネルギービームとしてハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。

本工程では、図１６（Ａ）において、単結晶半導体層３１０２の脱水素化がなされているので、単結晶半導体層３１０２に空孔を発生させることなく結晶欠陥の修復を行うことができる。また、図１６（Ｂ）では単結晶半導体層３１０２に対し、エネルギービームを照射する処理を窒素雰囲気中で行えば、単結晶半導体層３１０２の表面を平坦化することができる。

次に、単結晶半導体基板の他の製造方法について図１７から図１９を参照して説明する。図１７（Ａ）は単結晶半導体基板３１０７にハロゲンを含有する絶縁膜３１０３を形成する。ハロゲンを含有する絶縁膜３１０３は、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上、好適には９５０℃〜１１５０℃の温度で熱酸化を行い形成されたものであることが好ましい。そして、図１７（Ｂ）で示すように分離層３１０８を形成する。

図１８（Ａ）において、支持基板３１０１にはバリア膜３１０６、緩和膜３１０５及び接合層３１０４が設けられている。バリア膜３１０６は、窒化珪素膜又は窒化酸化珪素膜を気相成長法で５０ｎｍ〜２００ｎｍの厚さで形成する。例えば、窒化珪素膜はＳｉＨ_４とＮＨ_３を原料ガスとしてプラズマＣＶＤ法で形成する。窒化酸化珪素膜はＳｉＨ_４、Ｎ_２Ｏ及びＮＨ_３を用いてプラズマＣＶＤ法で形成する。バリア膜３１０６は、不純物の拡散防止効果を奏する。緩和膜３１０５は、プラズマＣＶＤ法により酸化シリコン膜又は酸化窒化珪素膜で形成することが好ましく、１０ｎｍ〜５０００ｎｍ、好ましくは３０ｎｍ〜１０００ｎｍの厚さで形成する。酸化窒化珪素膜を形成する場合には、ＳｉＨ_４とＮ_２Ｏを原料ガスとして用いれば良く、窒素濃度が２０原子％未満（好ましくは０．０１〜１０原子％）であって水素（及び／又はＯＨ基）を１〜２０原子％含むように、堆積温度は５００℃以下とすることが好ましい。

接合層３１０４は平滑面及び親水性を表面に有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。平滑面及び親水性を表面に有する接合層３１０４は０．２ｎｍ〜５００ｎｍの厚さで設けられる。この厚さであれば、接合層の表面の表面荒れを平滑化すると共に、接合層自体の表面の平滑性を確保することが可能である。接合層３１０４としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。

このようなバリア膜３１０６、緩和膜３１０５及び接合層３１０４が形成された支持基板３１０１と、ハロゲンを含有する絶縁膜３１０３が形成された単結晶半導体基板３１０７を密接させて接合する。この場合、ハロゲンを含有する絶縁膜３１０３と接合層３１０４とが接合する。支持基板３１０１と単結晶半導体基板３１０７とを圧接することで水素結合による強固な接合を形成することが可能である。

図１８（Ｂ）は単結晶半導体基板３１０７から単結晶半導体層３１０２を剥離する段階を示す。単結晶半導体基板３１０７と支持基板３１０１を重ね合わせた状態で熱処理を行う。熱処理により支持基板３１０１上に単結晶半導体層３１０２を残して単結晶半導体基板３１０７の分離を行う。熱処理は接合層３１０４の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層３１０８に形成された微小な空孔に体積変化が起こり、分離層３１０８に沿って半導体層を劈開することができる。接合層３１０４は支持基板３１０１と接合しているので、支持基板３１０１上には単結晶半導体基板３１０７と同じ結晶性の単結晶半導体層３１０２が接着される。

図１９（Ａ）は支持基板３１０１に単結晶半導体層３１０２が接合された状態で熱処理を行う段階であり、図１６（Ａ）の場合と同様である。このような熱処理を行うことで、支持基板３１０１と単結晶半導体層３１０２の間における水素結合を、より強固な共有結合に変化させることができる。また、図１９（Ｂ）は単結晶半導体層３１０２にエネルギービームを照射して、結晶欠陥を修復する段階であり、図１６（Ｂ）と同様である。

本実施例によれば、ガラス基板等の耐熱温度が７００℃以下の支持基板３１０１であっても単結晶半導体層３１０２を強固に接合させることができる。支持基板３１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が１メートルを超える基板上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路等の半導体装置を製造することができる。また、単結晶半導体基板に対しては、工程の最初の段階においてハロゲンを含む雰囲気中で熱酸化を行うことでゲッタリング作用が得られ、単結晶半導体基板を再利用する場合に有効である。

本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係るマイクロ波プラズマＣＶＤ装置を説明する上面図である。本発明に係るマイクロ波プラズマＣＶＤ装置の反応室を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置の作製方法を説明する断面図である。本発明に係る半導体装置により得られるマイクロプロセッサの構成を説明するブロック図である。本発明に係る半導体装置により得られるＲＦＣＰＵの構成を説明するブロック図である。表示パネル製造用のマザーガラスに単結晶半導体層を接合する場合を例示する平面図および断面図。本発明に係る半導体装置を用いた電子機器を説明する斜視図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明に係るＳＯＩ基板の作製方法を説明する断面図である。本発明を用いて形成した窒化酸化珪素膜及び窒化珪素膜のＦＴ−ＩＲ測定結果を説明する図である。本発明に係る半導体装置の構造を示す図である。

Claims

絶縁表面を有する基板上に、窒化酸化珪素膜を形成し、
前記窒化酸化珪素膜上に、半導体層を形成する半導体装置の作製方法であって、
前記窒化酸化珪素膜は、マイクロ波プラズマＣＶＤ装置を用いて形成され、
前記マイクロ波プラズマＣＶＤ装置は、複数のマイクロ波発生装置、及び前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体板を有し、
前記マイクロ波プラズマＣＶＤ装置の反応室内に、酸化窒化珪素膜、窒化珪素膜、または珪素膜で保護膜を形成した後、前記反応室内に前記絶縁表面を有する基板を挿入し、前記誘電体板を透過して前記マイクロ波発生装置からマイクロ波が放出され、前記誘電体板の表面で密度の高いプラズマが発生し、前記絶縁表面を有する基板上に、前記窒化酸化珪素膜を形成し、
前記酸化窒化珪素膜は、窒素よりも酸素の含有量が多く、
前記窒化酸化珪素膜は、酸素よりも窒素の含有量が多いことを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、酸化窒化珪素膜及び窒化酸化珪素膜を積層し、
前記積層された酸化窒化珪素膜及び窒化酸化珪素膜上に、半導体層を形成する半導体装置の作製方法であって、
前記酸化窒化珪素膜及び前記窒化酸化珪素膜は、マイクロ波プラズマＣＶＤ装置を用いて形成され、
前記マイクロ波プラズマＣＶＤ装置は、複数のマイクロ波発生装置、及び前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体板を有し、
前記マイクロ波プラズマＣＶＤ装置の反応室内に、前記酸化窒化珪素膜、または珪素膜で保護膜を形成した後、前記反応室内に前記絶縁表面を有する基板を挿入し、前記誘電体板を透過して前記マイクロ波発生装置からマイクロ波が放出され、前記誘電体板の表面で密度の高いプラズマが発生し、前記絶縁表面を有する基板上に、前記酸化窒化珪素膜及び窒化酸化珪素膜を積層し、
前記酸化窒化珪素膜は、窒素よりも酸素の含有量が多く、
前記窒化酸化珪素膜は、酸素よりも窒素の含有量が多いことを特徴とする半導体装置の作製方法。
請求項１または２において、
前記酸化窒化珪素膜は、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、珪素が２５〜３５原子％、水素及び／又はＯＨ基が０．１〜１０原子％の範囲で含まれることを特徴とする半導体装置の作製方法。
請求項１乃至３のいずれか一項において、
前記窒化酸化珪素膜は、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、珪素が２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれることを特徴とする半導体装置の作製方法。
請求項１乃至４のいずれか一項において、
前記基板に接してゲート電極を形成する工程を含むことを特徴とする半導体装置の作製方法。