JP4975655B2 - 配線基板、半導体パッケージ - Google Patents

Description

本発明は、コア基板の表面に配線積層部を形成した構造であって、内部に板状部品が収容されている配線基板、及び、その配線基板とその上に搭載された板状部品との隙間を樹脂材で封止した構造の半導体パッケージに関するものである。

コンピュータのマイクロプロセッサ等として使用される半導体集積回路チップ（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。この種の半導体パッケージにおいては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にコンデンサを内蔵するとともに、そのコア基板の表面及び裏面にビルドアップ層を形成してなる配線基板の上に、ＩＣチップを搭載した半導体パッケージが従来提案されている（例えば、特許文献１参照）。

ところで最近では、図２３に示されるように、コア基板２０１に内蔵したコンデンサ２０５の外形寸法を、配線基板２０２の上に搭載されているＩＣチップ２０４の外形寸法よりも大きく設定した半導体パッケージ２００が提案されている。なお、配線基板２０２とＩＣチップ２０４との隙間は、アンダーフィル材２０６によって封止される。このようにすれば、ＩＣチップ２０４がコンデンサ２０５の真上の領域内に位置するため、ＩＣチップ２０４をコンデンサ２０５によって安定的に支持することができる。
特開２０００−２６１１２４（図１など）

ところが、ＩＣチップ２０４接合後の冷却時において、コア基板２０１の裏面側に位置する裏面側ビルドアップ層２０７は収縮するが、コア基板２０１の表面側に位置する表面側ビルドアップ層２０３は、ＩＣチップ２０４やアンダーフィル材２０６があるために殆ど収縮しない。よって、配線基板２０２は裏面側に反りやすくなる（図２４参照）。特に、コア基板２０１が大きい場合（具体的には、コア基板２０１の最も大きい辺の長さが４０ｍｍ以上である場合）、配線基板２０２の反りは顕著になる。このとき、コア基板２０１やビルドアップ層２０３，２０７よりも可塑性が小さいコンデンサ２０５は、配線基板２０２の反りに追従できないため、応力が集中して破壊しやすくなる。また、コンデンサ２０５とビルドアップ層２０３，２０７との接合部にも、応力が集中して破壊しやすくなる。その結果、配線基板２０２、ひいては半導体パッケージ２００の信頼性が低下してしまう。

本発明は上記の課題に鑑みてなされたものであり、その目的は、コア基板が大きい場合であっても、高い信頼性を得ることができる配線基板を提供することにある。また、本発明の別の目的は、上記の配線基板を有する好適な半導体パッケージを提供することにある。

そして上記課題を解決するための手段（手段１）としては、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記裏面側配線積層部の表面において、前記配線基板を前記裏面側配線積層部の表面側から見た場合に前記第１の無機材料製板状部品の外形線上、及び、前記第２の無機材料製板状部品の外形線上に対応する箇所を避けた位置に、表面実装部品が搭載されていることを特徴とする配線基板がある。

従って、手段１の配線基板によると、コア基板の最も大きい辺の長さが４０ｍｍ以上であることで配線基板の反りが顕著になったとしても、第１の無機材料製板状部品は、反りの影響を受けにくい部品搭載領域の直下に配置されるとともに、部品搭載領域の外形寸法よりも小さい外形寸法に設定されているため、応力が集中しにくくなる。その結果、第１の無機材料製板状部品や、第１の無機材料製板状部品と配線積層部との接合部などが破壊されにくくなるため、配線基板の信頼性が高くなる。

また、コア主面上に主面側配線積層部が形成されるとともに、コア裏面上に裏面側配線積層部が形成されているため、主面側配線積層部及び裏面側配線積層部の両方に電気回路を形成することができる。よって、配線基板の高機能化を図ることができる。

上記配線基板を構成するコア基板は、コア主面及びその反対側に位置するコア裏面を有する板状に形成されている。コア基板の形状は、複数の辺を有する多角形状であることがよく、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。なお、コア基板は、最も大きい辺の長さが４０ｍｍ以上であるが、例えば５０ｍｍ以上１００ｍｍ以下などであってもよい。

さらに、コア基板は、第１の無機材料製板状部品を収容するための部品収容穴を有している。この部品収容穴は、コア主面のみにて開口する非貫通穴であってもよく、あるいはコア主面及びコア裏面の両方にて開口する貫通穴であってもよい。また、第１の無機材料製板状部品は、完全に埋設された状態で部品収容穴に収容されていてもよいし、一部分が部品収容穴の開口部から突出した状態で部品収容穴に収容されていてもよい。

なお、前記部品収容穴の開口部の形状は、前記部品搭載領域の形状と略同じ形状であることが好ましい。また、前記部品収容穴の開口部の外形寸法は、前記部品搭載領域の外形寸法よりも小さく設定されていることが好ましく、具体的には、前記部品搭載領域の外形寸法の０．８倍以上かつ１．０倍未満に設定されることが好ましい。仮に、部品収容穴の開口部の外形寸法が部品搭載領域の外形寸法の１．０倍以上であると、部品収容穴の内面とセラミックコンデンサの側面との隙間が例えば高分子材料製の樹脂充填部によって埋められる場合に、樹脂充填部の充填量が増大してしまう。また、部品収容穴内に第１の無機材料製板状部品を位置決めすることが困難になりやすい。さらに、コア基板内において部品搭載領域の直下となる部分がなくなるため、その部分に電気回路を形成することが不可能になる。一方、部品収容穴の開口部の外形寸法が部品搭載領域の外形寸法の０．８倍未満であると、部品収容穴の内面とセラミックコンデンサの側面との隙間が小さくなるため、部品収容穴に所定の大きさの第１の無機材料製板状部品を収容することが困難になる。

コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。

ここで、上記配線基板が手段１の構成を有する場合、前記第１の無機材料製板状部品の熱膨張係数は、前記コア基板、前記主面側配線積層部及び前記裏面側配線積層部の熱膨張係数よりも小さくてもよい。このようにすれば、第１の無機材料製板状部品と、配線基板における他の部分（コア基板、主面側配線積層部及び裏面側配線積層部）との間に熱膨張係数差が生じるため、第１の無機材料製板状部品付近に大きな力がかかって破壊されるという課題が生じやすくなる。しかし、上記配線基板は手段１の構成を有するため、上記の課題を解消することができる。

「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう（以下、同じ）。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。

なお、好適な前記第１の無機材料製板状部品としては、セラミック製板状部品、金属製板状部品、ガラス製板状部品などを挙げることができる。セラミック製板状部品を構成するセラミック材料としては、例えばアルミナ、ガラスセラミック、結晶化ガラス等の低温焼成材料、窒化アルミニウム、炭化珪素、窒化珪素などがある。また、金属製板状部品を構成する金属材料としては、鉄、金、銀、銅、銅合金、鉄ニッケル合金、珪素、ガリウム砒素などがある。なお、金属製板状部品としては、半導体集積回路チップ（ＩＣチップ）や、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。ここで、「半導体集積回路チップ」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。

一方、好適なセラミック製板状部品の例としては、チップコンデンサや、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサなどを挙げることができる。なお、セラミックコンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されていることが好ましい。このような構造であれば、セラミックコンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。

セラミックコンデンサを構成するセラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。

なお、上記配線基板を構成する主面側配線積層部は、その表面に部品搭載領域が設定されており、前記第１の無機材料製板状部品は前記部品搭載領域の直下に配置される。このような部品搭載領域には第２の無機材料製板状部品が搭載可能である。なお、「部品搭載領域」とは、第２の無機材料製板状部品が搭載された場合に、第２の無機材料製板状部品の下面の直下に位置する領域であり、第２の無機材料製板状部品の下面と略同じ外形を有している。また、部品搭載領域の面積は、第２の無機材料製板状部品の下面の面積と同等またはそれよりも小さくなるように設定される。「部品搭載領域」とは、主面側配線積層部の表面に露出した複数の端子が存在する領域をいう。

前記第１の無機材料製板状部品の面積は、前記部品搭載領域の面積と同等またはそれよりも小さくなるように設定されることが好ましく、具体的には、前記部品搭載領域の面積の０．２５倍以上かつ１倍未満、特には、前記部品搭載領域の面積の０．４倍以上かつ０．７倍未満に設定されることが好ましい。仮に、第１の無機材料製板状部品の面積が部品搭載領域の面積の０．２５倍未満に設定されると、第１の無機材料製板状部品が小さくなりすぎるため、第１の無機材料製板状部品の高機能化を図りにくくなる。一方、第１の無機材料製板状部品の面積が部品搭載領域の面積の１倍以上に設定されると、第１の無機材料製板状部品の外形寸法が部品搭載領域の外形寸法よりも大きくなりやすい。その結果、第１の無機材料製板状部品付近に大きな力がかかって破壊されやすくなり、配線基板の信頼性が低下してしまう。

ここで、前記裏面側配線積層部の表面に、シリコン系材料からなる第３の無機材料製板状部品を搭載可能な部品搭載部が設定され、前記部品搭載部が前記配線基板において前記部品搭載領域の裏側に配置されるとともに、前記部品搭載部の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されていてもよい。このような構成であれば、配線基板の反りが顕著になったとしても、第３の無機材料製板状部品が搭載可能な部品搭載部は、反りの影響を受けにくい部品搭載領域の裏側に配置されるとともに、部品搭載領域の外形寸法よりも小さい外形寸法に設定されているため、応力が集中しにくくなる。その結果、第３の無機材料製板状部品や、第３の無機材料製板状部品と裏面側配線積層部との接合部などが破壊されにくくなるため、配線基板の信頼性が高くなる。なお、第３の無機材料製板状部品が、熱膨張係数が３〜６ｐｐｍ／℃程度のシリコン系材料からなるため、部品搭載部の外形寸法を部品搭載領域の外形寸法よりも小さく設定することによって上記の効果を得ることができる。仮に、第３の無機材料製板状部品が、熱膨張係数が１２〜１３ｐｐｍ／℃程度のチタン酸バリウムからなる場合、部品搭載部と部品搭載領域との大小関係を変更しなければ、上記の効果を得ることができなくなる。

シリコン系材料からなる第３の無機材料製板状部品としては、前記半導体集積回路チップ（ＩＣチップ）、前記ＭＥＭＳ素子、ＤＲＡＭ（Dynamic Random Access Memory）素子などを挙げることができる。

なお、「部品搭載部」とは、第３の無機材料製板状部品が搭載された場合に、第３の無機材料製板状部品の上面の直上に位置する領域であり、第３の無機材料製板状部品の上面とほぼ同じ外形を有している。また、部品搭載部の面積は、第３の無機材料製板状部品の上面の面積と同等またはそれよりも小さくなるように設定される。「部品搭載部」とは、裏面側配線積層部の表面に露出した複数の端子が存在する領域をいう。なお、部品搭載部の形状は、前記部品搭載領域の形状と略同じ形状であることが好ましい。

さらに、前記裏面側配線積層部の表面において、前記配線基板を前記裏面側配線積層部の表面側から見た場合に前記第１の無機材料製板状部品の外形線上、及び、前記第２の無機材料製板状部品の外形線上に対応する箇所（即ち、応力が集中する箇所）を避けた位置に、表面実装部品が搭載されている。この場合、表面実装部品や、表面実装部品と裏面側配線積層部との接合部などが破壊されにくくなるため、配線基板の信頼性が高くなる。

また、本発明の課題を解決するための別の手段（手段２）としては、配線基板とその上に搭載された第２の無機材料製板状部品との隙間を樹脂材で封止した構造の半導体パッケージであって、前記配線基板は、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、前記第２の無機材料製板状部品を搭載するための部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記裏面側配線積層部の表面において、前記配線基板を前記裏面側配線積層部の表面側から見た場合に前記第１の無機材料製板状部品の外形線上、及び、前記第２の無機材料製板状部品の外形線上に対応する箇所を避けた位置に、表面実装部品が搭載されていることを特徴とする半導体パッケージがある。

従って、手段２の半導体パッケージによると、コア基板の最も大きい辺の長さが４０ｍｍ以上であることで配線基板の反りが顕著になったとしても、第１の無機材料製板状部品は、反りの影響を受けにくい部品搭載領域の直下に配置されるとともに、部品搭載領域の外形寸法よりも小さい外形寸法に設定されているため、応力が集中しにくくなる。その結果、第１の無機材料製板状部品や、第１の無機材料製板状部品と配線積層部との接合部などが破壊されにくくなるため、半導体パッケージの信頼性が高くなる。

ここで、前記第２の無機材料製板状部品としては、前記セラミック製板状部品、前記金属製板状部品、前記ガラス製板状部品などが挙げられるが、例えば、金属製板状部品である前記半導体集積回路チップであることが好ましい。このようにすれば、第１の無機材料製板状部品が部品搭載領域に搭載された半導体集積回路チップの直下に配置されるため、第１の無機材料製板状部品と半導体集積回路チップとをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、第１の無機材料製板状部品がセラミックコンデンサである場合に、セラミックコンデンサによる半導体集積回路チップのスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。

なお、上記半導体パッケージが手段２の構成を有する場合、前記第２の無機材料製板状部品の熱膨張係数は、前記コア基板、前記主面側配線積層部及び前記裏面側配線積層部の熱膨張係数よりも小さくてもよい。このようにすれば、配線基板の反りに追従して第２の無機材料製板状部品が変形しにくくなるため、第２の無機材料製板状部品（部品搭載領域）の直下に配置された第１の無機材料製板状部品付近も変形しにくくなる。

以下、本発明の半導体パッケージを具体化した一実施形態を図面に基づき詳細に説明する。

図１，図２に示される半導体パッケージ１は、第２の無機材料製板状部品であるＩＣチップ２１（半導体集積回路チップ）を配線基板１０上に実装した構造を有している。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなっている。ＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の面接続端子２２が約１５０μｍピッチで格子状に設けられている。

さらに、配線基板１０とＩＣチップ２１との隙間には、樹脂材であるアンダーフィル材２０が充填されている。これにより、配線基板１０とＩＣチップ２１とが、界面が封止された状態で互いに固定されている。本実施形態のアンダーフィル材２０は、熱膨張係数が２０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）のエポキシ樹脂からなる。なお、配線基板１０の厚さ方向から見た場合、ＩＣチップ２１を構成する４つの辺からのアンダーフィル材２０の突出量Ａ１（図２参照）は、それぞれ２ｍｍとなっている。即ち、アンダーフィル材２０は、配線基板１０上における縦１６．０ｍｍ×横１６．０ｍｍの平面視略正方形状の領域内に存在している。

図１に示されるように、配線基板１０は、ＩＣチップ搭載用の配線基板であって、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される主面側ビルドアップ層３１（主面側配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される裏面側ビルドアップ層３２（裏面側配線積層部）とからなる。

コア基板１１のコア主面１２上に形成された主面側ビルドアップ層３１は、エポキシ樹脂からなる主面側層間絶縁層（主面側樹脂絶縁層３３，３５）と、銅からなる主面側導体層４２とを交互に積層した構造を有している。本実施形態において、主面側ビルドアップ層３１の熱膨張係数は、１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）となっている。なお、主面側ビルドアップ層３１の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、第２層の主面側樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。さらに、主面側樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、前記ＩＣチップ２１の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５が位置する領域は、ＩＣチップ２１を搭載可能な部品搭載領域２３である。部品搭載領域２３は、主面側ビルドアップ層３１の表面３９に設定されており、縦１２．０ｍｍ×横１２．０ｍｍの平面視正方形状の領域である。即ち、部品搭載領域２３は、半導体パッケージ１においてＩＣチップ２１の下面の直下に配置された領域であって、半導体パッケージ１の厚さ方向から見た場合、ＩＣチップ２１の下面と同じ外形及び面積を有している。また、主面側樹脂絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、主面側導体層４２及び端子パッド４４を相互に電気的に接続している。

図１に示されるように、コア基板１１のコア裏面１３上に形成された裏面側ビルドアップ層３２は、上述した主面側ビルドアップ層３１とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層３２は、熱膨張係数が１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）であり、エポキシ樹脂からなる裏面側層間絶縁層（裏面側樹脂絶縁層３４，３６）と、裏面側導体層４１とを交互に積層した構造を有している。第２層の裏面側樹脂絶縁層３６の下面上における複数箇所には、ビア導体４３を介して裏面側導体層４１に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、裏面側樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。

図１に示されるように、本実施形態のコア基板１１は、縦５０ｍｍ×横５０ｍｍ×厚さ０．４ｍｍの平面視略矩形板状である。コア基板１１は、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃程度（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板１１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。また、コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、主面側樹脂絶縁層３３の表面上にある主面側導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、裏面側樹脂絶縁層３４の下面上にある裏面側導体層４１の一部に電気的に接続されている。

図１，図２に示されるように、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の部品収容穴９０を１つ有している。即ち、部品収容穴９０は貫通穴部である。なお、部品収容穴９０の開口部の外形寸法は、前記部品搭載領域２３の外形寸法よりも小さく設定されている。具体的に言うと、部品収容穴９０は、縦１１．０ｍｍ×横１１．０ｍｍで、四隅に半径１．５ｍｍのアールまたはテーパを有する断面略正方形状の孔である。また、部品収容穴９０は、半導体パッケージ１において部品搭載領域２３（即ち前記ＩＣチップ２１）の直下に配置されており、半導体パッケージ１の厚さ方向から見た場合、部品収容穴９０の開口部を構成する４つの辺からのＩＣチップ２１の突出量Ａ２（図２参照）は、それぞれ０．５ｍｍとなっている。

そして、部品収容穴９０内には、セラミック製板状部品であるセラミックコンデンサ１０１（第１の無機材料製板状部品）が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア基板１１のコア主面１２と同じ側に向けた状態で部品収容穴９０に収容されている。図１，図２に示されるように、セラミックコンデンサ１０１は、コア基板１１において部品搭載領域２３の直下に配置されており、セラミックコンデンサ１０１の厚さ方向から見た場合、コンデンサ主面１０２は部品搭載領域２３内に位置している。本実施形態のセラミックコンデンサ１０１は、縦９．０ｍｍ×横９．０ｍｍ×厚さ０．４ｍｍの平面視略矩形板状であり、セラミックコンデンサ１０１の外形寸法は部品搭載領域２３の外形寸法よりも小さく設定されている。具体的に言うと、セラミックコンデンサ１０１の縦横の長さは、部品搭載領域２３の縦横の長さよりも小さくなっている。従って、セラミックコンデンサ１０１のコンデンサ主面１０２の面積は、部品搭載領域２３の面積よりも小さく設定される。本実施形態では、コンデンサ主面１０２の面積が８１ｍｍ^２であって部品搭載領域２３の面積が１４４ｍｍ^２であるため、コンデンサ主面１０２の面積は、部品搭載領域２３の面積の０．５６２５倍となる。また、セラミックコンデンサ１０１の４つの側面と部品収容穴９０の内面との距離は、それぞれ１ｍｍに設定されている。即ち、部品収容穴９０の開口部の外形寸法は、セラミックコンデンサ１０１の外形寸法よりも大きく設定されている。

図１等に示されるように、部品収容穴９０の内面とセラミックコンデンサ１０１の側面との隙間は、高分子材料（本実施形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。なお図２，図４，図５に示されるように、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。

図１，図３〜図５等に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４の熱膨張係数は、コア基板１１、前記主面側ビルドアップ層３１及び前記裏面側ビルドアップ層３２の熱膨張係数よりも小さい値となっている。本実施形態において、セラミック焼結体１０４の熱膨張係数は、１５ｐｐｍ／℃未満、具体的には１２〜１３ｐｐｍ／℃程度となっている。なお、セラミック焼結体１０４の熱膨張係数は、３０℃〜２５０℃間の測定値の平均値をいう。

また、セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、部品主面であるコンデンサ主面１０２（図１では上面）、及び、部品裏面であるコンデンサ裏面１０３（図１では下面）を有する板状物である。セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。また、セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。

図１，図３〜図５に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたってアレイ状（例えば格子状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。

そして図３等に示されるように、セラミック焼結体１０４のコンデンサ主面１０２上には、複数の主面側電源用電極１１１と複数の主面側グランド用電極１１２とが突設されている。なお、各主面側グランド用電極１１２は、コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。主面側電源用電極１１１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用電極１１２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。

また、セラミック焼結体１０４のコンデンサ裏面１０３上には、複数の裏面側電源用電極１２１と複数の裏面側グランド用電極１２２とが突設されている。なお、各裏面側グランド用電極１２２は、コンデンサ裏面１０３上において個別に形成されているが、一体に形成されていてもよい。裏面側電源用電極１２１は、複数の電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用電極１２２は、複数のグランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。

そして図１に示されるように、コンデンサ主面１０２側にある電極１１１，１１２は、ビア導体４７、主面側導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４７、裏面側導体層４１、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。

図３等に示されるように、電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。これら電極１１１，１１２，１２１，１２２及びコンデンサ内ビア導体１３１，１３２は、ＩＣチップ２１の略中心部の直下に配置されている。なお本実施形態では、電極１１１，１１２，１２１，１２２の直径が約５００μｍに設定され、ピッチの最小長さが約５８０μｍに設定されている。

例えば、マザーボード側から電極１２１，１２２を介して通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミック焼結体１０４では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ隣接して配置されている。これにより、インダクタンス成分の低減化が図られている。

次に、本実施形態の半導体パッケージ１の製造方法について述べる。

準備工程では、コア基板１１の中間製品とセラミックコンデンサ１０１とを、それぞれ従来周知の手法により作製し、あらかじめ準備しておく。

コア基板１１の中間製品は以下のように作製される。まず、縦３００ｍｍ×横３００ｍｍ×厚み０．２ｍｍ（または、縦４００ｍｍ×横４００ｍｍ×厚み０．２ｍｍ）の基材１６１の両面に銅箔１６２が貼付された銅張積層板（図６参照）を準備する。次に、銅張積層板の両面の銅箔１６２のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする（図７参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔１６２をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する（図８参照）。なお図示しないが、サブ基材１６４の形成後、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に、それぞれ導体層（例えば、厚さ５０μｍ）をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。

次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、部品収容穴９０を所定位置に形成し、コア基板１１の中間製品を得る（図９参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。

また、セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシート、及び、グランド用内部電極部が形成されたグリーンシートを積層し、シート積層方向に押圧力を付与する。これにより、各グリーンシートが一体化されてグリーンシート積層体が形成される。

さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように主面側電源用電極１１１及び主面側グランド用電極１１２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように裏面側電源用電極１２１及び裏面側グランド用電極１２２を形成する。

この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。

次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。

続く固定工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、複数の部品収容穴９０内にそれぞれセラミックコンデンサ１０１を収容する（図１０参照）。このとき、各部品収容穴９０の裏面側開口は、剥離可能な粘着テープ１７１でシールされている。この粘着テープ１７１は、支持台（図示略）によって支持されている。かかる粘着テープ１７１の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。

その後、樹脂充填部９２により、部品収容穴９０の内面とセラミックコンデンサ１０１の側面との隙間を埋める（図１１参照）。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１がコア基板１１に固定される。そして、この時点で、粘着テープ１７１を剥離する。

次に、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいてコア主面１２の上に主面側ビルドアップ層３１を形成するとともに、コア裏面１３の上に裏面側ビルドアップ層３２を形成する。具体的には、コア主面１２上及びコア裏面１３上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４７が形成されるべき位置に盲孔１８１，１８２を有する樹脂絶縁層３３，３４を形成する（図１２参照）。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。この場合、レーザー加工機などにより、ビア導体４７が形成されるべき位置に盲孔１８１，１８２が形成される。なお、液晶ポリマーとしては、株式会社クラレ製 液晶ポリマーフィルム（ベクスター）や、東レ株式会社製 液晶ポリマー（ＬＸシリーズ）などを用いることができる。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔１８１，１８２の内部にビア導体４７を形成するとともに、樹脂絶縁層３３，３４上に導体層４１，４２を形成する（図１３参照）。

さらに、樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置に盲孔１８３，１８４を有する樹脂絶縁層３５，３６を形成する。なお、感光性エポキシ樹脂を被着する代わりに、絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３が形成されるべき位置に盲孔１８３，１８４が形成される。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔１８３，１８４の内部にビア導体４３を形成するとともに、主面側樹脂絶縁層３５上に端子パッド４４を形成し、裏面側樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。

次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。

次に、配線基板１０を構成する主面側ビルドアップ層３１の部品搭載領域２３にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、はんだバンプ４５とを位置合わせするようにする。そして、２２０℃〜２４０℃程度の温度に加熱してはんだバンプ４５をリフローすることにより、はんだバンプ４５と面接続端子２２とを接合し、配線基板１０側とＩＣチップ２１側とを電気的に接続する。さらに、配線基板１０とＩＣチップ２１との隙間にアンダーフィル材２０を充填して硬化処理を行い、前記隙間を樹脂封止する。なお、主面側ビルドアップ層３１は、凹凸の少ないソルダーレジスト３７によって覆われているため、アンダーフィル材２０はソルダーレジスト３７上をスムーズに流れる。その結果、図１に示す所望構造の半導体パッケージ１が完成する。

なお、ＩＣチップ２１接合後の冷却時において、コア基板１１のコア裏面１３側に位置する裏面側ビルドアップ層３２は収縮するが、コア基板１１のコア主面１２側に位置する主面側ビルドアップ層３１は、ＩＣチップ２１やアンダーフィル材２０があるために殆ど収縮しない。よって、半導体パッケージ１は裏面側に反った状態となる（図１５参照）。特に本実施形態のようにコア基板１１が大きい場合（具体的には、コア基板１１の最も大きい辺（縦、横）の長さが５０ｍｍである場合）、半導体パッケージ１の反りは顕著になる。

次に、半導体パッケージの信頼性についての評価方法及びその結果を説明する。

まず、測定用サンプルを次のように準備した。図１６に示されるように、厚さを１ｍｍ、０．８ｍｍ、０．６ｍｍ、０．４ｍｍとし、縦及び横の長さ（外形寸法）を２０ｍｍ、３０ｍｍ、４０ｍｍ、５０ｍｍとしたコア基板（１６種類）を準備した。また、縦及び横の長さ（外形寸法）を５ｍｍ、９ｍｍ、１４ｍｍ、１８ｍｍとした内蔵部品（４種類）を準備した。さらに、縦及び横の長さ（外形寸法）を１０ｍｍまたは１６ｍｍとしたＩＣチップ（２種類）を準備した。そして、準備したコア基板に内蔵部品を内蔵するとともに、コア基板の表面及び裏面にビルドアップ層を形成してなる配線基板の上に、準備したＩＣチップを搭載した半導体パッケージを複数種類製作し、これらを測定用サンプルとした。なお、内蔵部品は、本実施形態と同様のセラミックコンデンサである。

次に、各測定用サンプルに対して熱衝撃試験を行った。具体的に言うと、測定用サンプルを１２８℃に加熱する工程と、測定用サンプルを−５７℃に冷却する工程とを交互に２０００回行った。その後、測定用サンプルの状態を観察し、内蔵部品や、内蔵部品とビルドアップ層との接合部に、異常があるかないかを確認した。

このように観察した結果、図１６に示されるように、内蔵部品の外形寸法がＩＣチップの外形寸法よりも大きい場合であって、コア基板の厚さが０．６ｍｍまたは０．４ｍｍであるときに、内蔵部品や接合部に異常（クラックやデラミネーション）が発生しやすくなった。また、内蔵部品の外形寸法がＩＣチップの外形寸法よりも大きい場合であっても、コア基板の厚さが１ｍｍまたは０．８ｍｍであれば異常は発生しない場合があったが、コア基板の外形寸法が４０ｍｍまたは５０ｍｍになると、内蔵部品や接合部に異常が発生した。なお、異常が発生する場合、測定用サンプルの反りは顕著になった。

従って、コア基板の厚さが０．６ｍｍ以下である場合や、コア基板の外形寸法が４０ｍｍ以上である場合に、内蔵部品の外形寸法をＩＣチップの外形寸法よりも小さくすれば、内蔵部品や接合部での異常の発生を防止できることが分かった。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の半導体パッケージ１によれば、コア基板１１の最も大きい辺（縦、横）の長さが４０ｍｍ以上であることで配線基板１０の反りが顕著になったとしても、セラミックコンデンサ１０１は、反りの影響を受けにくい部品搭載領域２３の直下に配置されるとともに、部品搭載領域２３の外形寸法よりも小さい外形寸法に設定されているため、応力が集中しにくくなる。その結果、セラミックコンデンサ１０１や、セラミックコンデンサ１０１とビルドアップ層３１，３２との接合部（電極１１１，１１２，１２１，１２２付近）などが破壊されにくくなるため、半導体パッケージ１の信頼性が高くなる。ゆえに、セラミックコンデンサ１０１として、一般的に脆いとされるチタン酸バリウムを用いたセラミックコンデンサを用いたとしても、セラミックコンデンサ１０１が破壊されにくくなる。

（２）本実施形態では、セラミックコンデンサ１０１が部品搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。

なお、本発明の実施形態は以下のように変更してもよい。

・上記実施形態の半導体パッケージ１は、コア基板１１内にセラミックコンデンサ１０１を内蔵するとともに、部品搭載領域２３上にシリコン製のＩＣチップ２１を搭載し、セラミックコンデンサ１０１の外形寸法をＩＣチップ２１の外形寸法よりも小さく設定することにより構成されていた。しかし、図１７〜図１９に示されるように、コア基板１１内にシリコン製のＩＣチップ１９１を内蔵するとともに、部品搭載領域２３上にセラミックコンデンサ１９２を搭載し、ＩＣチップ１９１の外形寸法をセラミックコンデンサ１９２の外形寸法よりも小さく設定した半導体パッケージ１９３，１９８，１９９としてもよい。即ち、ＩＣチップ１９１を『第１の無機材料製板状部品』として用いるとともに、セラミックコンデンサ１９２を『第２の無機材料製板状部品』として用いてもよい。このようにすれば、ＩＣチップ１９１として、一般的に脆いとされる珪素（Ｓｉ）を用いたＩＣチップや、ガリウム砒素（ＧａＡｓ）を用いたとしても、ＩＣチップ１９１が破壊されにくくなる。

・さらに図１８，図１９に示されるように、裏面側ビルドアップ層３２の表面２１１に搭載領域２１２を設定し、搭載領域２１２上にチップコンデンサ２１３やレジスター（図示略）などの『表面実装部品』を搭載してもよい。例えば、チップコンデンサ２１３は、誘電体層を介して電源用内部電極層とグランド用内部電極層とが交互に積層配置された構造を有している。そして、チップコンデンサ２１３において互いに対向する一対の側面には、電源用内部電極層に接続される電源用電極２１４、及び、グランド用内部電極層に接続されるグランド用電極２１５がそれぞれ設けられている。

なお図１８，図１９に示されるように、チップコンデンサ２１３（及び搭載領域２１２）は、ＩＣチップ１９１の上面側から延びる配線２１０を下方に延ばす場合に都合が良い箇所に配置されることが好ましい。このようにすれば、ＩＣチップ１９１の面接続端子２２とチップコンデンサ２１３の電源用電極２１４とを電気的に接続する配線２１０（図１８では、ビア導体４３，４７、主面側導体層４２、スルーホール導体１６、裏面側導体層４１、パッド２１６及びはんだバンプ２１７からなる配線）が短くなり、配線のインダクタンス成分の増加が防止される。さらに、チップコンデンサ２１３は、配線基板１０を裏面側ビルドアップ層３２の表面２１１側から見た場合にＩＣチップ１９１の外形線Ｌ１上、セラミックコンデンサ１９２の外形線Ｌ２上、ＩＣチップ１９１の収容部内壁面（図示略）の延長線上に対応する箇所を避けた位置に搭載されることが好ましい。即ち、チップコンデンサ２１３は、裏面側ビルドアップ層３２の表面２１１において応力が集中する箇所を避けた位置に搭載されることが好ましい。このようにすれば、チップコンデンサ２１３や、チップコンデンサ２１３と裏面側ビルドアップ層３２との接合部などが破壊されにくくなるため、配線基板１０の信頼性が高くなる。なお、チップコンデンサ２１３は、上記の外形線Ｌ１，Ｌ２及び延長線上に対応する箇所を避けた位置であれば表面２１１上の任意の位置に搭載可能であるが、特には、外形線Ｌ１と外形線Ｌ２との間に搭載されることが好ましい。このようにすれば、上記の配線２１０がより確実に短くなり、配線のインダクタンス成分の増加がより確実に防止される。

・また、図１８に示される半導体パッケージ１９８は、ＩＣチップ１９１から主面側ビルドアップ層３１の表面３９上に搭載される電子部品（図示略）に対して信号を送るためのシグナル配線２１８を有していてもよい。なお、シグナル配線２１８は、主面側導体層４２、ビア導体４３，４７及び端子パッド４４からなる配線である。

・図１９に示されるように、配線基板１０において部品搭載領域２３の裏側（具体的には、裏面側ビルドアップ層３２の表面２１１）に配置された部品搭載部２１９上に、シリコン製のＤＲＡＭ素子２２０を搭載した半導体パッケージ１９９としてもよい。そして、部品搭載部２１９の外形寸法を、部品搭載領域２３の外形寸法よりも小さく設定し、さらにＩＣチップ１９１の外形寸法よりも小さく設定してもよい。即ち、ＤＲＡＭ素子２２０を『第３の無機材料製板状部品』として用いてもよい。このような構成であれば、コア基板１１の最も大きい辺の長さが５０ｍｍであることで配線基板１０の反りが顕著になったとしても、部品搭載部２１９は、部品搭載領域２３の外形寸法よりも小さく、さらにＩＣチップ１９１の外形寸法よりも小さい外形寸法に設定されているため、応力がよりいっそう集中しにくくなる。その結果、ＤＲＡＭ素子２２０や、ＤＲＡＭ素子２２０と裏面側ビルドアップ層３２との接合部などが破壊されにくくなるため、配線基板１０の信頼性が高くなる。

なお、部品搭載部２１９の面積は、ＩＣチップ１９１の面積の０．２５倍以上かつ１．０倍未満に設定されることが好ましい。即ち、配線基板１０の厚さ方向から見た場合に、部品搭載部２１９はＩＣチップ１９１の搭載領域内に位置していることが好ましい。仮に、部品搭載部２１９の面積がＩＣチップ１９１の面積の０．２５倍未満に設定されると、部品搭載部２１９が小さくなりすぎるため、部品搭載部２１９に搭載されるＤＲＡＭ素子２２０の高機能化を図りにくくなる。一方、部品搭載部２１９の面積がＩＣチップ１９１の面積の１．０倍以上に設定されると、部品搭載部２１９の外形寸法がＩＣチップ１９１の外形寸法よりも大きくなりやすい。その結果、部品搭載部２１９に搭載されるＤＲＡＭ素子２２０付近に大きな力がかかって破壊されやすくなり、配線基板１０の信頼性が低下してしまう。

さらに、部品搭載部２１９及びＩＣチップ１９１が平面視正方形状である場合、部品搭載部２１９の一辺の長さは、ＩＣチップ１９１の一辺の長さよりもＩＣチップ１９１の寸法公差とＩＣチップ１９１の実装位置の位置公差との和の分だけ小さく設定されることがより好ましい。仮に、ＩＣチップ１９１の寸法公差Ａが５０μｍ、ＩＣチップ１９１の位置公差Ｂが１００μｍ、ＩＣチップ１９１の一辺の長さＣが２０ｍｍである場合、部品搭載部２１９の一辺の長さＤは、（Ａ＋Ｂ＋Ｄ）≦２０ｍｍの式から求めることができ、Ｄ＝１９．８５ｍｍ以下となる。この場合、部品搭載部２１９の面積は、ＩＣチップ１９１の面積の０．９８５倍以下となる。また、Ｄ＝１８ｍｍである場合、部品搭載部２１９の面積は、ＩＣチップ１９１の面積の０．８１倍以下となる。

・上記実施形態の半導体パッケージ１は、コア基板１１内にセラミックコンデンサ１０１を内蔵するとともに、部品搭載領域２３上にシリコン製のＩＣチップ２１を搭載し、セラミックコンデンサ１０１の外形寸法をＩＣチップ２１の外形寸法よりも小さく設定することにより構成されていた。しかし、図２０に示されるように、部品搭載領域２３上のＩＣチップ２１とは異なるシリコン製のＩＣチップ１９４をコア基板１１内に内蔵し、ＩＣチップ１９４の外形寸法をＩＣチップ２１の外形寸法よりも小さく設定した半導体パッケージ１９５としてもよい。即ち、ＩＣチップ１９４を『第１の無機材料製板状部品』として用いてもよい。このようにすれば、ＩＣチップ１９４として、一般的に脆いとされる材料を用いたＩＣチップを用いたとしても、ＩＣチップ１９４が破壊されにくくなる。

・上記実施形態の半導体パッケージ１は、部品搭載領域２３上にＩＣチップ２１を搭載し、セラミックコンデンサ１０１の外形寸法をＩＣチップ２１の外形寸法よりも小さく設定することにより構成されていた。しかし、図２１に示されるように、部品搭載領域２３上にＩＣチップ２１が搭載されたセラミック製のインターポーザ１９６を搭載し、セラミックコンデンサ１０１の外形寸法をインターポーザ１９６の外形寸法よりも小さく設定した半導体パッケージ１９７としてもよい。即ち、インターポーザ１９６を『第２の無機材料製板状部品』として用いてもよい。

・上記実施形態では、部品収容穴９０の内面とセラミックコンデンサ１０１の側面との隙間が樹脂充填部９２によって埋められていたが、図２２に示されるように、上記隙間が主面側樹脂絶縁層３３の一部によって埋められていてもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容されたセラミック製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記セラミック製板状部品が前記部品搭載領域の直下に配置されるとともに、前記セラミック製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されていることを特徴とする配線基板。

（２）配線基板とその上に搭載された第２の無機材料製板状部品との隙間を樹脂材で封止した構造の半導体パッケージであって、前記配線基板は、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であり、前記コア裏面側に反っているコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、前記第２の無機材料製板状部品を搭載するための部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されていることを特徴とする半導体パッケージ。

（３）配線基板とその上に搭載された第２の無機材料製板状部品との隙間を樹脂材で封止した構造の半導体パッケージであって、前記配線基板は、コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容されたセラミック製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、前記第２の無機材料製板状部品を搭載するための部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記セラミック製板状部品が前記部品搭載領域の直下に配置されるとともに、前記セラミック製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されていることを特徴とする半導体パッケージ。

（４）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されており、前記部品収容穴の開口部の外形寸法が、前記第１の無機材料製板状部品の外形寸法よりも大きく設定されていることを特徴とする配線基板。

（５）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなり、シリコン系材料からなる第３の無機材料製板状部品を搭載可能な部品搭載部がその表面に設定されている裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置され、前記部品搭載部が前記配線基板において前記部品搭載領域の裏側に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記部品搭載部の外形寸法が前記部品搭載領域の外形寸法、及び、前記第１の無機材料製板状部品の外形寸法よりも小さく設定されていることを特徴とする配線基板。

（６）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなり、シリコン系材料からなる第３の無機材料製板状部品を搭載可能な部品搭載部、及び、表面実装部品を搭載可能な搭載領域がその表面に設定されている裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置され、前記部品搭載部が前記配線基板において前記部品搭載領域の裏側に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記部品搭載部の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記搭載領域は、前記第１の無機材料製板状部品に対して配線を介して電気的に接続されていることを特徴とする配線基板。

（７）コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部とを備え、前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、前記裏面側配線積層部の表面において前記第１の無機材料製板状部品の側面の延長線上、及び、前記第２の無機材料製板状部品の側面の延長線上を避けた位置に、表面実装部品が搭載されていることを特徴とする配線基板。

本発明を具体化した一実施形態の半導体パッケージを示す概略断面図。 半導体パッケージの上面を示す概略平面図。 セラミックコンデンサを示す概略断面図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 セラミックコンデンサの内層における接続を説明するための概略説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージの製造方法の説明図。 半導体パッケージを示す概略断面図。 熱衝撃試験の結果を示す表。 他の実施形態の半導体パッケージを示す概略断面図。 他の実施形態の半導体パッケージを示す概略断面図。 他の実施形態の半導体パッケージを示す概略断面図。 他の実施形態の半導体パッケージを示す概略断面図。 他の実施形態の半導体パッケージを示す概略断面図。 他の実施形態の半導体パッケージを示す概略断面図。 従来技術における半導体パッケージを示す概略断面図。 従来技術の問題点を説明するための概略断面図。

符号の説明

１，１９３，１９５，１９７，１９８，１９９…半導体パッケージ
１０…配線基板
１１…コア基板
１２…コア主面
１３…コア裏面
２０…樹脂材としてのアンダーフィル材
２１…第２の無機材料製板状部品及び半導体集積回路チップとしてのＩＣチップ
２３…部品搭載領域
３１…主面側配線積層部としての主面側ビルドアップ層
３２…裏面側配線積層部としての裏面側ビルドアップ層
３３，３５…主面側層間絶縁層としての主面側樹脂絶縁層
３４，３６…裏面側層間絶縁層としての裏面側樹脂絶縁層
３９…主面側配線積層部の表面
４１…裏面側導体層
４２…主面側導体層
９０…部品収容穴
１０１…第１の無機材料製板状部品としてのセラミックコンデンサ
１０２…部品主面としてのコンデンサ主面
１０３…部品裏面としてのコンデンサ裏面
１３１…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
１３２…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
１９１，１９４…第１の無機材料製板状部品としてのＩＣチップ
１９２…第２の無機材料製板状部品としてのセラミックコンデンサ
１９６…第２の無機材料製板状部品としてのインターポーザ
２１１…裏面側配線積層部の表面
２１３…表面実装部品としてのチップコンデンサ
２１９…部品搭載部
２２０…第３の無機材料製板状部品としてのＤＲＡＭ素子
Ｌ１…第１の無機材料製板状部品の外形線
Ｌ２…第２の無機材料製板状部品の外形線

Claims (13)

1. コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、
   部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、
   主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、第２の無機材料製板状部品を搭載可能な部品搭載領域がその表面に設定されている主面側配線積層部と、
   裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部と
   を備え、
   前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、
   前記裏面側配線積層部の表面において、前記配線基板を前記裏面側配線積層部の表面側から見た場合に前記第１の無機材料製板状部品の外形線上、及び、前記第２の無機材料製板状部品の外形線上に対応する箇所を避けた位置に、表面実装部品が搭載されている
   ことを特徴とする配線基板。
2. 前記第１の無機材料製板状部品の面積が、前記部品搭載領域の面積の０．２５倍以上かつ１倍未満であることを特徴とする請求項１に記載の配線基板。
3. 前記部品収容穴の開口部の外形寸法が、前記部品搭載領域の外形寸法よりも小さく設定されていることを特徴とする請求項１または２に記載の配線基板。
4. 前記第１の無機材料製板状部品の熱膨張係数が、前記コア基板、前記主面側配線積層部及び前記裏面側配線積層部の熱膨張係数よりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
5. 前記第１の無機材料製板状部品が、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサであることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
6. 前記裏面側配線積層部の表面に、シリコン系材料からなる第３の無機材料製板状部品を搭載可能な部品搭載部が設定され、
   前記部品搭載部が前記配線基板において前記部品搭載領域の裏側に配置されるとともに、前記部品搭載部の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されている
   ことを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
7. 配線基板とその上に搭載された第２の無機材料製板状部品との隙間を樹脂材で封止した構造の半導体パッケージであって、
   前記配線基板は、
   コア主面及びコア裏面を有し、少なくとも前記コア主面側にて開口する部品収容穴が形成され、最も大きい辺の長さが４０ｍｍ以上であるコア基板と、
   部品主面及び部品裏面を有し、前記コア主面と前記部品主面とを同じ側に向けた状態で前記部品収容穴に収容された第１の無機材料製板状部品と、
   主面側層間絶縁層及び主面側導体層を前記コア主面上にて積層してなり、前記第２の無機材料製板状部品を搭載するための部品搭載領域がその表面に設定されている主面側配線積層部と、
   裏面側層間絶縁層及び裏面側導体層を前記コア裏面上にて積層してなる裏面側配線積層部と
   を備え、
   前記第１の無機材料製板状部品が前記部品搭載領域の直下に配置されるとともに、前記第１の無機材料製板状部品の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定され、
   前記裏面側配線積層部の表面において、前記配線基板を前記裏面側配線積層部の表面側から見た場合に前記第１の無機材料製板状部品の外形線上、及び、前記第２の無機材料製板状部品の外形線上に対応する箇所を避けた位置に、表面実装部品が搭載されている
   ことを特徴とする半導体パッケージ。
8. 前記第１の無機材料製板状部品の面積が、前記部品搭載領域の面積の０．２５倍以上かつ１倍未満であることを特徴とする請求項７に記載の半導体パッケージ。
9. 前記部品収容穴の開口部の外形寸法が、前記部品搭載領域の外形寸法よりも小さく設定されていることを特徴とする請求項７または８に記載の半導体パッケージ。
10. 前記第１の無機材料製板状部品の熱膨張係数が、前記コア基板、前記主面側配線積層部及び前記裏面側配線積層部の熱膨張係数よりも小さいことを特徴とする請求項７乃至９のいずれか１項に記載の半導体パッケージ。
11. 前記第１の無機材料製板状部品が、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサであることを特徴とする請求項７乃至１０のいずれか１項に記載の半導体パッケージ。
12. 前記第２の無機材料製板状部品が、半導体集積回路チップであることを特徴とする請求項７乃至１１のいずれか１項に記載の半導体パッケージ。
13. 前記裏面側配線積層部の表面に、シリコン系材料からなる第３の無機材料製板状部品を搭載可能な部品搭載部が設定され、
    前記部品搭載部が前記配線基板において前記部品搭載領域の裏側に配置されるとともに、前記部品搭載部の外形寸法が前記部品搭載領域の外形寸法よりも小さく設定されている
    ことを特徴とする請求項７乃至１２のいずれか１項に記載の半導体パッケージ。

Images