JP4976882B2 - センサ閾値回路 - Google Patents
センサ閾値回路 Download PDFInfo
- Publication number
- JP4976882B2 JP4976882B2 JP2007042543A JP2007042543A JP4976882B2 JP 4976882 B2 JP4976882 B2 JP 4976882B2 JP 2007042543 A JP2007042543 A JP 2007042543A JP 2007042543 A JP2007042543 A JP 2007042543A JP 4976882 B2 JP4976882 B2 JP 4976882B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- current
- circuit
- threshold
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 33
- 230000001133 acceleration Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Images
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
本発明は、各種センサに適応可能なセンサ閾値回路に関し、特にセンサ出力インピーダンスとバイアス電流との積によりセンサ出力のデジタル出力化の為の閾値を決めるセンサ閾値回路に関する。
図５に、従来のセンサ閾値回路を示す。このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路３０と、センサバイアス電流発生回路５５と、バイアス電流切り替え回路３８０とを具備し、外部から印加される例えば磁場のようなセンサ入力ＢＩＮに対して、センサ出力ＶＳＯ（＝ＶＰ−ＶＮ）を得る。ここで、バイアス電流切り替え回路３８０で抵抗器ＲＯ、ＲＲを切り替え、バイアス電流ＩＢを変化させることにより、センサ入力ＢＩＮに対して、図６に示すようなヒステリシス特性をもつデジタル出力ＶＯを得ることができる回路である（例えば、特許文献１参照）。
図６はヒステリシス特性をもつセンサ閾値回路のセンサ入力ＢＩＮと出力電圧ＶＯの関係を示す図である。センサ入力ＢＩＮを増加させると閾値ＢＯＰにおいて出力電圧ＶＯはＶＯＨからＶＯＬに減少する。一方、センサ入力ＢＩＮを減少させると閾値ＢＯＰより小さい閾値ＢＲＰにおいて出力電圧ＶＯは逆にＶＯＬからＶＯＨに増加し、ヒステリシス幅｜ＢＨ｜を備えたヒステリシス特性をもつデジタル出力ＶＯを得る。
次に、従来のセンサ閾値回路の動作を、図５を参照して説明する。
始めに、図５におけるバイアス電流切り替え回路３８０のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している時の閾値点について、図７を参照して説明する。図７は、説明を簡単にするために、図５のバイアス電流切り替え回路９５のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している状態で、４端子型センサ１０、電圧比較器２０、バイアス電流ＩＢＯを取り出した回路構成を示す図である。
始めに、図５におけるバイアス電流切り替え回路３８０のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している時の閾値点について、図７を参照して説明する。図７は、説明を簡単にするために、図５のバイアス電流切り替え回路９５のスイッチＳＷＯが導通し、スイッチＳＷＲが開放している状態で、４端子型センサ１０、電圧比較器２０、バイアス電流ＩＢＯを取り出した回路構成を示す図である。
まず、解析しやすくするため、センサ駆動電流を検出する抵抗器ＲＳの抵抗値をセンサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値に比べて非常に小さいと考え、それによりセンサの駆動端子電圧ＶＣＣ２はＶＣＣに等しいとする。後で導かれる結果から、センサ駆動電圧ＶＣＣに閾値点が依存しないことがわかるので、センサ駆動電流検出抵抗器ＲＳの抵抗値は、任意の値でかまわない。
このとき、センサバイアス電流発生回路９０が発生する電流ＩＢＯはセンサ駆動電流ＩＳを用いて次の式（１）となる。
ＩＢＯ＝ＩＳ×ＲＳ／ＲＯ …（１）
ここで簡単にする為に、次のように電流ミラー比１／ＫＯを定義する。
１／ＫＯ＝ＲＳ／ＲＯ …（２）
このとき、センサバイアス電流発生回路９０が発生する電流ＩＢＯはセンサ駆動電流ＩＳを用いて次の式（１）となる。
ＩＢＯ＝ＩＳ×ＲＳ／ＲＯ …（１）
ここで簡単にする為に、次のように電流ミラー比１／ＫＯを定義する。
１／ＫＯ＝ＲＳ／ＲＯ …（２）
このとき、図７に示すように、センサ抵抗器Ｒ１に流れる電流をＩ１、センサ抵抗器Ｒ３及びＲ４に流れる電流をＩ２とし、センサ抵抗器Ｒ１、Ｒ２の接続点の電位をＶＰ、センサ抵抗器Ｒ３、Ｒ４の接続点の電位をＶＮとすると、次の式（３ａ）〜（３ｃ）が成り立つ。
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（３ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（３ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（Ｉ１＋Ｉ２）／ＫＯ …（３ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１） …（４）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次式（５）が成り立つ。
ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（５）
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（３ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（３ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（Ｉ１＋Ｉ２）／ＫＯ …（３ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１） …（４）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次式（５）が成り立つ。
ＶＣＣ×（（１＋１／ＫＯ）／Ｒ１＋１／（ＫＯ×（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／ＫＯ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（５）
４端子型センサ１０は、外部から印加されるセンサ入力ＢＩＮに応じて、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４がバランスを崩し、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲ、または、Ｒ１＝Ｒ４＝Ｒ−ΔＲ、Ｒ２＝Ｒ３＝Ｒ＋ΔＲとなりセンサ出力電圧ＶＳＯ（＝ＶＰ−ＶＮ）を発生すると考えることができる。これより、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲとすると、
（（１＋１／ＫＯ）／（Ｒ＋ΔＲ）＋１／（ＫＯ×（Ｒ−ΔＲ＋Ｒ＋ΔＲ）））／（１／（ Ｒ−ΔＲ）＋（１＋１／ＫＯ）／（ Ｒ＋ΔＲ）＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（６）
（（１＋１／ＫＯ）／（Ｒ＋ΔＲ）＋１／（ＫＯ×（Ｒ−ΔＲ＋Ｒ＋ΔＲ）））／（１／（ Ｒ−ΔＲ）＋（１＋１／ＫＯ）／（ Ｒ＋ΔＲ）＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（６）
上式（６）が成り立つΔＲ／Ｒを求める。
ΔＲ／Ｒ＝１／（２×ＫＯ×（１＋１／（２×ＫＯ））
≒１／（２×ＫＯ） ≡ＢＯＰ …（７）
すなわち、上式（７）が成り立つΔＲ／Ｒが閾値点ＢＯＰとなる。ここで、通常のセンサ出力電圧は数百μＶから数十ｍＶ程度であり、センサ駆動電圧は１Ｖから５Ｖ程度である。これより、ＫＯは十分に大きい値として近似をおこなっている。
ΔＲ／Ｒ＝１／（２×ＫＯ×（１＋１／（２×ＫＯ））
≒１／（２×ＫＯ） ≡ＢＯＰ …（７）
すなわち、上式（７）が成り立つΔＲ／Ｒが閾値点ＢＯＰとなる。ここで、通常のセンサ出力電圧は数百μＶから数十ｍＶ程度であり、センサ駆動電圧は１Ｖから５Ｖ程度である。これより、ＫＯは十分に大きい値として近似をおこなっている。
同様にして、図５におけるバイアス電流切り替え回路３８０のスイッチＳＷＯが開放し、スイッチＳＷＲが導通している時の閾値点について、図８を参照して説明する。図８は、説明を簡単にするために、図５のバイアス電流切り替え回路９５のスイッチＳＷＯが開放し、スイッチＳＷＲが導通している状態で、４端子型センサ１０、電圧比較器２０、バイアス電流ＩＢＲを取り出した回路構成を示す図である。
このとき、センサバイアス電流発生回路５５が発生する電流ＩＢＲは次の式（８）となる。
ＩＢＲ＝ＩＳ×ＲＳ／ＲＲ …（８）
ここで簡単にする為に、次のように電流ミラー比１／ＫＲを定義する。
１／ＫＲ＝ＲＳ／ＲＲ …（９）
このとき、図８に示すように電流を定めバイアス電流ＩＢＲの時の電流ミラー比１／ＫＯを１／ＫＲとすることで同様に考えることができ、ＶＰ＝ＶＮが成り立つときのΔＲ／Ｒは次の式（１０）で与えられる。
ΔＲ／Ｒ≒１／（２×ＫＲ） ≡ＢＲＰ …（１０）
すなわち、上式（１０）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。
ＩＢＲ＝ＩＳ×ＲＳ／ＲＲ …（８）
ここで簡単にする為に、次のように電流ミラー比１／ＫＲを定義する。
１／ＫＲ＝ＲＳ／ＲＲ …（９）
このとき、図８に示すように電流を定めバイアス電流ＩＢＲの時の電流ミラー比１／ＫＯを１／ＫＲとすることで同様に考えることができ、ＶＰ＝ＶＮが成り立つときのΔＲ／Ｒは次の式（１０）で与えられる。
ΔＲ／Ｒ≒１／（２×ＫＲ） ≡ＢＲＰ …（１０）
すなわち、上式（１０）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。
次に、バイアス電流切り替え回路３８０のスイッチＳＷＯ、スイッチＳＷＲの切り替えによってつくられるヒステリシス幅｜ＢＨ｜を考える。
ヒステリシス幅｜ＢＨ｜は以下の式（１１）で書ける。
｜ＢＨ｜＝｜ＢＯＰ−ＢＲＰ｜＝｜１／（２×ＫＯ）−１／（２×ＫＲ）｜
＝｜ＲＳ×（１／ＲＯ−１／ＲＲ）／２｜ …（１１）
ヒステリシス幅｜ＢＨ｜は以下の式（１１）で書ける。
｜ＢＨ｜＝｜ＢＯＰ−ＢＲＰ｜＝｜１／（２×ＫＯ）−１／（２×ＫＲ）｜
＝｜ＲＳ×（１／ＲＯ−１／ＲＲ）／２｜ …（１１）
上式（７）、（１０）、（１１）から得られる閾値ＢＯＰ及びＢＲＰ、ヒステリシス幅｜ＢＨ｜とセンサ駆動電流検出抵抗器ＲＳの関係を図９に示す。
この図９に示すように、従来のセンサ閾値回路においては、センサ駆動電流検出回路３０の抵抗器ＲＳを変化させることで閾値点を変化させた場合、ヒステリシス幅｜ＢＨ｜も同様に変化することが分かる。これは、上式（１１）からも分かる。
特開２００１−１０８４８０号公報
この図９に示すように、従来のセンサ閾値回路においては、センサ駆動電流検出回路３０の抵抗器ＲＳを変化させることで閾値点を変化させた場合、ヒステリシス幅｜ＢＨ｜も同様に変化することが分かる。これは、上式（１１）からも分かる。
しかし、従来のセンサ閾値回路においては、上記のように抵抗器ＲＳを変化させることで閾値点を変化させた際に、これと同様に変化するヒステリシス幅｜ＢＨ｜は、センサ出力ノイズによる出力のばらつきを軽減させる働きをする。このため、閾値点を変化させた場合には、ヒステリシス幅｜ＢＨ｜の変化によりセンサ出力ノイズによるばらつきの影響が異なることが生じる問題があった。
本発明は、このような課題に鑑みてなされたものであり、閾値点の変化に依存しないヒステリシス幅を与えることができるセンサ閾値回路を提供することを目的としている。
本発明は、このような課題に鑑みてなされたものであり、閾値点の変化に依存しないヒステリシス幅を与えることができるセンサ閾値回路を提供することを目的としている。
上記目的を達成するために、本発明の請求項１によるセンサ閾値回路は、センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、前記センサの出力電圧を２値化する電圧比較器と、前記センサの駆動電流を検出する第１のセンサ駆動電流検出回路と、前記第１のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、前記センサの駆動電流を検出する第２のセンサ駆動電流検出回路と、前記第２のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流切り替え回路と、を具備し、前記バイアス電流切り替え回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との減算を行い、バイアス電流を発生させることを特徴とする。
また、本発明の請求項２によるセンサ閾値回路は、センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、前記センサの出力電圧を２値化する電圧比較器と、前記センサの駆動電流を検出する第１のセンサ駆動電流検出回路と、前記第１のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、前記センサの駆動電流を検出する第２のセンサ駆動電流検出回路と、前記第２のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流切り替え回路と、を具備し、前記バイアス電流切り替え回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との加算を行い、バイアス電流を発生させることを特徴とする。
また、本発明の請求項３によるセンサ閾値回路は、請求項１又は２において、前記センサは、４端子型のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれか１つであることを特徴とする。
また、本発明の請求項３によるセンサ閾値回路は、請求項１又は２において、前記センサは、４端子型のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれか１つであることを特徴とする。
以上説明したように本発明によれば、バイアス電流ＩＢを閾値電流ＩＯとヒステリシス電流ＩＨで発生することにより、ヒステリシス幅｜ＢＨ｜は抵抗比Ａにより与えられるので、Ａが決定されればヒステリシス幅｜ＢＨ｜はセンサ電流検出抵抗ＲＳ１によらず、一定に保たれる。また、定数Ａが決定されれば、ヒステリシス幅｜ＢＨ｜はひとつの値にきまり、ばらつきや温度変動、経時変化がない。従って、本発明によれば、センサ駆動電流検出抵抗器ＲＳ１に依存しないヒステリシス幅｜ＢＨ｜を得ることを可能としたセンサ閾値回路を提供することができるという効果がある。
以下、本発明の実施形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
但し、本発明の構成回路として２つの実施形態があるので、これらを第１及び第２の実施形態として各々説明し、この後に双方の作用及び効果を纏めて説明する。
但し、本発明の構成回路として２つの実施形態があるので、これらを第１及び第２の実施形態として各々説明し、この後に双方の作用及び効果を纏めて説明する。
（第１の実施形態の構成）
図１は、本発明の第１の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路（第１のセンサ駆動電流検出回路）４０及びセンサ駆動電流検出回路（第２のセンサ駆動電流検出回路）５０と、閾値電流発生回路６０と、ヒステリシス電流発生回路７０と、バイアス電流切り替え回路１８０とを備えて構成されている。なお、４端子型センサ１０は、例えばホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれかである。
図１は、本発明の第１の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路（第１のセンサ駆動電流検出回路）４０及びセンサ駆動電流検出回路（第２のセンサ駆動電流検出回路）５０と、閾値電流発生回路６０と、ヒステリシス電流発生回路７０と、バイアス電流切り替え回路１８０とを備えて構成されている。なお、４端子型センサ１０は、例えばホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれかである。
また、このセンサ閾値回路は、４端子型センサ１０の出力端子にバイアス電流切り替え回路１８０で発生したセンサバイアス電流ＩＢを流し込み、センサバイアス電流ＩＢと４端子型センサ１０の出力端子ＶＰのインピーダンスＲＯＵＴとの積ＩＢ×ＲＯＵＴによる電圧ドロップを利用し、センサ出力ＶＳＯ（＝ＶＰ−ＶＮ）にヒステリシス特性を有している。
このような構成のセンサ閾値回路において、センサ駆動電流検出回路４０の抵抗器ＲＳ１を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ１、抵抗器ＲＯ、演算増幅器６１及びＰＭＯＳトランジスタ６２からなる閾値電流発生回路６０でセンサ駆動電流ＩＳの１／Ｋ倍（Ｋ＞０）の閾値電流ＩＯを発生する。
このような構成のセンサ閾値回路において、センサ駆動電流検出回路４０の抵抗器ＲＳ１を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ１、抵抗器ＲＯ、演算増幅器６１及びＰＭＯＳトランジスタ６２からなる閾値電流発生回路６０でセンサ駆動電流ＩＳの１／Ｋ倍（Ｋ＞０）の閾値電流ＩＯを発生する。
また、センサ駆動電流検出回路５０の抵抗器ＲＳ２を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ２、抵抗器ＲＨ、演算増幅器７１及びＮＭＯＳトランジスタ７２からなるヒステリシス電流発生回路７０でセンサ駆動電流ＩＳの１／Ａ倍（Ａ＞０）のヒステリシス電流ＩＨを発生する。
また、バイアス電流切り替え回路１８０のスイッチ切り替えにより、閾値電流ＩＯを用いてバイアス電流ＩＢＯを発生し、閾値電流ＩＯとヒステリシス電流ＩＨを減算することによりバイアス電流ＩＢＲを発生する。
また、バイアス電流切り替え回路１８０のスイッチ切り替えにより、閾値電流ＩＯを用いてバイアス電流ＩＢＯを発生し、閾値電流ＩＯとヒステリシス電流ＩＨを減算することによりバイアス電流ＩＢＲを発生する。
（第２の実施形態の構成）
図２は、本発明の第２の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路４０及び５０と、閾値電流発生回路６０と、ヒステリシス電流発生回路７０と、バイアス電流切り替え回路２８０とを備えて構成されている。
また、このセンサ閾値回路は、４端子型センサ１０の出力端子にバイアス電流切り替え回路２８０で発生したセンサバイアス電流ＩＢを流し込み、センサバイアス電流ＩＢと４端子型センサ１０の出力端子ＶＰのインピーダンスＲＯＵＴとの積ＩＢ×ＲＯＵＴによる電圧ドロップを利用し、センサ出力ＶＳＯ（＝ＶＰ−ＶＮ）にヒステリシス特性をもつセンサ閾値回路である。
図２は、本発明の第２の実施形態におけるセンサ閾値回路の構成を示す回路図である。
このセンサ閾値回路は、４端子型センサ１０と、電圧比較器２０と、センサ駆動電流検出回路４０及び５０と、閾値電流発生回路６０と、ヒステリシス電流発生回路７０と、バイアス電流切り替え回路２８０とを備えて構成されている。
また、このセンサ閾値回路は、４端子型センサ１０の出力端子にバイアス電流切り替え回路２８０で発生したセンサバイアス電流ＩＢを流し込み、センサバイアス電流ＩＢと４端子型センサ１０の出力端子ＶＰのインピーダンスＲＯＵＴとの積ＩＢ×ＲＯＵＴによる電圧ドロップを利用し、センサ出力ＶＳＯ（＝ＶＰ−ＶＮ）にヒステリシス特性をもつセンサ閾値回路である。
このような構成のセンサ閾値回路では、センサ駆動電流検出回路４０の抵抗器ＲＳ１を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ１、抵抗器ＲＯ、演算増幅器６１及びＰＭＯＳトランジスタ６２からなる閾値電流発生回路６０でセンサ駆動電流ＩＳの１／Ｋ倍（Ｋ＞０）の閾値電流ＩＯを発生する。
また、センサ駆動電流検出回路５０の抵抗器ＲＳ２を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ２と抵抗器ＲＨと演算増幅器７１とＮＭＯＳトランジスタ７２からなるヒステリシス電流発生回路７０でセンサ駆動電流ＩＳの１／Ａ倍（Ａ＞０）のヒステリシス電流ＩＨを発生する。
また、バイアス電流切り替え回路２８０のスイッチ切り替えにより、閾値電流ＩＯとヒステリシス電流ＩＨを加算することによりバイアス電流ＩＢＯを発生し、閾値電流ＩＯを用いてバイアス電流ＩＢＲを発生する。
また、センサ駆動電流検出回路５０の抵抗器ＲＳ２を用いてセンサ駆動電流ＩＳを検出し、抵抗器ＲＳ２と抵抗器ＲＨと演算増幅器７１とＮＭＯＳトランジスタ７２からなるヒステリシス電流発生回路７０でセンサ駆動電流ＩＳの１／Ａ倍（Ａ＞０）のヒステリシス電流ＩＨを発生する。
また、バイアス電流切り替え回路２８０のスイッチ切り替えにより、閾値電流ＩＯとヒステリシス電流ＩＨを加算することによりバイアス電流ＩＢＯを発生し、閾値電流ＩＯを用いてバイアス電流ＩＢＲを発生する。
（第１及び第２の実施形態の作用及び効果）
本発明のセンサ閾値回路の要点は、従来技術において与えられるバイアス電流ＩＢを、閾値電流ＩＯとヒステリシス電流ＩＨを演算することによりセンサバイアス電流を発生させるようにしたことである。
本発明を理解する為に、まず、図１におけるヒステリシス電流ＩＨと閾値電流ＩＯとについて考察する。また、理解を簡単にする為に、センサ駆動電流を検出する抵抗器ＲＳ１、ＲＳ２の抵抗値を、センサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値に比べて非常に小さいと考え、それによりセンサの駆動端子電圧ＶＣＣ２はＶＣＣに等しいとし、センサの駆動端子電圧ＧＮＤ２はＧＮＤに等しいとした。後で導かれる結果から、センサ駆動電圧ＶＣＣに閾値点が依存しないことがわかるので、センサ駆動電流検出抵抗器の抵抗値は、任意の値でかまわない。
本発明のセンサ閾値回路の要点は、従来技術において与えられるバイアス電流ＩＢを、閾値電流ＩＯとヒステリシス電流ＩＨを演算することによりセンサバイアス電流を発生させるようにしたことである。
本発明を理解する為に、まず、図１におけるヒステリシス電流ＩＨと閾値電流ＩＯとについて考察する。また、理解を簡単にする為に、センサ駆動電流を検出する抵抗器ＲＳ１、ＲＳ２の抵抗値を、センサ抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値に比べて非常に小さいと考え、それによりセンサの駆動端子電圧ＶＣＣ２はＶＣＣに等しいとし、センサの駆動端子電圧ＧＮＤ２はＧＮＤに等しいとした。後で導かれる結果から、センサ駆動電圧ＶＣＣに閾値点が依存しないことがわかるので、センサ駆動電流検出抵抗器の抵抗値は、任意の値でかまわない。
まず、閾値電流ＩＯはセンサ駆動電流ＩＳを用いて次式（１２）で表される。
ＩＯ＝ＩＳ×ＲＳ１／ＲＯ …（１２）
ここで簡単にする為に、次のように閾値電流発生回路の電流ミラー比１／Ｋを定義する。
１／Ｋ＝ＲＳ１／ＲＯ …（１３）
また、ヒステリシス電流ＩＨは、センサ駆動電流ＩＳを用いて次式（１４）で表される。
ＩＨ＝ＩＳ×ＲＳ２／ＲＨ …（１４）
ここで簡単にする為に、次のようにヒステリシス電流発生回路の電流ミラー比１／Ａを定義する。
１／Ａ＝ＲＳ２／ＲＨ …（１５）
ＩＯ＝ＩＳ×ＲＳ１／ＲＯ …（１２）
ここで簡単にする為に、次のように閾値電流発生回路の電流ミラー比１／Ｋを定義する。
１／Ｋ＝ＲＳ１／ＲＯ …（１３）
また、ヒステリシス電流ＩＨは、センサ駆動電流ＩＳを用いて次式（１４）で表される。
ＩＨ＝ＩＳ×ＲＳ２／ＲＨ …（１４）
ここで簡単にする為に、次のようにヒステリシス電流発生回路の電流ミラー比１／Ａを定義する。
１／Ａ＝ＲＳ２／ＲＨ …（１５）
次に、図３のように電流を定める。図３は、説明を簡単にするために、図１に示すセンサ閾値回路の内、４端子型センサ１０と、バイアス電流切り替え回路１８０と、電圧比較器２０とを取り出し、これに閾値電流ＩＯとヒステリシス電流ＩＨが流れる構成の回路図である。
図３に示すバイアス電流切り替え回路の第１のスイッチＳＷ１が導通し、第２のスイッチＳＷ２が開放している時の閾値点を考える。
この時、バイアス電流ＩＢＯは次式（１６）で表される。
ＩＢＯ＝ＩＯ …（１６）
図３に示すバイアス電流切り替え回路の第１のスイッチＳＷ１が導通し、第２のスイッチＳＷ２が開放している時の閾値点を考える。
この時、バイアス電流ＩＢＯは次式（１６）で表される。
ＩＢＯ＝ＩＯ …（１６）
この時の閾値点は、図５で示した従来回路の抵抗器ＲＯ又は抵抗器ＲＲを抵抗器ＲＯとし、センサバイアス電流発生回路９０の電流ミラー比１／ＫＯ又は１／ＫＲを１／Ｋと置き換えることにより、従来回路と同様に求めることができる。
ΔＲ／Ｒ≒１／（２×Ｋ） ≡ＢＯＰ …（１７）
すなわち、上式（１７）が成り立つΔＲ／Ｒが閾値ＢＯＰとなる。
ΔＲ／Ｒ≒１／（２×Ｋ） ≡ＢＯＰ …（１７）
すなわち、上式（１７）が成り立つΔＲ／Ｒが閾値ＢＯＰとなる。
次に、図３においてバイアス電流切り替え回路１８０の第２のスイッチＳＷ２が導通し、第１のスイッチＳＷ１が開放している時の閾値点を考える。
この時、バイアス電流ＩＢＲは次式（１８）で表される。
ＩＢＲ＝ＩＯ−ＩＨ …（１８）
このとき、次の式（１９ａ）〜（１９ｃ）が成り立つ。
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（１９ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（１９ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（（Ｉ１＋Ｉ２）／Ｋ−（Ｉ１＋Ｉ２）／Ａ）） …（１９ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／Ｋ−１／Ａ）／Ｒ１＋（１／Ｋ−１／Ａ）／（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／Ｋ−１／Ａ）／Ｒ１） …（２０）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次の式（２１）が成り立つ。
ＶＣＣ×（（１＋１／Ｋ−１／Ａ）／Ｒ１＋（１／Ｋ−１／Ａ）／（Ｒ３＋Ｒ４））／（１／Ｒ２＋（１＋１／Ｋ−１／Ａ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（２１）
この時、バイアス電流ＩＢＲは次式（１８）で表される。
ＩＢＲ＝ＩＯ−ＩＨ …（１８）
このとき、次の式（１９ａ）〜（１９ｃ）が成り立つ。
Ｉ１＝（ＶＣＣ−ＶＰ）／Ｒ１ …（１９ａ）
Ｉ２＝ＶＣＣ／（Ｒ３＋Ｒ４） …（１９ｂ）
ＶＰ／Ｒ２＝Ｉ１＋（（Ｉ１＋Ｉ２）／Ｋ−（Ｉ１＋Ｉ２）／Ａ）） …（１９ｃ）
ＶＰについて解くと、
ＶＰ＝ＶＣＣ×（（１＋１／Ｋ−１／Ａ）／Ｒ１＋（１／Ｋ−１／Ａ）／（Ｒ３＋Ｒ４）））／（１／Ｒ２＋（１＋１／Ｋ−１／Ａ）／Ｒ１） …（２０）
となる。電圧比較器２０は、ＶＰ＝ＶＮとなる電圧でスイッチするので、次の式（２１）が成り立つ。
ＶＣＣ×（（１＋１／Ｋ−１／Ａ）／Ｒ１＋（１／Ｋ−１／Ａ）／（Ｒ３＋Ｒ４））／（１／Ｒ２＋（１＋１／Ｋ−１／Ａ）／Ｒ１）＝Ｒ４×ＶＣＣ／（Ｒ３＋Ｒ４） …（２１）
４端子型センサ１０は、外部から印加されるセンサ入力ＢＩＮに応じて抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４がバランスを崩しＲ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲ、または、Ｒ１＝Ｒ４＝Ｒ−ΔＲ、Ｒ２＝Ｒ３＝Ｒ＋ΔＲとなりセンサ出力電圧ＶＳＯ（＝ＶＰ−ＶＮ）を発生すると考えることができる。これより、Ｒ１＝Ｒ４＝Ｒ＋ΔＲ、Ｒ２＝Ｒ３＝Ｒ−ΔＲとすると、
（（１＋１／Ｋ−１／Ａ）／（Ｒ＋ΔＲ）＋（１／Ｋ−１／Ａ）／ （Ｒ−ΔＲ＋Ｒ＋ΔＲ））／（１／（ Ｒ−ΔＲ）＋（１＋１／Ｋ−１／Ａ）／（ Ｒ＋ΔＲ））＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（２２）
（（１＋１／Ｋ−１／Ａ）／（Ｒ＋ΔＲ）＋（１／Ｋ−１／Ａ）／ （Ｒ−ΔＲ＋Ｒ＋ΔＲ））／（１／（ Ｒ−ΔＲ）＋（１＋１／Ｋ−１／Ａ）／（ Ｒ＋ΔＲ））＝（ Ｒ＋ΔＲ）／（ Ｒ−ΔＲ ＋ Ｒ＋ΔＲ） …（２２）
上式（２２）が成り立つΔＲ／Ｒを求める。
ΔＲ／Ｒ＝（１／Ｋ−１／Ａ）／（２×（１＋１／２×（１／Ｋ−１／Ａ）））
≒１／（２×Ｋ）−１／（２×Ａ）≡ＢＲＰ …（２３）
すなわち、上式（２３）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。ここで、今考えている範囲では定数Ｋ、Ａは十分に大きい値として扱えることを利用し近似をおこなった。
ΔＲ／Ｒ＝（１／Ｋ−１／Ａ）／（２×（１＋１／２×（１／Ｋ−１／Ａ）））
≒１／（２×Ｋ）−１／（２×Ａ）≡ＢＲＰ …（２３）
すなわち、上式（２３）が成り立つΔＲ／Ｒが閾値ＢＲＰとなる。ここで、今考えている範囲では定数Ｋ、Ａは十分に大きい値として扱えることを利用し近似をおこなった。
次に、バイアス電流切り替え回路１８０の第１のスイッチＳＷ１、第２のスイッチＳＷ２を切り替えることにより作られるヒステリシス幅｜ＢＨ｜について考える。
この時、ヒステリシス幅｜ＢＨ｜は次式（２４）で表される。
｜ＢＨ｜＝｜ＢＯＰ―ＢＲＰ｜＝｜１／（２×Ｋ）−（１／（２×Ｋ）−１／（２×Ａ））｜
＝｜１／（２×Ａ）｜ …（２４）
この時、ヒステリシス幅｜ＢＨ｜は次式（２４）で表される。
｜ＢＨ｜＝｜ＢＯＰ―ＢＲＰ｜＝｜１／（２×Ｋ）−（１／（２×Ｋ）−１／（２×Ａ））｜
＝｜１／（２×Ａ）｜ …（２４）
また、上式（１７）、（２３）の比較により、バイアス電流をヒステリシス電流ＩＨだけ変化させることで、閾値点を１／（２×Ａ）移動させることができるということがわかる。これより、図２に示すように閾値電流ＩＯとヒステリシス電流ＩＨを加算することによりバイアス電流ＩＢＯを発生し、閾値電流ＩＯを用いてバイアス電流ＩＢＲを発生した場合のヒステリシス幅｜ＢＨ｜は以下の様に表される。
｜ＢＨ｜＝｜ＢＯＰ―ＢＲＰ｜＝｜１／（２×Ｋ）＋１／（２×Ａ）−１／（２×Ｋ）｜
＝｜１／（２×Ａ）｜ …（２５）
｜ＢＨ｜＝｜ＢＯＰ―ＢＲＰ｜＝｜１／（２×Ｋ）＋１／（２×Ａ）−１／（２×Ｋ）｜
＝｜１／（２×Ａ）｜ …（２５）
ここで、簡単にする為にバイアス電流切り替え回路のＰＭＯＳ２８２、ＰＭＯＳ２８３のサイズ比を１倍とし、電流ミラー比を１倍として扱った。このミラー比をＣ倍（Ｃ＞０）とする時には、上記の式において１／ＡをＣ／Ａとして扱うことで同様に考えることができる。
上式（１７）、（２３）、（２４）、（２５）から得られる閾値ＢＯＰ及びＢＲＰ、ヒステリシス幅｜ＢＨ｜とセンサ駆動電流検出抵抗器ＲＳ１の関係を図４に示す。
上式（１７）、（２３）、（２４）、（２５）から得られる閾値ＢＯＰ及びＢＲＰ、ヒステリシス幅｜ＢＨ｜とセンサ駆動電流検出抵抗器ＲＳ１の関係を図４に示す。
第１及び第２の実施形態で求められた上式（２４）、（２５）、図４において重要なことは、閾値ＢＯＰ及びＢＲＰをセンサ電流検出回路４０の抵抗器ＲＳ１を用いて変化させた場合にヒステリシス幅｜ＢＨ｜は、ヒステリシス電流発生回路７０の電流ミラー比係数Ａに依存して変化するということである。また、上式（２４）、（２５）から、センサ駆動電圧ＶＣＣにヒステリシス幅｜ＢＨ｜が依存しないことがわかる。
上記の定数Ａは、抵抗比によって与えられるので、定数Ａが決まればヒステリシス幅｜ＢＨ｜はひとつの値に決まり、ばらつきや温度変動、経時変化がない。
従って、第１及び第２のセンサ閾値回路によれば、閾値点の変化に依存しないヒステリシス幅を与えることができる。
上記の定数Ａは、抵抗比によって与えられるので、定数Ａが決まればヒステリシス幅｜ＢＨ｜はひとつの値に決まり、ばらつきや温度変動、経時変化がない。
従って、第１及び第２のセンサ閾値回路によれば、閾値点の変化に依存しないヒステリシス幅を与えることができる。
１０ ４端子型センサ
２０ 電圧比較器
３０ センサ駆動電圧源
４０、５０ センサ駆動電流検出回路
６０ 閾値電流発生回路
７０ ヒステリシス電流発生回路
１８０、２８０、３８０ バイアス電流切り替え回路
９０ センサバイアス電流発生回路
６１、７１、９２ 演算増幅器
ＳＷ１、ＳＷ２ スイッチ
６２、２８２、２８３、９１ ＰＭＯＳトランジスタ
７２ ＮＭＯＳトランジスタ
１８１、２８１、３８１ インバータ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、ＲＳ、ＲＳ１、ＲＳ２、ＲＯ、ＲＨ、ＲＲ 抵抗器
２０ 電圧比較器
３０ センサ駆動電圧源
４０、５０ センサ駆動電流検出回路
６０ 閾値電流発生回路
７０ ヒステリシス電流発生回路
１８０、２８０、３８０ バイアス電流切り替え回路
９０ センサバイアス電流発生回路
６１、７１、９２ 演算増幅器
ＳＷ１、ＳＷ２ スイッチ
６２、２８２、２８３、９１ ＰＭＯＳトランジスタ
７２ ＮＭＯＳトランジスタ
１８１、２８１、３８１ インバータ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、ＲＳ、ＲＳ１、ＲＳ２、ＲＯ、ＲＨ、ＲＲ 抵抗器
Claims (3)
- センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、
前記センサの出力電圧を２値化する電圧比較器と、
前記センサの駆動電流を検出する第１のセンサ駆動電流検出回路と、
前記第１のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、
前記センサの駆動電流を検出する第２のセンサ駆動電流検出回路と、
前記第２のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、
前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流切り替え回路と、
を具備し、
前記バイアス電流切り替え回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との減算を行い、バイアス電流を発生させることを特徴とするセンサ閾値回路。 - センサの入力に対しヒステリシス特性をもったデジタル信号を出力するセンサ閾値回路において、
前記センサの出力電圧を２値化する電圧比較器と、
前記センサの駆動電流を検出する第１のセンサ駆動電流検出回路と、
前記第１のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ｋ倍（Ｋ＞０）の閾値電流を発生する閾値電流発生回路と、
前記センサの駆動電流を検出する第２のセンサ駆動電流検出回路と、
前記第２のセンサ駆動電流検出回路で検出されたセンサ駆動電流の１／Ａ倍（Ａ＞０）のヒステリシス電流を発生するヒステリシス電流発生回路と、
前記電圧比較器により２値化された信号に基づいて前記ヒステリシス電流を制御すると共に、前記閾値電流と前記制御されたヒステリシス電流に基づいたバイアス電流を、前記センサの出力電圧を出力する端子に供給するバイアス電流切り替え回路と、
を具備し、
前記バイアス電流切り替え回路は、第１及び第２のスイッチを備え、前記第１及び第２のスイッチを切り替えることにより前記ヒステリシス電流を制御し、前記閾値電流と前記ヒステリシス電流との加算を行い、バイアス電流を発生させることを特徴とするセンサ閾値回路。 - 前記センサは、４端子型のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサのいずれか１つであることを特徴とする請求項１又は２に記載のセンサ閾値回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007042543A JP4976882B2 (ja) | 2007-02-22 | 2007-02-22 | センサ閾値回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007042543A JP4976882B2 (ja) | 2007-02-22 | 2007-02-22 | センサ閾値回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008203202A JP2008203202A (ja) | 2008-09-04 |
| JP4976882B2 true JP4976882B2 (ja) | 2012-07-18 |
Family
ID=39780859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007042543A Expired - Fee Related JP4976882B2 (ja) | 2007-02-22 | 2007-02-22 | センサ閾値回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4976882B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8054093B2 (en) | 2007-09-28 | 2011-11-08 | Asahi Kasei Microdevices Corporation | Sensor threshold circuit |
| JP6110639B2 (ja) * | 2012-11-16 | 2017-04-05 | 旭化成エレクトロニクス株式会社 | センサ閾値決定回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4233711B2 (ja) * | 1999-10-06 | 2009-03-04 | 旭化成エレクトロニクス株式会社 | センサ閾値回路 |
-
2007
- 2007-02-22 JP JP2007042543A patent/JP4976882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008203202A (ja) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4809472B2 (ja) | センサ閾値回路 | |
| KR101352249B1 (ko) | 센서 회로 | |
| US7956598B2 (en) | Voltage dividing circuit and magnetic sensor circuit | |
| US9128127B2 (en) | Sensor device | |
| JPWO2018207319A1 (ja) | 電子制御装置 | |
| JP4976882B2 (ja) | センサ閾値回路 | |
| JP4976881B2 (ja) | センサ閾値回路 | |
| JP6004758B2 (ja) | 磁気センサ | |
| JP4233711B2 (ja) | センサ閾値回路 | |
| US8207778B2 (en) | Physical quantity sensor | |
| JP5144168B2 (ja) | センサ回路 | |
| CN104040362A (zh) | 电流传感器 | |
| JP5129302B2 (ja) | センサ閾値決定回路 | |
| JP2017173244A (ja) | 電流検出回路 | |
| JP5729254B2 (ja) | ヒシテリシス装置 | |
| JP6110639B2 (ja) | センサ閾値決定回路 | |
| JP6192251B2 (ja) | 電流センサ | |
| US9116028B2 (en) | Thermal flow sensor and method of generating flow rate detection signal by the thermal flow sensor | |
| JP5856557B2 (ja) | センサ閾値決定回路 | |
| JP2010107331A (ja) | 物理量検出装置および物理量検出システム | |
| JP6339388B2 (ja) | センサ閾値決定回路 | |
| JP2011242312A (ja) | センサ回路 | |
| JP2015172553A (ja) | センサ閾値決定回路 | |
| JP5944669B2 (ja) | センサ閾値決定回路 | |
| JP2007124259A (ja) | オフセット電圧除去方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4976882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |