JP4982664B2 - Electronic device apparatus and manufacturing method thereof - Google Patents
Electronic device apparatus and manufacturing method thereof Download PDFInfo
- Publication number
- JP4982664B2 JP4982664B2 JP2007281321A JP2007281321A JP4982664B2 JP 4982664 B2 JP4982664 B2 JP 4982664B2 JP 2007281321 A JP2007281321 A JP 2007281321A JP 2007281321 A JP2007281321 A JP 2007281321A JP 4982664 B2 JP4982664 B2 JP 4982664B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- layer
- antioxidant
- wire bonding
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Die Bonding (AREA)
Description
本発明は電子デバイス装置に関し、特に、半田によりチップが破壊されない電子デバイス装置およびその製造方法に関する。 The present invention relates to an electronic device device, and more particularly to an electronic device device in which a chip is not destroyed by solder and a method for manufacturing the same.
図1に示すように、従来の発光ダイオード装置100は、第1のリードフレーム110、第2のリードフレーム120、チップ130、およびパッケージ140を含む。第1のリードフレーム110は、半田領域111およびワイヤボンディング領域112を備える。第2のリードフレーム120は、半田領域121、ワイヤボンディング領域122、およびダイボンディング領域123を備える。
As shown in FIG. 1, the conventional light
チップ130は、第2のリードフレーム120のダイボンディング領域123に装着され、ワイヤボンディング方法(すなわち、2本の導線150)により第1のリードフレーム110のワイヤボンディング領域112および第2のリードフレーム120のワイヤボンディング領域122の各々に電気的に接続されている。
The
チップ130と、第1のリードフレーム110のワイヤボンディング領域112と、第2のリードフレーム120のワイヤボンディング領域122とは、モールド成形方法により形成されたパッケージ140で覆われている。
The
しかしながら、従来の発光ダイオード装置100は、ハイテク製造工程技術を利用して小型の電子部品として製造されるものであるが、この発光ダイオード装置100をSMT(表面実装技術)の回路基板(図示せず)上に装着(実装)する際、溶融状態の半田170がパッケージ140とリードフレーム110,120との間のスリット160から浸入し、半田170がチップ130または導線150に損壊を与えることがあり、これによる実装不良の発生が問題となっている。
However, the conventional light-
本発明の目的は、実装時に半田材料が内部に浸入して損壊を与えることを防止し、不良率を低減することができる電子デバイス装置およびその製造方法を提供することにある。 An object of the present invention is to provide an electronic device apparatus and a method for manufacturing the same that can prevent a solder material from entering inside and causing damage at the time of mounting, thereby reducing a defect rate.
本発明の電子デバイス装置は、半田領域およびワイヤボンディング領域を有し、前記半田領域と前記ワイヤボンディング領域との間に第1の分離部が形成された第1のリードフレームと、半田領域、ワイヤボンディング領域、およびダイボンディング領域を有し、前記半田領域と前記ワイヤボンディング領域との間に第2の分離部が形成された第2のリードフレームと、前記第2のリードフレームの前記ダイボンディング領域に装着され、前記第1のリードフレームおよび前記第2のリードフレームの前記各ワイヤボンディング領域にそれぞれ電気的に接続されたチップと、を備えたことを特徴とする。 An electronic device device of the present invention includes a first lead frame having a solder region and a wire bonding region, and a first separation portion formed between the solder region and the wire bonding region, a solder region, and a wire. A second lead frame having a bonding region and a die bonding region, wherein a second separation portion is formed between the solder region and the wire bonding region; and the die bonding region of the second lead frame And a chip electrically connected to each of the wire bonding regions of the first lead frame and the second lead frame.
また、前記第1の分離部は、前記第1のリードフレームをレーザ加工方法によりエッチングして形成した凹部であり、前記第2の分離部は、前記第2のリードフレームをレーザ加工方法によりエッチングして形成した凹部であり、前記各凹部の底面には可酸化層が露出していることを特徴とする。 The first separation portion is a recess formed by etching the first lead frame by a laser processing method, and the second separation portion is etched by the laser processing method. The oxidizable layer is exposed on the bottom surface of each recess.
また、前記チップおよび前記各ワイヤボンディング領域を覆うパッケージをさらに備えたことを特徴とする。 The semiconductor device further includes a package that covers the chip and the wire bonding regions.
また、前記第1のリードフレームは、第1の酸化防止層および第2の酸化防止層をさらに備え、該第1の酸化防止層と該第2の酸化防止層との間に前記可酸化層が配置され、前記第1の酸化防止層は金属めっき層であり、前記第2の酸化防止層はニッケルめっき層であり、前記可酸化層は銅めっき層であることを特徴とする。 In addition, the first lead frame further includes a first antioxidant layer and a second antioxidant layer, and the oxidizable layer is interposed between the first antioxidant layer and the second antioxidant layer. The first antioxidant layer is a metal plating layer, the second antioxidant layer is a nickel plating layer, and the oxidizable layer is a copper plating layer.
また、前記第2のリードフレームは、第1の酸化防止層および第2の酸化防止層をさらに備え、該第1の酸化防止層と該第2の酸化防止層との間に前記可酸化層が配置され、前記第1の酸化防止層は金属めっき層であり、前記第2の酸化防止層はニッケルめっき層であり、前記可酸化層は銅めっき層であることを特徴とする。 Further, the second lead frame further includes a first antioxidant layer and a second antioxidant layer, and the oxidizable layer is interposed between the first antioxidant layer and the second antioxidant layer. The first antioxidant layer is a metal plating layer, the second antioxidant layer is a nickel plating layer, and the oxidizable layer is a copper plating layer.
本発明の電子デバイス装置の製造方法は、第1のリードフレームおよび第2のリードフレームを準備するステップAと、前記第2のリードフレームのダイボンディング領域にチップを装着し、該チップを前記第1のリードフレームおよび前記第2のリードフレームの各ワイヤボンディング領域にそれぞれ電気的に接続するステップBと、モールド成形方法により前記チップおよび前記各ワイヤボンディング領域をパッケージで覆うステップCと、前記第1のリードフレームおよび前記第2のリードフレームの前記パッケージに隣接した箇所に分離部をそれぞれ形成するステップDと、を含むことを特徴とする。 In the method for manufacturing an electronic device device of the present invention, a step A for preparing a first lead frame and a second lead frame, a chip is mounted on a die bonding region of the second lead frame, Step B for electrically connecting to each wire bonding region of the first lead frame and the second lead frame, Step C for covering the chip and each wire bonding region with a package by a molding method, and the first Forming a separation portion at a location adjacent to the package of each of the lead frame and the second lead frame.
また、前記第1のリードフレームの表面に形成された酸化防止層、前記第2のリードフレームの表面に形成された酸化防止層の各々をレーザ加工方法によりエッチングして前記分離部を形成し、前記酸化防止層下に形成された銅めっき層からなる可酸化層を前記分離部の低面に露出させることを特徴とする。 In addition, each of the antioxidant layer formed on the surface of the first lead frame and the antioxidant layer formed on the surface of the second lead frame is etched by a laser processing method to form the separation portion, An oxidizable layer made of a copper plating layer formed under the antioxidant layer is exposed on a lower surface of the separation part.
本発明の電子デバイス装置は、リードフレームのパッケージに隣接した箇所に分離部が形成され、2つのソルダーマスク構造となっているため、半田付け工程により回路基板に実装される際に、加熱された半田材料の浸入を分離凹部で止め、パッケージ内のチップおよびワイヤボンディングに半田が浸入することを防止することができる。これにより、実装時の不良率を低減させることができる。 In the electronic device device of the present invention, the separation portion is formed at a location adjacent to the package of the lead frame and has a two solder mask structure. The penetration of the solder material can be stopped at the separation recess, and the solder can be prevented from entering the chip and the wire bonding in the package. Thereby, the defective rate at the time of mounting can be reduced.
図2および図3に示すように、本発明の一実施形態による電子デバイス装置は、第1のリードフレーム200、第2のリードフレーム300、チップ400、およびパッケージ500を含む。
As shown in FIGS. 2 and 3, the electronic device apparatus according to the embodiment of the present invention includes a
第1のリードフレーム200は、図4に示すように、第1の酸化防止層210と、第2の酸化防止層220と、第1の酸化防止層210と第2の酸化防止層220との間に配置された可酸化層230とにより構成されている。また、第1のリードフレーム200は、半田領域240およびワイヤボンディング領域250を有し、半田領域240とワイヤボンディング領域250とを分離するようにそれらの間に第1の分離部260が形成されている。この第1の分離部260は、レーザ加工方法によりエッチングを行うことにより形成された凹部であり、可酸化層230が凹部の底面に露出している。
As shown in FIG. 4, the
本実施形態において、第1の酸化防止層210は金属めっき層であり、第2の酸化防止層220はニッケルめっき層であり、可酸化層230は銅めっき層である。
In the present embodiment, the
第2のリードフレーム300は、図4に示すように、同様に、第1の酸化防止層310と、第2の酸化防止層320と、第1の酸化防止層310と第2の酸化防止層320との間に配置された可酸化層330とにより構成されている。また、第2のリードフレーム300は、半田領域340、ワイヤボンディング領域350、およびダイボンディング領域360を有し、半田領域340とワイヤボンディング領域350とを分離するようにそれらの間に第2の分離部370が形成されている。この第2の分離部370は、レーザ加工方法によりエッチングを行うことにより形成された凹部であり、可酸化層330が凹部の底面に露出している。
As shown in FIG. 4, the
本実施形態において、第1の酸化防止層310は金属めっき層であり、第2の酸化防止層320はニッケルめっき層であり、可酸化層330は銅めっき層である。
In the present embodiment, the
チップ400は、第2のリードフレーム300のダイボンディング領域360に装着され、ワイヤボンディング方式(すなわち、2本の導線600)により第1のリードフレーム200のワイヤボンディング領域250および第2のリードフレーム300のワイヤボンディング領域350の各々と電気的に接続されている。
The
パッケージ500は、モールド成形方法により形成され、チップ400と、第1のリードフレーム200のワイヤボンディング領域250と、第2のリードフレーム300のワイヤボンディング領域350とを覆っている。
The
上述した電子デバイス装置は、SMT(表面実装技術)により回路基板(図示せず)上に実装される。第1のリードフレーム200および第2のリードフレーム300のパッケージ500に隣接した箇所には分離部260,370(すなわち凹部)がそれぞれ形成されているため、リードフレーム200,300の半田付け工程において、図5に示すように、溶融状態の半田700が分離部260,370で堰き止められ、分離部260,370から溢れずに、パッケージ500内のワイヤボンディング領域250,350に浸入することが防止される。この分離部260,370の溝の底側は銅めっき層(可酸化層)であり、露出された銅めっき層が空気と接触されて酸化されるため、防止効果が高い。これにより、半田による電子デバイス装置の損壊が防止される。
The electronic device apparatus described above is mounted on a circuit board (not shown) by SMT (surface mounting technology). Separating
図6は、本発明の電子デバイス装置の製造工程を示す流れ図である。この製造工程には、以下の(A)から(D)の工程が含まれる。 FIG. 6 is a flowchart showing the manufacturing process of the electronic device device of the present invention. This manufacturing process includes the following processes (A) to (D).
ステップ(A):ステップ901において、第1のリードフレーム200および第2のリードフレーム300を準備する。なお、この段階では、分離部260,370は形成されていない。
Step (A): In step 901, the
ステップ(B):ステップ902において、第2のリードフレーム300のダイボンディング領域360にチップ400を装着し、そのチップ400を第1のリードフレーム200および第2のリードフレーム300のワイヤボンディング領域250,350にそれぞれ電気的に接続する。本実施形態では、ワイヤボンディング方法によりチップ400をワイヤボンディング領域250,350に接続する。
Step (B): In step 902, the
ステップ(C):ステップ903において、モールド成形方法によりチップ400およびワイヤボンディング領域250,350をパッケージ500で覆う。
Step (C): In
ステップ(D):ステップ904において、第1のリードフレーム200および第2のリードフレーム300の各々のパッケージ500に隣接した箇所に分離部260,370をそれぞれ形成する。本実施形態では、レーザ加工方法により分離部260,370を形成する。
Step (D): In
上述したことから分かるように、本発明の製造方法では、レーザ加工方法により、リードフレーム200,300のパッケージ500に隣接した箇所にそれぞれ凹部状の分離部260,270を形成し、2つのソルダーマスク構造を形成している。これにより、電子デバイス装置を半田付けする際に、溶融状態の半田がパッケージ500内のチップ400およびワイヤボンディング領域250,350に浸入することを防ぎ、不良率を低減させる。
As can be seen from the above, in the manufacturing method of the present invention, the recess-
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。 In the present invention, preferred embodiments have been disclosed as described above, but these are not intended to limit the present invention in any way, and anyone who is familiar with the technology can make various modifications within the scope and spirit of the present invention. Changes and modifications can be made.
100 発光ダイオード装置
110 第1のリードフレーム
111 半田領域
112 ワイヤボンディング領域
120 第2のリードフレーム
121 半田領域
122 ワイヤボンディング領域
123 ダイボンディング領域
130 チップ
140 パッケージ
150 導線
160 スリット
170 半田
200 第1のリードフレーム
210 第1の酸化防止層
220 第2の酸化防止層
230 可酸化層
240 半田領域
250 ワイヤボンディング領域
260 第1の分離部
300 第2のリードフレーム
310 第1の酸化防止層
320 第2の酸化防止層
330 可酸化層
340 半田領域
350 ワイヤボンディング領域
360 ダイボンディング領域
370 第2の分離部
400 チップ
500 パッケージ
600 導線
700 半田
DESCRIPTION OF
Claims (3)
第2の半田領域、第2の分離部、第2のワイヤボンディング領域およびダイボンディング領域がこの順に配設された第2のリードフレームと、
前記ダイボンディング領域に装着され、前記第1のワイヤボンディング領域および前記第2のワイヤボンディング領域にそれぞれ電気的に接続されたチップと、
前記チップ、前記ダイボンディング領域、前記第1のワイヤボンディング領域および前記第2のワイヤボンディング領域のみを覆い、前記第1の分離部、前記第2の分離部、前記第1の半田領域および前記第2の半田領域を覆っていないパッケージと、
を備え、
前記第1の分離部は、前記第1のリードフレームに形成した可酸化層であり、
前記第2の分離部は、前記第2のリードフレームに形成した可酸化層であり、
前記第1の分離部および前記第2の分離部の各々は凹部であり、
前記第1のリードフレームは、第1の酸化防止層と、第2の酸化防止層と、該第1の酸化防止層と該第2の酸化防止層との間に配置された前記可酸化層とにより構成されており、前記第1の酸化防止層は金属めっき層であり、前記第2の酸化防止層はニッケルめっき層であり、前記可酸化層は銅めっき層であることを特徴とする電子デバイス装置。 A first lead frame in which a first solder region, a first separation portion, and a first wire bonding region are disposed in this order;
A second lead frame in which a second solder region, a second separation portion, a second wire bonding region and a die bonding region are arranged in this order;
A chip mounted in the die bonding area and electrically connected to each of the first wire bonding area and the second wire bonding area;
Covering only the chip, the die bonding region, the first wire bonding region, and the second wire bonding region, the first separation portion, the second separation portion, the first solder region, and the first solder region A package that does not cover the solder area of 2;
Equipped with a,
The first separation part is an oxidizable layer formed on the first lead frame,
The second separation part is an oxidizable layer formed on the second lead frame,
Each of the first separation part and the second separation part is a recess,
The first lead frame includes a first antioxidant layer, a second antioxidant layer, and the oxidizable layer disposed between the first antioxidant layer and the second antioxidant layer. The first antioxidant layer is a metal plating layer, the second antioxidant layer is a nickel plating layer, and the oxidizable layer is a copper plating layer. Electronic device equipment.
前記第2のリードフレームのダイボンディング領域にチップを固設し、該チップを前記第1のリードフレームおよび前記第2のリードフレームのワイヤボンディング領域にそれぞれ電気的に接続するステップBと、
モールド成形方法により前記チップおよび前記ワイヤボンディング領域をパッケージで覆うステップCと、
前記第1のリードフレームおよび前記第2のリードフレームの各々の前記パッケージに隣接した箇所に分離部をそれぞれ形成するステップDと、を含み、
前記第1のリードフレーム及び第2のリードフレームの各々は、第1の酸化防止層と、第2の酸化防止層と、該第1の酸化防止層と該第2の酸化防止層との間に配置された銅めっき層からなる可酸化層とにより構成されており、
前記ステップDでは、前記第1のリードフレームおよび前記第2のリードフレームの前記第2の酸化防止層の各々をレーザ加工方法によりエッチングして前記可酸化層を露出させることにより前記分離部を形成することを特徴とする電子デバイス装置の製造方法。 Preparing a first lead frame and a second lead frame; and
A step of fixing a chip in a die bonding area of the second lead frame and electrically connecting the chip to the wire bonding area of the first lead frame and the second lead frame;
Covering the chip and the wire bonding area with a package by a molding method; and
Forming a separation portion at a location adjacent to the package of each of the first lead frame and the second lead frame,
Each of the first lead frame and the second lead frame includes a first antioxidant layer, a second antioxidant layer, and between the first antioxidant layer and the second antioxidant layer. And an oxidizable layer made of a copper plating layer arranged in
In the step D, the separation portion is formed by etching each of the second antioxidant layers of the first lead frame and the second lead frame by a laser processing method to expose the oxidizable layer. A method for manufacturing an electronic device device, comprising:
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096131118A TWI367552B (en) | 2007-08-22 | 2007-08-22 | Soldering process for electrical component and apparatus thereof |
| TW096131118 | 2007-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009049352A JP2009049352A (en) | 2009-03-05 |
| JP4982664B2 true JP4982664B2 (en) | 2012-07-25 |
Family
ID=40501265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007281321A Expired - Fee Related JP4982664B2 (en) | 2007-08-22 | 2007-10-30 | Electronic device apparatus and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4982664B2 (en) |
| TW (1) | TWI367552B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102549738B (en) * | 2010-05-18 | 2015-07-01 | 丰田自动车株式会社 | Semiconductor device and method for manufacturing the same |
| DE102010027313A1 (en) * | 2010-07-16 | 2012-01-19 | Osram Opto Semiconductors Gmbh | Carrier device for a semiconductor chip, electronic component with a carrier device and optoelectronic component with a carrier device |
| DE102013211853A1 (en) * | 2013-06-21 | 2014-12-24 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for its production |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462111B1 (en) * | 1979-07-26 | 1988-08-12 | Job Ets Bardou Job Pauilhac | PROCESS FOR THE PRODUCTION OF A FILTERING STRUCTURE, IN PARTICULAR FOR CIGARETTER FILTERS AND FILTERS OBTAINED |
| JPH02222567A (en) * | 1989-02-23 | 1990-09-05 | Hitachi Cable Ltd | Lead frame |
| JPH03161957A (en) * | 1989-11-20 | 1991-07-11 | Hitachi Ltd | Semiconductor device |
| JPH05243327A (en) * | 1992-02-27 | 1993-09-21 | Nec Corp | Film carrier-type semiconductor device |
| JPH05315408A (en) * | 1992-05-12 | 1993-11-26 | Nitto Denko Corp | Film carrier and semiconductor device using the same |
| JP2501174B2 (en) * | 1993-07-09 | 1996-05-29 | 富士通株式会社 | Method for manufacturing surface mount terminal |
| JP3871820B2 (en) * | 1998-10-23 | 2007-01-24 | ローム株式会社 | Semiconductor light emitting device |
| JP4003705B2 (en) * | 2003-06-27 | 2007-11-07 | 松下電工株式会社 | Method for manufacturing soldering terminal |
| JP2006041137A (en) * | 2004-07-27 | 2006-02-09 | Sharp Corp | Lead frame, semiconductor device, and method of manufacturing the same |
| JP4895493B2 (en) * | 2004-10-14 | 2012-03-14 | 日亜化学工業株式会社 | Resin-sealed light emitting device |
-
2007
- 2007-08-22 TW TW096131118A patent/TWI367552B/en not_active IP Right Cessation
- 2007-10-30 JP JP2007281321A patent/JP4982664B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200910553A (en) | 2009-03-01 |
| JP2009049352A (en) | 2009-03-05 |
| TWI367552B (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101834166B (en) | Leadless integrated circuit package with standoff contacts and die attach pad | |
| JP6244147B2 (en) | Manufacturing method of semiconductor device | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP7827760B2 (en) | Integrated circuit package with pre-wetted contact sidewall surfaces - Patent Application 20070122997 | |
| JP5876669B2 (en) | Semiconductor device | |
| JP5232394B2 (en) | Manufacturing method of semiconductor device | |
| JP6863846B2 (en) | Substrate for mounting semiconductor elements and its manufacturing method | |
| CN205194694U (en) | Surface mounting electron device | |
| JP4329678B2 (en) | Manufacturing method of lead frame used in semiconductor device | |
| US10103104B2 (en) | Package carrier and manufacturing method of package carrier | |
| CN113990831A (en) | Surface mount package for semiconductor device | |
| JP4860939B2 (en) | Semiconductor device | |
| JP4982664B2 (en) | Electronic device apparatus and manufacturing method thereof | |
| JP6927634B2 (en) | Substrate for mounting semiconductor elements and its manufacturing method | |
| JP6841550B2 (en) | Lead frame and its manufacturing method | |
| TWI479968B (en) | Circuit board manufacturing method, circuit board and chip package structure | |
| US7171744B2 (en) | Substrate frame | |
| JP5499437B2 (en) | Mold package | |
| US20070087587A1 (en) | Method for manufacturing circuit board for semiconductor package | |
| JP2007036013A (en) | Circuit device and its manufacturing method | |
| US20170271244A1 (en) | Lead frame with solder sidewalls | |
| JP2007294568A (en) | Semiconductor device | |
| JP2007053146A (en) | Sealed printed board and its manufacturing method | |
| US20240387350A1 (en) | Package with embedded traces | |
| JP2013084858A (en) | Lead frame and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4982664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |