JP4983018B2 - 表示装置及びその駆動方法 - Google Patents

Description

本発明は、画素毎に配した発光素子で画像を表示するフラットパネル型の表示装置に関する。より詳しくは、各画素内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部（画素容量）とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ画素回路は、一般に画素容量に映像信号をサンプリングする前に動作し、閾電圧Ｖｔｈに相当する電圧を画素容量に書き込んで、閾電圧Ｖｔｈをキャンセルするようにしている。このため閾電圧補正動作は、画素容量を閾電圧に相当する電圧に充電するために、ある程度時間を要する。しかしながら、画素の高精細化やその結果としての画素数の増加に伴い、更にはパネルの動作速度の高周波数化により、各画素に割り当てられる閾電圧補正時間が短くなってきており、必ずしも十分な閾電圧補正機能を果たすことが出来ない。

上述した従来の技術の課題に鑑み、本発明は画素数の増加や動作速度の高周波数化に対応可能な閾電圧補正機能を備えた表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記スイッチングトランジスタは、該スキャナ部から供給される別の制御信号に応じ導通して発光期間中該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって該ドライブトランジスタを電源から切り離し、前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光する表示装置であって、前記スキャナ部は、水平走査期間に制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性を補正するため該画素容量に補正をかける動作として、該画素容量をリセットする準備動作とリセットされた該画素容量に該閾電圧をキャンセルするための電圧を書き込む補正動作とを行い、その後補正された該画素容量に該映像信号の信号電位をサンプリングするサンプリング動作を実行し、その際前記スキャナ部は、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、該準備動作を時分割的に行うとともに、時分割する間隔を該発光素子が放電するのに十分な程度に長く設定することを特徴とする。

好ましくは前記スキャナ部は、該準備動作が完了したあと当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、該補正動作も時分割的に行う。又前記信号部は、各水平走査期間に該映像信号を第１の固定電位と、第２の固定電位と、信号電位との間で切り替え、以って該準備動作、該補正動作及び該サンプリング動作に必要な電位を各画素に信号線を介して供給する。具体的に前記信号部は、該準備動作に合わせて高レベルの第１固定電位を供給し、該補正動作に合わせて低レベルの第２固定電位を供給し、該サンプリング動作に合わせて該信号電位を供給する。又前記ドライブトランジスタは、その出力電流が閾電圧に加えチャネル領域のキャリア移動度に対しても依存性を有し、前記スキャナ部は、水平走査期間に別の制御信号を出力して更に該スイッチングトランジスタを制御し、該出力電流のキャリア移動度に対する依存性を打ち消すために、該信号電位がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する動作を実行する。

本発明は又、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、前記サンプリングトランジスタが、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記スイッチングトランジスタが、該スキャナ部から供給される別の制御信号に応じ導通して発光期間中該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって該ドライブトランジスタを電源から切り離し、前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スキャナ部が、水平走査期間に制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性を補正するため該画素容量に補正をかける動作として、該画素容量をリセットする準備動作とリセットされた該画素容量に該閾電圧をキャンセルするための電圧を書き込む補正動作とを行い、その後補正された該画素容量に該映像信号の信号電位をサンプリングするサンプリング動作を実行し、その際前記スキャナ部が、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、該準備動作を時分割的に行うとともに、時分割する間隔を該発光素子が放電するのに十分な程度に長く設定することを特徴とする。

本発明によれば、表示装置のスキャナ部は、水平走査期間内で走査線に制御信号を出力して画素を制御し、出力電流の閾電圧に対する依存性を補正するため画素容量に補正をかける動作と、補正された画素容量に映像信号の信号電位をサンプリングする動作とを実行している。その際スキャナ部は、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、画素容量に補正をかける動作を時分割的に行っている。閾電圧補正動作を複数の水平走査期間に分割することで、トータルの補正時間を確保している。各水平走査期間で時分割的に行われた補正動作を蓄積して、最終的に当該水平走査期間で映像信号をサンプリングする際には、十分閾電圧に相当する電圧を画素容量に書き込んでおくことが出来る。このため、表示装置の駆動周波数が高周波数化して水平走査期間が短縮化されても、十分に閾電圧補正動作を行うことが可能になる。

特に本発明によれば、水平走査期間内で、閾電圧キャンセルのための準備動作と実際の補正動作とを行い、さらに信号電位のサンプリング動作を行っている。この様に水平走査期間内で必要な動作を行うことで、信号線から画素に必要な制御電圧や信号電圧を供給することが出来るため、画素回路を構成する素子数は少なくてすむ。ちなみに本発明の画素回路は、３個のトランジスタと１個の画素容量と１個の発光素子で構成でき、従来の閾電圧補正機能付の画素回路に比べ、大幅に素子数を削減可能である。但し水平走査期間内で補正動作とサンプリング動作を行うため、高駆動周波数化に伴い水平走査期間が短くなると、必要な動作時間を確保できない。そこで本発明では、補正準備動作を複数の水平走査期間で時分割的に行い、その結果を蓄積することで、実質的に十分な動作時間を確保するようにしている。

本発明では、容量カップリングを用いてＶｔｈ補正準備を行う。このカップリング動作は複数回に分割されるが、そのパルス間隔を発光素子が十分に放電する時間とする。これにより、１ライン当たりのマイナスカップリング動作数を削減することができる。本発明では、Ｖｔｈ補正準備のためサンプリングトランジスタのゲートに印加する制御パルスの間隔を、発光素子が十分にカットオフするまで空けている。この動作を数回繰り返すことで、ゲート電位の変動は無くなり、必要なゲート・ソース電圧を得る事ができる。この様に、Ｖｔｈ補正準備パルスの間隔を十分に取ることで、Ｖｔｈ補正準備のパルス数を従来よりも大幅に削減することができる。本発明により、発光素子容量が大きな有機ＥＬパネル等において、Ｖｔｈ補正期間を分割し、その動作パルス間隔を発光素子が十分にカットオフする期間程長くすることで、Ｖｔｈ補正準備動作パルス数を大幅に削減する事が可能となる。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照して表示装置の参考例を説明する。この参考例は本発明にかかる表示装置を開発するにあたって、その元になったものであり本発明を理解する上で有用なため、ここに参考例として説明する。

図示する様に、このアクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にする為、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平走査期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて画素回路２は走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。

画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の容量部（画素容量）を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。スイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと別の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。

かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｓｉｇを容量部Ｃｓにサンプリングする。容量部Ｃｓは、サンプリングされた映像信号Ｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｓｉｇに応じた輝度で発光する。

本参考例の特徴として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で容量部Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを容量部Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。

本参考例の場合、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、容量部Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより容量部Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。

図２は、図１に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図２に基づいて、参考例にかかる画素回路２の動作を説明する。

図３は、図２に示した画素回路のタイミングチャートである。図３を参照して、図２に示した参考例にかかる画素回路の動作をより具体的に説明する。図３は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図３のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｓｉｇの信号電位Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する信号電圧Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図３のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号ＳｉｇのレベルＶｓｉｇに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）^２＝ｋμ（Ｖｓｉｇ−ΔＶ）^２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｓｉｇの電位レベルＶｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号電位Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

しかしながらこの参考例にかかる画素回路では、５種類のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒｄと、３種類の電源ラインＶｓｓ１，Ｖｓｓ２，Ｖｃｃ、４種類のゲートライン（走査線）ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を形成する必要があり、電源ラインや信号線ラインとのクロスオーバーが増加してしまう。これは歩留りを低下させる原因になる。さらにレイアウト的に高精細化が困難になる。高精細パネルにおいては、歩留りを上げるために、素子数を削減する必要がある。

図４は、本発明にかかる表示装置の全体構成を示しており、閾電圧（Ｖｔｈ）補正機能を備えたアクティブマトリクス型である。図示する様に、このアクティブマトリクス型表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドラブスキャナ５などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂはそれぞれ画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、一般にドライバＩＣが用いられ、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、第１の走査線ＷＳと並行に第２の走査線ＤＳも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。ライトスキャナ４とドライブスキャナ５はスキャナ部を構成しており、１水平走査期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は水平走査期間内で走査線ＷＳ及びＤＳによって制御されたとき、予め決められた補正動作を行う。

上述した画素アレイ１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）または低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。同様に信号部も外付けのドライバＩＣで構成され、フラキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。

図５は、図４に示した表示装置に組み込まれる画素回路の実施形態を表している。この画素回路２は、サンプリングトランジスタＴｒ１と、これに接続する画素容量Ｃｓと、これに接続するドライブトランジスタＴｒｄと、これに接続する発光素子ＥＬと、ドライブトランジスタＴｒｄを電源Ｖｃｃに接続するスイッチングトランジスタＴｒ４とを含む。

サンプリングトランジスタＴｒ１は、第１走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位Ｖｓｉｇに応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流Ｉｄｓは、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、発光期間中ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号の信号電位Ｖｓｉｇに応じた輝度で発光する。スイッチングトランジスタＴｒ４は、第２走査線ＤＳから供給される制御信号ＤＳに応じ導通して発光期間中ドライブトランジスタＴｒｄを電源Ｖｃｃに接続し、非発光期間では非導通状態になってドライブトランジスタＴｒｄを電源Ｖｃｃから切り離す。

特徴事項として、ライトスキャナ４及びドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第１走査線ＷＳ及び第２走査線ＤＳにそれぞれ制御信号ＷＳ，ＤＳを出力し、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４をオンオフ制御して、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するために画素容量Ｃｓをリセットする準備動作、リセットされた画素容量Ｃｓに閾電圧Ｖｔｈをキャンセルするための電圧を書き込む補正動作、及び補正された画素容量Ｃｓに映像信号Ｓｉｇの信号電位Ｖｓｉｇをサンプリングするサンプリング動作を実行する。一方水平セレクタ（ドライバＩＣ）３で構成された信号部は、水平走査期間（１Ｈ）に映像信号を第１の固定電位ＶｓｓＨと、第２の固定電位ＶｓｓＬと、信号電位Ｖｓｉｇとの間で切換え、以って上述した準備動作、補正動作及びサンプリング動作に必要な電位を各画素に信号線ＳＬを介して供給する。

具体的には水平セレクタ３は、まず高レベルの第１固定電位ＶｓｓＨを供給し続いて低レベルの第２固定電位ＶｓｓＬに切換えて準備動作を可能とし、さらに低レベルの第２固定電位ＶｓｓＬを維持した状態で補正動作を実行し、その後信号電位Ｖｓｉｇに切換えてサンプリング動作を実行する。上述したように水平セレクタ３はドライバＩＣで構成され、信号電位Ｖｓｉｇを生成する信号生成回路と、信号生成回路から出力された信号電位Ｖｓｉｇに第１固定電位ＶｓｓＨ及び第２固定電位ＶｓｓＬを挿入し、以って第１固定電位ＶｓｓＨと第２固定電位ＶｓｓＬと信号電位Ｖｓｉｇとが切換る映像信号を合成して各信号線ＳＬに出力する出力回路とを含む。好ましくは水平セレクタ３を構成するドライバＩＣは、通常の定格を超えない信号電位Ｖｓｉｇと定格を超える第１固定電位ＶｓｓＨとを合成した映像信号を出力する。この場合ドライバＩＣに含まれる信号生成回路は定格を超えない信号電位Ｖｓｉｇを生成するため通常の耐圧を有する一方、出力回路は定格を超える第１固定電位ＶｓｓＨに対処するため高耐圧化されている。

ドライブトランジスタＴｒｄは、その出力電流Ｉｄｓが閾電圧Ｖｔｈに加えチャネル領域のキャリア移動度μに対しても依存性を有する。この場合ライトスキャナ４とドライブスキャナ５で構成されるスキャナ部は、水平走査期間（１Ｈ）に第２走査線ＤＳに制御信号を出力してさらにスイッチングトランジスタＴｒ４を制御し、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すために、信号電位Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流を取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する動作を実行する。

図６は、図５に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号ＳｉｇやドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。また各トランジスタのゲートに接続される走査線ＷＳ、ＤＳも書き込んである。この画素回路２は水平走査期間（１Ｈ）内にＶｔｈ補正準備動作と、実際の補正動作と、信号電位サンプリング動作を行う。これにより、画素回路２は３個のトランジスタＴｒ１，Ｔｒ４，Ｔｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成可能である。図１に示した参考例にかかるＶｔｈ補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを２個削減可能である。これにより電源ラインやゲートラインを削減することが出来、パネルの歩留りの改善につながる。また画素回路のレイアウトを簡素化することで高精細化も可能である。

図７は、図５及び図６に示した画素回路のタイミングチャートである。図７を参照して、図５及び図６に示した画素回路の動作を具体的且つ詳細に説明する。図７は、時間軸Ｔに沿って各走査線ＷＳ，ＤＳに印加される制御信号の波形を表してある。表記を簡略するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Ｓｉｇの波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号は各水平走査期間（１Ｈ）内で、高電位ＶｓｓＨ、低電位ＶｓｓＬ、信号電位Ｖｓｉｇと順に切換る。トランジスタＴｒ１はＮチャネル型なので、走査線ＷＳがハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＤＳの波形や映像信号の波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図７のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＤＳの波形を表してある。

初めにタイミングＴ１で、スイッチングトランジスタＴｒ４をオフして非発光とする。この時、ドライブトランジスタＴｒｄのソース電位はＶｃｃからの電源供給が無いので、発光素子ＥＬのカットオフ電圧ＶｔｈＥＬまで下げられる。

次にタイミングＴ２で、サンプリングトランジスタＴｒ１をオンする。ただしこの前に、信号線電圧をＶｓｓＨまで上げておく方が、書き込み時間を短くできるので好ましい。サンプリングトランジスタＴｒ１をオンする事でドライブトランジスタＴｒｄのゲート電位はＶｓｓＨが書き込まれる。この時、画素容量Ｃｓを介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳの電位は一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶｔｈＥＬになる。この時、ゲート電圧はＶｓｓＨのままである。

次にタイミングＴａで、サンプリングトランジスタＴｒ１をオンしたまま、信号電圧をＶｓｓＬに変化させる。この電位変化が画素容量Ｃｓを介してソース電位にカップリングされる。この時のカップリング量は、Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）×（ＶｓｓＨ−ＶｓｓＬ）にて求められる。この時、ゲート電位はＶｓｓＬ、ソース電位はＶｔｈＥＬ−Ｃｓ／（Ｃｓ＋Ｃｏｌｅｄ）×（ＶｓｓＨ−ＶｓｓＬ）で表される。ここでマイナスバイアスを入れた為に、ソース電圧はＶｔｈＥＬよりも小さくなり、発光素子ＥＬはカットオフする。ここでソース電位は、この後のＶｔｈ補正や移動度補正終了後も発光素子ＥＬがカットオフし続ける電位に設定することが望ましい。また、このＶｇｓ＞Ｖｔｈとなるようにカップリングを入れることで、Ｖｔｈ補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した回路においてもＶｔｈ補正準備を行うことができる。即ちタイミングＴ２〜Ｔａは補正準備期間に含まれる。

この後、タイミングＴ３でゲートＧをＶｓｓＬに保持した状態のままスイッチングトランジスタＴｒ４をオンすると、ドライブトランジスタＴｒｄに電流が流れて、参考例と同様にＶｔｈ補正が行われる。ドライブトランジスタＴｒｄがカットオフするまで電流が流れ、カットオフするとドライブトランジスタＴｒｄのソース電位はＶｓｓＬ−Ｖｔｈとなる。ここで、ＶｓｓＬ−Ｖｔｈ＜ＶｔｈＥＬとする必要がある。

この後タイミングＴ４で、スイッチングトランジスタＴｒ４をオフしてＶｔｈ補正は終了する。即ち、タイミングＴ３〜Ｔ４はＶｔｈ補正期間である。

この様にタイミングＴ３〜Ｔ４でＶｔｈ補正を行った後、タイミングＴ５に至って信号線の電位がＶｓｓＬからＶｓｉｇに変化する。これにより映像信号の信号電位Ｖｓｉｇが画素容量Ｃｓに書き込まれる。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは十分に小さい。この結果、信号電位Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇを加えたレベル（Ｖｓｉｇ＋Ｖｔｈ）となる。即ちドライブトランジスタＴｒｄに対する入力電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈとなる。かかる信号電圧Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ちタイミングＴ５〜Ｔ７がサンプリング期間に相当する。

本発明にかかる画素回路は、上述した閾電圧Ｖｔｈの補正に加え、移動度μの補正も行っている。移動度μの補正はタイミングＴ６〜Ｔ７で行われる。この点については後で詳細に説明する。結論としてタイミングチャートに示すように、補正量ΔＶが入力電圧Ｖｇｓから差し引かれる。

タイミングＴ７になると、制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、前述した式２のように与えられる。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｓｉｇの信号電位Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再び補正準備動作、Ｖｔｈ補正動作、サンプリング動作、移動度補正動作及び発光動作が繰り返される事になる。

図７のタイミングチャートに示した様に、１水平走査期間（１Ｈ）内で閾電圧キャンセルのための準備動作、補正動作及びサンプリング動作を続けて行うことで、図５に示したように画素回路２を３個のトランジスタと１個の画素容量とで構成することが出来る。これにより、画素回路の構成素子数を参考例に比べ大幅に削減している。しかしながら、パネルが高精細化するにつれて画素数が増えるため、各画素行に割り当てられる水平走査期間は短くなってしまう。また高画質化のために高周波数駆動方式が提案されているが、この高周波駆動においても同様に水平走査期間が短くなってしまう。この様に水平走査期間が短縮化されると、Ｖｔｈ補正準備動作や実際のＶｔｈ補正動作を１水平走査期間内で完了することが難しい場合がある。そのため、高精細パネルや高周波数駆動パネルに対応した表示装置駆動方式が求められており、以下に先行開発例として説明する。

この先行開発例では、Ｖｔｈ補正機能付の画素回路で素子数を削減した上に、さらに高精細パネルや高周波数駆動パネルに対応可能な駆動方式を実現している。本先行開発例では、１水平走査期間内で行っていたＶｔｈ補正準備やＶｔｈ補正動作を、複数の水平走査期間にわたって時分割的に実行することで、トータルの動作時間を図７に示したタイミングチャートの駆動方式と同程度に確保することが出来る。この時分割方式では１水平走査期間内に占める準備動作期間や補正動作期間を短縮化できるので、その分信号電位のサンプリング時間を十分に確保することが可能である。

図８は本先行開発例を示すタイミングチャートである。理解を容易にするため、図７に示した先の例のタイミングチャートと対応する部分には対応する参照番号を付してある。

図示するようにタイミングＴ１で、スイッチングトランジスタＴｒ４をオフして非発光とする。この時、ドライブトランジスタＴｒｄのソース電位はＶｃｃからの電源供給が無いので、発光素子ＥＬのカットオフ電圧ＶｔｈＥＬまで下げられる。

次に、映像信号ＳｉｇがＶｔｈ補正準備に必要な高電圧ＶｓｓＨになる時間帯のタイミングＴ２１〜Ｔｂ１にサンプリングトランジスタＴｒ１をオンする。サンプリングトランジスタＴｒ１をオンする事でドライブトランジスタＴｒｄのゲート電位にＶｓｓＨが書き込まれる。この時、画素容量Ｃｓを介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳは一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶｔｈＥＬに近づいていく。サンプリングトランジスタＴｒ１をオンする制御信号ＷＳは分割パルスであり、そのパルス幅（Ｔ２１〜Ｔｂ１）は非常に短く、ゲート電圧はＶｓｓＨまで書き込まれない。そこで、それ以降のタイミングＴ２２〜Ｔｂ２において、再度映像信号Ｓｉｇが高電圧ＶｓｓＨになる時にサンプリングトランジスタＴｒ１をオンする。必要に応じ同様のオペレーションをゲート電圧がＶｓｓＨになるまで繰りかえす。本例ではタイミングＴ２３〜Ｔｂ３及びＴ２４〜Ｔｂ４であと２回同様のオペレーションを繰り返し合計４回の準備動作を行っている。

次に映像信号Ｓｉｇが低電圧ＶｓｓＬに変化した状態で、サンプリングトランジスタＴｒ１をオンする。この電位変化によりＶｇｓ＞Ｖｔｈとし、Ｖｔｈ補正の準備を完了することができる。サンプリングトランジスタＴｒ１をオンした状態下、タイミングＴ３１〜Ｔ４１でスイッチングトランジスタＴｒ４を更にオンすることで、ドライブトランジスタＴｒｄには電流が流れ、Ｖｔｈ補正動作が行われる。同様にこのＶｔｈ補正期間も分割されており各パルスの時間幅（タイミングＴ３１〜Ｔ４１）は短くなっている為、Ｖｔｈ補正が完了するまで、サンプリングトランジスタＴｒ１やスイッチングトランジスタＴｒ４を繰り返しオン駆動する必要がある（タイミングＴ３２〜Ｔ４２）。

最後に、サンプリングトランジスタＴｒ１がオンしているタイミングＴ５〜Ｔ７で、画素容量Ｃｓに信号電圧Ｖｓｉｇを書き込む。その間タイミングＴ６〜Ｔ７で、移動度補正を行った後、発光状態に移行する。

以上により、トランジスタや電源ライン、ゲートラインを削減した回路において、パネルの動作が高周波で且つ画素が高精細であっても、Ｖｔｈ補正準備とＶｔｈ補正を行うことができる。なお、上記の先行開発例では、サンプリングトランジスタＴｒ１をオンした状態でスイッチングトランジスタＴｒ４をオンして移動度補正をかけているが、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４をノンオーバーラップにして移動度補正を行わない単純なＶｔｈ補正動作においても、同様に配線やトランジスタの削減は可能である。

このようにスキャナ部は、水平走査期間内で走査線に制御信号を出力して画素回路２を制御し、ドライブトランジスタＴｒｄの出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するため画素容量Ｃｓに補正をかける動作と、補正された画素容量Ｃｓに映像信号Ｓｉｇの信号電位Ｖｓｉｇをサンプリングする動作とを実行し、更にスキャナ部は、当該行の画素回路に先行する行に割り当てられた前の水平走査期間を利用して、画素容量Ｃｓに補正をかける動作を各水平走査期間で時分割的に行う。具体的には、このスキャナ部はライトスキャナ４とドライブスキャナ５とからなり、水平走査期間に第１走査線ＷＳ及び第２走査線ＤＳに夫々制御信号を出力し、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４をオンオフ制御して、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を補正するため画素容量Ｃｓに補正をかける動作として、画素容量Ｃｓをリセットする準備動作とリセットされた画素容量Ｃｓに閾電圧Ｖｔｈをキャンセルするための電圧を書き込む補正動作とを行い、その後補正された画素容量Ｃｓに映像信号Ｓｉｇの信号電位Ｖｓｉｇをサンプリングするサンプリング動作を実行し、更にスキャナ部は、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、準備動作と補正動作を各水平走査期間で時分割的に行う。

パネルが高精細化する為に素子数を削減する必要があり、上記のようにＶｔｈ補正動作をマイナスカップリングを用いて行い、更にその準備期間を複数回に分割して動作させる駆動を行っている。しかしながら、発光素子の容量が大きくなると、ソース電位に入るカップリング電圧の放電時間が長くなってしまい、所望のゲート・ソース間電圧にする為には、多くのマイナスカップリング動作が必要になってしまう。その為、パネル動作が複雑になってしまうという問題点がある。

本発明は先行開発例の上記問題点に対処したものであり、図９は本発明の最良の実施形態を示すタイミングチャートである。理解を容易にするため、図８に示した先行開発例のタイミングチャートと対応する部分には対応する参照番号を付してある。本実施形態でも、容量カップリングを用いてＶｔｈ補正準備を行う。このカップリング動作は複数回に分割されるが、そのパルス間隔を発光素子が十分に放電する時間とする。これにより、１ライン当たりのマイナスカップリング動作数を削減することができる。具体的には、映像信号ＳｉｇがＶｔｈ補正準備に必要な高電圧ＶｓｓＨになる時間帯のタイミングＴ２１〜Ｔｂ１にサンプリングトランジスタＴｒ１をオンする。サンプリングトランジスタＴｒ１をオンする事でドライブトランジスタＴｒｄのゲート電位にＶｓｓＨが書き込まれる。この時、画素容量Ｃｓを介してソース電位にカップリングが入り、ソース電位は上昇する。ソースＳは一度上昇するが、発光素子ＥＬを介して放電されるので、再度ソース電圧はＶｔｈＥＬになる。そのあと発光素子が十分にカットオフするまで待った後（例えば５Ｈ分）、タイミングＴ２２〜Ｔｂ２において、再度映像信号Ｓｉｇが高電圧ＶｓｓＨになる時にサンプリングトランジスタＴｒ１をオンする。この２回の準備動作で、ゲート電位の変動は無くなり、必要なゲート・ソース電圧を得る事ができる。

画素の発光素子容量が大きい場合の先行開発例の駆動（図８）では、ゲート電圧がＶｓｓＨまで書き込まれたときにソース電位に入るカップリングの電圧が発光素子のカットオフまで減少するのに非常に時間がかかる。その為、サンプリングトランジスタＴｒ１がオフした後、ソース電位の減少に伴い、ゲート電位も減少する。この後、複数回サンプリングトランジスタＴｒ１をオンしても、ソースがカットオフするまでゲート電位も減少してしまうため、必要なゲート・ソース電圧を印加するには、多数の駆動パルスが必要となる。

そこで本発明では、図９に示す様にＶｔｈ補正準備のためサンプリングトランジスタＴｒ１のゲートに印加する制御パルスの間隔を、発光素子が十分にカットオフするまで空けている。この動作を数回繰り返すことで、ゲート電位の変動は無くなり、必要なゲート・ソース電圧を得る事ができる。この様に、Ｖｔｈ補正準備パルスの間隔を十分に取ることで、Ｖｔｈ補正準備のパルス数を先行開発例よりも削減することができる。

最後にタイミングＴ６‐Ｔ７で行われる移動度補正動作を詳細に説明する。図１０は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓＬ−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓＬ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図１１は前述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図１１のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号電位Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図１１のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下参考の為図１２を参照して、上述した移動度補正の数値解析を行う。図１２に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

図１３は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｓｉｇの信号電位Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図１３に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。

以上のようにして、本発明ではゲート電圧を高電圧から低電圧に可変する事によるＶｔｈ補正準備や、Ｖｔｈ補正動作を１Ｈ以内に行い、その後同一水平走査期間内にて映像信号を書き込む。この動作により、従来必要であった３種類の電源を信号線に共有化することで電源ラインやスイッチングトランジスタ、そのゲートラインを削減する事ができ、３トランジスタ１容量の画素回路を構成することができる。以上により、パネルの歩留まりを向上する事ができる。また、レイアウトを削減する事で高精細化も可能となる。なお本実施形態では、サンプリングトランジスタＴｒ１をオンした状態でスイッチングトランジスタＴｒ４をオンして移動度補正をかけているが、サンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ４をノンオーバーラップにして移動度補正を行わない単純なＶｔｈ補正動作においても、同様に配線やトランジスタの削減は可能である。

表示装置の参考例を示すブロック図である。 図１に示した参考例の表示装置から１つの画素回路を切り取った模式図である。 図１及び図２に示した画素回路の動作説明に供するタイミングチャートである。 本発明にかかる表示装置の全体構成を示すブロック図である。 図４に示した表示装置に組み込まれる画素回路の構成例を示す回路図である。 図５に示した表示装置から１個の画素回路を切り取って示した模式図である。 図５及び図６に示した画素回路の動作説明に供するタイミングチャートである。 同じく図５及び図６に示した画素回路の動作説明に供するタイミングチャートである。 本発明にかかる表示装置の最良の実施形態を示すタイミングチャートである。 本発明にかかる表示装置の動作説明に供する回路図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する回路図である。 同じく動作説明に供するグラフである。

符号の説明

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ４・・・スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子

Claims (5)

1. 画素アレイ部とスキャナ部と信号部とを含み、
   前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
   前記信号部は、該信号線に映像信号を供給し、
   前記スキャナ部は、走査線に制御信号を供給して順次行ごとに画素を走査し、
   各画素は、少なくともサンプリングトランジスタと、該サンプリングトランジスタを介して信号線に接続される画素容量と、該画素容量の保持電圧に応じた電位がゲートに印加されるドライブトランジスタと、該ドライブトランジスタから電流が供給される発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含み、
   前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
   前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
   前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
   前記スイッチングトランジスタは、該スキャナ部から供給される別の制御信号に応じ導通して発光期間中該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって該ドライブトランジスタを電源から切り離し、
   前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光する表示装置であって、
   前記スキャナ部は、水平走査期間に制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御し、
   前記信号部は、該水平走査期間に該映像信号を第１の固定電位と、第２の固定電位と、信号電位との間で切り替えることで、
   該画素容量をリセットする準備動作と、リセットされた該画素容量に該閾電圧をキャンセルするための電圧を書き込む補正動作と、該画素容量に該映像信号の信号電位をサンプリングするサンプリング動作とを実行し、以って該出力電流の該閾電圧に対する依存性を補正するため該画素容量に補正をかける動作を行い、
   その際前記スキャナ部は、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、前記準備動作を時分割的に行い、
   前記時分割的に行われる各準備動作の間の期間において前記スイッチングトランジスタがオフされ、該期間は前記発光素子がカットオフするまで放電するのに十分長く設定されてなる表示装置。
2. 前記スキャナ部は、該準備動作が完了したあと当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、該補正動作も時分割的に行う請求項１記載の表示装置。
3. 前記信号部は、該準備動作に合わせて高レベルの第１固定電位を供給し、該補正動作に合わせて低レベルの第２固定電位を供給し、該サンプリング動作に合わせて該信号電位を供給する請求項１記載の表示装置。
4. 前記ドライブトランジスタは、その出力電流が閾電圧に加えチャネル領域のキャリア移動度に対しても依存性を有し、
   前記スキャナ部は、該出力電流のキャリア移動度に対する依存性を打ち消すために、水平走査期間に制御信号を出力して更に該スイッチングトランジスタを制御することによって、前記スイッチングトランジスタがオン状態であるときに前記信号電位がサンプリングされることで前記ドライブトランジスタに流れる出力電流を前記画素容量に負帰還して前記入力電圧を補正する動作を実行する請求項１記載の表示装置。
5. 画素アレイ部とスキャナ部と信号部とを含み、
   前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
   前記信号部は、該信号線に映像信号を供給し、
   前記スキャナ部は、走査線に制御信号を供給して順次行ごとに画素を走査し、
   各画素は、少なくともサンプリングトランジスタと、該サンプリングトランジスタを介して信号線に接続される画素容量と、該画素容量の保持電圧に応じた電位がゲートに印加されるドライブトランジスタと、該ドライブトランジスタから電流が供給される発光素子と、該ドライブトランジスタを電源に接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、
   前記サンプリングトランジスタが、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
   前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
   前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
   前記スイッチングトランジスタが、該スキャナ部から供給される別の制御信号に応じ導通して発光期間中該ドライブトランジスタを電源に接続し、非発光期間では非導通状態になって該ドライブトランジスタを電源から切り離し、
   前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、
   前記スキャナ部が、水平走査期間に制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御し、
   前記信号部が、該水平走査期間に該映像信号を第１の固定電位と、第２の固定電位と、信号電位との間で切り替えることで、
   該画素容量をリセットする準備動作と、リセットされた該画素容量に該閾電圧をキャンセルするための電圧を書き込む補正動作と、該画素容量に該映像信号の信号電位をサンプリングするサンプリング動作とを実行し、以って該出力電流の該閾電圧に対する依存性を補正するため該画素容量に補正をかける動作を行い、
   その際前記スキャナ部が、当該行の画素に先行する行に割り当てられた前の水平走査期間を利用して、前記準備動作を時分割的に行い、
   前記時分割的に行われる各準備動作の間の期間において前記スイッチングトランジスタがオフされ、該期間は前記発光素子がカットオフするまで放電するのに十分長く設定されてなる表示装置の駆動方法。

Images