JP4983181B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4983181B2 JP4983181B2 JP2006260852A JP2006260852A JP4983181B2 JP 4983181 B2 JP4983181 B2 JP 4983181B2 JP 2006260852 A JP2006260852 A JP 2006260852A JP 2006260852 A JP2006260852 A JP 2006260852A JP 4983181 B2 JP4983181 B2 JP 4983181B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- circuit board
- electrodes
- manufacturing
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
本発明は半導体装置の製造方法に関し、特にフリップチップ実装を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having flip chip mounting.
電子機器の小型化、薄型化に伴い、電子部品の高密度実装の要求が高まってきている。特に、電子部品などに係る半導体基板の実装では、ワイヤボンディングによる接合方法に代わって、半導体基板を、その表面にアレイ状に配置されたバンプ電極を介して、回路基板に直接搭載し、半導体基板と回路基板との間に注入された封止樹脂によって接合させるフリップチップ実装が用いられている。 As electronic devices become smaller and thinner, there is an increasing demand for high-density mounting of electronic components. In particular, in the mounting of a semiconductor substrate related to an electronic component or the like, the semiconductor substrate is directly mounted on a circuit board via bump electrodes arranged in an array on the surface instead of a bonding method by wire bonding, and the semiconductor substrate Flip chip mounting is used in which bonding is performed with a sealing resin injected between the circuit board and the circuit board.
近年、このフリップチップ実装において、半導体基板の高密度化にともなって、配列された複数のバンプ電極の間隔が小さくなってきている。このために、実装後に注入された封止樹脂中に、ボイドや気泡などが発生してしまうため、熱ストレスが印加された場合に圧力変動が生じ電極接合部を破壊する。この結果、半導体基板と回路基板との接合性が低下してしまうという問題が生じる。このように、バンプ電極の間隔が小さくなってきているために、半導体基板と回路基板との間に、封止樹脂を密に充填することが困難となっている。 In recent years, in this flip chip mounting, as the density of a semiconductor substrate is increased, the interval between a plurality of arranged bump electrodes has been reduced. For this reason, voids and bubbles are generated in the sealing resin injected after mounting, and therefore, when thermal stress is applied, pressure fluctuation occurs and the electrode joint is destroyed. As a result, there arises a problem that the bondability between the semiconductor substrate and the circuit board is lowered. As described above, since the interval between the bump electrodes is reduced, it is difficult to densely fill the sealing resin between the semiconductor substrate and the circuit substrate.
これらの課題を克服するために、半導体基板側もしくは回路基板側に封止樹脂層をあらかじめ形成し、半導体基板のバンプ電極と回路基板とを一括して接合する方法が提案されている。例えば、導電性粒子を配合した接着剤シートを用いて導電性粒子の接触接合と封止樹脂の封入を一括して行う方法や、半導体基板上および回路基板上に形成されたバンプ電極上に、エポキシ樹脂を主成分とする封止樹脂シートを形成して実装を行う方法などがある。ところが、このような方法において、特に、上述のエポキシ樹脂を利用した場合については、実装すると封止樹脂が対向するバンプ電極間に挟まり、導通不良になりやすい。このために、切削や研磨によって、封止樹脂から電極を露出させて確実にバンプ電極と回路基板とを接触させて、フリップチップ実装を行うことが試みられている(例えば、特許文献1参照。)。 In order to overcome these problems, a method has been proposed in which a sealing resin layer is formed in advance on the semiconductor substrate side or the circuit substrate side, and the bump electrodes of the semiconductor substrate and the circuit substrate are bonded together. For example, a method of collectively performing contact bonding of conductive particles and sealing resin sealing using an adhesive sheet containing conductive particles, or bump electrodes formed on a semiconductor substrate and a circuit substrate, There is a method of mounting by forming a sealing resin sheet mainly composed of an epoxy resin. However, in such a method, particularly when the above-mentioned epoxy resin is used, when the mounting is performed, the sealing resin is sandwiched between the bump electrodes facing each other, which tends to cause poor conduction. For this purpose, it has been attempted to perform flip chip mounting by exposing the electrode from the sealing resin by cutting or polishing to ensure contact between the bump electrode and the circuit board (for example, see Patent Document 1). ).
一方、さらなるプロセス時間の短縮や回路基板の両面に実装を行うことができるようにするために、複数の半導体素子に対して、一括して、フリップチップ実装を行うことができるようなプロセスが考案されている。例えば、封止樹脂の接着力により半導体素子と回路基板とを逐次仮固定し、その後、仮固定した半導体素子と回路基板とに加圧することによって一括して封止樹脂の硬化と溶融接合などが行われている(例えば、特許文献2参照。)。なお、この場合においても、バンプ電極と回路基板とにおいて確実に導通を確保するために、特許文献1と同様にして、切削や研磨によって、封止樹脂から電極を露出させて確実にバンプ電極と回路基板とを接触させて、フリップチップ実装を行うことが試みられている。
しかし、バンプ電極が設けられた半導体基板にあらかじめ封止樹脂層を形成して、封止樹脂層の表面およびバンプ電極の表面を切削や研磨によって、平坦化することには、以下のような問題点があった。 However, forming a sealing resin layer in advance on a semiconductor substrate provided with a bump electrode and planarizing the surface of the sealing resin layer and the surface of the bump electrode by cutting or polishing has the following problems. There was a point.
図12は、半導体基板と回路基板との従来例であり、図13は、実装された半導体基板と回路基板との従来例である。
半導体基板と回路基板100は、電極が形成された半導体基板110と電極が形成された回路基板120が対になって構成されている。そして、電極が形成された半導体基板110は、半導体基板101上にバンプ電極102が複数形成されることによって、構成されている。また、同様に、電極が形成された回路基板120は、回路基板111上にバンプ電極112が複数形成されることによって構成されている。
FIG. 12 shows a conventional example of a semiconductor substrate and a circuit board, and FIG. 13 shows a conventional example of a mounted semiconductor substrate and a circuit board.
The semiconductor substrate and the
すなわち、封止樹脂層が形成されていない場合は、半導体基板101上および回路基板111上にそれぞれ形成されたバンプ電極102,112の高さにばらつきがあっても、半導体基板101と回路基板111とを接合させると、図13に示すように、バンプ電極102,112が変形することによって、高さのばらつきの影響が吸収されて、片当たりが表れない。 That is, when the sealing resin layer is not formed, even if the heights of the bump electrodes 102 and 112 formed on the semiconductor substrate 101 and the circuit substrate 111 vary, the semiconductor substrate 101 and the circuit substrate 111 As shown in FIG. 13, the bump electrodes 102 and 112 are deformed, so that the influence of the height variation is absorbed and no contact occurs.
図14は、平坦化された半導体基板と回路基板との従来例であり、図15は、平坦化されて実装された半導体基板と回路基板との従来例である。
半導体基板と回路基板200は、封止された半導体基板210と封止された回路基板220とが対になって構成されている。そして、封止された半導体基板210は、半導体基板201上にバンプ電極202が複数形成されて、バンプ電極202の間を埋めるようにして封止樹脂203が形成されることによって構成されている。また、同様に、封止された回路基板220は、回路基板211上にバンプ電極212が複数形成されて、バンプ電極212の間を埋めるようにして封止樹脂213が形成されることによって構成されている。
FIG. 14 shows a conventional example of a flattened semiconductor substrate and a circuit board, and FIG. 15 shows a conventional example of a flattened semiconductor substrate and a circuit board.
The semiconductor substrate and the
一方、このように封止樹脂層が形成されている場合は、図14、図15に示すように、切削や研磨により平坦化された封止された半導体基板210と封止された回路基板220とにフリップチップ接合を行うと、封止された半導体基板210および封止された回路基板220の全面を変形させる必要があるために接合装置の平行度や封止された半導体基板210または封止された回路基板220の厚さのばらつきによって片当たりが顕著に表れる。 On the other hand, when the sealing resin layer is formed in this way, as shown in FIGS. 14 and 15, the sealed semiconductor substrate 210 flattened by cutting or polishing and the sealed circuit board 220 are used. When flip-chip bonding is performed, the entire surface of the sealed semiconductor substrate 210 and the sealed circuit board 220 needs to be deformed. Therefore, the parallelism of the bonding apparatus or the sealed semiconductor substrate 210 or the sealing is required. One-sided contact appears remarkably due to variations in the thickness of the circuit board 220 formed.
そこで、封止樹脂層を容易に変形させるために、フリップチップ実装の際、封止樹脂の粘度が低下する温度で接合させる方法が考えられる。しかし、この温度では、最初に接合した箇所から封止樹脂が押し出されるために露出した電極上に封止樹脂が流れ込み、流れ込んだ状態で実装を行った場合に、封止樹脂が対向するバンプ電極間に挟まり、導通不良が発生する。また、封止樹脂が容易に流動する状態で加圧した場合には、不均等な圧力や回路基板の厚さのばらつきの影響によりボイドが生じやすい。このようなボイドが接合部に残留すると、前述の通り熱ストレスの印加でボイドの圧力が増大し電極接合部を破壊するという問題があった。 Therefore, in order to easily deform the sealing resin layer, a method of joining at a temperature at which the viscosity of the sealing resin is lowered during flip chip mounting is conceivable. However, at this temperature, the sealing resin flows out onto the exposed electrode because the sealing resin is pushed out from the first bonded location. It is sandwiched between them, and conduction failure occurs. Further, when the sealing resin is pressurized in a state where it easily flows, voids are likely to occur due to the effects of uneven pressure and variations in the thickness of the circuit board. When such voids remain in the joint, there is a problem that the pressure of the void increases due to the application of thermal stress and the electrode joint is destroyed as described above.
また、平坦化された半導体基板と回路基板とを接合させることによって仮固定し、仮固定した半導体基板と回路基板との複数個を同時に一軸メタルプレスなどの加圧装置に接合させて加圧する場合、半導体基板と回路基板とは厚みにそれぞればらつきがあるために、そのばらつきの影響のために片当たりの影響がさらに著しくなる。 Also, when a flattened semiconductor substrate and a circuit board are temporarily fixed by bonding, and a plurality of temporarily fixed semiconductor substrates and circuit boards are simultaneously bonded to a pressure device such as a uniaxial metal press to pressurize them. In addition, since the semiconductor substrate and the circuit board have variations in thickness, the influence per one piece becomes more remarkable due to the influence of the variations.
一方、例えば、バンプ電極の接合として、錫銀(Sn−Ag)系のハンダを用いて溶融接合を行う場合、ハンダの融点は220℃前後である。また、金(Au)または銅(Cu)などのメッキバンプ電極による固相拡散を行う場合は、一般的に200℃以上の高い温度が必要とされる。ところが固相拡散が進展する温度まで封止樹脂の温度を上昇させた場合、すぐに硬化がはじまらずに一旦粘度が低下してから徐々に硬化が進展する。すなわち、封止樹脂が流動性を有しているために対向するバンプ電極間に挟まりやすいという別の問題があった。 On the other hand, for example, in the case of performing fusion bonding using tin-silver (Sn-Ag) solder as the bonding of the bump electrodes, the melting point of the solder is around 220 ° C. In addition, when performing solid phase diffusion using a plating bump electrode such as gold (Au) or copper (Cu), a high temperature of 200 ° C. or higher is generally required. However, when the temperature of the sealing resin is increased to a temperature at which solid phase diffusion progresses, the curing does not start immediately but the viscosity decreases once and then the curing gradually progresses. That is, since the sealing resin has fluidity, there is another problem that it is likely to be sandwiched between the bump electrodes facing each other.
本発明はこのような点に鑑みてなされたものであり、半導体基板と回路基板との接合を確実に達成することができる接合性信頼の高い半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a method for manufacturing a highly reliable semiconductor device capable of reliably achieving the bonding between a semiconductor substrate and a circuit board. .
本発明では上記課題を解決するために、図1のフローチャート図に示すように、フリップチップ構造を有する半導体装置の製造方法において、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程(S11)と、絶縁材料が接着性を発現する第1の温度にて、半導体基板を回路基板に対して傾けて、仮固定する工程(S12)と、仮固定した複数の一対の基板が載置された、ポンプにて内部を真空にできる装置内を、ポンプを用いて真空引きする工程(S13)と、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第2の温度にて、接合された絶縁材料を硬化させる工程(S14)と、電極同士が固相拡散を発現もしくは電極同士が融解する第3の温度にて、接合された電極間に金属接合を形成させる工程(S15)と、を有することを特徴とする半導体装置の製造方法が提供される。 In the present invention, in order to solve the above-mentioned problem, as shown in the flowchart of FIG. 1, in a method of manufacturing a semiconductor device having a flip chip structure, each surface of a semiconductor substrate and a circuit substrate constituting a pair of substrates is respectively provided. A step of embedding between the formed electrodes with an insulating material (S11), and a step of temporarily fixing the semiconductor substrate by tilting the semiconductor substrate with respect to the circuit substrate at a first temperature at which the insulating material exhibits adhesiveness (S12). ), A step (S13) of evacuating the inside of the apparatus on which a plurality of temporarily fixed substrates placed, which can be evacuated with a pump, using a pump, and a plurality of temporarily fixed substrates Applying pressure evenly to the surface of the substrate to bond the pair of substrates, maintaining the pressure, and curing the bonded insulating material at a second temperature at which the insulating material is cured (S14); Each other is solid Diffused by the third temperature that expression or electrodes to each other to melt the a step (S15) of forming a metal bonding between the bonded electrodes, the method of manufacturing a semiconductor device characterized by having a are provided.
このような半導体装置の製造方法によれば、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料が埋め込まれて、絶縁材料が接着性を発現する第1の温度にて、半導体基板が回路基板に対して傾けられ、仮固定されて、仮固定した複数の一対の基板が載置された、ポンプにて内部を真空にできる装置内が、ポンプを用いて真空引きされて、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第2の温度にて、接合された絶縁材料が硬化させられて、電極同士が固相拡散を発現もしくは電極同士が融解する第3の温度にて、接合された電極間に金属接合が形成されるようになる。
According to such a method for manufacturing a semiconductor device, an insulating material is embedded between electrodes formed on each surface of a semiconductor substrate and a circuit board constituting a pair of substrates, and the insulating material exhibits adhesiveness. At the first temperature, the semiconductor substrate is tilted with respect to the circuit board, temporarily fixed, and a plurality of temporarily fixed substrates are placed, and the inside of the apparatus capable of evacuating the inside with a pump is A pressure is applied evenly to the surfaces of a plurality of temporarily fixed substrates that are evacuated using a pump, to join the pair of substrates, to maintain the pressure, and to a second temperature at which the insulating material is cured. Thus, the bonded insulating material is cured, and a metal bond is formed between the bonded electrodes at a third temperature at which the electrodes exhibit solid phase diffusion or the electrodes melt.
本発明では、一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間に絶縁材料を埋め込み、絶縁材料が接着性を発現する第1の温度にて、半導体基板を回路基板に対して傾け、仮固定して、仮固定した複数の一対の基板を真空引きして、仮固定した複数の一対の基板の表面に均等に圧力を加えて、一対の基板を接合し、圧力を維持するとともに、絶縁材料が硬化する第2の温度にて、接合された絶縁材料を硬化させて、電極同士が固相拡散を発現もしくは電極同士が融解する第3の温度にて、接合された電極間に金属接合を形成するようになる。このような半導体装置の製造方法によって、半導体基板と回路基板とのフリップチップ実装の電極同士の接合信頼性が向上する。 In the present invention, an insulating material is embedded between electrodes formed on each surface of a semiconductor substrate and a circuit board constituting a pair of substrates, and the semiconductor substrate is formed at a first temperature at which the insulating material exhibits adhesiveness. Tilt the substrate against the circuit board, temporarily fix it, evacuate the pair of temporarily fixed substrates, apply pressure evenly to the surfaces of the pair of temporarily fixed substrates, and join the pair of substrates Then, while maintaining the pressure, the bonded insulating material is cured at the second temperature at which the insulating material is cured, and the electrodes exhibit solid phase diffusion or at the third temperature at which the electrodes melt. A metal bond is formed between the bonded electrodes. By such a method for manufacturing a semiconductor device, the bonding reliability between flip-chip mounting electrodes of a semiconductor substrate and a circuit substrate is improved.
以下、本発明の概要を、図面を参照して詳細に説明する。
まず、本発明の概要について説明し、その後に、本発明の実施の形態について説明を行う。
Hereinafter, the outline of the present invention will be described in detail with reference to the drawings.
First, an outline of the present invention will be described, and then an embodiment of the present invention will be described.
図1は、本発明の概要を表すフローチャート図である。
本発明では、以下のステップS11からステップS15を経ることによって、半導体基板と回路基板とにフリップチップ実装が実現される。
FIG. 1 is a flowchart showing the outline of the present invention.
In the present invention, flip-chip mounting is realized on the semiconductor substrate and the circuit board through the following steps S11 to S15.
[ステップS11]半導体基板と回路基板との表面に形成された複数の電極の間を、絶縁樹脂を用いて埋め込む。ただし、電極は露出されるようにする。
[ステップS12]電極が露出されるように絶縁樹脂に覆われた半導体基板および回路基板を、それぞれの電極同士および絶縁樹脂同士が対向するように接合する。絶縁樹脂が流動化せずに、接着性を発現する温度にて、回路基板に対し半導体基板を傾けた状態で、半導体基板周辺部4辺のうち何れか1辺のみで回路基板に絶縁樹脂の接着力を利用して仮固定させる。
[Step S11] A plurality of electrodes formed on the surfaces of the semiconductor substrate and the circuit board are embedded with an insulating resin. However, the electrode is exposed.
[Step S12] The semiconductor substrate and the circuit board covered with the insulating resin so that the electrodes are exposed are joined so that the electrodes and the insulating resins face each other. The insulating resin does not flow on the circuit board at any one of the four sides of the peripheral part of the semiconductor substrate in a state where the semiconductor substrate is tilted with respect to the circuit board at a temperature at which adhesiveness is exhibited without fluidization. Temporarily fix using adhesive force.
[ステップS13]仮固定させた半導体基板と回路基板との外気を真空引きし、半導体基板と回路基板の間の残留空気を排出させる。
[ステップS14]仮固定された半導体基板と回路基板との表面を均等に加圧する。加圧して、一定の圧力を維持しながら、絶縁樹脂が硬化する温度にて、仮固定された半導体基板と回路基板との絶縁樹脂を硬化させる。
[Step S13] The outside air between the temporarily fixed semiconductor substrate and the circuit board is evacuated, and residual air between the semiconductor substrate and the circuit board is discharged.
[Step S14] The surfaces of the temporarily fixed semiconductor substrate and circuit substrate are uniformly pressurized. The insulating resin between the temporarily fixed semiconductor substrate and the circuit board is cured at a temperature at which the insulating resin is cured while maintaining a constant pressure by applying pressure.
[ステップS15]仮固定された半導体基板と回路基板との電極同士を、電極が固相拡散を発現もしくは電極が融解する温度にて、金属接合によって接合させる。
以上のように、絶縁樹脂が流動性を発現する温度以下で接合された半導体基板と回路基板とを加圧し、絶縁樹脂の接着力により半導体基板と回路基板とが仮固定されるために、露出された電極への絶縁樹脂の流入を防止することができる。さらに半導体基板の外周部のみで仮固定した状態で真空引きすることにより、半導体基板と回路基板との間の残留空気を排出した状態で仮固定された半導体基板と回路基板とを加圧することにより、ボイドの生成を抑制する。引き続き、一定圧力を維持したまま、絶縁樹脂を硬化させることによって、絶縁樹脂の膨張を抑え込むことができ、電極への絶縁樹脂の流入を防止することができる。また、半導体基板と回路基板とを均等圧によって加圧することから、確実に対向する電極同士の接合を実現することが可能となる。さらに、仮固定後、電極が固相拡散を発現もしくは電極が融解する温度にて、対向する電極同士を接合させると、電極間に金属接合が生じるために、確実に電極同士の接合を実現することが可能となる。
[Step S15] The temporarily fixed electrodes of the semiconductor substrate and the circuit board are bonded together by metal bonding at a temperature at which the electrodes exhibit solid phase diffusion or the electrodes melt.
As described above, the pressure is applied to the semiconductor substrate and the circuit board that are bonded at a temperature lower than the temperature at which the insulating resin exhibits fluidity, and the semiconductor substrate and the circuit board are temporarily fixed by the adhesive force of the insulating resin. Insulating resin can be prevented from flowing into the formed electrodes. Furthermore, by vacuuming in a state of being temporarily fixed only at the outer peripheral portion of the semiconductor substrate, by pressurizing the semiconductor substrate and the circuit substrate temporarily fixed in a state in which residual air between the semiconductor substrate and the circuit substrate is discharged. , Suppress the formation of voids. Subsequently, by hardening the insulating resin while maintaining a constant pressure, the expansion of the insulating resin can be suppressed, and the inflow of the insulating resin to the electrode can be prevented. In addition, since the semiconductor substrate and the circuit board are pressed with a uniform pressure, it is possible to reliably bond the electrodes facing each other. Furthermore, after temporary fixing, when electrodes facing each other at a temperature at which solid phase diffusion occurs or the electrodes melt, metal electrodes are bonded between the electrodes, so that the electrodes can be reliably bonded to each other. It becomes possible.
このようにして、本発明では、電極同士の接合信頼性が向上したフリップチップ構造を有する半導体装置を実現することが可能となる。
次に実施の形態について、図2〜図11を用いて以下に説明する。
Thus, according to the present invention, it is possible to realize a semiconductor device having a flip chip structure in which the bonding reliability between electrodes is improved.
Next, an embodiment will be described below with reference to FIGS.
まず、半導体基板の表面に形成されたバンプ電極を、絶縁樹脂を用いて埋め込む。
図2は、バンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
半導体基板11上に、電極材料のCuを用いて複数のバンプ電極12aを形成する。エポキシ系の接着剤である絶縁樹脂13aを印刷法により、複数のバンプ電極12a間に塗布して、バンプ電極12aの間を埋め込む。
First, bump electrodes formed on the surface of the semiconductor substrate are embedded using an insulating resin.
FIG. 2 is a schematic cross-sectional view of a semiconductor substrate in which bump electrodes are sealed with an insulating resin.
A plurality of bump electrodes 12 a are formed on the
なお、半導体基板11上のバンプ電極12aは、例えば、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプによって形成することができる。
また、絶縁樹脂13aによってバンプ電極12aの間を埋め込むとき、図2に示すように、バンプ電極12a全体を覆うように絶縁樹脂13aを形成した場合は、次に説明するように、平坦化処理を行うことによって、バンプ電極12aを露出させることができる。
The bump electrode 12a on the
Further, when the space between the bump electrodes 12a is embedded with the insulating resin 13a, as shown in FIG. 2, when the insulating resin 13a is formed so as to cover the entire bump electrode 12a, a planarization process is performed as described below. By doing so, the bump electrode 12a can be exposed.
次に、絶縁樹脂で埋め込まれた半導体基板の表面を平坦化する。
図3は、平坦化されているバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図であり、図4は、平坦化されたバンプ電極が絶縁樹脂により封止された半導体基板の断面模式図である。
Next, the surface of the semiconductor substrate embedded with the insulating resin is planarized.
FIG. 3 is a schematic cross-sectional view of a semiconductor substrate in which the planarized bump electrodes are sealed with an insulating resin, and FIG. 4 is a cross-sectional view of the semiconductor substrate in which the planarized bump electrodes are sealed with an insulating resin. It is a schematic diagram.
封止された半導体基板10aを、例えば100℃程度の温度にて約30分間程度乾燥させて、半硬化の状態にする。なお、塗布した絶縁樹脂13aを乾燥させて、半硬化の状態にする代わりに、最初から半硬化の状態のエポキシ樹脂シートを半導体基板11上に貼り付けるようにしても、同様の効果を得ることができる。
The sealed semiconductor substrate 10a is dried, for example, at a temperature of about 100 ° C. for about 30 minutes to be in a semi-cured state. It should be noted that the same effect can be obtained by pasting a semi-cured epoxy resin sheet on the
そして、半硬化の状態の封止された半導体基板10aを、図3に示すように、バイト14によって切削平坦化する。切削平坦化することによって、封止された半導体基板10aの表面の凹凸が減少されるだけでなく、絶縁樹脂13aによって埋もれていたバンプ電極12aが露出される。なお、平坦化の手法にはCMP(Chemical Mechanical Polishing:化学機械研磨)、研削、切削などがある。しかし、このように半硬化絶縁樹脂とバンプ電極を平坦化する場合には、CMPでは薬液使用による絶縁樹脂変質の問題があり、研削は砥粒が絶縁樹脂に埋没する問題がある。切削は、薬液や砥粒などを用いないためにこれらの問題はなく、確実にバンプ電極12aが露出される。 Then, the semi-cured sealed semiconductor substrate 10a is cut and flattened with a cutting tool 14 as shown in FIG. By cutting and flattening, not only the unevenness of the surface of the sealed semiconductor substrate 10a is reduced, but the bump electrode 12a buried in the insulating resin 13a is exposed. Note that planarization methods include CMP (Chemical Mechanical Polishing), grinding, and cutting. However, when flattening the semi-cured insulating resin and the bump electrode in this way, there is a problem of the insulating resin deterioration due to the use of a chemical solution in CMP, and grinding has a problem that the abrasive grains are buried in the insulating resin. Since cutting does not use chemicals or abrasive grains, these problems do not occur, and the bump electrode 12a is reliably exposed.
そして、封止された半導体基板10aを切削平坦化すると、図4に示すように、封止された半導体基板10となる。封止された半導体基板10は、半導体基板11上に、露出されたバンプ電極12と、バンプ電極12間に埋め込まれた絶縁樹脂13とによって構成される。
Then, when the sealed semiconductor substrate 10a is cut and planarized, the sealed
次に、回路基板上の表面にバンプ電極を形成し、形成した後にバンプ電極の間を絶縁樹脂で埋め込む。
図5は、表面に形成されたバンプ電極の間が絶縁樹脂にて埋め込まれた回路基板の断面模式図である。
Next, bump electrodes are formed on the surface of the circuit board, and after the formation, the space between the bump electrodes is filled with an insulating resin.
FIG. 5 is a schematic cross-sectional view of a circuit board in which a space between bump electrodes formed on the surface is embedded with an insulating resin.
回路基板21上に、封止された半導体基板10と異なり、電極材料のSnを用いてバンプ電極22を形成する。エポキシ系の接着剤である絶縁樹脂23を印刷法により、バンプ電極22の間に塗布して、バンプ電極22の間を埋め込むことによって、図5に示すような、封止された回路基板20が形成される。
Unlike the sealed
なお、封止された回路基板20上のバンプ電極22は、半導体基板11上のバンプ電極12aと同様に、例えば、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプによって形成することができる。
The
また、封止された回路基板20においても、バンプ電極22全体が覆われるように絶縁樹脂23が形成された場合は、封止された半導体基板10の形成の際に説明したように、封止された回路基板20の表面およびバンプ電極22の表面を平坦化することによって、バンプ電極22を露出させることができる。なお、回路基板20においては、絶縁樹脂23を完全硬化させてもよい。完全硬化させた場合、砥粒の埋没が減るために切削する以外に研削、研磨によって平坦化しバンプ電極を露出させることができる。
Also, in the sealed
また、バンプ電極22全体が絶縁樹脂23に覆われたときのように、封止された回路基板20に平坦化が必要な場合は、平坦化処理の代わりに、バンプ電極形成の際に用いるソルダーレジストを、バンプ電極との段差が3μm以内とするように塗布することによって、平坦化処理と同様の効果が得られる。
Also, when the sealed
次に、上述のように作成された半導体基板と回路基板とを接合する。
封止された半導体基板10と封止された回路基板20とを実装する工程には、大きく分けて「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の3つに分けられる。
Next, the semiconductor substrate prepared as described above and the circuit board are bonded.
The process of mounting the sealed
図6は、仮固定された半導体基板と回路基板との断面模式図である。
フリップチップボンダにより「仮固定」し、バンプ電極12,22同士および絶縁樹脂13,23同士が対向するようにする。ここで、半導体基板11は、回路基板21に対して傾いた状態で仮固定されている。続いて、均等圧力接合装置で、「樹脂硬化」し、さらに連続して均等圧力接合装置を用いるか、もしくは加熱炉またはリフロー炉を用いて電極同士を「金属接合」させる。
FIG. 6 is a schematic cross-sectional view of the temporarily fixed semiconductor substrate and circuit board.
The
図7は、半導体基板と回路基板とを接合させる時の温度、圧力、気圧のグラフである。
半導体基板と回路基板とを接合させるために、「仮固定」処理の工程、「樹脂硬化」処理の工程、「金属接合」処理の工程の3つの工程が、図7に示すような、温度、圧力、気圧に従って行われる。
FIG. 7 is a graph of temperature, pressure, and atmospheric pressure when bonding a semiconductor substrate and a circuit board.
In order to bond the semiconductor substrate and the circuit board, the three steps of “temporary fixing” processing, “resin curing” processing, and “metal bonding” processing are performed as shown in FIG. Performed according to pressure and pressure.
「仮固定」処理の工程では、半導体基板と回路基板とを、絶縁樹脂を介して、仮固定する。次の「樹脂硬化」処理の工程では、仮固定した半導体基板と回路基板とに圧力を加えて、加熱することにより、絶縁樹脂を硬化させる。最後の「金属接合」処理の工程では、バンプ電極間に金属接合を形成させる。以上のような、3つの工程によって半導体基板と回路基板とのフリップチップ接合が完了する。 In the “temporary fixing” process, the semiconductor substrate and the circuit board are temporarily fixed via an insulating resin. In the next “resin curing” process, the insulating resin is cured by applying pressure to the temporarily fixed semiconductor substrate and circuit substrate and heating them. In the final “metal bonding” process, metal bonding is formed between the bump electrodes. The flip chip bonding between the semiconductor substrate and the circuit board is completed by the three processes as described above.
図8は、均等圧力接合装置に搭載された半導体基板と回路基板との断面模式図である。
なお、均等圧力接合装置40には、ヒータ41a,41b、ポンプ42、フリップチップボンダ43および側壁44a,44bにより構成されている。
FIG. 8 is a schematic cross-sectional view of a semiconductor substrate and a circuit board mounted on the uniform pressure bonding apparatus.
The uniform pressure bonding apparatus 40 includes
ポンプ42は、均等圧力接合装置40中の気圧を自由に調節して、真空にすることができる。そして、弾性材料にて構成されるフリップチップボンダ43は、均等圧力接合装置40の側壁44a,44bに沿って上下に動くことができて、均等圧力接合装置40内に搭載された、封止された半導体基板10と封止された回路基板20とに自由に圧力を加えることができる。
The pump 42 can be evacuated by freely adjusting the atmospheric pressure in the uniform pressure bonding apparatus 40. The flip chip bonder 43 made of an elastic material can move up and down along the side walls 44a and 44b of the uniform pressure bonding apparatus 40, and is mounted and sealed in the uniform pressure bonding apparatus 40. It is possible to freely apply pressure to the
それでは、以下に「仮固定」処理、「樹脂硬化」処理、「金属接合」処理の各工程の詳細について説明する。
まず、「仮固定」処理の工程について説明する。
The details of each step of the “temporary fixing” process, the “resin curing” process, and the “metal bonding” process will be described below.
First, the “temporary fixing” process will be described.
図6に示したように、フリップチップボンダ43により対となった封止された半導体基板10と封止された回路基板20の位置合わせを行った後に、封止された半導体基板10と封止された回路基板20とを、バンプ電極12,22同士および絶縁樹脂13,23同士が対向するようにし、絶縁樹脂13,23の接着性を利用して仮固定する。このとき、封止された半導体基板10の周辺部4辺のうち何れか1辺のみで仮固定するために、封止された半導体基板10を封止された回路基板20と平行の位置から1μm〜2μm程度傾けておく。
As shown in FIG. 6, after the paired sealed
なお、この時の、仮固定温度は、半硬化のエポキシ系の接着剤の絶縁樹脂13,23が接着性を発現する100℃程度とする。そして、仮固定のための、フリップチップボンダ43の圧力は、0.01MPa〜1MPaとする。
The temporary fixing temperature at this time is about 100 ° C. at which the insulating
次に「樹脂硬化」処理の工程について説明する。
図8に示したように、均等圧力接合装置40内にフリップチップボンダ43によって仮固定された封止された半導体基板10と封止された回路基板20とが複数搭載される。
Next, the “resin curing” process will be described.
As shown in FIG. 8, a plurality of sealed
図9は、加熱および加圧されている均等圧力接合装置に搭載された半導体基板と回路基板との断面模式図である。
なお、「樹脂硬化」処理では、さらに2段階の工程を有する。
FIG. 9 is a schematic cross-sectional view of a semiconductor substrate and a circuit board mounted on a heated and pressurized uniform pressure bonding apparatus.
The “resin curing” process further includes two steps.
まず、仮固定された封止された半導体基板10と封止された回路基板20とが搭載された均等圧力接合装置40内を、絶縁樹脂13,23が流動化しない温度、例えば100℃程度に、ヒータ41a,41bを用いて調節するとともに、ポンプ42を用いて真空にする。この条件下で、仮固定された封止された半導体基板10と封止された回路基板20とを、図9に示すように、フリップチップボンダ43を用いて、0.3MPa〜数10MPaの圧力で加圧し、一定の圧力を維持する。
First, in the uniform pressure bonding apparatus 40 on which the temporarily fixed sealed
次に、均等圧力接合装置40内の温度を、絶縁樹脂13,23が硬化する温度、例えば180℃程度に、10分間程度、ヒータ41a,41bを用いて調節して保持して、絶縁樹脂13,23を硬化させる。
Next, the temperature in the uniform pressure bonding apparatus 40 is adjusted and held at a temperature at which the insulating
最後に「金属接合」処理の工程について説明する。
「樹脂硬化」処理とともに、図9に示したように、バンプ電極12,22間では、Cu電極とSn電極とで固相拡散が生じて、CuとSnとの金属間化合物(Cu6Sn6およびCu3Sn)が生成される。
Finally, the “metal bonding” process will be described.
As shown in FIG. 9, along with the “resin hardening” process, solid phase diffusion occurs between the
さらに、圧力を保持したまま、100℃程度まで冷却する。そして、圧力および気圧を解除してから、接合された封止された半導体基板10と封止された回路基板20とを均等圧力接合装置40から取り出す。
Furthermore, it cools to about 100 degreeC, hold | maintaining a pressure. Then, after the pressure and the atmospheric pressure are released, the bonded and sealed
図10は、加熱されている接合された半導体基板と回路基板との断面模式図である。
図10に示すように、均等圧力接合装置40から取り出された、接合された封止された半導体基板10と封止された回路基板20とをオーブンなどによって、250℃〜300℃の温度によって加熱する。接合された封止された半導体基板10と封止された回路基板20とが、再び加熱されることによって、バンプ電極12,22間の固相拡散がさらに進展する。固相拡散がさらに進展すると、リン青銅において、Cu6Sn6からCu3Snへの変化が促進され応力集中の少ない電極構造となり、バンプ電極12,22の接合が強化されて、フリップチップ構造を有する半導体装置が完成する。
FIG. 10 is a schematic cross-sectional view of a bonded semiconductor substrate and circuit board being heated.
As shown in FIG. 10, the bonded and sealed
したがって、図7のグラフに示したように、「仮固定」処理では、封止された半導体基板10と封止された回路基板20との絶縁樹脂13,23が流動性を発現する温度(温度A)以下で、加圧(圧力X)して、封止された半導体基板10と封止された回路基板20との仮固定を行うことにより、露出されたバンプ電極12,22への絶縁樹脂13,23の流入を防止することができる。さらに「仮固定」処理で、封止された半導体基板10の周辺部4辺のうち何れか1辺のみで封止された回路基板20に仮固定した状態で真空引きをして加圧することで、封止された半導体基板10と封止された回路基板20に残留する空気を確実に排出してボイド生成を抑制することができる。そして、「樹脂硬化」処理において、引き続き、加圧し、一定圧力(圧力Y)を維持するとともに、絶縁樹脂13,23が硬化する温度(温度B)前後にて、絶縁樹脂13,23を硬化させるため、絶縁樹脂13,23の膨張を抑え込むことができ、露出されたバンプ電極12,22への絶縁樹脂13,23の流入を防止することができる。また、フリップチップボンダ43による均等圧により加圧することから、確実にバンプ電極12,22間の接合を実現することが可能となる。さらに、「金属接合」処理において、「樹脂硬化」処理後、一定圧力(圧力Z)を加圧するとともに、バンプ電極12,22の固相拡散が発現または融解する温度(温度C)にて、バンプ電極12,22同士に金属接合が生じて、確実にバンプ電極12,22同士の接合を実現することが可能となる。
Therefore, as shown in the graph of FIG. 7, in the “temporary fixing” process, the temperature (temperature) at which the insulating
このようにして、本発明では、電極同士の接合信頼性が向上したフリップチップ構造を有する半導体装置を実現することが可能となる。
図11は、樹脂と電極との組み合わせによる接合条件の表である。
Thus, according to the present invention, it is possible to realize a semiconductor device having a flip chip structure in which the bonding reliability between electrodes is improved.
FIG. 11 is a table of bonding conditions depending on combinations of resin and electrodes.
本実施の形態では、絶縁樹脂にエポキシ系の接着剤、バンプ電極にCu−Sn電極を用いて、図7のエポキシ系、温度、圧力、時間などの条件にて、半導体基板と回路基板との接合を行った。 In the present embodiment, an epoxy-based adhesive is used for the insulating resin and a Cu-Sn electrode is used for the bump electrode, and the semiconductor substrate and the circuit board are bonded under the conditions of the epoxy system, temperature, pressure, time, etc. of FIG. Bonding was performed.
本実施の形態で挙げた材料以外でも、図11に示した通り、例えば、絶縁樹脂にベンゾシクロブテン、バンプ電極にAu−Sn基合金を、それぞれに適した温度、圧力、時間などの条件にて、接合された半導体基板と回路基板とでも、本実施の形態と同様の効果を得ることができる。 In addition to the materials mentioned in this embodiment, as shown in FIG. 11, for example, benzocyclobutene is used as the insulating resin, and Au—Sn base alloy is used as the bump electrode. Thus, even with the bonded semiconductor substrate and circuit board, the same effects as in the present embodiment can be obtained.
本実施の形態において、半導体基板と回路基板とを接合する場合を例に挙げて説明したが、半導体基板同士または回路基板同士の接合にも本実施の形態を利用することができ、同様の効果を得ることができる。一方、特に作成方法の記載が無い場合は、公知従来の方法を用いて作成するものとする。また、絶縁樹脂、電極を構成する材料や接合条件として、実施の形態に挙げた材料や条件、または、図7に示した材料や条件が考えられる。しかし、実施の形態を構成可能な材料系および条件の組み合わせにしても同様の効果を得ることができる。 In the present embodiment, the case where the semiconductor substrate and the circuit board are bonded to each other has been described as an example. However, the present embodiment can also be used for bonding between the semiconductor substrates or between the circuit boards. Can be obtained. On the other hand, when there is no description of the creation method, it is created using a known conventional method. In addition, as materials and bonding conditions for forming the insulating resin and electrodes, the materials and conditions described in the embodiment, or the materials and conditions shown in FIG. However, the same effect can be obtained even by combining material systems and conditions that can constitute the embodiment.
(付記1) フリップチップ構造を有する半導体装置の製造方法において、
一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程と、
前記絶縁材料が接着性を発現する第1の温度にて、前記半導体基板を前記回路基板に対して傾けて、仮固定する工程と、
仮固定した複数の前記一対の基板を真空引きする工程と、
仮固定した複数の前記一対の基板の表面に均等に圧力を加えて、前記一対の基板を接合し、前記圧力を維持するとともに、前記絶縁材料が硬化する第2の温度にて、接合された前記絶縁材料を硬化させる工程と、
前記電極同士が固相拡散を発現もしくは前記電極同士が融解する第3の温度にて、接合された前記電極間に金属接合を形成させる工程と、
を有することを特徴とする半導体装置の製造方法。
(Additional remark 1) In the manufacturing method of the semiconductor device which has a flip chip structure,
A step of embedding a gap between electrodes formed on each surface of a semiconductor substrate and a circuit board constituting a pair of substrates with an insulating material;
Tilting the semiconductor substrate with respect to the circuit board at a first temperature at which the insulating material exhibits adhesion;
Evacuating a plurality of the pair of temporarily fixed substrates;
Pressure is evenly applied to the surfaces of the pair of temporarily fixed substrates to bond the pair of substrates, and the pressure is maintained and the bonding is performed at a second temperature at which the insulating material is cured. Curing the insulating material;
Forming a metal bond between the bonded electrodes at a third temperature at which the electrodes exhibit solid phase diffusion or at which the electrodes melt;
A method for manufacturing a semiconductor device, comprising:
(付記2) 前記電極の間を前記絶縁材料にて埋め込む工程の後に、前記絶縁材料の表面および前記電極の表面を平坦化する工程をさらに有することを特徴とする付記1記載の半導体装置の製造方法。 (Supplementary note 2) The method of manufacturing a semiconductor device according to supplementary note 1, further comprising a step of planarizing a surface of the insulating material and a surface of the electrode after the step of filling the space between the electrodes with the insulating material. Method.
(付記3) 切削によって前記平坦化を行うことを特徴とする付記2記載の半導体装置の製造方法。
(付記4) 前記平坦化する工程の前に、前記絶縁材料を半硬化する工程をさらに有することを特徴とする付記2又は3記載の半導体装置の製造方法。
(Additional remark 3) The said planarization is performed by cutting, The manufacturing method of the semiconductor device of
(Additional remark 4) The manufacturing method of the semiconductor device of
(付記5) 前記絶縁材料にエポキシ系接着剤もしくはベンゾシクロブテン系接着剤を用いることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
(付記6) 前記電極に、金、銅、錫または錫合金のうちいずれか1種もしくは2種を用いることを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
(Additional remark 5) The manufacturing method of the semiconductor device of any one of Additional remark 1 thru | or 4 using an epoxy-type adhesive agent or a benzocyclobutene-type adhesive agent for the said insulating material.
(Supplementary Note 6) The method for manufacturing a semiconductor device according to any one of Supplementary notes 1 to 5, wherein any one or two of gold, copper, tin, and a tin alloy is used for the electrode.
(付記7) 前記電極が前記基板上に、電解メッキ法、無電解メッキ法、印刷法またはワイヤバンプを用いて形成されることを特徴とする付記6記載の半導体装置の製造方法。
(付記8) 真空中において、前記絶縁材料を硬化させる工程を行うことを特徴とする付記1乃至7のいずれか1項に記載の半導体装置の製造方法。
(Additional remark 7) The said electrode is formed on the said board | substrate using the electrolytic plating method, the electroless plating method, the printing method, or a wire bump, The manufacturing method of the semiconductor device of Additional remark 6 characterized by the above-mentioned.
(Additional remark 8) The manufacturing method of the semiconductor device of any one of Additional remark 1 thru | or 7 which performs the process of hardening the said insulating material in a vacuum.
(付記9) 100℃において、前記仮固定する工程を行うことを特徴とする付記1乃至8のいずれか1項に記載の半導体装置の製造方法。
(付記10) 0.01MPaから1MPaの圧力下において、前記仮固定する工程を行うことを特徴とする付記1乃至9のいずれか1項に記載の半導体装置の製造方法。
(Additional remark 9) The manufacturing method of the semiconductor device of any one of Additional remark 1 thru | or 8 which performs the said temporary fixing process at 100 degreeC.
(Additional remark 10) The manufacturing method of the semiconductor device of any one of additional remark 1 thru | or 9 which performs the said temporary fixing process under the pressure of 0.01 Mpa to 1 Mpa.
(付記11) 前記絶縁材料に前記エポキシ系接着剤を使用した時、120℃から200℃において、前記絶縁材料を硬化させる工程を行うことを特徴とする付記5記載の半導体装置の製造方法。
(Supplementary note 11) The method for manufacturing a semiconductor device according to
(付記12) 前記電極に、銅および錫を使用したとき、300℃において、前記金属接合を形成させる工程を行うことを特徴とする付記6記載の半導体装置の製造方法。
(付記13) 前記均等な圧力は、0.3MPaから10MPaであることを特徴とする付記1乃至12のいずれか1項に記載の半導体装置の製造方法。
(Supplementary note 12) The method of manufacturing a semiconductor device according to supplementary note 6, wherein the step of forming the metal junction is performed at 300 ° C. when copper and tin are used for the electrode.
(Additional remark 13) The said equal pressure is 0.3 Mpa to 10 Mpa, The manufacturing method of the semiconductor device of any one of Additional remark 1 thru | or 12 characterized by the above-mentioned.
(付記14) 前記第2の温度は前記第1の温度よりも高く、前記第3の温度は前記第2の温度よりも高いことを特徴とする付記1乃至13のいずれか1項に記載の半導体装置の製造方法。 (Additional remark 14) Said 2nd temperature is higher than said 1st temperature, Said 3rd temperature is higher than said 2nd temperature, Any one of Additional remark 1 thru | or 13 characterized by the above-mentioned. A method for manufacturing a semiconductor device.
10 封止された半導体基板
11 半導体基板
12 バンプ電極
13 絶縁樹脂
20 封止された回路基板
21 回路基板
22 バンプ電極
23 絶縁樹脂
40 均等圧力接合装置
41a,41b ヒータ
42 ポンプ
43 フリップチップボンダ
44a,44b 側壁
DESCRIPTION OF
Claims (5)
一対の基板を構成する半導体基板と回路基板との各表面にそれぞれ形成された電極の間を絶縁材料にて埋め込む工程と、
前記絶縁材料が接着性を発現する第1の温度にて、前記半導体基板を前記回路基板に対して傾けて、仮固定する工程と、
仮固定した複数の前記一対の基板が載置された、ポンプにて内部を真空にできる装置内を、前記ポンプを用いて真空引きする工程と、
仮固定した複数の前記一対の基板の表面に均等に圧力を加えて、前記一対の基板を接合し、前記圧力を維持するとともに、前記絶縁材料が硬化する第2の温度にて、接合された前記絶縁材料を硬化させる工程と、
前記電極同士が固相拡散を発現もしくは前記電極同士が融解する第3の温度にて、接合された前記電極間に金属接合を形成させる工程と、
を有することを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device having a flip chip structure,
A step of embedding a gap between electrodes formed on each surface of a semiconductor substrate and a circuit board constituting a pair of substrates with an insulating material;
Tilting the semiconductor substrate with respect to the circuit board at a first temperature at which the insulating material exhibits adhesion;
A step of evacuating the inside of the apparatus that can be evacuated with a pump, on which a plurality of the temporarily fixed substrates are placed , and using the pump ;
Pressure is evenly applied to the surfaces of the pair of temporarily fixed substrates to bond the pair of substrates, and the pressure is maintained and the bonding is performed at a second temperature at which the insulating material is cured. Curing the insulating material;
Forming a metal bond between the bonded electrodes at a third temperature at which the electrodes exhibit solid phase diffusion or at which the electrodes melt;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260852A JP4983181B2 (en) | 2006-09-26 | 2006-09-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260852A JP4983181B2 (en) | 2006-09-26 | 2006-09-26 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008084951A JP2008084951A (en) | 2008-04-10 |
| JP4983181B2 true JP4983181B2 (en) | 2012-07-25 |
Family
ID=39355523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006260852A Expired - Fee Related JP4983181B2 (en) | 2006-09-26 | 2006-09-26 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4983181B2 (en) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4846633B2 (en) * | 2007-03-20 | 2011-12-28 | 富士通株式会社 | Manufacturing method of component-embedded substrate |
| JP5228479B2 (en) | 2007-12-28 | 2013-07-03 | 富士通株式会社 | Manufacturing method of electronic device |
| US8513810B2 (en) | 2008-07-31 | 2013-08-20 | Nec Corporation | Semiconductor device and method of manufacturing same |
| JP5604937B2 (en) * | 2010-03-31 | 2014-10-15 | 富士通株式会社 | Electronic component, electronic device and manufacturing method thereof |
| JP5286382B2 (en) * | 2011-04-11 | 2013-09-11 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
| JP2013073955A (en) * | 2011-09-26 | 2013-04-22 | Hitachi Chemical Co Ltd | Manufacturing method of circuit connection structure |
| JP6011074B2 (en) * | 2012-01-20 | 2016-10-19 | 富士通株式会社 | Electronic device manufacturing method and electronic device manufacturing apparatus |
| JP2013251405A (en) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | Bonding method of substrate having metal region |
| JP6157206B2 (en) * | 2012-11-28 | 2017-07-05 | 学校法人早稲田大学 | Manufacturing method of laminated structure |
| JP6017297B2 (en) * | 2012-12-14 | 2016-10-26 | オリンパス株式会社 | Manufacturing method of semiconductor device |
| EP2743972A1 (en) * | 2012-12-17 | 2014-06-18 | Imec | Method for bonding semiconductor substrates and devices obtained thereby |
| JP6136411B2 (en) * | 2013-03-18 | 2017-05-31 | 富士通株式会社 | Electronic component joining method and electronic apparatus |
| JP5720748B2 (en) * | 2013-09-19 | 2015-05-20 | デクセリアルズ株式会社 | Manufacturing method of semiconductor chip |
| JP6656836B2 (en) * | 2015-07-24 | 2020-03-04 | 新光電気工業株式会社 | Mounting structure and method of manufacturing the same |
| JP6608640B2 (en) * | 2015-07-28 | 2019-11-20 | 新光電気工業株式会社 | Manufacturing method of mounting structure |
| WO2021131080A1 (en) * | 2019-12-27 | 2021-07-01 | ボンドテック株式会社 | Joining method, item to be joined, and joining device |
| CN117203746A (en) * | 2021-04-28 | 2023-12-08 | 富士胶片株式会社 | Manufacturing method of joint body, manufacturing method of semiconductor device, and resin composition |
| WO2025052540A1 (en) * | 2023-09-05 | 2025-03-13 | 株式会社レゾナック | Method for manufacturing semiconductor device, and film-like adhesive |
| WO2025052541A1 (en) * | 2023-09-05 | 2025-03-13 | 株式会社レゾナック | Method for manufacturing semiconductor device, and insulating resin material |
| CN121039795A (en) * | 2023-09-29 | 2025-11-28 | 株式会社力森诺科 | Method for manufacturing semiconductor devices and curable resin compositions |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853979B2 (en) * | 1998-06-16 | 2006-12-06 | 日東電工株式会社 | Manufacturing method of semiconductor devices |
| JP3422312B2 (en) * | 2000-03-29 | 2003-06-30 | 日本電気株式会社 | Semiconductor device mounting method |
| JP4131681B2 (en) * | 2003-06-20 | 2008-08-13 | 富士通株式会社 | Manufacturing method of semiconductor device |
-
2006
- 2006-09-26 JP JP2006260852A patent/JP4983181B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008084951A (en) | 2008-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4983181B2 (en) | Manufacturing method of semiconductor device | |
| KR100559914B1 (en) | Method and apparatus for forming a coaxial electrical connection | |
| JP5159273B2 (en) | Manufacturing method of electronic device | |
| JP4846633B2 (en) | Manufacturing method of component-embedded substrate | |
| KR102121176B1 (en) | Method for producing semiconductor package | |
| JP3326382B2 (en) | Method for manufacturing semiconductor device | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP2001237268A (en) | Semiconductor element mounting method and manufacturing apparatus | |
| CN108538726B (en) | Method for manufacturing semiconductor chip | |
| JP5228479B2 (en) | Manufacturing method of electronic device | |
| JP2009009994A (en) | Semiconductor device and manufacturing method thereof | |
| JP2010272609A (en) | Semiconductor device and manufacturing method thereof | |
| WO2020122014A1 (en) | Wiring board for semiconductor device, method of manufacturing same, and semiconductor device | |
| JP2000286302A (en) | Semiconductor chip assembling method and assembling apparatus | |
| US6806118B2 (en) | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure | |
| JP2006156794A (en) | Bonding method and bonding structure of semiconductor device | |
| JP4640380B2 (en) | Mounting method of semiconductor device | |
| JP7472484B2 (en) | Composite wiring board and method for manufacturing the same | |
| JP3804586B2 (en) | Manufacturing method of semiconductor device | |
| JP4200090B2 (en) | Manufacturing method of semiconductor device | |
| JP2000058597A (en) | Electronic component mounting method | |
| JP4379216B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007035880A (en) | Manufacturing method of wafer with bump, wafer with bump and semiconductor device | |
| JP3273556B2 (en) | Mounting structure of functional element and method of manufacturing the same | |
| KR20080002501A (en) | Flip Chip Type Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4983181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |