Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4984565B2 - DC-DC converter - Google Patents
[go: Go Back, main page]

JP4984565B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP4984565B2
JP4984565B2 JP2006043563A JP2006043563A JP4984565B2 JP 4984565 B2 JP4984565 B2 JP 4984565B2 JP 2006043563 A JP2006043563 A JP 2006043563A JP 2006043563 A JP2006043563 A JP 2006043563A JP 4984565 B2 JP4984565 B2 JP 4984565B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
resistor
converter
error amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006043563A
Other languages
Japanese (ja)
Other versions
JP2007228649A (en
Inventor
智己 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006043563A priority Critical patent/JP4984565B2/en
Publication of JP2007228649A publication Critical patent/JP2007228649A/en
Application granted granted Critical
Publication of JP4984565B2 publication Critical patent/JP4984565B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、携帯端末等に使用される降圧型もしくは昇圧型のDC−DCコンバータに関する。   The present invention relates to a step-down or step-up DC-DC converter used for a portable terminal or the like.

スイッチング素子をオン(ON)、オフ(OFF)させてDC−DC(直流−直流)変換を行う降圧型もしくは昇圧型のDC−DCコンバータは、携帯端末等に広く利用されている(例えば、特許文献1参照)。図4はこのような一般的なDC−DCコンバータの回路構成例を示す図である。ここでは降圧型のDC−DCコンバータの例を示す。   2. Description of the Related Art A step-down or step-up DC-DC converter that performs DC-DC (direct current-direct current) conversion by turning a switching element on (ON) or off (OFF) is widely used in portable terminals (for example, patents). Reference 1). FIG. 4 is a diagram showing a circuit configuration example of such a general DC-DC converter. Here, an example of a step-down DC-DC converter is shown.

このDC−DCコンバータは、出力電圧Voからのフィードバック信号と基準電圧発生器1からの基準電圧Vrefとの誤差を増幅するエラーアンプQ1と、三角波発生器2からの三角波とエラーアンプQ1の出力信号(エラー信号)とを比較し、その出力信号(エラー信号)に応じたデューティ(duty)比のPWM(Pulse Width Modulation)パルスを出力するコンパレータQ2を備え、コンパレータQ2から出力されたPWMパルスにより出力MOSドライバ3を介してスイッチング素子であるPチャネルのMOSトランジスタTr1をオン、オフさせ、これにより発生した直流電圧を平滑して負荷に供給するものである。   The DC-DC converter includes an error amplifier Q1 that amplifies an error between a feedback signal from the output voltage Vo and a reference voltage Vref from the reference voltage generator 1, a triangular wave from the triangular wave generator 2, and an output signal of the error amplifier Q1. A comparator Q2 that compares (error signal) and outputs a PWM (Pulse Width Modulation) pulse with a duty ratio corresponding to the output signal (error signal), and outputs the PWM pulse output from the comparator Q2 A P-channel MOS transistor Tr1 which is a switching element is turned on and off via the MOS driver 3, and a DC voltage generated thereby is smoothed and supplied to a load.

上記エラーアンプQ1及びコンパレータQ2と、基準電圧発生器1、三角波発生器2及び出力MOSドライバ3は、3Vを発生する内部電源4とともに制御IC10内に構成されている。MOSトランジスタTr1には転流ダイオードD1及びインダクタであるコイルL1が接続され、コイルL1の反対側には平滑コンデンサC1が接続されている。そして、出力電圧Voが供給される負荷として、スイッチSW1を介して負荷抵抗R1が接続されている。   The error amplifier Q1 and comparator Q2, the reference voltage generator 1, the triangular wave generator 2 and the output MOS driver 3 are configured in the control IC 10 together with an internal power supply 4 for generating 3V. A commutation diode D1 and a coil L1 as an inductor are connected to the MOS transistor Tr1, and a smoothing capacitor C1 is connected to the opposite side of the coil L1. A load resistor R1 is connected via a switch SW1 as a load to which the output voltage Vo is supplied.

また、出力電圧Voは抵抗Raと抵抗Rbによって分圧され、分圧された電圧がフィードバック信号として上記エラーアンプQ1に入力され、基準電圧Vrefと比較される。さらに、エラーアンプQ1の入出力間に抵抗R2とコンデンサC2の直列回路が位相補償回路として接続され、分圧用の抵抗Raと並列に抵抗R3とコンデンサC3の直列回路が位相補償回路として接続されている。これらの位相補償回路は、DC−DCコンバータの動作を安定にするために設けられている。   The output voltage Vo is divided by the resistors Ra and Rb, and the divided voltage is input to the error amplifier Q1 as a feedback signal and compared with the reference voltage Vref. Further, a series circuit of a resistor R2 and a capacitor C2 is connected as a phase compensation circuit between the input and output of the error amplifier Q1, and a series circuit of a resistor R3 and a capacitor C3 is connected as a phase compensation circuit in parallel with the voltage dividing resistor Ra. Yes. These phase compensation circuits are provided to stabilize the operation of the DC-DC converter.

上記のように構成されたDC−DCコンバータは、エラーアンプQ1において出力電圧Voからのフィードバック信号を基準電圧Vrefと比較し、その誤差電圧を増幅してエラー信号としてコンパレータQ2に出力する。このとき、エラーアンプQ1の出力(エラー信号)は、フィードバック信号が基準電圧Vrefよりも低い場合には増加する方向、逆に高い場合には減少する方向に制御される。そして、コンパレータQ2はそのエラーアンプQ1から出力されたエラー信号を三角波と比較し、出力MOSドライバ3にPWMパルスを出力する。これにより、MOSトランジスタTr1のオン、オフのデューティ比が制御され、出力電圧Voが制御される。なお、三角波発生器2から三角波を出力するとしたが、三角波の替わりに鋸波を出力するようにしてもよい。   The DC-DC converter configured as described above compares the feedback signal from the output voltage Vo with the reference voltage Vref in the error amplifier Q1, amplifies the error voltage, and outputs the amplified error signal to the comparator Q2. At this time, the output (error signal) of the error amplifier Q1 is controlled to increase when the feedback signal is lower than the reference voltage Vref, and to decrease when the feedback signal is higher. The comparator Q 2 compares the error signal output from the error amplifier Q 1 with a triangular wave and outputs a PWM pulse to the output MOS driver 3. Thereby, the ON / OFF duty ratio of the MOS transistor Tr1 is controlled, and the output voltage Vo is controlled. Although the triangular wave is output from the triangular wave generator 2, a sawtooth wave may be output instead of the triangular wave.

実際DC−DCコンバータにおいては、入力電圧Vccや負荷電流Ioが無視できない範囲で変動することも多い。また、フィードバックループを形成する部品の周波数特性によっては安定性に問題が生じることがある。これらに対し、出力電圧Voを安定に保つためにエラーアンプ周りとセンシング抵抗周りに位相補償回路を付加する場合がある(例えば、非特許文献1参照)。図4の回路では、エラーアンプQ1の入出力間に抵抗R2とコンデンサC2の位相補償回路が接続され、センシング抵抗である抵抗Raと並列に抵抗R3とコンデンサC3の位相補償回路が接続されている。   Actually, in a DC-DC converter, the input voltage Vcc and the load current Io often fluctuate within a range that cannot be ignored. In addition, there may be a problem in stability depending on the frequency characteristics of the parts forming the feedback loop. On the other hand, in order to keep the output voltage Vo stable, a phase compensation circuit may be added around the error amplifier and the sensing resistor (see, for example, Non-Patent Document 1). In the circuit of FIG. 4, a phase compensation circuit of a resistor R2 and a capacitor C2 is connected between the input and output of the error amplifier Q1, and a phase compensation circuit of a resistor R3 and a capacitor C3 is connected in parallel with the resistor Ra that is a sensing resistor. .

すなわち、エラーアンプQ1は負帰還回路であるので位相が180度遅れており、出力側のコイルL1と平滑コンデンサC1によるLCフィルタの位相遅れとこのエラーアンプQ1の位相遅れとが重なって360度の位相遅れが発生すると、出力電圧が発振することになる。そこで、エラーアンプQ1の帰還回路にて位相補償を行うことで、出力電圧の発振を防止している。   That is, since the error amplifier Q1 is a negative feedback circuit, the phase is delayed by 180 degrees, and the phase delay of the LC filter by the coil L1 on the output side and the smoothing capacitor C1 and the phase delay of the error amplifier Q1 overlap with each other. When phase delay occurs, the output voltage oscillates. Therefore, output voltage oscillation is prevented by performing phase compensation in the feedback circuit of the error amplifier Q1.

また、センシング抵抗周りに位相補償回路を付加するのは、電圧モードの場合、エラーアンプQ1の位相補償(遅れ補償)だけでは不十分な場合が多いためである。センシング抵抗の位相補償は部分的位相進み補償であり、図5に示すように一部の周波数領域の位相を進めることで、発振現象を改善する。図5はセンシング抵抗周りの位相補償回路の周波数特性を示す図であり、Aは位相(Phase)[deg]、Bは利得(Gain)[dB]を示している。   The reason why the phase compensation circuit is added around the sensing resistor is that in the voltage mode, the phase compensation (delay compensation) of the error amplifier Q1 is often insufficient. The phase compensation of the sensing resistor is partial phase advance compensation, and the oscillation phenomenon is improved by advancing the phase of a part of the frequency domain as shown in FIG. FIG. 5 is a diagram illustrating the frequency characteristics of the phase compensation circuit around the sensing resistor, where A indicates the phase (Phase) [deg] and B indicates the gain (Gain) [dB].

ここで、上記のセンシング抵抗周りに位相補償回路がある場合、負荷短絡が発生すると位相補償回路のコンデンサC3に蓄積された電荷によってコンデンサC3の両端電圧が保持されるため、エラーアンプQ1への入力端子INが負電圧になる。この制御IC10の入力端子INには通常図6に示すように、ダイオードD2,D3からなる保護回路が設けられており、入力の正(+)及び負(−)の過大電圧から保護しているが、ダイオードD2の接地(GND)側は実際には寄生トランジスタTr2のエミッタと接続されているので、入力端子INが負電圧になると寄生トランジスタTr2にバイアス電流が流れて寄生トランジスタTr2がオンになる。このため、過大電流が寄生トランジスタTr2に流れ、制御IC10が破壊してしまう場合がある。   Here, when there is a phase compensation circuit around the sensing resistor, the voltage across the capacitor C3 is held by the charge accumulated in the capacitor C3 of the phase compensation circuit when a load short circuit occurs, and therefore, the input to the error amplifier Q1. The terminal IN becomes a negative voltage. As shown in FIG. 6, the input terminal IN of the control IC 10 is usually provided with a protection circuit composed of diodes D2 and D3 to protect against input positive (+) and negative (-) overvoltages. However, since the ground (GND) side of the diode D2 is actually connected to the emitter of the parasitic transistor Tr2, when the input terminal IN becomes a negative voltage, a bias current flows through the parasitic transistor Tr2 and the parasitic transistor Tr2 is turned on. . For this reason, an excessive current flows through the parasitic transistor Tr2, and the control IC 10 may be destroyed.

そこで、図7に示すような対策例が施されている。図7は上記の制御IC10に過大電流が流れるのを防止する回路例を示す図である。この回路は、制御IC10の外側で入力端子INと接地間に順方向電圧の低い(0.3V程度)ショットキーバリアダイオードD4を接続したものである。   Therefore, a countermeasure example as shown in FIG. 7 is taken. FIG. 7 is a diagram showing a circuit example for preventing an excessive current from flowing through the control IC 10. In this circuit, a Schottky barrier diode D4 having a low forward voltage (about 0.3 V) is connected between the input terminal IN and the ground outside the control IC 10.

上記の回路においては、負荷短絡が発生するとコンデンサC3に蓄積された電荷が放出されるが、制御IC10内部の上記保護回路のダイオードD2の順方向電圧(0.6V程度)に対してショットキーバリアダイオードD4の順方向電圧の方が低いため、コンデンサC3の蓄積電荷はショットキーバリアダイオードD4によって放出される。そして、負電圧は0.6Vまで落ちないため、保護回路のダイオードD2はオンにならず、寄生トランジスタTr2もオフのままとなり、過大電流が流れることはない。
特開2002−84741号公報 三洋電機株式会社、“スイッチング電源の平滑コンデンサへの応用”、5.OS−CON時の設計例、[on line]、[平成17年12月7日検索]、インターネット〈URL:http://www.secc.co.jp/pdf/2005/oscon/j/j82.pdf〉
In the above circuit, when a load short circuit occurs, the electric charge accumulated in the capacitor C3 is released. However, the Schottky barrier against the forward voltage (about 0.6 V) of the diode D2 of the protection circuit inside the control IC 10 is released. Since the forward voltage of the diode D4 is lower, the charge stored in the capacitor C3 is discharged by the Schottky barrier diode D4. Since the negative voltage does not drop to 0.6V, the diode D2 of the protection circuit is not turned on, the parasitic transistor Tr2 is also kept off, and no excessive current flows.
JP 2002-84741 A 4. Sanyo Electric Co., “Application of switching power supply to smoothing capacitor” Design example for OS-CON, [on line], [Search December 7, 2005], Internet <URL: http://www.secc.co.jp/pdf/2005/oscon/j/j82. pdf>

しかしながら、上記のような従来のDC−DCコンバータにおいては、外付け部品により過大電流に対する対策をしているため、部品点数及び部品レイアウトの増加によりコストアップになるという問題点がある。   However, the conventional DC-DC converter as described above has a problem that the cost is increased due to an increase in the number of components and the component layout, since measures against excessive current are taken with external components.

本発明は、このような点に鑑みてなされたものであり、安価な構成で、過大電流による制御ICの破壊を防止でき、信頼性の高いDC−DCコンバータを提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a highly reliable DC-DC converter that can prevent destruction of a control IC due to an excessive current with an inexpensive configuration.

本発明では上記課題を解決するために、一端が出力電圧に接続された第1の抵抗、および該第1の抵抗の他端と接続された第2の抵抗により前記出力電圧を分圧したフィードバック信号と基準電圧を比較しエラー信号を生成するエラーアンプ、前記エラー信号と三角波もしくは鋸波とを比較してPWMパルスを出力するコンパレータを含む制御用集積回路とを備え、前記コンパレータから出力されたPWMパルスによりスイッチング素子をオン、オフさせて直流電圧を発生するDC−DCコンバータであって、前記エラーアンプへ入力される前記フィードバック信号の帰還回路に、前記第1の抵抗に並列接続されたコンデンサを備えた位相補償回路を有するとともに、前記出力電圧が供給される負荷の異常時に、前記第1の抵抗の他端に接続された前記位相補償回路の一端の接続を前記エラーアンプの入力端子から接地側に切り換えるスイッチを前記制御用集積回路内に有することを特徴とするDC−DCコンバータが提供される。
In the present invention, in order to solve the above-described problem, a feedback in which the output voltage is divided by a first resistor having one end connected to the output voltage and a second resistor connected to the other end of the first resistor. An error amplifier that compares the signal with a reference voltage to generate an error signal, and a control integrated circuit that includes a comparator that compares the error signal with a triangular wave or sawtooth wave to output a PWM pulse, and is output from the comparator A DC-DC converter for generating a DC voltage by turning on and off a switching element by a PWM pulse, and a capacitor connected in parallel to the first resistor in a feedback circuit of the feedback signal input to the error amplifier together and a phase compensation circuit with a the abnormality of the load which the output voltage is supplied, against the other end of the first resistor DC-DC converter is provided, characterized in that it comprises a switch for switching on the ground side end of the connection of the phase compensating circuit from the input terminal of the error amplifier, which is in the control integrated circuit.

このようなDC−DCコンバータによれば、スイッチにより負荷の異常時に位相補償回路の一端の接続がエラーアンプの入力端子から接地側に切り換わるので、安価な構成で、過大電流による制御ICの破壊を防止でき、信頼性の高いものとなる。   According to such a DC-DC converter, the connection of one end of the phase compensation circuit is switched from the input terminal of the error amplifier to the ground side by a switch when the load is abnormal, so that the control IC is destroyed by an excessive current with an inexpensive configuration. Can be prevented, and it becomes highly reliable.

本発明のDC−DCコンバータは、スイッチにより負荷の異常時に位相補償回路の一端の接続が接地側に切り換わるので、安価な構成で、過大電流による制御ICの破壊を防止でき、信頼性が高いという利点がある。   In the DC-DC converter of the present invention, the connection of one end of the phase compensation circuit is switched to the ground side when the load is abnormal by the switch. Therefore, the control IC can be prevented from being destroyed by an excessive current, and has high reliability. There is an advantage.

以下、本発明の実施の形態を図面を参照して説明する。
図1は本発明の第1の実施の形態のDC−DCコンバータの要部を示す回路図である。本実施の形態のDC−DCコンバータの全体構成については、図4と同様であり、コンパレータQ2において、三角波とエラーアンプQ1の出力信号であるエラー信号とを比較して、エラー信号に応じたデューティ比のPWMパルスを発生する。そして、このコンパレータQ2から出力されたPWMパルスによりスイッチング素子であるMOSトランジスタTr1をオン、オフさせて直流電圧を発生し、その直流電圧を平滑して負荷に供給する。また、出力電圧Voのフィードバック信号の帰還回路であるエラーアンプQ1の入力側に抵抗R3とコンデンサC3の位相補償回路を有し、出力電圧Voが供給される負荷の異常時にその位相補償回路の一端の接続をエラーアンプQ1の入力端子から接地側に切り換えるスイッチSW2,SW3を有している。このスイッチSW2,SW3は、DC−DCコンバータの通常動作時は上記位相補償回路の一端が接続される入力端子INとエラーアンプQ1の反転入力端子を接続し、負荷短絡(出力短絡)の検出時は両者を接地側に接続する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a main part of a DC-DC converter according to a first embodiment of the present invention. The overall configuration of the DC-DC converter of the present embodiment is the same as that of FIG. 4, and the comparator Q2 compares the triangular wave with the error signal that is the output signal of the error amplifier Q1, and the duty according to the error signal. A ratio PWM pulse is generated. Then, the PWM pulse output from the comparator Q2 turns on and off the MOS transistor Tr1 which is a switching element to generate a DC voltage, which is smoothed and supplied to the load. In addition, a phase compensation circuit of a resistor R3 and a capacitor C3 is provided on the input side of the error amplifier Q1, which is a feedback circuit for a feedback signal of the output voltage Vo, and one end of the phase compensation circuit is provided when a load to which the output voltage Vo is supplied is abnormal. Are connected to the ground side from the input terminal of the error amplifier Q1. The switches SW2 and SW3 connect the input terminal IN to which one end of the phase compensation circuit is connected to the inverting input terminal of the error amplifier Q1 during normal operation of the DC-DC converter, and when a load short circuit (output short circuit) is detected. Connects both to ground.

次に、上記のように構成されたDC−DCコンバータの制御動作について説明する。本実施の形態のDC−DCコンバータは、図4に示す回路に対して、エラーアンプQ1と制御IC10の入力端子INの間に二つのスイッチSW2,SW3を追加した構成を有している。ここでは、入力端子INの電圧が例えば0.4V以下を過電流として検出する場合について説明する。   Next, the control operation of the DC-DC converter configured as described above will be described. The DC-DC converter of the present embodiment has a configuration in which two switches SW2 and SW3 are added between the error amplifier Q1 and the input terminal IN of the control IC 10 with respect to the circuit shown in FIG. Here, a case will be described in which the voltage at the input terminal IN is detected as an overcurrent when the voltage is 0.4 V or less, for example.

通常動作時(定常時)は安定して出力電圧Voを供給しているため、入力端子INの電圧は1V(基準電圧発生器1から出力されてエラーアンプQ1の非反転入力端子に入力される基準電圧が1Vであり、この基準電圧に仮想短絡されるため)となる。負荷短絡が発生すると出力電圧および入力端子INの電圧は急激に低下し、上記の過電流を検出した時点(入力端子INの電圧=0.4V)で、スイッチSW2,SW3を接地側に切り換える。これにより、コンデンサC3に蓄積された電荷が接地側へ放出され、入力端子INのレベルが負電圧になることなく電荷を放出しきるので、入力端子INのレベルの最小値は0Vとなり、保護回路のダイオードD2,D3及び寄生トランジスタTr2,Tr3は動作しない。   Since the output voltage Vo is stably supplied during normal operation (steady time), the voltage of the input terminal IN is 1 V (output from the reference voltage generator 1 and input to the non-inverting input terminal of the error amplifier Q1. The reference voltage is 1V and is virtually short-circuited to this reference voltage). When a load short-circuit occurs, the output voltage and the voltage at the input terminal IN rapidly decrease, and when the overcurrent is detected (the voltage at the input terminal IN = 0.4 V), the switches SW2 and SW3 are switched to the ground side. As a result, the electric charge accumulated in the capacitor C3 is discharged to the ground side, and the electric charge can be discharged without the level of the input terminal IN becoming a negative voltage. Therefore, the minimum value of the level of the input terminal IN becomes 0 V, and the protection circuit The diodes D2 and D3 and the parasitic transistors Tr2 and Tr3 do not operate.

このように、本実施の形態のDC−DCコンバータは、センシング抵抗周りに位相補償回路がある回路で、出力が短絡した場合でも、スイッチSW2,SW3により位相補償回路からの信号が接地側に切り換わるので、制御IC10の入力端子INに負電圧が加わることなく、安価な構成で、過大電流による制御IC10の破壊を防止でき、信頼性の高いものとなる。   As described above, the DC-DC converter of the present embodiment is a circuit having a phase compensation circuit around the sensing resistor. Even when the output is short-circuited, the signal from the phase compensation circuit is switched to the ground side by the switches SW2 and SW3. In other words, a negative voltage is not applied to the input terminal IN of the control IC 10, and the destruction of the control IC 10 due to an excessive current can be prevented with an inexpensive configuration, so that the reliability is high.

なお、スイッチSW3の切り換えは、MOSトランジスタTr1の入力レベルを固定させる目的で行っているため、入力電圧Vcc側へ切り換えるようにしてもよい。
図2は本実施の形態のスイッチSW2,SW3の具体的構成例を示す回路図である。この回路では、入力端子INの電圧を単純にヒステリシス付きのコンパレータQ3で判定して、ドライバ5を介してNチャネルのMOSトランジスタTr5,Tr8からなるスイッチを動作させているので、ハンチング等の問題はない。コンパレータQ3の基準電圧(V−)は図4の制御IC10内の基準電圧発生器1からの1Vの基準電圧Vrefと抵抗から生成し、例えば立ち下がり時の閾値が0.3Vで、立ち上がり時の閾値が0.5Vになるように設定する。これは一例であり、絶対レベル及びヒステリシスレベルはハンチング等がなく安定に動作するように調整する。また、制御IC10の入力端子INとエラーアンプQ1を接続するスイッチは、電圧変化に対応できるようにNチャネルのMOSトランジスタTr6,PチャネルのMOSトランジスタTr7及びインバータQ4からなるトランスミッションゲート回路にしている。なお、図2ではダイオードD2,D3の図示を省略している。
Since the switch SW3 is switched for the purpose of fixing the input level of the MOS transistor Tr1, it may be switched to the input voltage Vcc side.
FIG. 2 is a circuit diagram showing a specific configuration example of the switches SW2 and SW3 of the present embodiment. In this circuit, the voltage of the input terminal IN is simply determined by the comparator Q3 with hysteresis, and the switch composed of the N-channel MOS transistors Tr5 and Tr8 is operated via the driver 5. Absent. The reference voltage (V−) of the comparator Q3 is generated from the reference voltage Vref of 1V from the reference voltage generator 1 in the control IC 10 of FIG. 4 and a resistor. For example, the threshold value at the time of falling is 0.3V, The threshold is set to 0.5V. This is an example, and the absolute level and the hysteresis level are adjusted so as to operate stably without hunting or the like. The switch connecting the input terminal IN of the control IC 10 and the error amplifier Q1 is a transmission gate circuit composed of an N-channel MOS transistor Tr6, a P-channel MOS transistor Tr7, and an inverter Q4 so as to cope with a voltage change. In FIG. 2, the diodes D2 and D3 are not shown.

図3は本発明の第2の実施の形態のDC−DCコンバータの要部を示す回路図である。本実施の形態は、制御IC10がセンシング抵抗を内蔵している場合である。すなわち、制御IC10内に出力電圧分圧用の抵抗Ra,Rbがあり、その接続点からエラーアンプQ1にフィードバック信号が入力され、抵抗Raと並列に位相補償回路である抵抗R3とコンデンサC3の直列回路が接続される構成となっている。そして、図1のスイッチSW2に相当するスイッチSW4によりDC−DCコンバータの通常動作時は上記位相補償回路からの信号をエラーアンプQ1の反転入力端子に入力し、負荷短絡(出力短絡)の検出時は接地側に入力する。   FIG. 3 is a circuit diagram showing a main part of the DC-DC converter according to the second embodiment of the present invention. In the present embodiment, the control IC 10 includes a sensing resistor. That is, there are resistors Ra and Rb for dividing the output voltage in the control IC 10, a feedback signal is input from the connection point to the error amplifier Q1, and a series circuit of a resistor R3 and a capacitor C3 which is a phase compensation circuit in parallel with the resistor Ra. Are connected. 1 is input to the inverting input terminal of the error amplifier Q1 during the normal operation of the DC-DC converter by the switch SW4 corresponding to the switch SW2 in FIG. 1, and when a load short circuit (output short circuit) is detected. Is input to the ground side.

本実施の形態においても、図1に示す回路と同様、負荷短絡が発生しても入力端子INが負電圧になることはなく、安価な構成で、過大電流による制御IC10の破壊を防止でき、信頼性の高いものとなる。本実施の形態の場合、スイッチSW4を接地側へ切り換えると、エラーアンプQ1の入力は0V(出力の短絡電圧)に固定されるため、図1のスイッチSW3に相当するものは必要ない。   Also in this embodiment, like the circuit shown in FIG. 1, even if a load short-circuit occurs, the input terminal IN does not become a negative voltage, and it is possible to prevent destruction of the control IC 10 due to an excessive current with an inexpensive configuration. It will be highly reliable. In the case of the present embodiment, when the switch SW4 is switched to the ground side, the input of the error amplifier Q1 is fixed at 0 V (short circuit voltage of the output), so that the one corresponding to the switch SW3 in FIG. 1 is not necessary.

なお、上記の各実施の形態では降圧型のDC−DCコンバータを示したが、昇圧型のDC−DCコンバータについても同様の作用効果が得られる。但し、昇圧型のDC−DCコンバータの場合、出力が短絡状態になると入力電圧Vcc→コイル(インダクタ)→出力端子(短絡)の経路で短絡電流が流れ続ける。これが降圧型のDC−DCコンバータと異なる点である。コイルと出力端子との間にロードスイッチを設け、過電流検出時にロードスイッチをオフにする回路を追加した昇圧型のDC−DCコンバータでは、降圧型のDC−DCコンバータとほぼ同じ動作になる。   In each of the above embodiments, the step-down DC-DC converter is shown. However, the same effect can be obtained with the step-up DC-DC converter. However, in the case of a step-up DC-DC converter, when the output is short-circuited, a short-circuit current continues to flow through the path of input voltage Vcc → coil (inductor) → output terminal (short-circuit). This is a difference from the step-down DC-DC converter. A step-up DC-DC converter in which a load switch is provided between the coil and the output terminal and a circuit for turning off the load switch when an overcurrent is detected has substantially the same operation as the step-down DC-DC converter.

本発明の第1の実施の形態のDC−DCコンバータの要部を示す回路図である。It is a circuit diagram which shows the principal part of the DC-DC converter of the 1st Embodiment of this invention. 第1の実施の形態のスイッチの具体的構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of the switch of 1st Embodiment. 本発明の第2の実施の形態のDC−DCコンバータの要部を示す回路図である。It is a circuit diagram which shows the principal part of the DC-DC converter of the 2nd Embodiment of this invention. 一般的なDC−DCコンバータの回路構成例を示す図である。It is a figure which shows the circuit structural example of a general DC-DC converter. センシング抵抗周りの位相補償回路の周波数特性を示す図である。It is a figure which shows the frequency characteristic of the phase compensation circuit around sensing resistance. 制御ICの入力端子の保護回路を示す図である。It is a figure which shows the protection circuit of the input terminal of control IC. 制御ICに過大電流が流れるのを防止する回路例を示す図である。It is a figure which shows the example of a circuit which prevents that an overcurrent flows into control IC.

符号の説明Explanation of symbols

1 基準電圧発生器
2 三角波発生器
3 出力MOSドライバ
4 内部電源
5 ドライバ
10 制御IC
C1 平滑コンデンサ
C2,C3, コンデンサ
D1 転流ダイオード
D2,D3 ダイオード
L1 コイル
Q1 エラーアンプ
Q2,Q3 コンパレータ
R1 負荷抵抗
R2,R3,Ra,Rb 抵抗
SW1,SW2,SW3,SW4 スイッチ
Tr1,Tr5,Tr6,Tr7,Tr8 MOSトランジスタ
DESCRIPTION OF SYMBOLS 1 Reference voltage generator 2 Triangular wave generator 3 Output MOS driver 4 Internal power supply 5 Driver 10 Control IC
C1 smoothing capacitor C2, C3, capacitor D1 commutation diode D2, D3 diode L1 coil Q1 error amplifier Q2, Q3 comparator R1 load resistance R2, R3, Ra, Rb resistance SW1, SW2, SW3, SW4 switch Tr1, Tr5, Tr6 Tr7, Tr8 MOS transistor

Claims (2)

一端が出力電圧に接続された第1の抵抗、および該第1の抵抗の他端と接続された第2の抵抗により前記出力電圧を分圧したフィードバック信号と基準電圧を比較しエラー信号を生成するエラーアンプ、前記エラー信号と三角波もしくは鋸波とを比較してPWMパルスを出力するコンパレータを含む制御用集積回路とを備え、前記コンパレータから出力されたPWMパルスによりスイッチング素子をオン、オフさせて直流電圧を発生するDC−DCコンバータであって、
前記エラーアンプへ入力される前記フィードバック信号の帰還回路に、前記第1の抵抗に並列接続されたコンデンサを備えた位相補償回路を有するとともに、
前記出力電圧が供給される負荷の異常時に、前記第1の抵抗の他端に接続された前記位相補償回路の一端の接続を前記エラーアンプの入力端子から接地側に切り換えるスイッチを前記制御用集積回路内に有することを特徴とするDC−DCコンバータ。
A feedback signal obtained by dividing the output voltage by a first resistor having one end connected to the output voltage and a second resistor connected to the other end of the first resistor is compared with a reference voltage to generate an error signal. An error amplifier, and a control integrated circuit including a comparator that compares the error signal with a triangular wave or a sawtooth wave and outputs a PWM pulse, and the switching element is turned on and off by the PWM pulse output from the comparator. A DC-DC converter for generating a DC voltage,
The feedback circuit of the feedback signal input to said error amplifier, and having a phase compensation circuit comprising a first capacitor connected in parallel to resistor,
The control integrated switch for switching the connection of one end of the phase compensation circuit connected to the other end of the first resistor from the input terminal of the error amplifier to the ground side when the load supplied with the output voltage is abnormal A DC-DC converter characterized by having in a circuit .
前記負荷の異常は負荷短絡であることを特徴とする請求項1記載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein the load abnormality is a load short circuit.
JP2006043563A 2006-02-21 2006-02-21 DC-DC converter Expired - Fee Related JP4984565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006043563A JP4984565B2 (en) 2006-02-21 2006-02-21 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006043563A JP4984565B2 (en) 2006-02-21 2006-02-21 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2007228649A JP2007228649A (en) 2007-09-06
JP4984565B2 true JP4984565B2 (en) 2012-07-25

Family

ID=38549912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006043563A Expired - Fee Related JP4984565B2 (en) 2006-02-21 2006-02-21 DC-DC converter

Country Status (1)

Country Link
JP (1) JP4984565B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015462A (en) * 2009-06-30 2011-01-20 Mitsumi Electric Co Ltd Dc/dc converter
WO2011036875A1 (en) * 2009-09-25 2011-03-31 Panasonic Electric Works Co., Ltd. Cooling control circuit for peltier device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035922B2 (en) * 1989-07-06 2000-04-24 松下電器産業株式会社 Power circuit protection device
JPH09271164A (en) * 1996-01-30 1997-10-14 Murata Mfg Co Ltd Power unit

Also Published As

Publication number Publication date
JP2007228649A (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP4811850B2 (en) Switching regulator
US7560911B2 (en) Step-up/step-down switching regulator
US9154037B2 (en) Current-mode buck converter and electronic system using the same
JP4463635B2 (en) Switching regulator, power supply circuit using switching regulator, and rechargeable battery charging circuit using switching regulator
CN102761261B (en) Switching power unit
US8686705B2 (en) Current mode synchronous rectification DC/DC converter
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
JP5165344B2 (en) Switching power supply
US20080061755A1 (en) Synchronous rectification switching regulator and switching method
JP2008178263A (en) Buck-boost switching regulator and reverse current prevention method for buck-boost switching regulator
JP2005184991A (en) Switching power supply device and electronic device using the same
WO2016145272A1 (en) Using pmos power switch in a combination switching and linear regulator
JP4690784B2 (en) DC-DC converter
JP4651428B2 (en) Switching regulator and electronic device equipped with the same
CN100429764C (en) Semiconductor integrated circuit device and switching power supply device using the same
US9641074B2 (en) Current control for DC-DC converter
JP5480101B2 (en) Error amplifier
JP4984565B2 (en) DC-DC converter
JP5015035B2 (en) Step-down switching regulator
JP4775044B2 (en) Switching regulator
JP2008054475A (en) Astable-insulating dc-dc converter and power supply unit
JP2005198433A (en) Power supply device and portable apparatus using the same
JP2013051776A (en) Dc-dc converter circuit
JP4745711B2 (en) Switching regulator
JP2008154419A (en) Switching regulator and semiconductor device constituting the switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees