JP4985156B2

JP4985156B2 - 転送装置及びそれに用いるフレーム無終端中継方法

Info

Publication number: JP4985156B2
Application number: JP2007175704A
Authority: JP
Inventors: 信夫鍛治; 雅人野尻
Original assignee: NEC Communication Systems Ltd
Current assignee: NEC Communication Systems Ltd
Priority date: 2007-07-04
Filing date: 2007-07-04
Publication date: 2012-07-25
Anticipated expiration: 2027-07-04
Also published as: JP2009017149A

Description

本発明は転送装置及びそれに用いるフレーム無終端中継方法に関し、特にレイヤ２リンクアクセス手順における相互プロトコル変換を行う転送装置に関する。

レイヤ２リンクアクセス手順には、ＩＴＵ−Ｔ（ＩｎｔｅｒｎａｔｉｏｎａｌＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎＵｎｉｏｎ−ＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎＳｔａｎｄａｒｄｉｚａｔｉｏｎＳｅｃｔｏｒ）勧告のＸ．２５，Ｑ９２１，Ｑ９２２［ＬＡＰＢ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＢａｌａｎｃｅｄ），ＬＡＰＤ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＤＣｈａｎｎｅｌ），ＬＡＰＦ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＦｒａｍｅ）］等があり、基本的には相互互換性がないものになっている。

また、同一の規格でも、Ａ（アドレス）フィールドの拡張の有無やモジュロ８とモジュロ１２８の差分によって互換性はなく、両端装置にて同一設定とすることが前提条件となっている。

上記のＩＴＵ−Ｔ勧告のＸ．２５，Ｑ９２１については、下記の特許文献に開示されている。
特開平０６−２２４９６８号公報（段落「０００２」〜「０００５」）

転送装置では、相互プロトコル変換を行う場合、一旦フレーム終端を行うため、無効フレームの状態が転送装置では認識できるものの、端局間で認識できない状態となる等の課題があり、端局側の統計情報にも反映されない状態となっている。

また、転送装置にてフレーム終端を行う場合には、レイヤ２プロトコルの制御を行うための装置及び制御手順、統計情報通知ルートが必要となる等の制約がある。

そこで、本発明の目的は上記の問題点を解消し、異なるフレームフォーマットを持つ両端装置間で規定通りのデータ転送手順を実行させることができる転送装置及びそれに用いるフレーム無終端中継方法を提供することにある。

本発明による転送装置は、アドレスフィールド及び制御フィールドを含むフレームフォーマットの異なるプロトコル変換処理を実行する転送装置であって、
前記フレームフォーマットに合わせたアドレスフィールドの変換を行う第１の変換手段と、前記フレームフォーマットに合わせた制御フィールドの変換を行う第２の変換手段と、前記第１及び第２の変換手段の入力側及び出力側にそれぞれ設けられかつ前記第１及び第２の変換手段の変換によって生ずる転送のビットレート差分を吸収する第１及び第２の保持手段と、前記第１及び第２の保持手段のバッファ数を調整する手段と、受信したフレームの異常を検出する検出手段と、前記検出手段で検出された前記フレームの異常状態の引継ぎ処理を行う手段とを備え、
無終端による前記アドレスフィールド及び前記制御フィールドの変換を行っている。

本発明によるフレーム無終端中継方法は、アドレスフィールド及び制御フィールドを含むフレームフォーマットの異なるプロトコル変換処理を実行する転送装置に用いるフレーム無終端中継方法であって、
前記転送装置が、前記フレームフォーマットに合わせたアドレスフィールドの変換を行う第１の変換手段及び前記フレームフォーマットに合わせた制御フィールドの変換を行う第２の変換手段にて前記アドレスフィールド及び前記制御フィールドの変換を実行する変換処理と、前記第１及び第２の変換手段の入力側及び出力側にそれぞれ設けられた第１及び第２の保持手段にて前記第１及び第２の変換手段の変換によって生ずる転送のビットレート差分を吸収させる処理と、前記第１及び第２の保持手段のバッファ数を調整する処理と、受信したフレームの異常を検出する検出処理と、前記検出処理で検出された前記フレームの異常状態の引継ぎを行う処理とを実行し、
無終端による前記アドレスフィールド及び前記制御フィールドの変換を行っている。

本発明は、上記のような構成及び動作とすることで、異なるフレームフォーマットを持つ両端装置間で規定通りのデータ転送手順を実行させることができるという効果が得られる。

次に、本発明の実施の形態について図面を参照して説明する。本発明の実施の形態は、ＩＴＵ−Ｔ（ＩｎｔｅｒｎａｔｉｏｎａｌＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎＵｎｉｏｎ−ＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎＳｔａｎｄａｒｄｉｚａｔｉｏｎＳｅｃｔｏｒ）勧告のＸ．２５，Ｑ９２１，Ｑ９２２のレイヤ２リンクアクセス手順［ＬＡＰＢ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＢａｌａｎｃｅｄ），ＬＡＰＤ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＤＣｈａｎｎｅｌ），ＬＡＰＦ（ＬｉｎｋＡｃｃｅｓｓＰｒｏｃｅｄｕｒｅＦｒａｍｅ）］のデータリンクレイヤにおいて、無終端によるＡ（アドレス）フィールド、Ｃ（制御）フィールドの変換を行うことによって、異なるプロトコルへのフレーム構成中継相互変換を実現するものである。

図１は本発明の実施の形態による転送装置の構成を示すブロック図である。図１において、本発明の実施の形態による転送装置は、０削除回路１と、フラグチェック回路２と、アボートチェック回路３と、ＦＣＳ（ＦｒａｍｅＣｈｅｃｋＳｅｑｕｅｎｃｅ）チェック回路４と、ＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）（Ａ）５と、Ａフィールド変換制御回路６と、Ｃフィールド変換制御回路７と、ＦＣＳ生成回路８と、ＦＩＦＯ（Ｂ）９と、０挿入回路１０と、アボート生成回路１１と、ＦＩＦＯ制御回路（Ａ）１２と、ＦＩＦＯ制御回路（Ｂ）１３と、ＦＩＦＯ制御回路（Ｃ）１４とを含んで構成されている。

本実施の形態では、Ａフィールド変換制御回路６及びＣフィールド変換制御回路７にてフレームフォーマットに合わせたＡフィールド、Ｃフィールド変換を行う。その際、本実施の形態では、Ａフィールド変換制御回路６及びＣフィールド変換制御回路７の両側のＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９にて変換によるデータビット数の不整合を調整する。

また、本実施の形態では、正常に受信されたフレームに対して正しい変換を実行し、無効フレームと認識した場合に、当該フレームにおいて認識した異常状態を引き継いで下流側へと転送する。

本実施の形態では、フレームフォーマットの異なるプロトコル変換処理で、実質的にＡフィールド、Ｃフィールドの変換のみを実行するように見せかけることによって、異なるプロトコル手順を持つ両端装置間で規定通りのデータ転送手順を実行させる。

有効フレームについては、Ａフィールド変換制御回路６及びＣフィールド変換制御回路７にてフレームフォーマット変換処理に応じたＡフィールド、Ｃフィールドの変換処理を行う。Ａフィールド、Ｃフィールドの変換内容については、予め所定の変換設定をしておき、この変換によって増減したデータについては、Ａフィールド変換制御回路６及びＣフィールド変換制御回路７の両側のＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９によって吸収する。Ｉ（情報）フィールド及びフラグは透過させ、ＦＣＳはチェック後に再生成を行う。

無効フレームについては、ＦＣＳエラーの場合に異常ＦＣＳへの付替え処理、アボートフレームの場合に擬似アボートの挿入処理等、異常状態の引継ぎ処理を行う。その他の無効フレームの異常状態についても、引継ぎ処理を行って下流方向への出力を行う。

ＦＩＦＯ（Ａ）５にライトされるデータは、フレームデータとその他に、フラグチェック回路２で検出されたフラグ情報、アボートチェック回路３で検出されたアボート情報、ＦＣＳチェック回路４で検出されたＦＣＳエラー情報がライトされる。ＦＣＳ情報はＦＣＳ生成回路８で参照され、ＦＣＳエラーであった場合、擬似的にＦＣＳエラーを生成する。

ＦＩＦＯ（Ｂ）９には、フレームデータとその他に、フラグ情報とアボート情報とがライトされる。アボート情報は、アボート生成回路１１で参照され、アボート状態であった場合、擬似的にアボートを生成する。データはシリアルのまま入出力され、データ部のオクテット単位の処理は意識しない。

フレーム間データの場合、フラグシーケンスはそのままライトリード処理を行うが、アイドルパターンはアボートチェック回路３でアイドル状態を認識し、アボート生成回路１１にて擬似的にアイドルパターンを生成する。

Ａフィールド変換制御回路６及びＣフィールド変換制御回路７は、予めフレームフォーマット変換を設定しておくことによって実現する。ＦＩＦＯ制御によって異なるオクテット長のフィールドでも対応する。Ｃフィールド変換のモジュロ８及びモジュロ１２８の変換は、送信・受信シーケンス番号を受信側、送信側で各々管理し、シーケンス番号の付け替え処理を行う。Ａフィールドのアドレス未定義の場合には、擬似的に未定義アドレスに付替えることによってアドレス未定義状態の引継ぎを行う。

「有効フレーム」、「無効フレーム」、「フレーム間」の各項目での処理内容は、図２に示す通りとなる。

すなわち、「有効フレーム」の場合、「Ａフィールド変換」では、処理内容が「指定された変換を実行」であり、内部処理が「指定された変換を実行」となる。「Ｃフィールド変換」では、処理内容が「指定された変換を実行」であり、内部処理が「指定された変換を実行」となる。「ＦＣＳ」では、処理内容が「付替え」であり、内部処理が「付替え」となる。

「無効フレーム」の場合、「アドレス未定義」では、処理内容が「異常アドレスに付替え」であり、内部処理が「異常アドレスに付替え」となる。「ＦＣＳエラー」では、処理内容が「異常ＦＣＳに付替え」であり、内部処理が「異常ＦＣＳに付替え」となる。「アボート」では、処理内容が「スルー」であり、内部処理が「０挿入の禁止処理」となる。「オクテットエラー」では、処理内容が「スルー」であり、内部処理が「意識しない」となる。「ショートフレーム」では、処理内容が「スルー」であり、内部処理が「意識しない」となる。「Ｎ１値オーバ」では、処理内容が「スルー」であり、内部処理が「意識しない」となる。

「フレーム間」の場合、「フラグ同期」では、処理内容が「スルー」であり、内部処理が「意識しない」となる。「アイドル」では、処理内容が「スルー」であり、内部処理が「０挿入の禁止処理」となる。

図３は本発明の実施の形態におけるＡフィールド及びＣフィールドの付替え処理の一例を示す図であり、図４は図３の変換部及びＦＩＦＯ制御回路（Ｂ）の動作を示す図であり、図５は本発明の実施の形態におけるフラグ強制挿入削除処理の一例を示す図である。これら図１〜図５を参照して本発明の実施の形態におけるフラグ挿入削除、Ａフィールド変換制御回路６及びＣフィールド変換制御回路７の動作、ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９の動作を制御するＦＩＦＯ制御回路（Ａ）１２、ＦＩＦＯ制御回路（Ｂ）１３、ＦＩＦＯ制御回路（Ｃ）１４の動作についてに説明する。

本発明の実施の形態による転送装置では、図３に示すように、変換前のフレームが左から入力され、変換後のフレームが右に出力される構成となっている。変換部１６はＡフィールド及びＣフィールドの変換を実行する回路であり、その両側のＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９は変換部１６の変換によって生ずる転送のビットレート差分を吸収する。

フラグ挿入回路１５及びフラグ削除回路１７は、各々ＦＩＦＯ（Ａ）５に対するフラグ挿入及びＦＩＦＯ（Ｂ）９に対するフラグ削除を行うことによって、ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９のバッファ数を調整し、アンダフロー、オーバフローの回避を行うとともに、フレームデータの欠落を回避する。

ＦＩＦＯ制御回路（Ａ）１２、ＦＩＦＯ制御回路（Ｂ）１３、ＦＩＦＯ制御回路（Ｃ）１４は、ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９のバッファ数より、フラグ挿入回路１５、フラグ削除回路１７、変換部１６の動作制御を行う。

ここで、例えば、変換前のフレームにおいてＡフィールドが３オクテット、Ｃフィールドが１オクテット、変換後のフレームにおいてＡフィールドが１オクテット、Ｃフィールドが２オクテットであった場合には、Ａフィールド及びＣフィールドを各々変換した後、１オクテット分のビット減少を生ずる。

変換部１６で生じたビットレート差分の整合は、フラグ挿入回路１５及びフラグ削除回路１７にて行う。変換部１６の制御を行うＦＩＦＯ制御回路（Ｂ）１３の処理サイクル時間は任意であるが、フレームＡ及びフレームＣの転送レートより短くするのが条件となる。変換部１６の処理は、ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９のバッファ数によって処理のＯＮ／ＯＦＦを切り替える動作を行う。

フラグ挿入回路１５は、ＦＩＦＯ制御回路（Ａ）１２と連動して、受信したフラグの直後に強制挿入フラグを挿入する。また、フラグ削除回路１７は、ＦＩＦＯ制御回路（Ｃ）１４と連動して、２個以上隣接したフラグの片方のフラグを強制削除する。フラグ強制挿入及びフラグ強制削除は、ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９各々のバッファ値に基づいて制御される。

ＦＩＦＯ制御回路（Ｂ）１３は、ＦＩＦＯ（Ａ）５のバッファ数がＦＩＦＯ（Ｂ）９のバッファ数を上回っている場合に変換部１６を動作させ、下回っている場合に変換部１６の動作を停止させる。

ＦＩＦＯ制御回路（Ａ）１２は、ＦＩＦＯ（Ａ）５がエンプティに近づいた場合にフラグ挿入回路１５を動作させる。ＦＩＦＯ制御回路（Ｃ）１４は、ＦＩＦＯ（Ｂ）９がフルに近づいた場合にフラグ削除回路１７を動作させる。

これによって、本実施の形態では、ＦＩＦＯ（Ａ）６及びＦＩＦＯ（Ｂ）９のオーバラン、アンダーランを回避するとともに、データ転送遅延を最小に抑える動作を行う。

ＦＩＦＯ（Ａ）５及びＦＩＦＯ（Ｂ）９に対してライト／リードを行うデータは、シリアルのフレームデータ、フラグ情報、アボート情報、ＦＣＳエラー情報の４信号である。シリアルのフレームデータは、フレーム内のフラグとアボート及びフレーム間のフラグとアイドルを含み、透過性のために追加された０データは含まないデータとなる。

フラグ情報は、各ブロックのフラグと実データの判別に用いる。アボート情報は、アボートチェック回路３でのアボート有無の情報の検出結果に基づいて生成され、アボート有りの場合にアボート生成回路１１でフレームデータに擬似的にアボートを挿入する。

ＦＣＳ情報は、ＦＣＳチェック回路４での検出結果に基づいて生成され、ＦＣＳエラーの有りの場合にＦＣＳ生成回路８で擬似的にＦＣＳエラーを生成する。

これによって、本実施の形態では、図２に示す無効フレームの異常状態の引継ぎが可能となる。アボート情報、ＦＣＳエラーについては、上述した通り、ＦＣＳ生成回路８及びアボート生成回路１１にて参照され、擬似ＦＣＳエラー及び擬似アボートを生成し、下流装置へ転送する。アボート処理については、フレーム間のアイドル状態と兼ねて動作を行う。

その他の無効フレームの異常状態、すなわちオクテットエラー及びショートフレーム、Ｎ１値オーバについては、検出または生成を行う必要が無く、エラーの有無の状態が引き継がれることになる。

このように、本実施の形態では、実質的にＡフィールド、Ｃフィールドの変換のみを実行するように見せかけ、擬似ＦＣＳの付替え処理等の無効フレームの異常状態の引継ぎ処理を行うことによって、異なるフレームフォーマットを持つ両端装置間で規定通りのデータ転送手順を実行させることができる。

また、本実施の形態では、Ａフィールド、Ｃフィールドの変換による遅延も変換内容によって変化するが、その変化が数十ビットであり、わずかな遅延量に押さえ込むことができる。

さらに、本実施の形態では、無効フレームの異常状態、アイドル状態等の状態を下流装置へ引継ぎを行うことによって、両端装置でのプロトコル制御、エラーフレーム統計情報に影響を与えない。

さらにまた、本実施の形態では、転送装置に対して、複雑なプロトコル制御を必要とせず、エラーフレーム統計情報も必ずしも必要としないため、ハード物量及び保守制御の簡素化が可能である。

本発明は、ＩＴＵ−Ｔ勧告のレイヤ２リンクアクセス手順Ｘ．２５，Ｑ９２１，Ｑ９２２等を用いる通信端末装置及びその周辺装置、中継装置に適用することが可能である。

本発明の実施の形態による転送装置の構成を示すブロック図である。本発明の実施の形態におけるフレーム変換制御処理内容を示す図である。本発明の実施の形態におけるＡフィールド及びＣフィールドの付替え処理の一例を示す図である。図３の変換部及びＦＩＦＯ制御回路（Ｂ）の動作を示す図である。本発明の実施の形態におけるフラグ強制挿入削除処理の一例を示す図である。

符号の説明

１０削除回路
２フラグチェック回路
３アボートチェック回路
４ＦＣＳチェック回路
５ＦＩＦＯ（Ａ）
６Ａフィールド変換制御回路
７Ｃフィールド変換制御回路
８ＦＣＳ生成回路
９ＦＩＦＯ（Ｂ）
１００挿入回路
１１アボート生成回路
１２ＦＩＦＯ制御回路（Ａ）
１３ＦＩＦＯ制御回路（Ｂ）
１４ＦＩＦＯ制御回路（Ｃ）
１５フラグ挿入回路
１６変換部
１７フラグ削除回路

Claims

アドレスフィールド及び制御フィールドを含むフレームフォーマットの異なるプロトコル変換処理を実行する転送装置であって、
前記フレームフォーマットに合わせたアドレスフィールドの変換を行う第１の変換手段と、前記フレームフォーマットに合わせた制御フィールドの変換を行う第２の変換手段と、前記第１及び第２の変換手段の入力側及び出力側にそれぞれ設けられかつ前記第１及び第２の変換手段の変換によって生ずる転送のビットレート差分を吸収する第１及び第２の保持手段と、前記第１及び第２の保持手段のバッファ数を調整する手段と、受信したフレームの異常を検出する検出手段と、前記検出手段で検出された前記フレームの異常状態の引継ぎ処理を行う手段とを有し、
無終端による前記アドレスフィールド及び前記制御フィールドの変換を行うことを特徴とする転送装置。
前記バッファ数を調整する手段は、前記第１の保持手段に入力されるフレームのフラグの直後に強制挿入フラグを挿入するフラグ挿入回路と、前記第２の保持手段から出力されるフレームにおいて２個以上隣接したフラグの片方のフラグを強制削除するフラグ削除回路とを含み、
前記第１の保持手段のバッファ値に基づいて前記フラグ挿入回路のフラグ強制挿入を制御する第１の制御手段と、前記第２の保持手段のバッファ値に基づいて前記フラグ削除回路のフラグ強制削除を制御する第２の制御手段とを含むことを特徴とする請求項１記載の転送装置。
前記第１及び第２の変換手段は、有効フレームについて、予め設定された所定の変換内容を基に前記フレームフォーマットの変換処理に応じて前記アドレスフィールド及び前記制御フィールドの変換処理を行うことを特徴とする請求項１または請求項２記載の転送装置。
前記引継ぎ処理を行う手段は、無効フレームについて、ＦＣＳ（ＦｒａｍｅＣｈｅｃｋＳｅｑｕｅｎｃｅ）エラーの場合の異常ＦＣＳへの付替え処理及びアボートフレームの場合の擬似アボートの挿入処理を少なくとも含む異常状態の引継ぎ処理を行うことを特徴とする請求項１から請求項３のいずれか記載の転送装置。
ＩＴＵ−Ｔ勧告のレイヤ２リンクアクセス手順Ｘ．２５，Ｑ９２１，Ｑ９２２を用いる通信端末装置及びその周辺装置、中継装置のいずれかであることを特徴とする請求項１から請求項４のいずれか記載の転送装置。
アドレスフィールド及び制御フィールドを含むフレームフォーマットの異なるプロトコル変換処理を実行する転送装置に用いるフレーム無終端中継方法であって、
前記転送装置が、前記フレームフォーマットに合わせたアドレスフィールドの変換を行う第１の変換手段及び前記フレームフォーマットに合わせた制御フィールドの変換を行う第２の変換手段にて前記アドレスフィールド及び前記制御フィールドの変換を実行する変換処理と、前記第１及び第２の変換手段の入力側及び出力側にそれぞれ設けられた第１及び第２の保持手段にて前記第１及び第２の変換手段の変換によって生ずる転送のビットレート差分を吸収させる処理と、前記第１及び第２の保持手段のバッファ数を調整する処理と、受信したフレームの異常を検出する検出処理と、前記検出処理で検出された前記フレームの異常状態の引継ぎを行う処理とを実行し、
無終端による前記アドレスフィールド及び前記制御フィールドの変換を行うことを特徴とするフレーム無終端中継方法。
前記転送装置が、前記バッファ数を調整する処理において、前記第１の保持手段に入力されるフレームのフラグの直後に強制挿入フラグを挿入するフラグ挿入処理と、前記第２の保持手段から出力されるフレームにおいて２個以上隣接したフラグの片方のフラグを強制削除するフラグ削除処理とを実行し、
前記転送装置が、前記第１の保持手段のバッファ値に基づいて前記フラグ挿入処理によるフラグ強制挿入を制御する第１の制御処理と、前記第２の保持手段のバッファ値に基づいて前記フラグ削除処理によるフラグ強制削除を制御する第２の制御処理とを実行することを特徴とする請求項６記載のフレーム無終端中継方法。
前記転送装置が、前記変換処理において、有効フレームについて、予め設定された所定の変換内容を基に前記フレームフォーマットの変換処理に応じて前記アドレスフィールド及び前記制御フィールドの変換処理を行うことを特徴とする請求項６または請求項７記載のフレーム無終端中継方法。
前記転送装置が、前記引継ぎを行う処理において、無効フレームについて、ＦＣＳ（ＦｒａｍｅＣｈｅｃｋＳｅｑｕｅｎｃｅ）エラーの場合の異常ＦＣＳへの付替え処理及びアボートフレームの場合の擬似アボートの挿入処理を少なくとも含む異常状態の引継ぎ処理を行うことを特徴とする請求項６から請求項８のいずれか記載のフレーム無終端中継方法。
前記転送装置は、ＩＴＵ−Ｔ勧告のレイヤ２リンクアクセス手順Ｘ．２５，Ｑ９２１，Ｑ９２２を用いる通信端末装置及びその周辺装置、中継装置のいずれかであることを特徴とする請求項６から請求項９のいずれか記載のフレーム無終端中継方法。