Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4989875B2 - Simulated hard disk method - Google Patents
[go: Go Back, main page]

JP4989875B2 - Simulated hard disk method - Google Patents

Simulated hard disk method Download PDF

Info

Publication number
JP4989875B2
JP4989875B2 JP2005318107A JP2005318107A JP4989875B2 JP 4989875 B2 JP4989875 B2 JP 4989875B2 JP 2005318107 A JP2005318107 A JP 2005318107A JP 2005318107 A JP2005318107 A JP 2005318107A JP 4989875 B2 JP4989875 B2 JP 4989875B2
Authority
JP
Japan
Prior art keywords
hard disk
read
write signal
main memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005318107A
Other languages
Japanese (ja)
Other versions
JP2007128136A (en
Inventor
張安勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to JP2005318107A priority Critical patent/JP4989875B2/en
Publication of JP2007128136A publication Critical patent/JP2007128136A/en
Application granted granted Critical
Publication of JP4989875B2 publication Critical patent/JP4989875B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Description

本発明は、模擬ハードディスクの方法に関し、特に、メモリにより模擬ハードディスクを実現する方法に関するものである。 The present invention relates to a simulated hard disk method , and more particularly to a method for realizing a simulated hard disk with a memory.

コンピュータの普及と、コンピュータの機能が強化されることにより、コンピュータを支援する周辺機器も多くなっている。例えば、カードリーダ、USB装置、1394装置などがあり、また、ソフトウェア技術も伴って向上されるため、様々なソフトウェアが登場し種類が多様化している。これらの要因により、ユーザーがコンピュータを利用し続け、コンピュータが日常生活において不可欠なツールになることで、コンピュータには、ユーザーが使用する様々なデータが格納されることになる。   With the spread of computers and the enhancement of computer functions, more peripheral devices support computers. For example, there are a card reader, a USB device, a 1394 device, and the like, and software technology is also improved. Therefore, various types of software appear and the types are diversified. Due to these factors, the user continues to use the computer, and the computer becomes an indispensable tool in daily life, so that the computer stores various data used by the user.

しかしながらコンピュータにおいては、データをシークすることに大量の時間が費やされている。また、多くのデータがハードディスクに格納されており、ハードディスク自身の構造特性のため、費やされるアクセス時間の大部分が、ヘッドを移動するデータのシーク時間(seek−time)と主軸モータの回転時間(rotation time)となっている。これは、ハードディスクデータのアクセス速度がメモリと比較できないほど遅くなる主な要因である。例えば、コンピュータがハードディスクに格納されるデータを読み書きする時、中央処理装置の演算速度が速くても、ハードディスク自身の内部でデータを処理するための時間を待たなければならない。   However, in computers, a large amount of time is spent seeking data. In addition, since a large amount of data is stored in the hard disk, due to the structural characteristics of the hard disk itself, most of the access time consumed is the seek time of the data for moving the head and the rotation time of the spindle motor ( rotation time). This is the main factor that the hard disk data access speed becomes so slow that it cannot be compared with the memory. For example, when a computer reads / writes data stored in a hard disk, it must wait for the data to be processed inside the hard disk itself even if the processing speed of the central processing unit is high.

ハードディスクの速度の向上について、例えば、特許文献1に記載されるハードディスクの速度を向上できるシステムは、従来の中央処理装置からのIO指令を、読取りと書込みとの2つの作業に分けて同時に実行する。また、プログラム可能なレジスタでハードディスクのIO周期時間を調整することで、異なるハードディスクの速度に互換性を持たせることができる。しかしながら特許文献1によれば、データが依然としてハードディスクに格納されるため、ハードディスクに対してデータ読取りをする時、依然としてヘッドを移動するデータのシーク時間(seek−time)と主軸モータの回転時間(rotation time)が必要となる。
米国特許 US5,594,926号
Regarding the improvement of the hard disk speed, for example, a system capable of improving the hard disk speed described in Patent Document 1 executes an IO command from a conventional central processing unit in two operations, reading and writing, simultaneously. . In addition, by adjusting the IO cycle time of the hard disk with a programmable register, it is possible to provide compatibility with different hard disk speeds. However, according to Patent Document 1, since data is still stored in the hard disk, when data is read from the hard disk, the seek time of the data that still moves the head and the rotation time of the spindle motor (rotation) time) is required.
US Patent US 5,594,926

本発明は、模擬ハードディスクの装置とその方法を提供し、メインメモリにおいて、模擬ハードディスクを提供することにより、コンピュータ全体の処理速度をより向上する。   The present invention provides a simulated hard disk device and method, and further improves the processing speed of the entire computer by providing a simulated hard disk in the main memory.

本発明は、上記の技術問題を解消するために、コンピュータシステムに用いられるハードディスクを模擬する方法であって、前記コンピュータシステムは、モリアクセスエリアとハードディスクアクセスエリアを含むメインメモリモジュールと、当該メインメモリモジュールのデータ読み書きを制御するコア論理本体と、メモリアクセスエリアのデータアクセスの制御のためのメモリコントローラと、当該ハードディスクアクセスエリアのデータアクセスを制御する変換インターフェースコントローラと、を有するコア論理チップと、を有するものであり、当該コア論理本体が当該コンピュータシステムからの読み書き信号を受信し、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断するステップと、当該読み書き信号がメモリ読み書き信号であると判断されれば、当該コア論理本体が当該読み書き信号を当該メモリコントローラへ送信し、当該メモリコントローラを介して当該メインメモリモジュールへ送信するステップと、当該読み書き信号がハードディスク読み書き信号であると判断されれば、当該コア論理本体が当該ハードディスク読み書き信号を当該変換インターフェースコントローラを介して当該メインメモリモジュールへ送信するステップと、を具備することを特徴とするものである。 The present invention is a method for simulating a hard disk used in a computer system in order to solve the above technical problem, and the computer system includes a main memory module including a memory access area and a hard disk access area, and the main memory. a core logic body for controlling data read and write modules, and memory controller for controlling data access of the memory access areas, a conversion interface controller for controlling data access of the hard disk access area, a core logic chip having a are those having the steps of the core logic body receives a write signal from the computer system, the read-write signal to determine whether the hard disk read-write signal or a memory write signal , If the write signal is determined to be a memory write signal; the core logic body transmitted the write signal to the memory controller, and transmits via the memory controller to the main memory module, the read and write If the signal is determined to be a hard disk read / write signal, the core logic body includes a step of transmitting the hard disk read / write signal to the main memory module via the conversion interface controller. is there.

本発明に係わる模擬ハードディスクの装置とその方法は、メインメモリモジュールにおいて、模擬ハードディスクを提供し、データをそれに格納することにより、コンピュータ全体の速度が有効に向上する。   The simulated hard disk apparatus and method according to the present invention provides a simulated hard disk in the main memory module and stores data therein, thereby effectively improving the speed of the entire computer.

以下、図面を参照しながら、本発明の目的を達成するための技術や手段及び効果を、詳しく説明するが、図面は、単に参考や説明のためだけのものであり、本発明が、それによって制限されるものではない。   Hereinafter, the technique, means and effects for achieving the object of the present invention will be described in detail with reference to the drawings. However, the drawings are merely for reference and explanation, and the present invention is thereby It is not limited.

メモリがデータを読取る速度はハードディスクとは比較できないほど速いため、本発明は、コンピュータシステムのメモリに、ハードディスクの機能を持たせる。メモリの一部の空間を模擬ハードディスクとして使用し、データを当該空間に格納することにより、コンピュータ全体の処理速度を向上するための、模擬ハードディスクの装置とその方法を提供する。   Since the speed at which the memory reads data is so fast that it cannot be compared with a hard disk, the present invention provides the memory of the computer system with the function of a hard disk. There is provided a simulated hard disk apparatus and method for improving the processing speed of the entire computer by using a part of a memory space as a simulated hard disk and storing data in the space.

図1は、本発明に係わる実施の形態のシステムの構成図であり、本実施の形態は、中央処理装置10と、コア論理チップ11と、メインメモリモジュール12と、設定モジュール13と、サウスブリッジ(南橋)チップ14(South Bridge Chip)と、ハードディスク15とを含み、コア論理チップ11には、更に、コア論理本体111と、メモリコントローラ112と、変換インターフェースコントローラ113とを含む。尚、一般的にサウスブリッジチップとは、周辺機器のインターフェイスに接続したLSIチップを指す。メモリコントローラ112と変換インターフェースコントローラ113は、それぞれ、コア論理本体111に信号接続され、コア論理本体111は、メインメモリモジュール12のデータ読み書きを制御する。メモリコントローラ112は、メモリ読み書き信号を受信して、当該メモリ読み書き信号により、メインメモリモジュール12に格納されるデータの読み書きを制御する。変換インターフェースコントローラ113は、ハードディスク読み書き信号を受信して、当該ハードディスク読み書き信号に対して、互換性のあるメインメモリモジュール12が使用するメモリ信号に信号フォーマット変換をし、変換された後のメモリ信号により、メインメモリモジュール12に格納されるデータの読み書きを制御する。コア論理チップ11は、コンピュータシステムからのメインメモリモジュール12に対する読み書き信号を受信して、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断する。メモリ読み書き信号であれば、メモリコントローラ112へ送信し、ハードディスク読み書き信号であれば、変換インターフェースコントローラ113へ送信する。   FIG. 1 is a configuration diagram of a system according to an embodiment of the present invention. This embodiment includes a central processing unit 10, a core logic chip 11, a main memory module 12, a setting module 13, and a south bridge. (Minamibashi) A chip 14 (South Bridge Chip) and a hard disk 15 are included, and the core logic chip 11 further includes a core logic body 111, a memory controller 112, and a conversion interface controller 113. In general, a south bridge chip refers to an LSI chip connected to an interface of a peripheral device. The memory controller 112 and the conversion interface controller 113 are each signal-connected to the core logic body 111, and the core logic body 111 controls data reading / writing of the main memory module 12. The memory controller 112 receives a memory read / write signal, and controls reading / writing of data stored in the main memory module 12 according to the memory read / write signal. The conversion interface controller 113 receives the hard disk read / write signal, converts the signal format into a memory signal used by the compatible main memory module 12 with respect to the hard disk read / write signal, and uses the converted memory signal. Controls reading and writing of data stored in the main memory module 12. The core logic chip 11 receives a read / write signal for the main memory module 12 from the computer system, and determines whether the read / write signal is a memory read / write signal or a hard disk read / write signal. If it is a memory read / write signal, it is transmitted to the memory controller 112, and if it is a hard disk read / write signal, it is transmitted to the conversion interface controller 113.

メインメモリモジュール12は、コア論理チップ11に信号接続され、メモリコントローラ112や変換インターフェースコントローラ113が出力したメモリ読み書き信号を受信する。メインメモリモジュール12は、複数のメモリ121からなり、これらのメモリ121は、読取り速度が速い揮発性メモリであって、例えば、SDRAMやDDRAM等である。本実施の形態において、メインメモリモジュール12は、コンピュータシステムが実行するデータやプログラムを格納するだけでなく、模擬ハードディスクとしても使用される。設定モジュール13によりメインメモリモジュール12に対して設定することによって、メインメモリモジュール12は、コンピュータシステムにおいてメインメモリとして使用されるが、メモリアクセス領域と、模擬ハードディスクとして使用されるハードディスクアクセス領域との使用形式が異なる2種類の記憶領域に分けられる。これにより、コンピュータシステムが当該設定に基づいてメインメモリモジュール12を認識する。また、メインメモリモジュール12が使用するメモリ121は、揮発性メモリなので、コンピュータシステムの電源が切られると、メインメモリモジュール12が電源を失ってデータを記憶できない。これを防止するため、本実施の形態では、メインメモリモジュール12について、電源16を用意することで、メインメモリモジュール12において、ハードディスクとして使用されるハードディスクアクセス領域にデータが記憶されることを確保する。当該電源16は、コンピュータシステムのスペア電源や電池(例えば、水銀電池)により実現される。   The main memory module 12 is signal-connected to the core logic chip 11 and receives memory read / write signals output from the memory controller 112 and the conversion interface controller 113. The main memory module 12 includes a plurality of memories 121. These memories 121 are volatile memories with a high reading speed, and are, for example, SDRAMs or DDRAMs. In the present embodiment, the main memory module 12 not only stores data and programs executed by the computer system, but is also used as a simulated hard disk. By setting the main memory module 12 with the setting module 13, the main memory module 12 is used as the main memory in the computer system, but the memory access area and the hard disk access area used as the simulated hard disk It is divided into two types of storage areas with different formats. Thereby, the computer system recognizes the main memory module 12 based on the setting. Further, since the memory 121 used by the main memory module 12 is a volatile memory, when the computer system is powered off, the main memory module 12 loses power and cannot store data. In order to prevent this, in the present embodiment, a power source 16 is prepared for the main memory module 12 to ensure that the main memory module 12 stores data in a hard disk access area used as a hard disk. . The power source 16 is realized by a spare power source of a computer system or a battery (for example, a mercury battery).

本実施の形態において、設定モジュール13は、サウスブリッジチップ14に信号接続され、メインメモリモジュール12に対して設定を行なう過程において、メインメモリモジュール12のメモリ121を単位として、上記のメモリアクセス領域とハードディスクアクセス領域に分割する。設定モジュール13による設定により、コンピュータシステムは、再起動後、サウスブリッジチップ14に信号接続されるハードディスク15と、メインメモリモジュール12の模擬ハードディスクとを認識することが出来る。本実施の形態において、メインメモリモジュール12で模擬ハードディスクを実現するため、当該模擬ハードディスクについてデータ読取りをする場合、コンピュータシステムにとって一般のハードディスクのデータ読み書きと一緒で、いかなる変更も必要ではない。中央処理装置10からのハードディスク読み書き信号は、読み書きデータがハードディスク15に格納される場合、サウスブリッジチップ14を介してハードディスク15へ送信される。また、読み書きデータがメインメモリモジュール12のハードディスクアクセス領域に格納される場合、変換インターフェースコントローラ113を介してメインメモリモジュール12のハードディスクアクセス領域へ送信される。   In the present embodiment, the setting module 13 is signal-connected to the south bridge chip 14, and in the process of setting the main memory module 12, the memory access area and the memory access area described above in units of the memory 121 of the main memory module 12. Divide into hard disk access areas. By the setting by the setting module 13, the computer system can recognize the hard disk 15 signal-connected to the south bridge chip 14 and the simulated hard disk of the main memory module 12 after restarting. In this embodiment, since a simulated hard disk is realized by the main memory module 12, when data is read from the simulated hard disk, no change is necessary for the computer system together with general data reading / writing of the hard disk. The hard disk read / write signal from the central processing unit 10 is transmitted to the hard disk 15 via the south bridge chip 14 when read / write data is stored in the hard disk 15. When read / write data is stored in the hard disk access area of the main memory module 12, the read / write data is transmitted to the hard disk access area of the main memory module 12 via the conversion interface controller 113.

上記のコア論理チップ11は、ノースブリッジチップ(North Bridge Chip)である。尚、一般的にノースブリッジチップとは、中央処理装置に接続したシステムコントローラとしてのLSIチップを指す。また、変換インターフェースコントローラ113は、ハードディスクインターフェースをメモリインターフェースに変換するコントローラであり、ハードディスクインターフェースは、IDEやSATAインターフェースであり、設定モジュール13は、基本入出力システム(BIOS)である。   The core logic chip 11 is a North Bridge Chip. In general, the north bridge chip refers to an LSI chip as a system controller connected to the central processing unit. The conversion interface controller 113 is a controller that converts a hard disk interface into a memory interface, the hard disk interface is an IDE or SATA interface, and the setting module 13 is a basic input / output system (BIOS).

図2は、本発明に係わるもう一つの実施の形態のシステム構成図である。先の実施の形態と異なる所は、コア論理チップ17が、ノースブリッジとサウスブリッジとを統合するチップであり、設定モジュール13とハードディスク15とが、それぞれにコア論理チップ17に信号接続されることである。この実施の形態において、模擬ハードディスクの作動は、先の実施の形態と同じであり、メインメモリモジュール12に、模擬ハードディスクであるハードディスクアクセス領域が形成される。   FIG. 2 is a system configuration diagram according to another embodiment of the present invention. The difference from the previous embodiment is that the core logic chip 17 integrates the north bridge and the south bridge, and that the setting module 13 and the hard disk 15 are signal-connected to the core logic chip 17, respectively. It is. In this embodiment, the operation of the simulated hard disk is the same as that of the previous embodiment, and a hard disk access area which is a simulated hard disk is formed in the main memory module 12.

図3は、本発明の実施の形態の流れ図である。先の実施の形態のシステム構成に基づいて、模擬ハードディスクを設定する方法は次の各ステップを含む。まず、S301ではコンピュータを起動する。S303では設定モジュール13へ入り、S305では模擬ハードディスクの大きさを設定する。続いてS307では、コンピュータが設定された模擬ハードディスクの大きさによりメインメモリモジュールを分割する。S309では、当該分割によりメインメモリモジュール12に模擬ハードディスクが形成される。この時、メインメモリモジュール12に、メモリアクセス領域とハードディスクアクセス領域とが含まれる。S311では設定モジュール13がここまでの設定を記憶する。これにより、コンピュータが再起動すると、メインメモリモジュール12の模擬ハードディスクが認識される。   FIG. 3 is a flowchart of the embodiment of the present invention. Based on the system configuration of the previous embodiment, the method for setting the simulated hard disk includes the following steps. First, in S301, the computer is activated. In S303, the setting module 13 is entered, and in S305, the size of the simulated hard disk is set. Subsequently, in S307, the main memory module is divided according to the size of the simulated hard disk set by the computer. In S309, a simulated hard disk is formed in the main memory module 12 by the division. At this time, the main memory module 12 includes a memory access area and a hard disk access area. In S311, the setting module 13 stores the settings so far. Thereby, when the computer is restarted, the simulated hard disk of the main memory module 12 is recognized.

先の実施の形態によれば、コンピュータのメインメモリモジュールを、読み書きの機能を有する模擬ハードディスクとすることができる。ハードディスクを使用する大量のデータを、メインメモリモジュールの模擬ハードディスクに格納することにより、コンピュータ全体の処理速度が大幅に向上する。   According to the previous embodiment, the main memory module of the computer can be a simulated hard disk having a read / write function. By storing a large amount of data using the hard disk in the simulated hard disk of the main memory module, the processing speed of the entire computer is greatly improved.

また、メインメモリモジュールのハードウエア構成で、模擬ハードディスクを実現することで次の利点が得られる。   Moreover, the following advantages can be obtained by realizing a simulated hard disk with the hardware configuration of the main memory module.

1、模擬ハードディスクの読み書き速度は、メインメモリの処理速度と同期しているので、待ち時間を必要としない。
2、模擬ハードディスクの設定は、基本的な入出力システムにより行われ、また設定終了後、コンピュータが自動的に模擬ハードディスクを認識できるため、ドライバーを必要としない。
3、模擬ハードディスクのデータ読み書きを、変換インターフェースコントローラによって制御することができるため、コンピュータシステムの資源を効率的に利用できる。
4、いかなるオペレーティングシステムとも、互換可能である。
5、コストを上昇させない。
1. Since the read / write speed of the simulated hard disk is synchronized with the processing speed of the main memory, no waiting time is required.
2. The setting of the simulated hard disk is performed by a basic input / output system, and after the setting is completed, the computer can automatically recognize the simulated hard disk, so no driver is required.
3. Since the data read / write of the simulated hard disk can be controlled by the conversion interface controller, the resources of the computer system can be used efficiently.
4. Compatible with any operating system.
5. Do not increase costs.

本発明は、上記に詳述された技術により、従来の設計とは異なる設計を提供する。また、従来の技術と比べて技術的に進んだものであり、かつ公に知られたものではないため、特許発明の要件を満たすと考える。   The present invention provides a design that differs from conventional designs by the techniques detailed above. Moreover, since it is technically advanced compared to the prior art and is not publicly known, it is considered to satisfy the requirements of the patented invention.

上記の図面や説明は、ただ単に、本発明の実施の形態の一例を示したものであり、この技術に詳しい当業者であれば、上記の説明に従って様々な変更や改良が簡単にできるが、当該変更や改良が本発明の精神や特許請求の範囲に含まれることは言うまでもない。   The above drawings and description merely show an example of the embodiment of the present invention, and those skilled in the art can easily make various changes and improvements according to the above description. It goes without saying that the modifications and improvements are included in the spirit of the present invention and the scope of the claims.

本発明の実施の形態におけるシステム構成図である。It is a system configuration figure in an embodiment of the invention. 本発明のもう一つの実施の形態におけるシステム構成図である。It is a system configuration figure in another embodiment of the present invention. 本発明の実施の形態における流れ図である。It is a flowchart in embodiment of this invention.

符号の説明Explanation of symbols

10 中央処理装置
11、17 コア論理チップ
12 メインメモリモジュール
13 設定モジュール
14 サウスブリッジチップ
15 ハードディスク
111 コア論理本体
112 メモリコントローラ
113 変換インターフェースコントローラ
121 メモリ
DESCRIPTION OF SYMBOLS 10 Central processing unit 11, 17 Core logic chip 12 Main memory module 13 Setting module 14 South bridge chip 15 Hard disk 111 Core logic main body 112 Memory controller 113 Conversion interface controller 121 Memory

Claims (5)

コンピュータシステムに用いられるハードディスクを模擬する方法であって、
前記コンピュータシステムは、
メモリアクセスエリアとハードディスクアクセスエリアを含むメインメモリモジュールと、
当該メインメモリモジュールのデータ読み書きを制御するコア論理本体と、メモリアクセスエリアのデータアクセスの制御のためのメモリコントローラと、当該ハードディスクアクセスエリアのデータアクセスを制御する変換インターフェースコントローラと、を有するコア論理チップと、
を有するものであり、
当該コア論理本体が当該コンピュータシステムからの読み書き信号を受信し、当該読み書き信号がメモリ読み書き信号であるかハードディスク読み書き信号であるかを判断するステップと、
当該読み書き信号がメモリ読み書き信号であると判断されれば、当該コア論理本体が当該読み書き信号を当該メモリコントローラへ送信し、当該メモリコントローラを介して当該メインメモリモジュールへ送信するステップと、
当該読み書き信号がハードディスク読み書き信号であると判断されれば、当該コア論理本体が当該ハードディスク読み書き信号を当該変換インターフェースコントローラを介して当該メインメモリモジュールへ送信するステップと、を具備することを特徴とする模擬ハードディスクの方法。
A method of simulating a hard disk used in a computer system,
The computer system includes:
A main memory module including a memory access area and a hard disk access area;
A core logic body for controlling data reading and writing of the main memory modules, and memory controller for controlling data access of the memory access areas, core logic chip which has a conversion interface controller for controlling data access of the hard disk access area, the When,
Having
The core logic body receives a read / write signal from the computer system and determines whether the read / write signal is a memory read / write signal or a hard disk read / write signal;
If it is determined that the read / write signal is a memory read / write signal, the core logic body transmits the read / write signal to the memory controller, and transmits the read / write signal to the main memory module via the memory controller ;
If it is determined that the read / write signal is a hard disk read / write signal, the core logic body includes a step of transmitting the hard disk read / write signal to the main memory module via the conversion interface controller. Simulated hard disk method.
当該メモリは、揮発性メモリであることを特徴とする請求項1記載の模擬ハードディスクの方法。   2. The simulated hard disk method according to claim 1, wherein the memory is a volatile memory. 当該メインメモリモジュールは、基本入出力システムによってメモリアクセスエリアとハードディスクアクセスエリアが設定されたものであることを特徴とする請求項1記載の模擬ハードディスクの方法。   2. The simulated hard disk method according to claim 1, wherein the main memory module has a memory access area and a hard disk access area set by a basic input / output system. 当該コア論理チップは、ノースブリッジチップ(North Bridge Chip)やノースブリッジとサウスブリッジ(South Bridge Chip)とを統合したチップであることを特徴とする請求項1記載の模擬ハードディスクの方法。   2. The simulated hard disk method according to claim 1, wherein the core logic chip is a north bridge chip or a chip in which a north bridge and a south bridge are integrated. 更に、当該メインメモリモジュールに接続される電源を有し、当該電源はコンピュータシステムに接続されるスペア電源又は電池である請求項1記載の模擬ハードディスクの方法。   2. The simulated hard disk method according to claim 1, further comprising a power source connected to the main memory module, wherein the power source is a spare power source or a battery connected to a computer system.
JP2005318107A 2005-11-01 2005-11-01 Simulated hard disk method Expired - Fee Related JP4989875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005318107A JP4989875B2 (en) 2005-11-01 2005-11-01 Simulated hard disk method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005318107A JP4989875B2 (en) 2005-11-01 2005-11-01 Simulated hard disk method

Publications (2)

Publication Number Publication Date
JP2007128136A JP2007128136A (en) 2007-05-24
JP4989875B2 true JP4989875B2 (en) 2012-08-01

Family

ID=38150765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005318107A Expired - Fee Related JP4989875B2 (en) 2005-11-01 2005-11-01 Simulated hard disk method

Country Status (1)

Country Link
JP (1) JP4989875B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455639A (en) * 1987-08-27 1989-03-02 Toshiba Corp Memory access controller
US5131089A (en) * 1989-06-12 1992-07-14 Grid Systems Corporation Solid state disk drive emulation
JP3330569B2 (en) * 1999-09-28 2002-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Computer control method, computer, and recording medium
GB2379538B (en) * 2000-06-23 2005-01-12 Intel Corp Non-volatile cache
JP4180834B2 (en) * 2002-05-01 2008-11-12 富士通株式会社 Information processing apparatus and information processing program

Also Published As

Publication number Publication date
JP2007128136A (en) 2007-05-24

Similar Documents

Publication Publication Date Title
US20110016300A1 (en) Apparatus and method for fast booting computer system
TW201011524A (en) Method and controller for power management
MX2012005183A (en) Command queue for peripheral component.
CN104679609B (en) Digital control system
CN103870425A (en) Bridge device, production system and method for automatic production of storage devices
CN101206626A (en) Verfahren und vorrichtung zum steuern eines gemeinschaftlich verwendeten busses
US7793004B2 (en) Computer peripheral device implemented as optic storage device or/and removable disk by software emulation and implementing method thereof
JPH1011180A (en) Peripheral device used for computer system, and its control method
CN100403246C (en) Device and method for simulating hard disk
JP2005190036A5 (en)
EP3072055A1 (en) Support for ioapic interrupts in amba-based devices
JP4989875B2 (en) Simulated hard disk method
JP2011508329A (en) Bridge circuit
CN106951268A (en) A kind of Shen prestige platform supports the implementation method of NVMe hard disk startups
KR20020001460A (en) Storage apparatus of computer
TWI394046B (en) An apparatus for simulating a hard disk and a method thereof
US7533216B2 (en) Device and method for simulating a hard disk
GB2423166A (en) Simulating a hard disk
WO2009086692A1 (en) A processing method for embedded system using nand flash to memorize and start up
CN101739218A (en) Interface conversion device for computer system
TWI243978B (en) Method and device for adjusting clock
JP2007164606A (en) Memory device
CN101739216B (en) External device with virtual storage device
KR101022970B1 (en) Data storage device including WIOS memory
CN102591681B (en) The startup method of computer equipment and computer equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120501

R150 Certificate of patent or registration of utility model

Ref document number: 4989875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees