JP4999968B2

JP4999968B2 - 半導体装置の作製方法

Info

Publication number: JP4999968B2
Application number: JP2010153452A
Authority: JP
Inventors: 欣聡及川; 健一岡崎; 穂高丸山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-07-03
Filing date: 2010-07-05
Publication date: 2012-08-15
Anticipated expiration: 2030-07-05
Also published as: JP5632411B2; JP2021168399A; TW202213541A; US20180158932A1; JP2011029637A; JP7505059B2; WO2011001822A1; KR20200047748A; CN102473729B; JP6224184B2; KR102503687B1; KR20220025274A; TWI764182B; JP6905020B2; KR20210031537A; JP7225319B2; TW201118957A; KR20120046222A; US8637347B2; KR20190006602A

Description

酸化物半導体を用いる半導体装置の作製方法に関する。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、略号ＩＣ）や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１参照）。

ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ_３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体として知られている（非特許文献２乃至４参照）。

そして、上記のようなＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６参照）。

特開昭６０−１９８８６１号公報特開平８−２６４７９４号公報特表平１１−５０５３７７号公報特開２０００−１５０９００号公報特開２００４−１０３９５７号公報

Ｍ．Ｗ．Ｐｒｉｎｓ，Ｋ．Ｏ．Ｇｒｏｓｓｅ−Ｈｏｌｚ，Ｇ．Ｍｕｌｌｅｒ，Ｊ．Ｆ．Ｍ．Ｃｉｌｌｅｓｓｅｎ，Ｊ．Ｂ．Ｇｉｅｓｂｅｒｓ，Ｒ．Ｐ．Ｗｅｅｎｉｎｇ，ａｎｄＲ．Ｍ．Ｗｏｌｆ、「Ａｆｅｒｒｏｅｌｅｃｔｒｉｃｔｒａｎｓｐａｒｅｎｔｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、１７Ｊｕｎｅ１９９６、Ｖｏｌ．６８ｐ．３６５０−３６５２Ｍ．Ｎａｋａｍｕｒａ，Ｎ．Ｋｉｍｉｚｕｋａ，ａｎｄＴ．Ｍｏｈｒｉ、「ＴｈｅＰｈａｓｅＲｅｌａｔｉｏｎｓｉｎｔｈｅＩｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯＳｙｓｔｅｍａｔ１３５０℃」、Ｊ．ＳｏｌｉｄＳｔａｔｅＣｈｅｍ．、１９９１、Ｖｏｌ．９３，ｐ．２９８−３１５Ｎ．Ｋｉｍｉｚｕｋａ，Ｍ．Ｉｓｏｂｅ，ａｎｄＭ．Ｎａｋａｍｕｒａ、「ＳｙｎｔｈｅｓｅｓａｎｄＳｉｎｇｌｅ−ＣｒｙｓｔａｌＤａｔａｏｆＨｏｍｏｌｏｇｏｕｓＣｏｍｐｏｕｎｄｓ，Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，ａｎｄ５），ＩｎＧａＯ３（ＺｎＯ）３，ａｎｄＧａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，ａｎｄ１６）ｉｎｔｈｅＩｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯＳｙｓｔｅｍ」、Ｊ．ＳｏｌｉｄＳｔａｔｅＣｈｅｍ．、１９９５、Ｖｏｌ．１１６，ｐ．１７０−１７８中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ｋ．Ｕｅｄａ，Ｔ．Ｋａｍｉｙａ，Ｍ．Ｈｉｒａｎｏ，ａｎｄＨ．Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒｆａｂｒｉｃａｔｅｄｉｎｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅｔｒａｎｓｐａｒｅｎｔｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ａ．Ｔａｋａｇｉ，Ｔ．Ｋａｍｉｙａ，Ｍ．Ｈｉｒａｎｏ，ａｎｄＨ．Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅｆａｂｒｉｃａｔｉｏｎｏｆｔｒａｎｓｐａｒｅｎｔｆｌｅｘｉｂｌｅｔｈｉｎ−ｆｉｌｍｔｒａｎｓｉｓｔｏｒｓｕｓｉｎｇａｍｏｒｐｈｏｕｓｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ｐ．４８８−４９２

安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを本発明の態様の課題の一とする。

チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層に接する酸化物絶縁膜を形成する。なお、酸化物半導体層は少なくとも一部が露呈した状態でチャンバー内に導入される。酸化物半導体層を減圧されたチャンバー内に導入後、窒素雰囲気下で加熱処理工程、プラズマ（少なくとも酸素プラズマを含む）の導入工程を行い、成膜ガスを導入して酸化物絶縁膜を形成する。チャンバー内に酸素元素を含むガスを導入し、プラズマを発生させてもよいし、チャンバーに接続されたリモートプラズマ装置（ラジカル発生器）を用いてプラズマをチャンバー内に導入してもよい。

酸素元素を含むガスとしては、酸素、又は酸化窒素（亜酸化窒素（一酸化二窒素ともいう）（Ｎ_２Ｏ）、二酸化窒素（ＮＯ_２））を用いることができ、ヘリウム、アルゴンなどの希ガスを含んでもよい。

成膜ガスとしてはシランを含むガスを用いることができる。シランを含むガスを用いることによって珪素を含む酸化物絶縁膜を形成することができる。酸化物半導体層に接して形成する酸化物絶縁膜としては、水分や、水素イオンや、ＯＨ⁻などの不純物をブロックする無機絶縁膜を形成し、具体的には酸化珪素膜、または窒化酸化珪素膜を形成する。

減圧したチャンバー内で酸化物半導体層を窒素雰囲気下で加熱処理する工程は温度１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）で行うことが好ましい。酸化物半導体層の該加熱処理は、酸化物絶縁膜を形成するまで行われ、その加熱温度も１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）とすることが好ましい。

また、酸化物絶縁膜を形成する際のチャンバー内の圧力は１Ｐａ以上３００Ｐａ以下（７．５×１０^−３Ｔｏｒｒ以上２．２５Ｔｏｒｒ以下）とすることが好ましい。

本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上にゲート電極層、ゲート絶縁層、少なくとも一部が露呈した酸化物半導体層を形成し、少なくとも一部が露呈した酸化物半導体層が形成された基板を減圧したチャンバー内に導入し、減圧したチャンバー内で、少なくとも一部が露呈した酸化物半導体層が形成された基板を窒素を導入しながら加熱し、基板を加熱しながらチャンバーに酸素元素を含むガスを導入し、酸素元素を含むガスが導入されたチャンバー内に少なくとも酸素プラズマを発生させた後、チャンバー内に成膜ガスを導入して酸化物半導体層に接して酸化物絶縁膜を形成するステップを有する半導体装置の作製方法である。

本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上にゲート電極層、ゲート絶縁層、少なくとも一部が露呈した酸化物半導体層を形成し、少なくとも一部が露呈した酸化物半導体層が形成された基板を減圧したチャンバー内に導入し、減圧したチャンバー内で、少なくとも一部が露呈した酸化物半導体層が形成された基板を窒素を導入しながら加熱し、基板を加熱しながらチャンバーに酸化窒素を含むガスを導入し、酸化窒素を含むガスが導入されたチャンバー内に少なくとも酸素プラズマを発生させた後、チャンバー内にシランを含む成膜ガスを導入して酸化物半導体層に接して珪素を含む酸化物絶縁膜を形成するステップを有する半導体装置の作製方法である。

本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上にゲート電極層、ゲート絶縁層、少なくとも一部が露呈した酸化物半導体層を形成し、少なくとも一部が露呈した酸化物半導体層が形成された基板を減圧したチャンバー内に導入し、減圧したチャンバー内で少なくとも一部が露呈した酸化物半導体層が形成された基板を窒素を導入しながら加熱し、チャンバーに接続したリモートプラズマ装置により、基板を加熱しながら酸素プラズマを導入した後、チャンバー内に成膜ガスを導入して酸化物半導体層に接して酸化物絶縁膜を形成するステップを有する半導体装置の作製方法である。

上記構成において、減圧したチャンバー内で、少なくとも一部が露呈した酸化物半導体層が形成された基板を窒素を導入しながら加熱した後、酸素元素を含むガス（又は酸化珪素を含むガス）を導入してもよい。

本明細書中で用いる酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。

また、酸化物半導体層には上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体をその材料として適用することができる。また上記酸化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、加熱処理による当該酸化物半導体層の結晶化を抑制することができる。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。

また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面を水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく形成することができるので、薄膜トランジスタ特性のばらつきを小さくすることができる。

本明細書中で連続処理とは、プラズマＣＶＤ法またはスパッタリング法で行う第１の処理工程からプラズマＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行うことができる。

同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うことは本明細書における連続処理の範囲にあるとする。

また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。

なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続処理の範囲にあるとする。

ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当てはまらないとする。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、当該画素部における薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

本発明の態様によって、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

半導体装置の作製方法を説明するフローチャート。半導体装置の作製方法を説明するフローチャート。半導体装置の作製方法を説明するフローチャート。半導体装置の作製方法を説明する図。半導体装置を説明する図。半導体装置の作製方法を説明する図。半導体装置の作製方法を説明する図。半導体装置を説明する図。半導体装置を説明する図。酸素分子（Ｏ_２）と酸化物半導体層表面の相互作用を計算した結果を説明する図である。一酸化二窒素分子と酸化物半導体層表面の相互作用を計算した結果を説明する図である。一酸化窒素分子の構造を説明する図である。計算で用いた酸化物半導体層の構造を説明する図である。酸化物半導体層の酸素密度の計算結果を説明する図である。酸素と酸化物半導体膜表面の相互作用を説明する図である。半導体装置を説明する図。半導体装置を説明する図。半導体装置の画素等価回路を説明する図。半導体装置を説明する図。半導体装置のブロック図を説明する図。信号線駆動回路の構成を説明する図。シフトレジスタの構成を示す回路図。シフトレジスタの動作を説明するタイミングチャート。半導体装置を説明する図。薄膜トランジスタの電気特性評価の結果を示す図。半導体装置を説明する図。電子書籍の一例を示す外観図。テレビジョン装置およびデジタルフォトフレームの例を示す外観図。遊技機の例を示す外観図。携帯型のコンピュータ及び携帯電話機の一例を示す外観図。

実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
半導体装置の作製方法の一形態を図１乃至図３に示すフローチャートを用いて説明する。

チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層に接する酸化物絶縁膜を形成する。以下、半導体装置の作製方法を詳細に説明する。

図１に示すように、絶縁表面を有する基板上にゲート電極層、ゲート絶縁層、酸化物半導体層を形成する（工程８０００）。ソース電極層及びドレイン電極層も形成してもよい。なお、酸化物半導体層は少なくとも一部が露呈した状態でチャンバー内に導入される。

一方、酸化物絶縁膜を形成するチャンバーは排気を行って減圧する（工程８００１）。チャンバー内の圧力は１×１０^−５Ｐａ以上５×１０^−１Ｐａ以下（７．５×１０^−８Ｔｏｒｒ以上３．７５×１０^−３Ｔｏｒｒ以下）となるようにすればよい。減圧されたチャンバー内に少なくとも一部が露呈された状態の酸化物半導体層が形成された基板を導入する（工程８００２）。

酸化物半導体層が形成された基板が設置されたチャンバー内に、窒素を導入しながら加熱処理を行う（工程８００３）。減圧したチャンバー内で酸化物半導体層を窒素雰囲気下で加熱処理する工程は温度１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）で行うことが好ましい。

次に、窒素雰囲気下で加熱処理されたチャンバー内を再度減圧し（工程８００４）、酸素元素を含むガスを導入する（工程８００５）。酸素元素を含むガスとしては、酸素、又は酸化窒素（亜酸化窒素（Ｎ_２Ｏ）、二酸化窒素（ＮＯ_２））を用いることができ、ヘリウム、アルゴンなどの希ガスを含んでもよい。なお、酸素元素を含むガスを導入する前のチャンバー内の減圧工程（工程８００４）は必ずしも行わなくてもよい。

酸素元素を含むガスが導入されたチャンバー内にプラズマを発生させる（工程８００６）。プラズマとしては少なくとも酸素プラズマを含む。酸素プラズマを発生させることにより露呈している酸化物半導体層の表面の酸素密度が増加し、酸素過剰な領域を形成することができる。

プラズマを発生させる際の電力は５００Ｗ以下（より好ましくは１５０Ｗ以下）の低パワーとすると酸化物半導体層へのダメージが軽減できるため、好ましい。

酸素元素を含むガスを用いてプラズマを発生させたチャンバー内に、成膜ガスを導入して（工程８００７）酸化物絶縁膜を形成する（工程８００８）。

成膜ガスとしてはシランを含むガスを用いることができる。シランを含むガスを用いることによって珪素を含む酸化物絶縁膜を形成することができる。酸化物半導体層に接する酸化物絶縁膜は、水分や、水素イオンや、水酸化物イオン（ＯＨ⁻）などの不純物をブロックする無機絶縁膜であり、具体的には酸化珪素膜、または窒化酸化珪素膜である。

酸化物半導体層の加熱処理は、窒素雰囲気下の加熱処理工程から酸化物絶縁膜を形成する工程まで行われ、その間の温度は１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）とすることが好ましい。

なお、酸素元素を含むガスとして可燃性ガスを用い、成膜ガスとしてシランを含むガスを用いる場合は、可燃性ガスとシランを含むガスとを混合すると爆発する恐れがあるため、チャンバー内から可燃性ガスを排除し、酸化窒素（亜酸化窒素（Ｎ_２Ｏ）、二酸化窒素（ＮＯ_２））などの支燃性ガスを導入してから、シランを含むガスを導入する。

図２は酸素元素を含むガスとして酸化窒素（亜酸化窒素（Ｎ_２Ｏ）、二酸化窒素（ＮＯ_２））を（工程８１０５）、成膜ガスとしてシランを含むガス（工程８１０７）を用い、酸化物絶縁膜として珪素を含む酸化物絶縁膜を形成する（工程８１０８）例である。例えば、酸素元素を含むガスとして亜酸化窒素（Ｎ_２Ｏ）、成膜ガスとしてシラン（ＳｉＨ_４）を用い、酸化窒化珪素膜を形成することができる。

また、プラズマは図１及び図２のようにチャンバー内に酸素元素を含むガスを導入し、プラズマを発生させてもよいし、図３のようにチャンバーに接続されたリモートプラズマ装置（ラジカル発生器）を用いてプラズマをチャンバー内に導入してもよい。

図３は窒素雰囲気下で加熱処理されたチャンバー内に、リモートプラズマ装置（ラジカル発生器）（工程８２００）を用いてプラズマを導入する（工程８２０１）例である。該プラズマは、リモートプラズマ装置によって、酸化物絶縁膜を形成するチャンバーとは別のチャンバーで酸素元素を含むガスを用いて発生させる。図３のように、酸化物絶縁膜を形成するチャンバー外でプラズマを発生させ、リモートプラズマ装置によって当該チャンバーに導入すると、プラズマ発生時に酸化物半導体層に与えるダメージを回避することができる。

用いることのできるチャンバーの例を説明する。チャンバーにはヒーターが設けられており、チャンバー内を加熱する。また、チャンバーにはガス供給手段及び排気手段が設けられている。ガス供給手段により、チャンバーにガスを導入する。また、排気手段により、チャンバー内を排気する、またはチャンバー内を減圧にする。

上記方法によって、酸化物半導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

（実施の形態２）
半導体装置及び半導体装置の作製方法の一形態を図４及び図５を用いて説明する。

図５（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図５（Ｂ）は図５（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層又はドレイン電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体層４０３に接する酸化物絶縁膜４０７が設けられている。

また、ソース電極層又はドレイン電極層４０５ａ、４０５ｂは、酸化物半導体層４０３と接する。ソース電極層又はドレイン電極層４０５ａ、４０５ｂを構成する元素は、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択されたものである。また、上述した元素を組み合わせた合金膜などを積層してもよい。

チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料を用いればよく、代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。

図４（Ａ）乃至（Ｃ）に薄膜トランジスタ４７０の作製工程の断面図を示す。

図４（Ａ）において、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。

例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン層を積層したもの、または銅層上にモリブデン層を積層したもの、または銅層上に窒化チタン層若しくは窒化タンタル層を積層したもの、窒化チタン層とモリブデン層とを積層したものとすることが好ましい。同様に３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムと珪素の合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層したものとすることが好ましい。

次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（ＳｉＨ_４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。

次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。

なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素（Ｎ_２Ｏ）などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素（Ｃｌ_２）、四フッ化炭素（ＣＦ_４）などを加えた雰囲気で行ってもよい。

酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により形成する。スパッタリングは、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。

ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、界面を水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく形成することができるので、薄膜トランジスタ特性のばらつきを小さくすることができる。

酸化物半導体膜をフォトリソグラフィ工程により島状とし、酸化物半導体層４３０に加工する（図４（Ａ）参照）。

また、酸化物半導体層４３０は、非晶質であることが好ましいが、一部結晶化してもよい。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４３０上に導電膜を形成する。

導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等が挙げられる。

また、導電膜の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。

酸化物半導体層４３０、導電膜をエッチング処理し、酸化物半導体層４３２、及びソース電極層又はドレイン電極層４０５ａ、４０５ｂを形成する（図４（Ｂ）参照）。なお、当該エッチング処理により、酸化物半導体層４３２には溝部（凹部）が形成される。

実施の形態１で示したように、酸化物半導体層４３２が形成された基板を減圧されたチャンバー内に導入後、窒素雰囲気下で加熱処理工程、プラズマ（少なくとも酸素プラズマを含む）の導入工程を行い、成膜ガスを導入して酸化物絶縁膜４０７を形成する。

本実施の形態では、酸素元素を含むガスとして亜酸化窒素（Ｎ_２Ｏ）、成膜ガスとしてシラン（ＳｉＨ_４）を用い、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化窒化珪素膜を形成する。

減圧したチャンバー内で酸化物半導体層４３２を窒素雰囲気下で加熱処理する工程は温度１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）で行うことが好ましい。

酸化物半導体層４３２の加熱処理は、窒素雰囲気下の加熱処理工程から酸化物絶縁膜４０７を形成する工程まで行われ、その間の温度は１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）とすることが好ましい。

また、酸化物絶縁膜４０７を形成する際のチャンバー内の圧力は１Ｐａ以上３００Ｐａ以下（７．５×１０^−３Ｔｏｒｒ以上２．２５Ｔｏｒｒ以下）とすることが好ましい。

酸化物半導体層４３２に接して上記方法により酸化物絶縁膜４０７を形成すると、酸化物半導体層４３２において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が下がる）し、高抵抗化酸化物半導体領域とすることができる。酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３となり、薄膜トランジスタ４７０を作製することができる（図４（Ｃ）参照）。

また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）において薄膜トランジスタ４７０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。該加熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを小さくすることができる。この加熱処理は、酸化物絶縁膜４０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。

（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図６乃至図９を用いて説明する。

図６（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

次いで、導電層を基板１００上に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。

ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、耐熱性導電性材料を用いて形成される。例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物などが挙げられる。

次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に形成する。ゲート絶縁層１０２はスパッタリング法、プラズマＣＶＤ法などを用い、厚さ５０〜２５０ｎｍで形成する。

例えば、ゲート絶縁層１０２は、厚さ１００ｎｍの酸化珪素膜とし、スパッタリング法により形成する。勿論、ゲート絶縁層１０２の主成分は酸化珪素に限定されるものでなく、酸化窒化珪素、窒化珪素、酸化アルミニウム、酸化タンタルなどでもよい。あるいは、これらの材料から成る単層または積層構造として形成しても良い。

次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成する。ゲート絶縁層１０２形成後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を形成することは、ゲート絶縁層と半導体膜の界面にゴミや水分を取り込ませない点で有用である。ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用い、成膜条件は、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ酸素流量比率４０％）雰囲気下とする。なお、パルス直流（ＤＣ）電源を用いると、ごみの発生を抑制でき、また、膜厚分布も小さくなるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の厚さは、５ｎｍ〜２００ｎｍとする。本実施の形態では、酸化物半導体膜は、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により形成する。

スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元スパッタリング装置は、同一チャンバーで異なる材料膜を積層し形成することも、同一チャンバーで複数種類の材料を同時に放電させて用い、当該複数種類の材料を含む材料膜を形成することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタリング装置がある。

また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。

次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して酸化物半導体層１３３を形成する（図６（Ａ）参照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。

また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、弗化硫黄（ＳＦ_６）、弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法や、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（過酸化水素水：アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。

所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。なおここでは図６Ａならびに図８に示すように、酸化物半導体層１３３の全体がゲート電極層１０１の一部を覆うようにエッチングを行う。

次に、酸化物半導体層１３３上に金属材料からなる導電膜１３２をスパッタリング法や真空蒸着法で形成する（図６（Ｂ）参照）。

導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等が挙げられる。

導電膜１３２形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、及び第２の端子１２２を形成する（図６（Ｃ）参照）。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜１３２としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。また、アンモニア過水（過酸化水素水：アンモニア水：水＝５：２：２）を用いたウェットエッチングにより、導電膜１３２をエッチングしてソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成してもよい。このエッチング工程において、酸化物半導体層１３３も一部エッチングされ、酸化物半導体層１３５となる。よってソース電極層又はドレイン電極層１０５ａ、１０５ｂの間の酸化物半導体層１３５は膜厚の小さい領域となる。図６（Ｃ）に示すように、ソース電極層又はドレイン電極層（１０５ａ、１０５ｂ）よりも小さい膜厚を有する酸化物半導体層１３５の領域（露出領域）は露呈している。図６（Ｃ）においては、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、酸化物半導体層１３５のエッチングをドライエッチングによって一度に行うため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及び酸化物半導体層１３５の端部は一致し、連続的な構造となっている。すなわち、ソース電極層１０５ａに面するドレイン電極層１０５ｂの側面と、露出領域の一方の側面は、同一平面となっている。同様に、ドレイン電極層１０５ｂに面するソース電極層１０５ａの側面と、露出領域の他方の側面は、同一平面となっている。換言すると、露出領域の側面は、少なくともソース電極層１０５ａとドレイン電極層１０５ｂのいずれかの側面と同一平面である。

また、この第３のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線）と電気的に接続されている。

また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。

次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０７を、プラズマＣＶＤ法を用いて形成する。

具体的には、実施の形態１で示したように、ソース電極層とドレイン電極層１０５ａ、１０５ｂを形成した後、基板１００を減圧されたチャンバー内に導入し、窒素雰囲気下で加熱処理工程を行う。この後、プラズマ（少なくとも酸素プラズマを含む）の導入工程を行い、成膜ガスを導入して酸化物絶縁膜である保護絶縁層１０７を形成する。

本実施の形態では、酸素元素を含むガスとして亜酸化窒素（Ｎ_２Ｏ）、成膜ガスとしてシラン（ＳｉＨ_４）を用い、膜厚３００ｎｍの保護絶縁層１０７を形成する。

減圧したチャンバー内で酸化物半導体層１３５を窒素雰囲気下で加熱処理する工程は温度１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）で行うことが好ましい。

酸化物半導体層１３５の加熱処理は、窒素雰囲気下の加熱処理工程から酸化物絶縁膜を形成する工程まで行われ、その間の温度は１００℃以上５００℃以下（より好ましくは、１５０℃以上４００℃以下）とすることが好ましい。

また、保護絶縁層１０７を形成する際のチャンバー内の圧力は１Ｐａ以上３００Ｐａ以下（７．５×１０^−３Ｔｏｒｒ以上２．２５Ｔｏｒｒ以下）とすることが好ましい。

ソース電極層又はドレイン電極層１０５ａ、１０５ｂの間に設けられた酸化物半導体層１３５の露出領域と保護絶縁層１０７である酸化物絶縁膜が接して設けられることによって、保護絶縁層１０７と接する酸化物半導体層１０３の領域が高抵抗化（キャリア濃度が低まる）し、高抵抗化したチャネル形成領域を有する酸化物半導体層１０３を形成することができる（図７（Ａ）参照）。

次いで、保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は大気雰囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処理を行うと、酸化物半導体層１０３が保護絶縁層１０７と接した状態で加熱されることになり、さらに酸化物半導体層１０３を高抵抗化させて薄膜トランジスタの電気特性の向上および、電気特性のばらつきを小さくすることができる。この加熱処理は、保護絶縁層１０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。

以上の工程で薄膜トランジスタ１７０が作製できる。

次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０７及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を図７（Ｂ）に示す。

次いで、レジストマスクを除去した後、透明導電膜を形成する。透明導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは基板上に残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるための加熱処理を行う場合、上述した酸化物半導体層１０３を高抵抗化させて薄膜トランジスタの電気特性の向上および、電気特性のばらつきを小さくする熱処理と兼ねることができる。

次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。

また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。

また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。

次いで、レジストマスクを除去し、この段階での断面図を図７（Ｃ）に示す。なお、この段階での平面図が図８に相当する。

また、図９（Ａ１）、図９（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図９（Ａ１）は図９（Ａ２）中のＥ１−Ｅ２線に沿った断面図に相当する。図９（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図９（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通させている。なお、図７（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図９（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。

また、図９（Ｂ１）、及び図９（Ｂ２）は、図７（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図９（Ｂ１）は図９（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図９（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図９（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトムゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。

また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成してもよい。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、垂直同期周波数を１．５倍、好ましくは２倍以上にすることで応答速度を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本明細書に開示する薄膜トランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

また、発光表示装置を作製する際、各有機発光素子の間に有機樹脂層を用いた隔壁を設ける場合がある。その場合には、有機樹脂層を加熱処理する必要がある。当該加熱処理は、酸化物半導体層１０３を高抵抗化させて薄膜トランジスタの電気特性を向上させ、電気特性のばらつきを小さくする加熱処理と兼ねることができる。

酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、上記方法によって、酸化物半導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、半導体装置の作製方法の一形態として、酸化物絶縁膜を形成する前に、あらかじめ、さらに酸化物半導体層に加熱処理を行う例を示す。本実施の形態では該加熱処理を窒素雰囲気下で行う。

本明細書では、酸化物絶縁膜を形成する前に（酸化物絶縁膜を形成するチャンバーに酸化物半導体層が形成された基板を導入する前に）、行っておく、本実施の形態で示す窒素雰囲気下の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。

本実施の形態の加熱処理工程は、酸化物半導体層を形成後、酸化物絶縁層を形成する工程（実施の形態１において図１乃至図３で示した工程）前に行えばよい。例えば、実施の形態２の半導体装置の作製工程においては、ソース電極層又はドレイン電極層４０５ａ、４０５ｂの形成前の図４（Ａ）と図４（Ｂ）との間でもよいし、又はソース電極層又はドレイン電極層４０５ａ、４０５ｂの形成後の図４（Ｂ）と図４（Ｃ）との間に行ってもよい。また、図４（Ａ）のように島状の酸化物半導体層４３０に加工する前の酸化物半導体膜に行ってもよい。

本実施の形態では、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。

水分などの不純物を低減するため、酸化物半導体膜を形成後、酸化物半導体膜が露出した状態で窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上、好ましくは４００℃以上６００℃以下の加熱処理を行い、酸化物半導体膜の含有水分を低減する。加熱後は不活性気体雰囲気下で室温以上１００℃未満の範囲まで徐冷することが好ましい。

なお、脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。

窒素、またはアルゴンなどの不活性気体雰囲気下、或いは減圧下での加熱処理によって膜中の含有水分を低減させた酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。

不活性気体雰囲気下で加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ_２Ｏ、Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、信頼性の向上に繋がる。

酸化物半導体層は窒素雰囲気下における加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０^１８／ｃｍ^３以上）し、低抵抗化した酸化物半導体層とすることができる。その後、低抵抗化した酸化物半導体層に接して酸化物絶縁膜を形成すると、低抵抗化した酸化物半導体層において少なくとも酸化物絶縁膜と接する領域を高抵抗化（キャリア濃度が下がる、好ましくは１×１０^１８／ｃｍ^３未満、さらに好ましくは１×１０^１４／ｃｍ^３以下）し、高抵抗化酸化物半導体領域とすることができる。本実施の形態における半導体装置の製造プロセス中では、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。キャリア濃度の増減は、Ｉ型であった酸化物半導体層に脱水化または脱水素化の加熱処理を行うことにより酸化物半導体層は酸素欠乏型となってｎ型化（ｎ⁻、ｎ^＋など）し、その後、酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることでｉ型化されることに起因していると考えられる。

このように、窒素雰囲気下で脱水化または脱水素化のための加熱処理を行った酸化物半導体層に対して、実施の形態１に示した方法で酸化物絶縁膜を形成し、半導体装置を作製することができる。

よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。

（実施の形態５）
本実施の形態では、半導体装置の作製方法の一形態として、酸化物絶縁膜を形成する前に、あらかじめ、さらに酸化物半導体層に加熱処理を行う例を示す。実施の形態４では該加熱処理を窒素雰囲気下で行う例を示したが、本実施の形態では該加熱処理を大気雰囲気下（大気中）で行う例を示す。

本実施の形態の加熱処理工程は、酸化物半導体層を形成後、酸化物絶縁層を形成する工程（実施の形態１において図１乃至図３で示した工程）前に行えばよい。例えば、実施の形態２の半導体装置の作製工程においては、ソース電極層又はドレイン電極層４０５ａ、４０５ｂの形成前の図４（Ａ）と図４（Ｂ）との間でもよいし、又はソース電極層又はドレイン電極層４０５ａ、４０５ｂの形成後の図４（Ｂ）と図４（Ｃ）との間に行ってもよい。また、図４（Ａ）のように島状の酸化物半導体層４３０に加工する前の酸化物半導体膜に行ってもよい。加熱処理の温度は２００℃〜６００℃、代表的には３００℃〜５００℃で行うと良い。例えば、大気雰囲気下（大気中）で３５０℃、１時間の熱処理を行う。

このように、大気雰囲気下（大気中）で加熱処理を行った酸化物半導体層に対して、実施の形態１に示した方法で酸化物絶縁膜を形成し、半導体装置を作製することができる。

（実施の形態６）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１乃至５に従って形成する。また、実施の形態１乃至５に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

アクティブマトリクス型表示装置のブロック図の一例を図２０（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。

図２０（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、信頼性の向上や歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。タイミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。

図２０（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化や工程数の削減、コストの低減、歩留まりの向上などを図ることができる。

また、実施の形態１乃至５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図２１（Ａ）、図２１（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一例を示し説明する。

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、ｎチャネル型ＴＦＴである例を説明する。

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。

シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。

スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。

なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。

次に、図２１（Ａ）の信号線駆動回路の動作について、図２１（Ｂ）のタイミングチャートを参照して説明する。図２１（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。

期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃至５に示す薄膜トランジスタで構成される回路を用いることが可能である。

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図２２及び図２３を用いて説明する。

走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図２２（Ａ）参照）。図２２（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。
また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは２以上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿（ｎ−１）からの信号が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、第ｎのパルス出力回路からは、一段後段のパルス出力回路（第（ｎ＋１）パルス出力回路）及び／または２段前段のパルス出力回路（第（ｎ−２）パルス出力回路）に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、および別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図２２（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う

第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図２２（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。同様に、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。

第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図２２（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。

次に、図２２（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図２２（Ｃ）で説明する。

図２２（Ｃ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の電源電位ＶＤＤが供給される電源線５１、第２の電源電位ＶＣＣが供給される電源線５２、第３の電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図２２（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときにはＶＤＤ、ＬレベルのときにはＶＳＳとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。

図２２（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極に電気的に接続されている。

図２２（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする。

図２３（Ａ）に、図２２（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。

なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。

ここで、図２３（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図２３（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図２３（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。

なお、図２３（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。

ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することができる。

なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また、酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。

なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図２３（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。一方、図２３（Ａ）に示すシフトレジスタを図２３（Ｂ）の期間６２のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給されるクロック信号とすることによって、ノードＢの電位の変動を小さくすることで、ノイズを低減することが出来るため好適である。

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。

（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極（画素電極層ともいう）のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ）は、第１の基板４００１上に形成された実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０、４０２１が設けられている。

薄膜トランジスタ４０１０、４０１１は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１又は実施の形態２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

また、柱状のスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られ、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は比較的狭い温度範囲で発現するため、温度範囲を増大するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いても良い。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラーフィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

薄膜トランジスタ４０１０、４０１１上には、保護絶縁膜としてチャネル形成領域を含む酸化物半導体層に接して絶縁層４０２０が形成されている。絶縁層４０２０は実施の形態１を用いて酸化物絶縁膜４０７と同様な材料及び方法で形成する。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。

ここでは、保護絶縁膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、実施の形態１を用いてプラズマＣＶＤ法により酸化窒化珪素膜を形成する。

また、ここでは、絶縁層４０２０の二層目として、プラズマＣＶＤ法により窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体層中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。

また、保護絶縁膜を形成した後に、窒素雰囲気下、又は大気雰囲気下で加熱処理（３００℃以下）を行ってもよい。

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）を有しても良い。また、有機基はフルオロ基を有していても良い。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

図２６は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

図２６は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モードなどを用いることができる。

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。

（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。

本発明を利用して作製できる半導体装置は、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板は必要ない。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至４の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。

図２４は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態２で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１、３乃至５で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ５８１として適用することもできる。

図２４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、酸化物半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成された第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。

また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を切り離した場合であっても、表示された像を保存しておくことが可能となる。

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。

（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

図１８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲートには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図１９を用いて説明する。ここでは、発光素子駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態２で示す画素に配置される薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１、３乃至５で示す画素に配置される薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１９（Ａ）を用いて説明する。

図１９（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。

また、陰極７００３と隣り合う画素の陰極の間に、それぞれの端部を覆って隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。発光素子駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１９（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が形成されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が形成されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば厚さ２０ｎｍのアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

また、導電膜７０１７と隣り合う画素の導電膜の間に、それぞれの端部を覆って隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

また、導電膜７０２７と隣り合う画素の導電膜の間に、それぞれの端部を覆って隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

なお半導体装置は、図１９に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。

次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１７を用いて説明する。図１７は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図１７（Ｂ）は、図１７（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１、２、４、又は５に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。

接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板には、透光性を持たせる必要がある。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンとビニルアセテートとの共重合体）を用いることができる。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図１７の構成に限定されない。

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。

（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２７に示す。

図２７は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２７では表示部２７０５）に文章を表示し、左側の表示部（図２７では表示部２７０７）に画像を表示することができる。

また、図２７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図２８（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２８（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２９（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。

図３０（Ａ）は携帯型のコンピュータの一例を示す斜視図である。

図３０（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。

また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。

上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。

表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。

また、図３０（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部９３０３または表示部９３０７に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。

また、図３０（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。

この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。

また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが起動されるなど、各ファンクションを対応づけることができる。

この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図３０（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指などで触れることにより入力を行うことができる。

また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。

また、図３０（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図３０（Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を検出できる機能を有していてもよい。

表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図３０（Ｂ）に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。

なお、図３０（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。

本実施例では、発明の一形態である薄膜トランジスタを作製し、その電気特性を評価した結果を示す。

本実施例の薄膜トランジスタの作製方法を説明する。ガラス基板上に下地膜として、プラズマＣＶＤ法により厚さ１５０ｎｍの窒化珪素膜と厚さ１００ｎｍの酸化窒化珪素膜の積層膜を形成し、酸化窒化珪素膜上にゲート電極層としてスパッタリング法により膜厚１５０ｎｍのタングステン膜を形成し、ゲート電極層上にゲート絶縁層としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。

ゲート絶縁層上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用い、厚さ２０ｎｍの酸化物半導体層を形成した。成膜条件は、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ酸素流量比率４０％）雰囲気下とした。

酸化物半導体層上にソース電極層及びドレイン電極層としてチタン膜（膜厚１００ｎｍ）、アルミニウム膜（膜厚２００ｎｍ）、及びチタン膜（膜厚１００ｎｍ）の積層を、スパッタリング法により形成した。

次に、酸化物半導体層を大気雰囲気下、３５０℃で１時間加熱した。

まず、酸化物絶縁膜を形成するチャンバー内を１×１０^−３Ｐａに減圧した（減圧に要した時間約５分間）。そして減圧されたチャンバー内に、酸化物半導体層が形成された基板をチャンバー内に搬送した。チャンバー内に窒素を５分間導入し３３０℃で５分間加熱した後、チャンバー内を減圧した（減圧に要した時間約３分間）。チャンバー内に亜酸化窒素（Ｎ_２Ｏ）を導入しチャンバー内の圧力が２２Ｐａとなるように調圧した。

亜酸化窒素（Ｎ_２Ｏ）を導入したチャンバー内にプラズマを発生させ、シラン（ＳｉＨ_４）を導入し、酸化物半導体層と接するように酸化物絶縁膜である厚さ３００ｎｍの酸化窒化珪素膜を形成した。成膜ガスとしてはＳｉＨ_４及びＮ_２Ｏ（ＳｉＨ_４：Ｎ_２Ｏ＝１０ｓｃｃｍ：１２００ｓｃｃｍ）を用い、プラズマ発生時及び酸化物絶縁膜形成時のチャンバー内の圧力は２２Ｐａ、電力は３０Ｗ、電源周波数は１３．５６ＭＨｚ、温度は３３０℃とした。

酸化物絶縁膜及びゲート絶縁層にコンタクトホールとなる開口を形成後、さらに基板を大気雰囲気下、３５０℃で１時間加熱した。

以上の工程で本実施例の薄膜トランジスタを作製した。なお薄膜トランジスタの酸化物半導体層のチャネル長（Ｌ）は２０μｍ、チャネル幅（Ｗ）は２０μｍであった。

薄膜トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こる薄膜トランジスタの特性変化を、短時間で評価することができる。ＢＴ試験前後における薄膜トランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど、信頼性が高い薄膜トランジスタであるといえる。

具体的には、薄膜トランジスタが形成されている基板の温度（基板温度）を一定に維持し、薄膜トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験という。

ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよびドレインの電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。

本実施例の薄膜トランジスタについてＢＴ試験を行った結果を説明する。

なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

ＢＴ試験は、基板温度を１５０℃、ゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍ、印加時間を１時間とし、＋ＢＴ試験および−ＢＴ試験それぞれについて行った。

まず、＋ＢＴ試験について説明する。ＢＴ試験対象となる薄膜トランジスタの初期特性を測定するため、基板温度を４０℃とし、ソース−ドレイン間電圧（以下、ドレイン電圧という）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧という）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流という）の変化、すなわちＶｇ−Ｉｄ特性を測定した。ここでは基板温度を試料表面の吸湿対策として４０℃としているが、特に問題がなければ、基板温度を室温（２５℃）として測定してもかまわない。

次に、基板温度を１５０℃まで上昇させた後、薄膜トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲートに電圧を印加した。ここでは、薄膜トランジスタのゲート絶縁膜の厚さが１００ｎｍであったため、ゲートに＋２０Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。

次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を４０℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によりＢＴ試験で薄膜トランジスタに与えられたダメージが回復されてしまうため、電圧は印加したまま基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で４０℃まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えていない。

次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ−Ｉｄ特性を得た。

続いて、−ＢＴ試験について説明する。−ＢＴ試験も＋ＢＴ試験と同様の手順で行うが、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとする点が異なる。

なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていない薄膜トランジスタを用いて試験を行うことが重要である。例えば、一度＋ＢＴ試験を行った薄膜トランジスタを用いて−ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、−ＢＴ試験結果を正しく評価することができない。また、一度＋ＢＴ試験を行った薄膜トランジスタを用いて、再度＋ＢＴ試験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰り返す場合はこの限りではない。

図２５（Ａ）及び図２５（Ｂ）に、ＢＴ試験前後における薄膜トランジスタのＶｇ−Ｉｄ特性を示す。図２５（Ａ）及び図２５（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。

図２５（Ａ）は、＋ＢＴ試験前後における薄膜トランジスタのＶｇ−Ｉｄ特性を示している。初期特性を示す曲線８１１は、＋ＢＴ試験前の薄膜トランジスタのＶｇ−Ｉｄ特性であり、曲線８１２は、＋ＢＴ試験後の薄膜トランジスタのＶｇ−Ｉｄ特性である。

図２５（Ｂ）は、−ＢＴ試験前後における薄膜トランジスタのＶｇ−Ｉｄ特性を示している。初期特性を示す曲線８２１は、−ＢＴ試験前の薄膜トランジスタのＶｇ−Ｉｄ特性であり、曲線８２２は、−ＢＴ試験後の薄膜トランジスタのＶｇ−Ｉｄ特性である。

なお、これらのＶｇ−Ｉｄ特性の測定において、本実施例の薄膜トランジスタは、オフ領域（ｎ型トランジスタの場合は、多くはＶｇが０Ｖ近傍からマイナスの領域）で、Ｉｄが測定機の検出下限値以下となってしまった。このため、図２５（Ａ）及び図２５（Ｂ）では、Ｉｄが測定機の検出下限値以下となった部分については表記していない。

図２５（Ａ）から、曲線８１２は、初期特性を示す曲線８１１に比べてしきい値電圧がプラス方向へ変化しており、図２５（Ｂ）から、曲線８２２は、初期特性を示す曲線８２１に比べてしきい値電圧がマイナス方向へ変化している。以上のことから、どちらのＢＴ試験においても、しきい値電圧の変化量が数Ｖ程度と少ないため、本実施例の薄膜トランジスタは、ＢＴ試験における信頼性が高い薄膜トランジスタであることが確認できた。

本実施例では、実施の形態１において酸素元素を含むガス導入（工程８００５又は工程８１０５）から酸化物絶縁膜形成（工程８００８又は工程８１０８）までをモデルにより計算した結果を示す。

まず、酸素元素を含むガスとして酸素を用いる例を計算した結果を示す。第一原理ＭＤ（分子動力学）法を用いて、酸化物半導体層と酸素分子（Ｏ_２）の相互作用を計算した。ここでは、計算用のソフトウェアとしては、アクセルリス株式会社製のＣＡＳＴＥＰを用い、計算条件は、ＮＶＴアンサンブル、時間を０．５ピコ秒、温度を３５０℃とした。計算手法は平面波基底擬ポテンシャル法を用いた密度汎関数法である。汎関数はＧＧＡＰＢＥを用いた。

ここでは、ＩＧＺＯ表面の計算モデルとして、１２個のＩｎ原子、１２個のＧａ原子、１２個のＺｎ原子、及び４６個のＯ原子からなるアモルファス構造とした。計算に用いた基本格子は１．０２ｎｍ×１．０２ｎｍ×２．０６ｎｍの直方体である。境界は周期境界条件を用いている。以下では上記表面モデルに酸素分子（Ｏ_２）もしくは一酸化二窒素（Ｎ_２Ｏ）分子を付加したモデルを用いている。

酸化物半導体層の表面と、酸化物半導体層の表面近傍に配置した酸素分子（Ｏ_２）の初期状態を図１０（Ａ）に示し、０．５ピコ秒後の両者の位置を図１０（Ｂ）に示す。図１０（Ｂ）において、酸素分子（Ｏ_２）が酸化物半導体層表面の金属に吸着されている。０．５ピコ秒内では、酸素分子（Ｏ_２）の共有結合が失われる状態に至らなかった。

しかし、酸素原子は酸素原子同士が結合した状態よりも、酸素原子同士の結合が切れ、金属原子と隣り合った構造の方が熱力学的に安定である。また、酸化物半導体層の密度の測定値から作製した構造モデルは、酸素分子（Ｏ_２）が共有結合を保ったまま拡散するには酸化物半導体層内部のスペースは狭すぎることを示している。従って、酸素原子は熱力学的平衡に達した際には酸化物半導体層内部に拡散している。

次に、酸素元素を含むガスとして窒化酸素を用いる例を計算した結果を示す。酸化物半導体層表面近傍に亜酸化窒素（一酸化二窒素（Ｎ_２Ｏ））分子を配置し、第一原理ＭＤ法を用いて、酸化物半導体層とＮ_２Ｏ分子の相互作用を計算した。計算条件は、ＮＶＴアンサンブル、時間を０．５ピコ秒、温度を３５０℃とした。

酸化物半導体層表面と、酸化物半導体層表面近傍に配置したＮ_２Ｏ分子の初期状態を図１１（Ａ）に示し、０．５ピコ秒後の両者の位置を図１１（Ｂ）に示す。図１１（Ｂ）において、Ｎ_２Ｏ分子は分解し、窒素分子が酸化物半導体層表面近傍に観測される。また、Ｎ_２Ｏ分子に由来する酸素原子が酸化物半導体層に拡散している。

なお、Ｎ_２Ｏ分子の構造を図１２（Ａ）及び図１２（Ｂ）に示す。Ｎ_２Ｏ分子は図１２（Ａ）に示す通り窒素原子と酸素原子が直線状に並んでいる。直線状に並んだ窒素原子と酸素原子は、図１２（Ｂ）に示すような共鳴状態を保って結合している。

次に、酸素密度の高い領域及び酸素密度の低い領域を有する酸化物半導体層における、加熱処理に伴う酸素の拡散現象について計算した。結果を、図１３及び図１４を用いて説明する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌｓＥｘｐｌｏｒｅｒ５．０を用いた。

図１３に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０１を、酸素密度の低い層７０３及び酸素密度の高い層７０５が積層される構造とした。

ここでは、酸素密度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。

また、酸素密度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個のＺｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。

また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ^３とした。

次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古典ＭＤ（分子動力学）計算を行った。時間刻み幅を０．２ｆｓとし、総計算時間を２００ｐｓと設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合にＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用した。また、酸化物半導体層７０１の上端及び下端の原子は固定した。

次に、計算結果を図１４に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素密度の低い層７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素密度の高い層７０５である。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線７０９で示す。

実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面より、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、酸素密度の低い層７０３及び酸素密度の高い層７０５において、酸素密度がほぼ同じであることが分かる。

以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のように、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が均質になることが分かる。

即ち、実施の形態１に示すように、酸化物半導体層上に酸化物絶縁膜を形成することで、酸化物半導体層及び酸化物絶縁膜の界面において酸素密度が高まるため、当該酸素が酸化物半導体層へ拡散し、酸化物半導体層が高抵抗化する。以上のことから、薄膜トランジスタの信頼性を向上させることができる。

本実施例が示すとおり、酸素は酸化物半導体層の表面に吸着した後、酸化物半導体層に含まれる金属イオン（Ｍｅ）とイオン結合を生じ、酸素原子の状態で酸化物半導体層内部に拡散する（図１５参照）。

１００基板
１０１ゲート電極層
１０２ゲート絶縁層
１０３酸化物半導体層
１０５ａソース電極層
１０５ｂドレイン電極層
１０７保護絶縁層
１０８容量配線
１１０画素電極層
１２１第１の端子
１２２第２の端子
１２５コンタクトホール
１２６コンタクトホール
１２７コンタクトホール
１２８透明導電膜
１２９透明導電膜
１３２導電膜
１３３酸化物半導体層
１３５酸化物半導体層
１５０第２の端子
１５１第１の端子
１５２ゲート絶縁層
１５３接続電極層
１５４保護絶縁膜
１５５透明導電膜
１５６電極層
１７０薄膜トランジスタ
４００基板
４０１ゲート電極層
４０２ゲート絶縁層
４０３酸化物半導体層
４０５ａソース電極層
４０５ｂドレイン電極層
４０７酸化物絶縁膜
４３０酸化物半導体層
４３２酸化物半導体層
４７０薄膜トランジスタ
５８０基板
５８１薄膜トランジスタ
５８３絶縁膜
５８５絶縁層
５８７第１の電極層
５８８第２の電極層
５８９球形粒子
５９０ａ黒色領域
５９０ｂ白色領域
５９５充填材
５９６基板
７０１酸化物半導体層
７０３層
７０５層
２６００ＴＦＴ基板
２６０１対向基板
２６０２シール材
２６０３画素部
２６０４表示素子
２６０５着色層
２６０６偏光板
２６０７偏光板
２６０８配線回路部
２６０９フレキシブル配線基板
２６１０冷陰極管
２６１１反射板
２６１２回路基板
２６１３拡散板
２７００電子書籍
２７０１筐体
２７０３筐体
２７０５表示部
２７０７表示部
２７１１軸部
２７２１電源
２７２３操作キー
２７２５スピーカ
４００１第１の基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６第２の基板
４００８液晶層
４０１０薄膜トランジスタ
４０１１薄膜トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０保護絶縁層
４０２１保護絶縁層
４０３０画素電極層
４０３１対向電極層
４０３２絶縁層
４０３５スペーサ
４５０１第１の基板
４５０２画素部
４５０３ａ信号線駆動回路
４５０４ａ走査線駆動回路
４５０５シール材
４５０６第２の基板
４５０７充填材
４５０９薄膜トランジスタ
４５１０薄膜トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３第２の電極層
４５１５接続端子電極
４５１６端子電極
４５１７第１の電極層
４５１８ａＦＰＣ
４５１９異方性導電膜
４５２０隔壁
５３００基板
５３０１画素部
５３０２第１の走査線駆動回路
５３０３第２の走査線駆動回路
５３０４信号線駆動回路
５３０５タイミング制御回路
５６０１シフトレジスタ
５６０２スイッチング回路
５６０３薄膜トランジスタ
５６０４配線
５６０５配線
６４００画素
６４０１スイッチング用トランジスタ
６４０２発光素子駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
７００１ＴＦＴ
７００２発光素子
７００３陰極
７００４発光層
７００５陽極
７００９隔壁
７０１１発光素子駆動用ＴＦＴ
７０１２発光素子
７０１３陰極
７０１４発光層
７０１５陽極
７０１６遮蔽膜
７０１７導電膜
７０１９隔壁
７０２１発光素子駆動用ＴＦＴ
７０２２発光素子
７０２３陰極
７０２４発光層
７０２５陽極
７０２７導電膜
７０２９隔壁
９２０１表示部
９２０２表示ボタン
９２０３操作スイッチ
９２０４バンド部
９２０５調節部
９２０６カメラ部
９２０７スピーカ
９２０８マイク
９３０１上部筐体
９３０２下部筐体
９３０３表示部
９３０４キーボード
９３０５外部接続ポート
９３０６ポインティングデバイス
９３０７表示部
９６００テレビジョン装置
９６０１筐体
９６０３表示部
９６０５スタンド
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９７００デジタルフォトフレーム
９７０１筐体
９７０３表示部
９８８１筐体
９８８２表示部
９８８３表示部
９８８４スピーカ部
９８８５入力手段
９８８６記録媒体挿入部
９８８７接続端子
９８８８センサ
９８８９マイクロフォン
９８９０ＬＥＤランプ
９８９１筐体
９８９３連結部
９９００スロットマシン
９９０１筐体
９９０３表示部

Claims

絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に接する金属膜を形成し、
前記金属膜をエッチングして、前記酸化物半導体層に露出した領域を形成し、かつ、前記酸化物半導体層上に接するソース電極層及びドレイン電極層を形成し、
酸素元素を含む雰囲気中で、前記露出した領域にプラズマ処理を行い、
前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に接する酸化物絶縁膜を形成し、
前記エッチングは、前記酸化物半導体層の前記露出した領域の厚さが、前記酸化物半導体層の前記ソース電極層又は前記ドレイン電極層に覆われた領域の厚さよりも小さくなるように行われ、
前記プラズマ処理から前記酸化物絶縁膜が形成されるまで、加熱処理を行うことを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に接する金属膜を形成し、
前記金属膜をエッチングして、前記酸化物半導体層に少なくとも一部が露出した領域を形成し、かつ、前記酸化物半導体層上に接するソース電極層及びドレイン電極層を形成し、
前記基板をチャンバー内に導入し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーに酸素元素を含むガスを導入し、
前記基板が前記チャンバーに配置された状態で、前記チャンバー内に前記酸素元素を含む雰囲気でプラズマを発生させ、
前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に接する酸化物絶縁膜を形成し、
前記エッチングは、前記酸化物半導体層の前記露出した領域の厚さが、前記酸化物半導体層の前記ソース電極層又は前記ドレイン電極層に覆われた領域の厚さよりも小さくなるように行われ、
前記基板が前記チャンバーに導入された後、前記酸化物絶縁膜が形成されるまで加熱処理を行うことを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に接する金属膜を形成し、
前記金属膜をエッチングして、前記酸化物半導体層に少なくとも一部が露出した領域を形成し、かつ、前記酸化物半導体層上に接するソース電極層及びドレイン電極層を形成し、
酸素元素を含む雰囲気中で、前記露出した領域にプラズマ処理を行い、
前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に接する酸化物絶縁膜を形成し、
前記プラズマ処理から前記酸化物絶縁膜が形成されるまで、加熱処理を行うことを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に接する金属膜を形成し、
前記金属膜をエッチングして、前記酸化物半導体層に少なくとも一部が露出した領域を形成し、かつ、前記酸化物半導体層上に接するソース電極層及びドレイン電極層を形成し、
前記基板をチャンバー内に導入し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーを排気し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーに窒素ガスを導入し、
前記基板が前記チャンバーに配置された状態で、前記基板を加熱し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーに酸素元素を含むガスを導入し、
前記基板が前記チャンバーに配置された状態で、前記チャンバー内に前記酸素元素を含む雰囲気でプラズマを発生させ、
前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に接する酸化物絶縁膜を形成し、
前記基板が前記チャンバーに導入された後、前記酸化物絶縁膜が形成されるまで加熱処理を行うことを特徴とする半導体装置の作製方法。
請求項３又は４において、
前記エッチングは、前記酸化物半導体層の前記露出した領域の厚さが、前記酸化物半導体層の前記ソース電極層又は前記ドレイン電極層に覆われた領域の厚さよりも小さくなるように行われることを特徴とする半導体装置の作製方法。
絶縁表面を有する基板上に、ゲート電極層を形成し、
前記ゲート電極層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、酸化物半導体層を形成し、
前記酸化物半導体層上に接する金属膜を形成し、
前記金属膜をエッチングして、前記酸化物半導体層に少なくとも一部が露出した領域を形成し、かつ、前記酸化物半導体層上に接するソース電極層及びドレイン電極層を形成し、
前記基板をチャンバー内に導入し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーを排気し、
前記基板が前記チャンバーに配置された状態で、前記チャンバーに窒素ガスを導入し、
前記基板が前記チャンバーに配置された状態で、前記基板を加熱し、
前記基板が前記チャンバーに配置された状態で、酸素元素を含む雰囲気で発生させたプラズマを前記チャンバーに導入し、
前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に接する酸化物絶縁膜を形成し、
前記エッチングは、前記酸化物半導体層の前記露出した領域の厚さが、前記酸化物半導体層の前記ソース電極層又は前記ドレイン電極層に覆われた領域の厚さよりも小さくなるように行われることを特徴とする半導体装置の作製方法。
請求項６において、
前記基板を加熱する工程は、前記酸化物絶縁膜の形成が完了するまで行われることを特徴とする半導体装置の作製方法。
請求項６又は７において、
前記プラズマの導入は、リモートプラズマ装置により行われることを特徴とする半導体装置の作製方法。
請求項１乃至請求項８のいずれか一において、
前記酸化物半導体層は、Ｉｎ、Ｚｎ、及びＯを含み、かつ、Ｇａ、Ｆｅ、Ｎｉ、Ｍｏ、及びＣｏから選ばれた金属を含むことを特徴とする半導体装置の作製方法。
請求項１乃至請求項８のいずれか一において、
前記酸化物半導体層は、ＩｎＭＯ_３（ＺｎＯ）_ｍで示される組成を有し、
前記Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｏ、及びＣｏから選ばれた金属であり、
前記ｍは、０より大きいことを特徴とする半導体装置の作製方法。
請求項１乃至請求項１０のいずれか一において、
前記酸素元素を含む雰囲気は、酸素、亜酸化窒素、二酸化窒素から選ばれた雰囲気であることを特徴とする半導体装置の作製方法。
請求項１乃至請求項１１のいずれか一において、
前記酸化物絶縁膜は、シリコンを含むことを特徴とする半導体装置の作製方法。
請求項１乃至請求項１２のいずれか一において、
前記露出した領域の側面と、前記ソース電極層及び前記ドレイン電極層の側面の少なくとも１つは、同一平面上にあることを特徴とする半導体装置の作製方法。