Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5010247B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5010247B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5010247B2
JP5010247B2 JP2006313379A JP2006313379A JP5010247B2 JP 5010247 B2 JP5010247 B2 JP 5010247B2 JP 2006313379 A JP2006313379 A JP 2006313379A JP 2006313379 A JP2006313379 A JP 2006313379A JP 5010247 B2 JP5010247 B2 JP 5010247B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
back surface
substrate
pad electrode
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006313379A
Other languages
English (en)
Other versions
JP2008130768A (ja
Inventor
勝彦 北川
裕之 篠木
眞三 石部
紘士 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006313379A priority Critical patent/JP5010247B2/ja
Priority to US11/942,506 priority patent/US8686526B2/en
Publication of JP2008130768A publication Critical patent/JP2008130768A/ja
Application granted granted Critical
Publication of JP5010247B2 publication Critical patent/JP5010247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/20Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Light Receiving Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置に関し、特に受光素子を備えるパッケージ型の半導体装置に関するものである。
従来より、光を読み取る素子として、CCD(Charge Coupled Device)センサーやCMOS(Complementary Metal Oxide Semiconductor)センサー、赤外線(Infrared Rays)を電気的に検出するセンサ(IRセンサ)などが開発されている。これらは、光を電気信号に変換することができる素子である。
これらのデバイス素子は半導体チップ上に形成され、当該半導体チップは所定の構造に封止される。図10は従来の封止構造の概略を示す断面図である。
シリコン等から成る半導体基板100の表面には、デバイス素子101(例えば、CCDセンサーやCMOSセンサーや赤外線センサー等の受光素子)と、デバイス素子101と電気的に接続されたパッド電極102が形成されている。
半導体基板100は、不図示の接着層を介して支持基板103(例えばガラスエポキシ基板)と貼り合わされている。支持基板103には、表面から裏面にかけて貫通するスルーホール104が形成されている。スルーホール104内には、ハンダやアルミニウム等の導電体から成るリード電極105が形成されている。リード電極105は、ボンディングワイヤ106を介してパッド電極102と接続されている。
支持基板103の表面上に、透明の封止用エポキシ樹脂107が、半導体基板100やボンディングワイヤ106等の全体を被覆するようにして形成されている。
この半導体装置を実装基板(不図示)に組み込む際には、支持基板103の裏面側のリード電極105を実装基板上の配線パターンに接続する。
ところで、近年ブルーレイディスク(Blu-ray Disc)や、HD‐DVD(High Definition Digital Versatile Disc)と呼ばれる次世代光ディスクが開発されている。そして、これらの光ディスクに使用される特定の波長(約400〜415nm)の光(以下、青紫色レーザーと称する)が、上述した従来構造の封止用樹脂(エポキシ樹脂107)に当たると当該樹脂が劣化し、その劣化した樹脂によって半導体装置の動作品質(青紫色レーザーの透過率や、半導体装置の耐久性)が低下するという問題があった。このような樹脂の劣化は、上記次世代光ディスクが開発される以前は大きな問題とされていなかった。
なお、ここでいう樹脂の劣化とは、樹脂が例えば黄色く変色し、透明度が落ちていくようなことである。樹脂の劣化は、分子間結合が青紫色レーザーあるいは青紫色レーザーによる発熱によって切断され、さらに酸化されることによって引き起こされるものであると考えられる。
そこで、このような問題を回避するため、青紫色レーザーを受光する半導体装置としては、図11に示すように、封止用のエポキシ樹脂107をデバイス素子101上に形成していなかった。つまり、デバイス素子101は外部に露出した状態で他の実装基板に組み込まれていた。
なお、本発明に関連する技術は、例えば以下の特許文献に記載されている。
特開2005−123553号公報
しかしながら、図11で説明した従来の青紫色レーザーを受光する半導体装置では、デバイス素子101が露出している。そのため、製造工程の途中や実際の使用状態において、デバイス素子101の表面に異物が付着するおそれが高く、信頼性及び歩留まりの低下という別の問題があった。
そこで本発明は、青紫色レーザーを受光する半導体装置に好適な封止構造を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子が形成された半導体基板と、裏面が前記半導体基板と対向し、前記半導体基板の表面側と接着層を介して貼り合わされた光透過性基板とを備え、前記接着層は透明シリコーンを含み、前記デバイス素子が前記光透過性基板で被覆されていることを特徴とする。
また、本発明の半導体装置は、前記接着層の側面を被覆する保護層を備えることを特徴とする。
また、本発明の半導体装置の製造方法は、その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子が形成された半導体基板を準備し、前記半導体基板の表面上に、透明シリコーンを含む接着層を介して光透過性基板を貼り合わせ、前記デバイス素子を前記光透過性基板で封止する工程を備えることを特徴とする。
本発明では、デバイス素子の表面が光透過性基板で被覆されている。そのため、デバイス素子への異物の付着を抑えることができ、半導体装置の信頼性及び歩留まりが向上する。
また、接着層が光透過性基板で覆われており、外気と接着層との接触が抑えられている。そのため、青紫色レーザーに対する接着層自身の劣化を抑えることができ、良好な動作特性及び耐久性を得ることができる。この効果は、接着層の側面を保護層で被覆することで更に向上させることができる。
次に、本発明の実施形態について図面を参照しながら説明する。図1乃至図8はそれぞれ製造工程順に示した断面図あるいは平面図である。
まず、図1に示すように、その表面にデバイス素子1が形成されたシリコン(Si)等から成る半導体基板2を準備する。デバイス素子1は、青紫色レーザーを電気信号に変換することができる機能を有する素子であるとする。次に、半導体基板2の表面に第1の絶縁膜3(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)を例えば2μmの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム(Al)やアルミニウム合金や銅(Cu)等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層を選択的にエッチングし、第1の絶縁膜3上にパッド電極4を例えば1μmの膜厚に形成する。パッド電極4は、デバイス素子1やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。なお、図1ではデバイス素子1の両側にパッド電極4が配置されているが、その位置に限定はなく、デバイス素子1上に配置することもできる。
次に、半導体基板2の表面にパッド電極4の一部上あるいは全部を被覆するパッシベーション膜5(例えば、CVD法により形成されたシリコン窒化膜)を形成する。図1では、パッド電極4の一部上を被覆するようにしてパッシベーション膜5が形成されている。
次に、パッド電極4を含む半導体基板2の表面上に、接着層6を介して光透過性基板7を貼り合わせる。接着層6は、少なくとも透明シリコーン(Sillicone)を含む透明樹脂であることが好ましい。本発明者の検証によれば、透明シリコーンSCR-1011 信越化学工業(株)が、青紫色レーザーに対しての化学的安定性に優れた材料であることが判った。従って、現在のところ、当該透明シリコーン(SCR-1011)が本実施形態の接着層6の材料として最適なものであると考える。そして、接着層6は、エポキシ基含有シリコーン及びオルガノシランを含むことが好ましいと考える。
光透過性基板7は、透明もしくは半透明の材料(例えばガラスや石英など)から成り、光を透過させる性状を有するものである。光透過性基板7は、半導体基板2を支持し、デバイス素子1の表面を保護するとともに、接着層6と外気との接触を抑制する機能を有するものである。従って、酸化による接着層6の劣化が防止されている。
次に、半導体基板2の裏面に対して裏面研削装置(グラインダー)を用いてバックグラインドを行い、半導体基板2の厚さを所定の厚さ(例えば50〜100μm程度)に薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様,準備した半導体基板2の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、図2に示すように、半導体基板2のうちパッド電極4に対応する所定の領域のみを、半導体基板2の裏面側から選択的にエッチングし、第1の絶縁膜3を一部露出させる。以下、この露出部分を開口部8とする。
当該半導体基板2の選択的なエッチングについて、図3(a),(b)を参照して説明する。図3(a),(b)は、下方(半導体基板2側)から見た概略平面図であり、図2は図3(a),(b)のX−X線に沿った断面図に対応するものである。
図3(a)に示すように、半導体基板2を光透過性基板7の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図3(b)に示すように、パッド電極4が形成された領域のみをエッチングすることで、半導体基板2の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板2と光透過性基板7の重畳する面積が大きく、光透過性基板7の外周近くまで半導体基板2が残る。そのため、半導体基板2に対する光透過性基板7の支持強度が向上する観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板2と光透過性基板7の熱膨張率の差異による光透過性基板7の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図3(a),(b)で示した平面形状とは別の形状に半導体基板2をデザインすることも可能である。
また、本実施形態では半導体基板2の横幅が表面側に行くほど広がるように、半導体基板2の側壁が斜めにエッチングされているが、半導体基板2の幅が一定であり、その側壁が光透過性基板7の主面に対して垂直となるようにエッチングすることもできる。
次に、図4に示すように、開口部8内及び半導体基板2の裏面上に第2の絶縁膜9を形成する。この第2の絶縁膜9は、例えばプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜である。
次に、図5に示すように、不図示のレジスト層をマスクとして、第1の絶縁膜3及び第2の絶縁膜9を選択的にエッチングする。このエッチングにより、パッド電極4の一部上からダイシングラインDLに至る領域にかけて形成された第1の絶縁膜3及び第2の絶縁膜9が除去され、開口部8の底部においてパッド電極4の少なくとも一部が露出される。
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層10となるアルミニウム(Al)や銅(Cu)等の導電層を例えば1μmの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該導電層を選択的にエッチングする。このエッチングによって導電層は、図6に示すように、第2の絶縁膜9を介して半導体基板2の側面に沿って形成された配線層10となる。また、配線層10はパッド電極4の少なくとも一部と接続され、半導体基板2の裏面の一部上に延在している。
次に、ダイシングブレードやエッチングによって、半導体基板2側から光透過性基板7を一部除去することで切り欠き部11を形成する。なお、切り欠き部11の断面形状は、図7に示すようなV字形状に限定されず楕円形状や略長方形等でも構わない。つまり、切り欠き部11の形成によって、接着層6の側面が露出されればよい。
次に、図8に示すように、後述する導電端子13の形成領域に開口を有する保護層12を、例えば10μmの厚みで形成する。保護層12の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理(プリベーク)を施す。次に、塗布された有機系材料を露光・現像して所定領域を露出させる開口を形成し、その後これに熱処理(ポストベーク)を施す。これにより、導電端子13の形成領域に開口を有する保護層12を得る。本実施形態では、切り欠き部11を形成しているため、光透過性基板7の側面の一部が保護層12で被覆される。つまり、接着層6の側面が保護層12で完全に被覆される。そのため、接着層6が外気に触れることを抑えるとともに、デバイス素子1や接着層6への腐食物質(例えば水分)の浸入を防止することができる。
次に、保護層12の開口から露出した配線層10上に例えばニッケルと金等から成る電極接続層(不図示)を形成する。次に、保護層12の開口から露出した電極接続層(不図示)上に導電材料(例えばハンダ)をスクリーン印刷し、この導電材料を熱処理でリフローさせる。こうして、図8に示すように配線層10を介してパッド電極4と電気的に接続された導電端子13が半導体基板2の裏面上に形成される。なお、導電端子13の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法(塗布法)等で形成することもできる。また、導電端子13は、金や銅,ニッケルを材料としたものでもよく、その材料は特に限定されない。
そして、多数の半導体装置の境界であるダイシングラインDLに沿ってダイシングを行うことにより、個々の半導体装置20に切断分離する。
以上の工程により、デバイス素子1を備えるチップサイズパッケージ型の半導体装置が完成する。
本実施形態のデバイス素子1は、従来構造(図11参照)のように外部に露出されることなく、接着層6及び光透過性基板7で被覆されている。そのため、デバイス素子1の表面に異物が付着することが抑えられ、青紫色レーザーを受光する半導体装置としての信頼性及び歩留まりが向上する。
また、本実施形態では、青紫色レーザーに対する分子間結合の安定性が高い透明シリコーン(SCR‐1011)を接着層6として用いている。さらに、接着層6が光透過性基板7及び保護層12で完全に被覆され、外気と接着層6との接触が抑えられている。従って本実施形態の半導体装置によれば、接着層6の分子間結合が青紫色レーザーによって切断され難く、かつ接着層6の酸化が起き難い構成になっている。そのため、接着層6の劣化を防止し、良好な動作特性を得るとともに耐久性の向上を図ることができる。
なお、本実施形態と同様の構成においてSCR‐1011以外の樹脂(例えばエポキシ樹脂)を接着層6として用いた場合、青紫色レーザーの受光によって接着層6が劣化してしまった。従って、本実施形態の封止構造に加えて、SCR‐1011と同種の透明シリコーンを接着層6として用いることが、青紫色レーザーを受光する半導体装置として好適であると考える。
また、従来構造(図11,12参照)とは異なり、光透過性基板7と半導体基板2との間に接着層6が形成されている。そのため、接着層6の膜厚を非常に薄くすることが可能である。例えば、図10で示した従来の樹脂(エポキシ樹脂107)の厚みが1,2mmに対して本実施形態の樹脂(接着層6)の厚みは5μm程度である。このように接着層6の膜厚が薄くできるため、実際の使用時(青紫色レーザーの受光時)において仮に接着層6の劣化が生じたとしても、そのことによる半導体装置の動作特性の低下を従来の半導体装置に比して抑えることができる。
また、変更例として、半導体基板2と光透過性基板7との間に接着層6を一様に形成するのではなく、デバイス素子1が接着層6で被覆されないように接着層6を選択的に形成することもできる。かかる構造では、半導体基板2と光透過性基板7と間のキャビティ(Cavity)空間にデバイス素子1が封止され、デバイス素子1が接着層で被覆されない。そのため、接着層の劣化による動作特性の低下を抑えることができる。しかしながら、既に説明した本実施形態では、接着層6の劣化が防止された構成が採用されている。そのため、接着層6を選択的に形成してキャビティ空間を形成する必要性が乏しい。従って本実施形態によれば、キャビティの形成工程(例えば接着層6形成の際の塗布位置の制御)を削減し、製造工程の簡素化を図ることもできる。
本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々の設計変更ができることは言うまでもない。例えば、以下に説明するように半導体装置を構成することも可能である。なお、上記実施形態と同様の構成については同一記号を用い、その説明を省略する。
図9に示す他の実施形態の半導体装置30は、パッド電極4に対応する位置が開口し、半導体基板2の側面及び裏面を被覆する保護層31が形成されている。そして、保護層31の開口位置のパッド電極4上に電極接続層32が形成されている。電極接続層32は、例えばニッケル(Ni)層と金(Au)層を順に積層した層であり、レジスト層をマスクとしてこれらの金属を順にスパッタリングし、その後レジストを除去するというリフトオフ法や、メッキ法によって形成できる。そして、パッド電極4上には、電極接続層32を介してハンダ等から成る導電端子33が形成されている。このように、半導体基板2の側面及び裏面に配線層を形成することなく、半導体基板2の側壁に隣接するように導電端子33を配置することもできる。
本発明は、青紫色レーザー受光用のデバイス素子を封止する技術として広く適用できるものである。また、以上の実施形態では、ボール状の導電端子13,33を有するBGA型の半導体装置について説明したが、本発明はLGA(Land Grid Array)型の半導体装置に適用するものであっても構わない。
本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する平面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の他の実施形態を説明する断面図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置を説明する断面図である。
符号の説明
1 デバイス素子 2 半導体基板 3 第1の絶縁膜 4 パッド電極
5 接着層 6 光透過性基板 7 支持体 8 開口部
9 第2の絶縁膜 10 配線層 11 切り欠き部 12 保護層
13 導電端子 20 半導体装置 30 半導体装置 31 保護層
32 電極接続層 33 導電端子 100 半導体基板
101 デバイス素子 102 パッド電極 103 支持基板
104 スルーホール 105 リード電極 106 ボンディングワイヤ
107 エポキシ樹脂 DL ダイシングライン

Claims (8)

  1. その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子が形成された半導体基板と、
    裏面が前記半導体基板と対向し、前記半導体基板の表面側と接着層を介して貼り合わされた光透過性基板と、
    前記光透過性基板の裏面に形成された切り欠き部と、
    前記デバイス素子と電気的に接続されたパッド電極と、
    前記パッド電極の裏面に接触して電気的に接続され、前記半導体基板の側面及び裏面に沿って形成された配線層と、
    前記切り欠き部において露出された前記接着層の側面、及び前記配線層を被覆する保護層と、を備え、
    前記接着層は透明シリコーンを含み、前記デバイス素子が前記光透過性基板で被覆されたことを特徴とする半導体装置。
  2. 前記保護層は、前記半導体基板の裏面の一部に開口を有し、
    前記保護層の開口を介して、前記配線層と電気的に接続された導電端子を備えることを特徴とする請求項に記載の半導体装置。
  3. その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子が形成された半導体基板と、
    裏面が前記半導体基板と対向し、前記半導体基板の表面側と接着層を介して貼り合わされた光透過性基板と、
    前記光透過性基板の裏面に形成された切り欠き部と、
    前記デバイス素子と電気的に接続されたパッド電極と、
    前記切り欠き部において露出された前記接着層の側面及び前記半導体基板の裏面を被覆するとともに、前記パッド電極と重畳する領域に開口を有する保護層と、
    前記保護層の開口を介して前記パッド電極の裏面に接触して電気的に接続された導電端子を備え、
    前記接着層は透明シリコーンを含み、前記デバイス素子が前記光透過性基板で被覆されたことを特徴とする半導体装置。
  4. 前記パッド電極の裏面は、前記半導体基板から露出されていることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
  5. 前記半導体基板は、平面図で見て、前記半導体基板の外周が凹凸になるように構成されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記接着層は、エポキシ基含有シリコーン及びオルガノシランを含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
  7. その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子と、該デバイス素子と電気的に接続されたパッド電極が形成された半導体基板を準備し、
    前記半導体基板の表面上に、透明シリコーンを含む接着層を介して光透過性基板を貼り合わせ、前記デバイス素子を前記光透過性基板で封止する工程と、
    前記半導体基板と前記光透過性基板とを貼り合わせた後に、前記半導体基板の前記パッド電極に対応する領域を選択的にエッチングして前記パッド電極の裏面を露出する工程と、
    前記半導体基板を選択的にエッチングした後に、前記半導体基板の側面及び裏面に沿って前記パッド電極の裏面に接触して電気的に接続された配線層を形成する工程と、
    前記配線層を形成した後に、前記半導体基板の裏面側から前記光透過性基板を選択的に除去することで前記光透過性基板の裏面に切り欠き部を形成し、前記接着層の側面を露出する工程と、
    前記切り欠き部において露出された前記接着層の側面、及び前記配線層を被覆する保護層を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  8. その表面上に青紫色レーザーを電気信号に変換することができるデバイス素子と、該デバイス素子と電気的に接続されたパッド電極が形成された半導体基板を準備し、
    前記半導体基板の表面上に、透明シリコーンを含む接着層を介して光透過性基板を貼り合わせ、前記デバイス素子を前記光透過性基板で封止する工程と、
    前記半導体基板と前記光透過性基板とを貼り合わせた後に、前記半導体基板の前記パッド電極に対応する領域を選択的にエッチングして前記パッド電極の裏面を露出する工程と、
    前記半導体基板を選択的にエッチングした後に、前記半導体基板の裏面側から前記光透過性基板を選択的に除去することで前記光透過性基板の裏面に切り欠き部を形成し、前記接着層の側面を露出する工程と、
    前記切り欠き部において露出された前記接着層の側面及び前記半導体基板の裏面を被覆するとともに、前記パッド電極と重畳する領域に開口を有する保護層を形成する工程と、
    前記保護層の開口を介して前記パッド電極の裏面に接触して電気的に接続された導電端子を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
JP2006313379A 2006-11-20 2006-11-20 半導体装置及びその製造方法 Expired - Fee Related JP5010247B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006313379A JP5010247B2 (ja) 2006-11-20 2006-11-20 半導体装置及びその製造方法
US11/942,506 US8686526B2 (en) 2006-11-20 2007-11-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006313379A JP5010247B2 (ja) 2006-11-20 2006-11-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008130768A JP2008130768A (ja) 2008-06-05
JP5010247B2 true JP5010247B2 (ja) 2012-08-29

Family

ID=39496981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006313379A Expired - Fee Related JP5010247B2 (ja) 2006-11-20 2006-11-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8686526B2 (ja)
JP (1) JP5010247B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
JP2010027741A (ja) 2008-07-16 2010-02-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
JP5656357B2 (ja) * 2008-12-26 2015-01-21 ラピスセミコンダクタ株式会社 半導体光センサ素子およびその製造方法
JP5684491B2 (ja) * 2010-04-27 2015-03-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US9165970B2 (en) 2011-02-16 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor having isolated bonding pads
CN103531597B (zh) * 2012-07-03 2016-06-08 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4954875A (en) 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
DE3738634C2 (de) * 1986-11-13 1996-11-14 Sunstar Engineering Inc Epoxyharzmasse mit darin dispergierten Siliconharzteilchen
US5463246A (en) 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US4984358A (en) 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5432999A (en) 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5420460A (en) 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5424245A (en) 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US6124179A (en) 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5841197A (en) 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5618752A (en) 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5646067A (en) 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
JP3537447B2 (ja) 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3210881B2 (ja) 1997-06-05 2001-09-25 ソニーケミカル株式会社 Bgaパッケージ基板
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6437424B1 (en) 1999-03-09 2002-08-20 Sanyo Electric Co., Ltd. Non-volatile semiconductor memory device with barrier and insulating films
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3701542B2 (ja) 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
JP2002184937A (ja) 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US7163739B2 (en) * 2001-03-15 2007-01-16 Mitsui Chemicals, Inc. Laminate and display apparatus using the same
JP2002329850A (ja) * 2001-05-01 2002-11-15 Canon Inc チップサイズパッケージおよびその製造方法
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
IL160189A0 (en) 2001-08-24 2004-07-25 Zeiss Stiftung Method for producing contacts and printed circuit packages
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI239607B (en) 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
JP4544876B2 (ja) 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2004273561A (ja) 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4371679B2 (ja) * 2003-03-19 2009-11-25 三洋電機株式会社 半導体集積装置及びその製造方法
KR100497111B1 (ko) 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US6897148B2 (en) 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
TWI229890B (en) 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP4248928B2 (ja) 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP4130158B2 (ja) 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2004363380A (ja) 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
EP1487019A1 (en) 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2005079457A (ja) * 2003-09-02 2005-03-24 Sony Chem Corp 光機能素子の実装構造、光機能素子実装モジュール
JP4248355B2 (ja) 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
KR100548613B1 (ko) 2003-10-14 2006-01-31 삼성전기주식회사 블루레이용 수광소자 및 그 제조방법
CN100472823C (zh) 2003-10-15 2009-03-25 日亚化学工业株式会社 发光装置
JP2005236146A (ja) * 2004-02-20 2005-09-02 Hamamatsu Photonics Kk 光半導体装置および光半導体装置の製造方法
JP4753170B2 (ja) 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4606063B2 (ja) 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
JP4660259B2 (ja) 2004-06-10 2011-03-30 三洋電機株式会社 半導体装置の製造方法
JP2006134366A (ja) * 2004-09-15 2006-05-25 Konica Minolta Opto Inc 光ピックアップ装置及び対物光学素子
JP2006093367A (ja) 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
JP4503452B2 (ja) * 2005-02-02 2010-07-14 富士フイルム株式会社 固体撮像装置の製造方法
JP4614075B2 (ja) * 2005-03-22 2011-01-19 信越化学工業株式会社 エポキシ・シリコーン混成樹脂組成物及びその製造方法、並びに発光半導体装置
JP2007201260A (ja) 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
TW200737506A (en) 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US20100326429A1 (en) * 2006-05-19 2010-12-30 Cumpston Brian H Hermetically sealed cylindrical solar cells
TWI367557B (en) 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof

Also Published As

Publication number Publication date
US8686526B2 (en) 2014-04-01
JP2008130768A (ja) 2008-06-05
US20080135967A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
US8686526B2 (en) Semiconductor device and method of manufacturing the same
JP5255246B2 (ja) チップスケールパッケージ、cmosイメージスケールパッケージおよびcmosイメージスケールパッケージの製造方法
CN105702696B (zh) 影像传感芯片的封装结构及其制作方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
US7851880B2 (en) Solid-state imaging device
CN101355058B (zh) 半导体装置及其制造方法
JP4693827B2 (ja) 半導体装置とその製造方法
JP5295783B2 (ja) 半導体装置
CN100546021C (zh) 半导体装置及其制造方法
TW201227846A (en) Structures for protecting t-contacts in chip scale packages and method of production thereof
JP2007214360A (ja) 半導体装置及びその製造方法
CN101728348B (zh) 半导体装置及其制造方法
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
TWI495113B (zh) 具有改良防焊堰體結構之封裝用光學蓋板、影像感測件封裝體及其製作方法
JP2007036060A (ja) 半導体装置及びその製造方法
JP2012033718A (ja) 半導体装置及びその製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
JP4641820B2 (ja) 半導体装置の製造方法
JP2008166381A (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
CN100546038C (zh) 半导体装置及其制造方法
JP2001210840A (ja) 受光素子および半導体レーザ装置
WO2011081130A1 (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
JP2010010303A (ja) 半導体装置
JP2010114382A (ja) 半導体装置及びその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees