JP5010782B2 - 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法 - Google Patents

Description

【０００１】
【発明の属する分野】
本発明は、集積回路に関するものであり、特に、リソグラフィーマスクを整合するために、多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成し、ＳＣＡＬＰＥＬツールと共に使用することができる方法に関するものである。
【０００２】
【従来の技術】
光リソグラフィーツールは、半導体ウェーハ上のリソグラフィーマスクを整合、露光するために単光源（例えばレーザ）を利用する。
【０００３】
【発明が解決しようとする課題】
しかし、リソグラフィー、整合マークを利用した一般的な半導体ウェーハ処理は、電子ビームリソグラフィー露光ツール内において電子ビームで検査した際に、後方散乱性の高い電子コントラストを生成しない。そのため、ＳＣＡＬＰＥＬ（電子ビーム投影リソグラフィーにおける角度制限付きの散乱）を備える電子ビームを使った一般的なフォトリソグラフィー整合マークの検出を行うことは、不可能である。整合マークは、ウェーハ上またはウェーハ内に画定された後にのみ、電子によって検出可能であり、また、ウェーハ上のマスクフィーチャーを露光するためにＳＣＡＬＰＥＬツールを使用することができる。従って、ＳＣＡＬＰＥＬツールは、リソグラフィーマスクを整合するために電子ビーム源を使用し、ウェーハ上のマスクを露光するために電子ビーム源を使用する。
従って、当業界では、半導体ウェーハ上のリソグラフィーマスクの整合および露光の両方に電子ビーム源を使用する方法および構造が必要とされてきた。
【０００４】
【課題を解決するための手段】
本発明は、リソグラフィーマスクを整合するために用いられ、電子ビーム投影リソグラフィーにおける角度制限付きの散乱（ＳＣＡＬＰＥＬ）ツールおよび処理と共に使用可能な、多層半導体構造内またはその上にアラインメントフィーチャーを形成する方法に関する。本発明は、サブミクロンＣＭＯＳ技術装置および回路に特に適しているが、これに限定されるものではない。本発明では、半導体ウェーハ上のリソグラフィーマスクの整合および露光の両方に、電子ビーム源を使用することができ、有益である。本発明はさらに、半導体装置製造工程の初期段階（つまり、ゼロレベル）で、アラインメントフィーチャーを形成することができるため、有益である。
【０００５】
ＳＣＡＬＰＥＬツールは、とりわけリソグラフィーマスクの整合とレジストレーションにアラインメントフィーチャーを使用する。リソグラフィーマスクを整合し、半導体構造上のマスクフィーチャー、つまり、例えば、構造上の電子ビームに反応するレジストを露光するために、同じ電子光構成（すなわち電子光エネルギー源）を使用することにより、多層半導体構造の製造中に生じる未処理の誤差を最小限にすることができる。
【０００６】
リソグラフィーマスクを構造に整合するために、半導体構造（すなわちウェーハ）上にアラインメントフィーチャーまたは整合マークが製造される。リソグラフィーマスクは、露光およびエッチングされる複数のフィーチャーを半導体構造に画定する。本発明では、ＳＣＡＬＰＥＬツールによって、リソグラフィーマスクの整合と、マスクによって画定されたフィーチャーの露光との両方に１００ｋＶの電子ビーム源を使用することができる。原子番号が比較的大きな材料の半導体構造にアラインメントフィーチャーを形成することにより、アラインメントフィーチャーの位置を決定するためにＳＣＡＬＰＥＬツールによって検出可能な電子を後方散乱する材料が提供される。さらに本発明では、アラインメントフィーチャーが二酸化シリコンで形成され、半導体構造の層に画定されるＳＣＡＬＰＥＬツール内において、単一エネルギー源の使用を提供する。この場合、二酸化シリコンアラインメントフィーチャーと、その他の半導体層とによって反射された電子量の微小な差を検出できるように、ＳＣＡＬＰＥＬツールの検出感度は原子番号が大きな材料のものよりも高くなくてはならず、また、マークトポグラフィーは十分な後方散乱電子コントラストを引き起こさなければならない。
【０００７】
さらに本発明は、一般に、半導体構造内または半導体構造上に形成されたアラインメントフィーチャーを用いてリソグラフィーマスクを半導体構造上に整合する方法と、半導体構造を製造する他の任意の材料よりも多量の電子を後方散乱する材料とに適用される。アラインメントフィーチャーの位置を決定するために、構造において電子ビームが誘導され、また、アラインメントフィーチャーによって後方散乱された電子が検出される。次に、事前に検出したアラインメントフィーチャーを用いて、露光のためにリソグラフィーマスクが整合される。
【０００８】
本発明は、シリコン基板を備えた多層半導体構造を形成する方法であって、シリコン基板内のシリコン以外の材料のアラインメントフィーチャーを形成し、アラインメントフィーチャーと、電子ビームをシリコン基板へ導くための電子ビーム源を備えたＳＣＡＬＰＥＬとを用いてリソグラフィーマスクを整合する方法に関する。アラインメントフィーチャーは、シリコン基板よりも多量の電子を電子ビーム源へ向けて後方散乱する。
【０００９】
さらに本発明は、シリコン層、二酸化シリコン層、ポリシリコン層から成る多層半導体構造を形成する方法であって、半導体構造のポリシリコン層上のアラインメントフィーチャーを形成し、また、電子ビームをポリシリコン層へ誘導するための電子ビーム源を備えたＳＣＡＬＰＥＬツールとアラインメントフィーチャーとを用いて、リソグラフィーマスクを整合する方法に関する。アラインメントフィーチャーは、ポリシリコン層よりも多量の電子を電子ビーム源へ向けて（電子ビームに反応する検出器へ向けて）後方散乱する。
【００１０】
本発明は、シリコン層と二酸化シリコン層から成る多層半導体構造を形成する方法であって、二酸化シリコン内へのアラインメントフィーチャーを形成し、また、電子ビームをシリコン基板へ誘導するための電子ビーム源を備えたＳＣＡＬＰＥＬツールとアラインメントフィーチャーとを用いて、リソグラフィーマスクを整合する方法に関する。アラインメントフィーチャーは、ポリシリコン層よりも多い量の電子を電子ビーム源へ向けて後方散乱する。
【００１１】
さらに本発明は、本発明の様々な実施形態によって構成された半導体構造に関する。
【００１２】
本発明の他の目的と特徴は、添付の図面と共に、以下の詳細な説明を考慮することによって明らかになる。しかしながら、図面は縮尺通りではなく、例証目的のためのみに設計されており、本発明の制限を定義するものではないことを理解されたい。本発明の制限は付属の請求項によってなされる。
【００１３】
次に、図面を詳しく参照して本発明の好適な実施形態を説明する。まず図８を参照すると、ＳＣＡＬＰＥＬプルーフ・オブ・コンセプト（ＳＰＯＣ）またはＳＣＡＬＰＥＬプルーフ・オブ・リソグラフィー（ＳＰＯＬ）露光ツール１００が示されている。このような露光ツール１００は当業者には既知のものであり、その構成と動作の詳細な説明は本発明には必要ないと思われる。従って、以下の説明は、例証的な露光ツール１００の部分の説明的、非限定的な例として提供される。図８に示した露光ツール１００は、好ましくは約１００ｋＶビームである電子ビーム１１２を生成し、様々な構成部品（例えば、マスク、レンズ、開口等）を介してビームを半導体構造１０へと誘導する、電子ビーム源１１０を備えている。電子ビーム１１２は、まず、複数の支柱１４４によって支持された薄膜１４２を備えたマスク１４０を介して誘導される。セグメント１４６内では、マスク１４０に電子ビーム１１２が照射される。このセグメント１４６は、半導体構造またはウェーハ１０内にエッチングされる、例えばアラインメントフィーチャー６０のようなパターンを含んでいてよく、また、セグメント１４６は、散乱層１４８にエッチングされている。マスク１４０を通過した電子ビーム１５０は、薄膜１４２と（パターンを内含している）散乱層１４８によって散乱されている。散乱された電子ビーム１５０の光線は、第1レンズ１６０によって、収束した光線１５２内に収束され、次に、十分なアクセプタンス１５６を画定する開口１５４を介して誘導される。開口１５４は、フィルタリングした光線１５８が散乱層１４８を通過しなかった光線だけを含むように、収束した光線１５２をフィルタリングする。フィルタリングした光線１５８を第２レンズ１７０が、散乱層１４８（例えば、アラインメントフィーチャー６０）によって画定されたパターンを示すコントラストを内含する画像光線１６２内に収束し、収束した光線１５２をウェーハ１０の表面上に誘導する。収束した光線１５２によってウェーハ１０上に伝搬されるパターンを走査するために偏向器１６４、１６６が設けられ、また、後方散乱した電子を検出するために電子ビーム感度検出器１６８が設けられる。アラインメントの目的で、マスクマークの画像とウェーハマークの間の関係を決定するために、検出器１６８から導出された信号を従来の検出回路およびシステムを用いて分析することができる。アラインメントフィーチャー６０を識別および見つける（locate）ため、また、リソグラフィーマスク１４０のアラインメントを容易にするために、検出器１６８が後方散乱した電子を検出する。
【００１４】
本明細書で用いられる半導体構造とウェーハという用語は、互換的に使用され、単層の半導体材料（例えば、シリコン基板、ＧａＡｓ、ＩｎＰ、その他のグループＩＩＩおよびグループＶ化合物、絶縁体基板上のシリコン（ＳｉＧｅ_x等））を備えた装置と、単層以上の半導体材料を備えた装置とを指す。
【００１５】
本発明の様々な実施形態によれば、図９に示すアラインメントフィーチャー６０は、多層半導体構造１０（すなわちウェーハ）内、またはその上に画定され、また、半導体基板を形成する材料（例えばシリコン）とは異なる材料、好ましくは、半導体材料（例えばシリコン）の原子番号と比べて比較的大きな原子番号を持つ材料で形成されてもよい。従って、アラインメントフィーチャー６０は、半導体基板２０よりも多くの電子を後方散乱する。アラインメントフィーチャー６０と半導体基板２０の間の約５％またはそれ以上のコントラストは、この２つを区別するのに十分である。このように、アラインメントフィーチャー６０を見つけ、リソグラフィーマスク１４０を整合し、集積回路１４の製造中に半導体構造１０上のレジスト（つまり、電子ビームレジスト）内でマスク１４０によって画定されたフィーチャーを露光するために、電子ビーム源１１０を使用することができる。例証的なアラインメントフィーチャー材料には、ＳｉＯ₂、Ｗ、ＷＳｉ、Ｔａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、ＴｉＮ、Ｃｏ、ＣｏＳｉ_x、ＴｉＳｉ_xを含むが、これらに限定されることはない。
【００１６】
次に図１〜３を参照すると、溝を備えた半導体基板２０の一部が断面図で示され、そこに浅い溝２２が形成されている。基板用の例証的半導体材料にはシリコン（Ｓｉ）、ガリウム・ヒ化物（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、その他のグループＩＩＩおよびグループＶ化合物、絶縁体基板上のシリコン（例えばＳｉＧｅ_x）が含まれるが、これらに限定されるものではない。溝２２は、従来の半導体処理技術を用いて約０．１〜１．０マイクロメートルの深さで形成またはエッチングすることができる。化学蒸着法（ＣＶＤ）技術、熱成長、またはその他の既知の材料付着方法および技術を用いて、溝２２が実質的に満たされるまで、溝２２内に二酸化シリコン３０を付着させる。これに続いて、例えば化学機械研磨処理を基板２０および二酸化シリコン材料３０上に施し、実質的に滑らかで平坦な頂部表面２４を形成することができる。ある実施形態では、二酸化シリコン３０がアラインメントフィーチャー６０を形成する。本発明に関連して使用されるＳＣＡＬＰＥＬ露光ツール１００は、基板２０からの電子後方散乱の量と二酸化シリコン３０からの電子後方散乱の量を区別できるものでなくてはならない。製造工程のこの段階で半導体基板またはウェーハ１０上に施したオペレーションは、一般にゼロレベルオペレーションと呼ばれる。ゼロレベルオペレーションとしてアラインメントフィーチャー６０を形成することで、ウェーハ１０製造工程の早い段階でＳＣＡＬＰＥＬ処理およびツールの使用が許容され、その結果、同処理を用いて半導体構造またはウェーハ１０内で次に形成されるフィーチャーと構造の正確性が増し、これにより集積回路１４が形成される。
【００１７】
図３に示す別の実施形態では、約２５Å〜８０００Åの二酸化シリコン３０の部分がエッチングによって除去され、これによって、例えば別の溝が画定され、この溝が、シリコンの原子番号よりも大きな原子番号を持った材料５０で実質的に充填され、（二酸化シリコン３０の）基板２０にアラインメントフィーチャー６０が形成される。
【００１８】
次に図４、図５を参照すると、半導体構造１０は、半導体基板２０と、この上に近接して付着された二酸化シリコン層３０とを備えている。二酸化シリコン層３０内にフィールド酸化領域３４とゲート酸化領域３６が画定される。従来の技術を用いて、二酸化シリコン層３０のフィールド酸化領域３４上に、少なくとも部分的に露光ツール１００の検出器１６８の感度によって異なる約１００Å〜１０，０００Åの深さの浅い溝３２が形成される。次に、この浅い溝３２内部に、基板の材料である半導体材料の原子番号よりも大きな原子番号を持つ材料５０が付着され、二酸化シリコン層３０のフィールド酸化領域３４上の領域にアラインメントフィーチャー６０が形成される。
【００１９】
また、図６、図７に示す本発明の別の実施形態では、多層半導体構造１０は、半導体基板２０、半導体基板２０上にこれと近接して付着された二酸化シリコン層３０、二酸化層３０上にこれと近接して付着されたポリシリコン層４０を備えている。フィールド酸化領域３４とゲート酸化領域３６は、二酸化シリコン層３０内で個別に画定されている。基板材料の原子番号よりも大きな原子番号を持つ材料の層が、ブランケット方法でポリシリコン層４０上に付着される。材料５０の厚みを変更するために、従来の技術と方法を用いて原子番号が比較的大きな材料５０のいくつかが除去され、これにより、アラインメントフィーチャー６０が画定される。除去する材料の量は、部分的に、ＳＣＡＬＰＥＬツール１００の感度（特に、ＳＣＡＬＰＥＬツール１００が備える検出器の感度）と、ツール１００の、原子番号が比較的大きな異なる厚さの材料５０によって電子後方散乱した量の差の検出能力とに依存する。図７に示すように、材料５０の下にあるポリシリコン層４０を露光するために、十分な材料５０を除去することができるが、本発明ではこれよりも少ない量の材料５０を除去することもできる。すなわち、材料５０から少量のみを除去して、戻り止め（又は突起部）（図示せず）を形成してもよい。材料５０をいくらか除去することにより、原子番号が比較的大きな材料の残存部分にアラインメントフィーチャー６０が画定される。ＳＣＡＬＰＥＬツール１００は、電子ビーム１１２が原子番号が比較的大きな材料５０とポリシリコン層４０（異なる厚さを持つ1枚の材料５０の各部分上）を交互に通過させられた際の後方散乱の差を検出する。アラインメントフィーチャー６０は設計上の選択の１つのルーチンとして、フィールド酸化領域３４上、ゲート酸化領域３６上、またはこの両方に画定することができる。
【００２０】
従って、本発明を、その好適な実施形態に適合させて図示および説明し、また本発明の基本的な新規特徴を指摘してきたが、当業者は、本発明の精神から逸脱しない範囲で、開示された発明の詳細な形式における様々な省略、交換、変更を行えることが理解されるであろう。従って、本発明は付属のクレームの範囲の記述によってのみ限定されるものとする。
【００２１】
【発明の効果】
半導体ウェーハ上のリソグラフィーマスクの整合と露光の両方に電子ビーム源を使用することができ、半導体装置製造工程の早い段階（つまり、ゼロレベル）においてアラインメントフィーチャーを形成することができる。
【図面の簡単な説明】
【図１】アラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン基板の側部断面図である。
【図２】アラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン基板の側部断面図である。
【図３】アラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン基板の側部断面図である。
【図４】比較的大きな原子番号を持つ材料から成る二酸化シリコン層内に形成されたアラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン層および二酸化シリコン層の側部断面図である。
【図５】比較的大きな原子番号を持つ材料から成る二酸化シリコン層内に形成されたアラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン層および二酸化シリコン層の側部断面図である。
【図６】比較的大きな原子番号を持つ材料からポリシリコン層上に形成されたアラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン層、二酸化シリコン層、ポリシリコン層の側部断面図である。
【図７】比較的大きな原子番号を持つ材料からポリシリコン層上に形成されたアラインメントフィーチャーを備え、本発明に従って製造された半導体構造のシリコン層、二酸化シリコン層、ポリシリコン層の側部断面図である。
【図８】ＳＣＡＬＰＥＬ開口を備えたＳＣＡＬＰＥＬ露光ツールの略線図である。
【図９】本発明に従って、上部または内部に複数のアラインメントフィーチャーを備えた半導体構造の正面図である。
【符号の説明】
１０ 半導体構造
２０ 半導体基板
２２ 浅い溝
２４ 頂部表面
３０ 二酸化シリコン
３２ 浅い溝
３４ フィールド酸化領域
３６ ゲート酸化領域
４０ ポリシリコン層
５０ 材料
６０ アラインメントフィーチャー
１００ ＳＣＡＬＰＥＬツール
１１０ 電子ビーム源
１１２ 電子ビーム
１４０ マスク
１４２ 薄膜
１４４ 支柱
１４６ セグメント
１４８ 散乱層
１５０ 電子ビーム
１５２ 収束した光線
１５４ 開口
１５６ アクセプタンス
１５８ フィルタリングした光線
１６０ 第１レンズ
１６２ 画像光線
１６４、１６６ 偏向器
１６８ 電子ビーム感度検出器
１７０ 第２レンズ

Claims (17)

1. 半導体材料の層、二酸化シリコンの層、およびポリシリコンの層から成る多層半導体構造を形成する方法であって、
   （ａ）前記半導体構造のポリシリコン層上にアラインメントフィーチャーを形成する工程と、
   （ｂ）電子ビームを前記ポリシリコン層へと誘導するための電子ビーム源を使用して、前記工程（ａ）で形成された前記アラインメントフィーチャーを用いたリソグラフィーマスクを整合する工程であって、前記アラインメントフィーチャーが、前記ポリシリコン層よりも多量の電子を前記電子ビーム源に向かって後方散乱するような工程とを含む方法。
2. 前記工程（ａ）が、
   原子番号が比較的大きな材料を、前記半導体構造の前記ポリシリコン層上に付着させる工程、および
   前記原子番号が比較的大きな材料のいくらかを、その厚さを変更するために選択的に除去し、これにより、前記原子番号が比較的大きな材料においてアラインメントフィーチャーを画定する工程を含む、請求項１に記載の方法。
3. 前記除去する工程が、前記ポリシリコン層を露光させるために、前記原子番号が比較的大きな材料の部分を選択的に除去し、これにより、除去されなかった前記原子番号が比較的大きな材料の少なくとも一部においてアラインメントフィーチャーを画定する工程を含む、請求項２に記載の方法。
4. 前記付着する工程が、Ｗ、ＷＳｉ、Ｔａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、ＴｉＮ、Ｃｏ、ＣｏＳｉ_x、ＴｉＳｉ_xから成る材料群から選択した材料を付着させる工程を含む、請求項２に記載の方法。
5. 前記半導体構造にはフィールド酸化領域が画定されており、前記除去する工程が、前記フィールド酸化領域の上にある、前記原子番号が比較的大きな材料のいくらかを選択的に除去する工程を含む、請求項２に記載の方法。
6. 前記半導体構造にはゲート酸化領域が画定されており、前記除去段階は、前記ゲート酸化領域の上にある、前記原子番号が比較的大きな材料のいくらかを選択的に除去する、請求項２に記載の方法。
7. 半導体材料の層と二酸化シリコンの層から成る多層半導体構造を形成する方法であって、
   （ａ）前記二酸化シリコンに浅い溝を形成し、前記浅い溝内に、原子番号が比較的大きな材料を付着することにより、前記二酸化シリコンにアラインメントフィーチャーを形成する工程と、前記原子番号が比較的大きな材料は、前記二酸化シリコンに形成された浅い溝以外の前記二酸化シリコン上に付着されず、
   （ｂ）電子ビームを前記二酸化シリコン層へと誘導するための電子ビーム源を使用して、前記工程（ａ）で形成された前記アラインメントフィーチャーを用いたリソグラフィーマスクを整合する工程であって、前記アラインメントフィーチャーは、前記二酸化シリコン層よりも多量の電子を前記電子ビーム源に向かって後方散乱するような工程とを含む方法。
8. 前記形成する工程が、約１００Å〜１０，０００Åの深さを有する溝を前記二酸化シリコンに形成する工程を含む、請求項７に記載の方法。
9. 前記付着する工程が、Ｗ、ＷＳｉ、Ｔａ、ＴａＳｉ、Ｔｉ、ＷＳｉＮ、ＴａＮ、ＷＮ、ＴｉＮ、Ｃｏ、ＣｏＳｉ_x、ＴｉＳｉ_xから成る材料群から選択した材料を付着させる工程を含む、請求項７に記載の方法。
10. リソグラフィーマスクを整合する方法であって、
    （ａ）半導体構造内または半導体構造上にアラインメントフィーチャーを形成する工程であって、前記アラインメントフィーチャーが電子後方散乱特徴を有するため、電子ビームのある場所では、前記アラインメントフィーチャーが前記半導体構造よりも多量の電子を後方散乱するような工程と、
    （ｂ）前記半導体構造において電子ビームを誘導する工程と、
    （ｃ）前記アラインメントフィーチャーから後方散乱した電子を検出することにより、前記アラインメントフィーチャーの場所を決定する工程と、
    （ｄ）前記段階（ｃ）で決定された位置に基づいて、前記アラインメントフィーチャーを用いてリソグラフィーマスクを整合する工程とを含み、
    前記半導体構造が半導体材料の層を有し、前記工程（ａ）が、
    前記半導体基板に浅い溝を形成する工程、
    前記浅い溝内に二酸化シリコンを付着させる工程、
    前記浅い溝内に付着した二酸化シリコンの一部を除去することにより、前記二酸化シリコン内に浅い溝を形成する工程、
    原子番号が比較的大きな材料を、前記二酸化シリコン内に形成された前記浅い溝内に付着させる工程を含む方法。
11. リソグラフィーマスクを整合する方法であって、
    （ａ）半導体構造内または半導体構造上にアラインメントフィーチャーを形成する工程であって、前記アラインメントフィーチャーが電子後方散乱特徴を有するため、電子ビームのある場所では、前記アラインメントフィーチャーが前記半導体構造よりも多量の電子を後方散乱するような工程と、
    （ｂ）前記半導体構造において電子ビームを誘導する工程と、
    （ｃ）前記アラインメントフィーチャーから後方散乱した電子を検出することにより、前記アラインメントフィーチャーの場所を決定する工程と、
    （ｄ）前記段階（ｃ）で決定された位置に基づいて、前記アラインメントフィーチャーを用いてリソグラフィーマスクを整合する工程とを含み、
    前記半導体構造が半導体材料の層、二酸化シリコンの層を有し、前記工程（ａ）が、
    原子番号が比較的大きな材料を、前記半導体構造の前記ポリシリコン層上に付着させる工程、および
    前記原子番号が比較的大きな材料のいくらかを、その厚さを変更するために選択的に除去し、これにより、前記原子番号が比較的大きな材料においてアラインメントフィーチャーを画定する工程を含む方法。
12. リソグラフィーマスクを整合する方法であって、
    （ａ）半導体構造内または半導体構造上にアラインメントフィーチャーを形成する工程であって、前記アラインメントフィーチャーが電子後方散乱特徴を有するため、電子ビームのある場所では、前記アラインメントフィーチャーが前記半導体構造よりも多量の電子を後方散乱するような工程と、
    （ｂ）前記半導体構造において電子ビームを誘導する工程と、
    （ｃ）前記アラインメントフィーチャーから後方散乱した電子を検出することにより、前記アラインメントフィーチャーの場所を決定する工程と、
    （ｄ） 前記段階（ｃ）で決定された位置に基づいて、前記アラインメントフィーチャーを用いてリソグラフィーマスクを整合する工程とを含み、
    前記半導体構造が半導体材料の層と二酸化シリコンの層を有し、前記工程（ａ）が、
    前記二酸化シリコンに浅い溝を形成する工程、および
    前記浅い溝内に、原子番号が比較的大きな材料を付着させる工程を含み、
    前記原子番号が比較的大きな材料は、前記二酸化シリコンに形成された浅い溝以外の前記二酸化シリコン上に付着さない方法。
13. 請求項１の方法によって製造された半導体構造。
14. 請求項７の方法によって製造された半導体構造。
15. 請求項１０の方法によって製造された半導体構造。
16. 請求項１１の方法によって製造された半導体構造。
17. 請求項１２の方法によって製造された半導体構造。

Images