Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5017008B2 - Semiconductor manufacturing method and manufacturing apparatus - Google Patents
[go: Go Back, main page]

JP5017008B2 - Semiconductor manufacturing method and manufacturing apparatus - Google Patents

Semiconductor manufacturing method and manufacturing apparatus Download PDF

Info

Publication number
JP5017008B2
JP5017008B2 JP2007195438A JP2007195438A JP5017008B2 JP 5017008 B2 JP5017008 B2 JP 5017008B2 JP 2007195438 A JP2007195438 A JP 2007195438A JP 2007195438 A JP2007195438 A JP 2007195438A JP 5017008 B2 JP5017008 B2 JP 5017008B2
Authority
JP
Japan
Prior art keywords
probe card
shield plate
probe
measurement
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007195438A
Other languages
Japanese (ja)
Other versions
JP2009032902A (en
Inventor
隆 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007195438A priority Critical patent/JP5017008B2/en
Publication of JP2009032902A publication Critical patent/JP2009032902A/en
Application granted granted Critical
Publication of JP5017008B2 publication Critical patent/JP5017008B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体製造方法及び製造装置に関し、特に、プローバに適用して有効な技術に関する。   The present invention relates to a semiconductor manufacturing method and a manufacturing apparatus, and more particularly to a technique effective when applied to a prober.

プローバ装置として、外箱内に配置されたチャック上には、ウェハが載置され、また、外箱内には、上面が開口した円筒状の電磁シールドボックスが配置されており、外箱の上面と、電磁シールドボックスの側面及び底面とによって、チャック及びウェハを取り囲む密閉空間が形成された構造が開示されている。なお、外箱の上面上にはテスタヘッドが配置されており、テスタヘッドにはプローブカードが配置され、外箱の上面は、一部が開口しており、プローブカードの有するプローブ針は、この開口を介して外箱内に突出している(例えば、特許文献1参照)。
特開2000−183120号公報(図1)
As a prober device, a wafer is placed on a chuck disposed in an outer box, and a cylindrical electromagnetic shield box having an open top surface is disposed in the outer box. And a structure in which a sealed space surrounding the chuck and the wafer is formed by the side surface and the bottom surface of the electromagnetic shield box. A tester head is arranged on the upper surface of the outer box, a probe card is arranged on the tester head, a part of the upper surface of the outer box is opened, and the probe needle of the probe card is It protrudes into the outer box through the opening (see, for example, Patent Document 1).
JP 2000-183120 A (FIG. 1)

ダイオードの製造工程におけるダイオードウェハのテスト工程で、近年の低容量・狭偏差品の需要増大から、容量測定の高精度化が求められている。   In the diode wafer test process in the diode manufacturing process, the demand for low-capacity and narrow-deviation products has been increasing in recent years.

例えば、可変容量ダイオードの需要動向は1980年〜1990年頃はテレビ用チューナが主流であり、その際の測定容量値は数pF〜500pF、また測定スペック範囲も数pFであった。   For example, the demand trend of variable capacitance diodes was mainly for TV tuners from 1980 to 1990, and the measured capacitance value at that time was several pF to 500 pF, and the measurement specification range was several pF.

その後、VCO(Voltage Controlled Oscillator:電圧制御型発振器)及びSHF(Super High Frequency)用チューナ等で使用するため、数G(ギガ)Hzの高周波対応化により、低容量化が進み、測定スペック範囲は1pFから0.3pF、さらには0.05pF程度に小さくなった。最近では、移動体通信機器の伸びが大きく、コスト低減より無調整化を実現するため、狭偏差の製品の需要が伸びてVCO用VCダイオード(Variable Capacitance Diode: 可変容量ダイオード)、PIN(P-Intrinsic-n)ダイオード等が主流となっている。   After that, because it is used in VCO (Voltage Controlled Oscillator) and SHF (Super High Frequency) tuners, etc., the capacity has been reduced by supporting high frequency of several G (giga) Hz, and the measurement spec range is It decreased from 1 pF to 0.3 pF, and further to about 0.05 pF. Recently, the growth of mobile communication devices has been large, and in order to realize no adjustment rather than cost reduction, the demand for narrow deviation products has increased, and VCO VC diodes (Variable Capacitance Diodes), PIN (P- Intrinsic-n) diodes are the mainstream.

このように容量測定スペック範囲が数pFから0.05pFへと高精度化が年々要求される中で、容量測定の測定誤差が歩留まりに影響するようになってきた。   As the capacity measurement spec range is increasing from several pF to 0.05 pF year by year, the measurement error of capacity measurement has come to affect the yield.

以下、本発明者が検討した図16の比較例のプローバ100の問題点について説明する。   Hereinafter, problems of the prober 100 of the comparative example of FIG. 16 examined by the present inventors will be described.

図16に示す比較例のプローバ100は、チップサイズ毎にプローブカード101を交換して対応するタイプであるため、プローバ100のシールド板102に対してスキャナボード103(保持基板)が開閉する構造である。   Since the prober 100 of the comparative example shown in FIG. 16 is a type that corresponds to the probe card 101 exchanged for each chip size, the scanner board 103 (holding substrate) opens and closes with respect to the shield plate 102 of the prober 100. is there.

さらに、プローブカード101とウェハ104との水平方向の測定位置の疎調整のため、プローブカード101とプローバ100のシールド板102との間に隙間Sが形成される。これにより、容量測定を行った場合、この隙間Sがシールドされていないため、測定値に対して浮遊容量がプラスされ、その結果、容量の測定値がずれてしまうことが問題である。   Further, a gap S is formed between the probe card 101 and the shield plate 102 of the prober 100 in order to loosely adjust the horizontal measurement positions of the probe card 101 and the wafer 104. As a result, when the capacitance measurement is performed, the gap S is not shielded, so that the stray capacitance is added to the measurement value, and as a result, the capacitance measurement value is shifted.

すなわち、プローバの測定系で非シールド部が存在すると、容量測定を行った際に容量の測定値にずれが発生し、測定スペック範囲を越えてしまうという問題が発生する。   That is, if there is an unshielded portion in the prober measurement system, there is a problem that when the capacitance measurement is performed, the capacitance measurement value shifts and exceeds the measurement specification range.

なお、前記特許文献1(特開2000−183120号公報)に記載されているプローバ装置では、ウェハ9とプローブカード4との間に、電磁遮蔽体によって構成された外箱1の上面が配置されている構造が示されているが、実際のプローバでは、ウェハとプローブカードとの間は、1〜2mm程度しか隙間は空いていない。   In the prober device described in Patent Document 1 (Japanese Patent Laid-Open No. 2000-183120), the upper surface of the outer box 1 made of an electromagnetic shield is disposed between the wafer 9 and the probe card 4. However, in an actual prober, there is only a gap of about 1 to 2 mm between the wafer and the probe card.

これは、前記特許文献1に示されるようにプローブ針5を垂直に立てると、ウェハ9の素子表面に対してプローブ針5からの圧力が高くなってプローブ針5が素子表面上を滑らかに動かなかったり、また素子表面を傷つけるという不具合が発生するため、プローブ針5を垂直に立てることはできず、実際にはプローブ針を斜めに設ける必要があるためである。つまり、前記不具合が発生しないようにするためには、プローブ針を斜めに設けることが必要であり、その結果、ウェハとプローブカードの隙間が1〜2mm程度となる。   This is because when the probe needle 5 is set up vertically as shown in Patent Document 1, the pressure from the probe needle 5 increases with respect to the element surface of the wafer 9, and the probe needle 5 moves smoothly on the element surface. This is because the probe needle 5 cannot be set up vertically and the probe needle actually needs to be provided at an angle. In other words, in order to prevent the occurrence of the problem, it is necessary to provide the probe needles obliquely, and as a result, the gap between the wafer and the probe card is about 1 to 2 mm.

したがって、この1〜2mm程度の隙間に対して、前記特許文献1に示されるように外箱1の上面を配置するのは、外箱1の上面の反りや変形がウェハの表面に接触した際のウェハの表面への悪影響(表面の破壊等)を考慮した場合、実質的に困難である。   Therefore, the upper surface of the outer box 1 is arranged in the gap of about 1 to 2 mm as shown in Patent Document 1 when warping or deformation of the upper surface of the outer box 1 comes into contact with the surface of the wafer. In view of adverse effects on the surface of the wafer (destruction of the surface, etc.), it is substantially difficult.

本発明の目的は、容量測定や微小電流測定の測定精度を向上させて歩留りを向上させることができる技術を提供することにある。   An object of the present invention is to provide a technique capable of improving yield by improving measurement accuracy of capacitance measurement and minute current measurement.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、(a)複数のプローブ針が設けられたプローブカードと、前記プローブカードを保持し、かつ前記プローブ針に測定用の信号を送信する配線を有した保持基板とを準備する工程と、(b)主面及び前記主面に対向する裏面に電極が形成された半導体ウェハを、前記主面を上方に向けてステージ上に載置する工程とを有するものである。さらに、(c)開口部を有する第1のシールド板の前記開口部内に、前記保持基板によって保持された前記プローブカードを通して前記半導体ウェハに対向するように前記プローブカードを配置する工程と、(d)前記プローブ針を前記半導体ウェハの電極に接触させて前記保持基板から前記プローブ針に所定の信号を送信して前記半導体ウェハの容量測定または微小電流測定を行う工程とを有するものである。さらに、前記(d)工程において、前記プローブカードと導通接続され、かつ前記プローブカードの外周から迫り出したリング状の第2のシールド板によって、前記プローブカードと前記第1のシールド板の前記開口部との間隙を塞いで前記容量測定または前記微小電流測定を行うものである。   That is, the present invention prepares (a) a probe card provided with a plurality of probe needles, and a holding substrate that holds the probe card and has wiring for transmitting a measurement signal to the probe needles. And (b) placing a semiconductor wafer having electrodes formed on the main surface and the back surface facing the main surface on a stage with the main surface facing upward. And (c) disposing the probe card in the opening of the first shield plate having the opening so as to face the semiconductor wafer through the probe card held by the holding substrate; And a step of contacting the probe needle with the electrode of the semiconductor wafer and transmitting a predetermined signal from the holding substrate to the probe needle to measure the capacity of the semiconductor wafer or measure a minute current. Further, in the step (d), the opening of the probe card and the first shield plate is formed by a ring-shaped second shield plate that is conductively connected to the probe card and protrudes from the outer periphery of the probe card. The capacitance measurement or the minute current measurement is performed by closing the gap with the part.

また、本発明は、複数のプローブ針が設けられたプローブカードと、前記プローブカードを保持し、かつ前記プローブ針に測定用の信号を送信する配線を有した保持基板と、半導体ウェハを支持するステージとを有するものである。さらに、前記保持基板によって保持された前記プローブカードを通すことが可能な開口部を有する第1のシールド板と、前記プローブカードと導通接続され、かつ前記プローブカードの外周から迫り出したリング状の第2のシールド板とを有するものである。さらに、第1のシールド板の開口部内にプローブカードを通して、前記ステージ上に載置された半導体ウェハの主面に前記プローブカードを対向させて配置した後、前記プローブ針を半導体ウェハの電極に接触させて保持基板からプローブ針に所定の信号を送信して半導体ウェハの容量測定または微小電流測定を行う際に、第2のシールド板によってプローブカードと第1のシールド板の開口部との間隙を塞いだ状態で測定を行うものである。   In addition, the present invention supports a probe card provided with a plurality of probe needles, a holding substrate having a wiring for holding the probe card and transmitting a measurement signal to the probe needle, and a semiconductor wafer. And a stage. Furthermore, a first shield plate having an opening through which the probe card held by the holding substrate can pass, and a ring-like shape that is conductively connected to the probe card and protrudes from the outer periphery of the probe card And a second shield plate. Furthermore, after passing the probe card through the opening of the first shield plate and placing the probe card facing the main surface of the semiconductor wafer placed on the stage, the probe needle contacts the electrode of the semiconductor wafer. When the predetermined signal is transmitted from the holding substrate to the probe needle to measure the capacity of the semiconductor wafer or the minute current measurement, the second shield plate sets the gap between the probe card and the opening of the first shield plate. Measurement is performed in a closed state.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

プローバにおいて、プローブカードの外周から迫り出したリング状の第2のシールド板によって、プローブカードと第1のシールド板の開口部との間隙を塞いで容量測定または微小電流測定を行うことにより、実測定値にプラスされていた浮遊容量の数値を低減することができるため、容量測定や微小電流測定の測定精度を向上させて歩留りを向上させることができる。   In a prober, the ring-shaped second shield plate that protrudes from the outer periphery of the probe card closes the gap between the probe card and the opening of the first shield plate, and the capacitance measurement or the minute current measurement is performed. Since the numerical value of the stray capacitance added to the constant value can be reduced, the measurement accuracy of the capacitance measurement and the minute current measurement can be improved and the yield can be improved.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。   Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

(実施の形態)
図1は本発明の実施の形態の半導体製造装置(プローバ)の構造の一例を示す構成概略図、図2は図1に示すプローバによって容量測定が行われる半導体ウェハの構造の一例を示す外観斜視図、図3は図1に示すプローバに設けられたスキャナボードの可動状況の一例を示す構成図、図4は図1に示すプローバにおけるスキャナボードの開閉状態の一例を示す断面図である。また、図5は図1に示すプローバに設けられたシールドリング(第2のシールド板)の構造の一例を示す平面図、図6は図5に示すA−A線に沿って切断した構造を示す断面図、図7は本発明の実施の形態における浮遊容量の測定方法の一例を示す測定概念図、図8は図1に示すプローバによって計測した浮遊容量の計測結果を示す結果図、図9は比較例のプローバによって計測した浮遊容量の計測結果を示す結果図である。さらに、図10は本発明の実施の形態の変形例の半導体製造装置(プローバ)の要部の構造を示す構成概略図、図11は図10に示すプローバに設けられたシールドリングの構造の一例を示す斜視図、図12は本発明の実施の形態の他の変形例の半導体製造装置(プローバ)の要部の構造を示す構成概略図、図13は図12に示すプローバに設けられたシールドリングの構造の一例を示す斜視図である。また、図14は図13に示すシールドリングの製造方法の一例を示す平面図、図15は図14に示すシールドリングの個片化構造を示す斜視図である。
(Embodiment)
FIG. 1 is a schematic configuration diagram showing an example of the structure of a semiconductor manufacturing apparatus (prober) according to an embodiment of the present invention. FIG. 2 is an external perspective view showing an example of the structure of a semiconductor wafer whose capacitance is measured by the prober shown in FIG. 3 is a block diagram showing an example of the movable state of the scanner board provided in the prober shown in FIG. 1, and FIG. 4 is a sectional view showing an example of the open / close state of the scanner board in the prober shown in FIG. 5 is a plan view showing an example of the structure of a shield ring (second shield plate) provided in the prober shown in FIG. 1, and FIG. 6 shows a structure cut along the line AA shown in FIG. FIG. 7 is a conceptual view of measurement showing an example of a method for measuring stray capacitance in the embodiment of the present invention, FIG. 8 is a result diagram showing measurement results of stray capacitance measured by the prober shown in FIG. These are the result figures which show the measurement result of the stray capacitance measured with the prober of the comparative example. Further, FIG. 10 is a schematic configuration diagram showing a structure of a main part of a semiconductor manufacturing apparatus (prober) according to a modification of the embodiment of the present invention, and FIG. 11 is an example of a structure of a shield ring provided in the prober shown in FIG. FIG. 12 is a schematic configuration diagram showing the structure of the main part of a semiconductor manufacturing apparatus (prober) according to another modification of the embodiment of the present invention, and FIG. 13 is a shield provided in the prober shown in FIG. It is a perspective view which shows an example of the structure of a ring. FIG. 14 is a plan view showing an example of the manufacturing method of the shield ring shown in FIG. 13, and FIG. 15 is a perspective view showing the individual structure of the shield ring shown in FIG.

本実施の形態は、プローバを用いた半導体製造方法と前記プローバ(半導体製造装置)について説明するものである。本実施の形態で用いる図1に示すプローバ14は、半導体ウェハ1上に形成された半導体チップ2の電気的特性検査を行うものであり、ここでは、主に、ダイオードウェハの容量測定や微小電流測定を行う場合について説明する。   In the present embodiment, a semiconductor manufacturing method using a prober and the prober (semiconductor manufacturing apparatus) will be described. The prober 14 shown in FIG. 1 used in this embodiment is used to inspect the electrical characteristics of the semiconductor chip 2 formed on the semiconductor wafer 1. Here, the prober 14 mainly measures the capacitance of the diode wafer and the minute current. A case where measurement is performed will be described.

図1に示すプローバ14の構成について説明すると、複数のプローブ針3aが設けられたプローブカード3と、プローブカード3を保持し、かつプローブ針3aに測定用の信号を送信する配線を有した保持基板であるスキャナボード6と、半導体ウェハ1を支持するステージ5とを有している。さらに、スキャナボード6によって保持されたプローブカード3を通すことが可能な大きさの開口部4aを有するシールド板(第1のシールド板)4と、プローブカード3と導通接続され、かつプローブカード3の外周から迫り出したリング状の第2のシールド板であるシールドリング7とを有しており、プローブカード3とシールドリング7とシールド板4とを含む閉じたシールド系4bの内部にスキャナボード6が配置されている。   The configuration of the prober 14 shown in FIG. 1 will be described. A probe card 3 provided with a plurality of probe needles 3a, and a holding unit that holds the probe card 3 and has wiring for transmitting measurement signals to the probe needles 3a. It has a scanner board 6 that is a substrate and a stage 5 that supports the semiconductor wafer 1. Further, a shield plate (first shield plate) 4 having an opening 4 a having a size capable of passing the probe card 3 held by the scanner board 6 is electrically connected to the probe card 3, and the probe card 3. And a shield ring 7 which is a ring-shaped second shield plate protruding from the outer periphery of the scanner board, and a scanner board inside a closed shield system 4 b including the probe card 3, the shield ring 7 and the shield plate 4. 6 is arranged.

プローバ14では、半導体ウェハ1の容量測定や微小電流測定を行う際に、まず、シールド板4の開口部4a内にスキャナボード6によって保持されたプローブカード3を通して、ステージ5上に載置された半導体ウェハ1の主面1aにプローブカード3を対向させて配置する。その後、プローブ針3aを半導体ウェハ1の主面1aの図2に示す半導体チップ2の電極2bに接触させてスキャナボード6からプローブ針3aに所定の信号を送信して半導体ウェハ1の容量測定あるいは微小電流測定を行う。   In the prober 14, when the capacity measurement or the minute current measurement of the semiconductor wafer 1 is performed, the prober 14 is first placed on the stage 5 through the probe card 3 held by the scanner board 6 in the opening 4 a of the shield plate 4. The probe card 3 is arranged to face the main surface 1a of the semiconductor wafer 1. Thereafter, the probe needle 3a is brought into contact with the electrode 2b of the semiconductor chip 2 shown in FIG. 2 on the main surface 1a of the semiconductor wafer 1, and a predetermined signal is transmitted from the scanner board 6 to the probe needle 3a to measure the capacity of the semiconductor wafer 1. Measure minute current.

その際、本実施の形態のプローバ14では、シールドリング7によって、プローブカード3とシールド板4の開口部4aとの間隙Sを塞いだ状態で容量測定あるいは微小電流測定を行うことで、スキャナボード6上の配線系の端子とステージ5上の配線系の端子との間で発生する浮遊容量をシールドリング7で遮断して測定を行う。   At that time, the prober 14 according to the present embodiment performs capacitance measurement or minute current measurement in a state where the gap S between the probe card 3 and the opening 4a of the shield plate 4 is closed by the shield ring 7, whereby the scanner board The measurement is performed by blocking the stray capacitance generated between the wiring system terminal on 6 and the wiring system terminal on the stage 5 with the shield ring 7.

すなわち、シールド系4bの内側に配置されたスキャナボード6と、シールド系4bの外側に配置されたステージ5との間で発生する浮遊容量をシールドリング7によって完全に遮断して測定を行うものである。   That is, the measurement is performed by completely blocking the stray capacitance generated between the scanner board 6 arranged inside the shield system 4b and the stage 5 arranged outside the shield system 4b by the shield ring 7. is there.

なお、スキャナボード6は、支持部6aを介してプローブカード3を支持するとともに、図16に示す切り換えスイッチ6bによる容量測定とDC(微小電流)測定の切り換え、さらには測定ピンの切り換え等を行うものである。したがって、プローブカード3は、支持部6aを介してスキャナボード6に取り付けられている。   The scanner board 6 supports the probe card 3 via the support portion 6a, and switches between capacitance measurement and DC (micro current) measurement by the changeover switch 6b shown in FIG. 16, and further switches the measurement pin. Is. Therefore, the probe card 3 is attached to the scanner board 6 via the support portion 6a.

また、プローバ14には、コントローラ9とプローバ制御部10が接続されている。コントローラ9は容量計/DCテスタ8を介してスキャナボード6及びステージ5と電気的に接続されている。コントローラ9は、例えば、容量測定とDC測定の切り換え、または測定ピンの切り換え等を制御するものである。一方、プローバ制御部10は、ステージ5のXYZ方向の移動等を制御するものである。ただし、プローバ制御部10の制御機能を、コントローラ9が有していてもよい。   The prober 14 is connected to a controller 9 and a prober control unit 10. The controller 9 is electrically connected to the scanner board 6 and the stage 5 via a capacity meter / DC tester 8. The controller 9 controls, for example, switching between capacitance measurement and DC measurement, or switching between measurement pins. On the other hand, the prober control unit 10 controls the movement of the stage 5 in the XYZ directions. However, the controller 9 may have the control function of the prober control unit 10.

また、プローブカード3は、図3に示すように、配線を有したプリント基板から成るプローブカード基板3bとシールド用の金属板3cとから構成されるとともに、複数のプローブ針3aが設けられている。さらに、プローブカード3は、支持部6aに取り付けられる際に、ステージ5側に金属板3cが配置され、かつスキャナボード6側にプローブカード基板3bが配置されるように取り付けられる。なお、このプローブカード基板3bと金属板3cとの間にシールドリング7の内側の周縁部が介在され、プローブカード基板3bと金属板3cとの間に挟まれた状態で、例えば、プローブカード基板3bと金属板3cとがネジ結合されている。   Further, as shown in FIG. 3, the probe card 3 includes a probe card board 3b made of a printed board having wiring and a shielding metal plate 3c, and is provided with a plurality of probe needles 3a. . Further, when the probe card 3 is attached to the support portion 6a, the probe card 3 is attached so that the metal plate 3c is disposed on the stage 5 side and the probe card substrate 3b is disposed on the scanner board 6 side. Note that the inner peripheral edge of the shield ring 7 is interposed between the probe card substrate 3b and the metal plate 3c and is sandwiched between the probe card substrate 3b and the metal plate 3c. 3b and the metal plate 3c are screwed together.

また、図2に示すように、本実施の形態で測定するダイオードウェハ(半導体ウェハ1上の半導体チップ2)は、縦構造の素子を有しており、主面2a側に表面の電極2bが形成され、裏面2c側には共通電極2dが形成されている。各電極は、主面2a側がカソードで、裏面2c側がアノードであってもよく、また、その反対であってもよい。   As shown in FIG. 2, the diode wafer (semiconductor chip 2 on the semiconductor wafer 1) to be measured in the present embodiment has a vertical structure element, and the surface electrode 2b is provided on the main surface 2a side. The common electrode 2d is formed on the back surface 2c side. Each electrode may be a cathode on the main surface 2a side and an anode on the back surface 2c side, or vice versa.

本実施の形態のプローバ14は、半導体ウェハ1(半導体チップ2)の品種交換により、対応するプローブカード3に変更することが可能な構造となっている。   The prober 14 of this embodiment has a structure that can be changed to the corresponding probe card 3 by exchanging the type of the semiconductor wafer 1 (semiconductor chip 2).

すなわち、品種の変更等によってプローブカード3を交換する際には、図4に示すように、まず、スキャナボード6を開け、その後、所望のプローブカード3に交換する。したがって、プローブカード3をシールド板4の外側に取り出し可能なように、シールド板4にはプローブカード3より僅かに大きな大きさの円形の開口部4aが形成されている。プローブカード3の交換後は、プローブカード3を開口部4aに再び通しながらスキャナボード6を閉じてプローブカード3をシールド板4の内側に配置する。   That is, when the probe card 3 is exchanged due to a change in product type, as shown in FIG. 4, first, the scanner board 6 is opened, and then the desired probe card 3 is exchanged. Accordingly, a circular opening 4 a having a slightly larger size than the probe card 3 is formed in the shield plate 4 so that the probe card 3 can be taken out of the shield plate 4. After the replacement of the probe card 3, the scanner board 6 is closed while passing the probe card 3 through the opening 4a again, and the probe card 3 is placed inside the shield plate 4.

さらに、容量や微小電流を測定する際には、プローブ針3aの水平方向の位置を調整する必要がある。   Furthermore, when measuring the capacitance and the minute current, it is necessary to adjust the horizontal position of the probe needle 3a.

したがって、本実施の形態のプローバ14では、図3に示すように、プローブカード3のシールド板4の外側への取り出し(スキャナボード6の開閉)とプローブカード3の水平方向の位置調整のために、プローブカード3とシールド板4の開口部4aとの間に間隙Sが形成されている。   Therefore, in the prober 14 of the present embodiment, as shown in FIG. 3, the probe card 3 is taken out of the shield plate 4 (opening / closing the scanner board 6) and the probe card 3 is adjusted in the horizontal position. A gap S is formed between the probe card 3 and the opening 4 a of the shield plate 4.

次に、プローブカード3に取り付けられるシールドリング7について説明する。   Next, the shield ring 7 attached to the probe card 3 will be described.

図5及び図6に示すように、シールドリング7は、円形のリング状に形成されており、板厚が例えば、0.3〜0.4mm程度の銅板等によって形成されたものである。その表面には、錆の発生を防ぐようにAuめっきが形成されている。なお、シールドリング7には、シールド板4の円形の開口部4aの形状に応じてシールド板4に接触する図6に示すような凸部7aがリング状に沿って周縁部に形成されている。   As shown in FIGS. 5 and 6, the shield ring 7 is formed in a circular ring shape, and is formed of a copper plate having a plate thickness of, for example, about 0.3 to 0.4 mm. Au plating is formed on the surface so as to prevent the generation of rust. The shield ring 7 is formed with a convex portion 7a as shown in FIG. 6 in contact with the shield plate 4 at the periphery along the ring shape according to the shape of the circular opening 4a of the shield plate 4. .

この凸部7aは、シールドリング7をシールド板4に接触させるためのものである。すなわち、シールドリング7には、プローブカード3に取り付けた際に、シールド板4側に突出するように凸部7aが外周部に全周に亘って形成されている。   The convex portion 7 a is for bringing the shield ring 7 into contact with the shield plate 4. That is, on the shield ring 7, the convex portion 7 a is formed on the entire outer periphery so as to protrude toward the shield plate 4 when attached to the probe card 3.

さらに、シールドリング7には、図5に示すように、その半径方向に沿った方向に、かつ全周に亘って複数のスリット(切り込み)7bが形成されている。スリット7bは、シールドリング7の凸部7aを含むコンタクト部に自由度を持たせるものであり、コンタクト部の剛性を低くしてシールド板4との密着度を高めるためのものである。   Furthermore, as shown in FIG. 5, the shield ring 7 is formed with a plurality of slits (cuts) 7b in the direction along the radial direction and over the entire circumference. The slit 7b is for giving the contact portion including the convex portion 7a of the shield ring 7 a degree of freedom, and for reducing the rigidity of the contact portion and increasing the degree of adhesion with the shield plate 4.

次に、本実施の形態の半導体製造方法について説明する。前記半導体製造方法は、図1に示すプローバ14を用いるものである。   Next, the semiconductor manufacturing method of the present embodiment will be described. The semiconductor manufacturing method uses a prober 14 shown in FIG.

まず、複数のプローブ針3aが設けられたプローブカード3と、プローブカード3を保持し、かつプローブ針3aに測定用の信号を送信する配線を有したスキャナボード6と、半導体ウェハ1を支持可能なステージ5と、ステージ5とスキャナボード6との間に配置されたシールド板4とを有するプローバ14を準備する。   First, the probe card 3 provided with a plurality of probe needles 3a, the scanner board 6 holding the probe card 3 and having wiring for transmitting a measurement signal to the probe needles 3a, and the semiconductor wafer 1 can be supported. A prober 14 is prepared, which has a stage 5 and a shield plate 4 disposed between the stage 5 and the scanner board 6.

その後、主面1a及び主面1aに対向する裏面1bに電極(図2に示す電極2b、共通電極2d)が形成された半導体ウェハ1(ダイオードウェハ)を、主面1aを上方に向けてステージ5上に載置する。   Thereafter, the semiconductor wafer 1 (diode wafer) having electrodes (electrode 2b and common electrode 2d shown in FIG. 2) formed on the main surface 1a and the back surface 1b opposite to the main surface 1a is staged with the main surface 1a facing upward. 5 is mounted.

一方、シールド板4の開口部4a内に、スキャナボード6によって保持されたプローブカード3を通して半導体ウェハ1に対向するようにプローブカード3を配置する。なお、半導体ウェハ1をステージ5上に配置する前に、予め同様の方法でステージ5に対向するようにプローブカード3を配置しておいてもよい。   On the other hand, the probe card 3 is disposed in the opening 4 a of the shield plate 4 so as to face the semiconductor wafer 1 through the probe card 3 held by the scanner board 6. Before placing the semiconductor wafer 1 on the stage 5, the probe card 3 may be arranged in advance so as to face the stage 5 in the same manner.

その後、プローブ針3aと半導体ウェハ1の主面1aの電極2bの位置を合わせる位置調整を行う。すなわち、プローブ針3aの水平方向の位置調整を行い、その後、プローブ針3aを半導体ウェハ1の電極2bに接触させた状態でスキャナボード6からプローブ針3aに所定の信号を送信して半導体ウェハ1の容量測定または微小電流測定等の電気的特性検査を行う。   Thereafter, position adjustment is performed to align the probe needle 3 a with the position of the electrode 2 b on the main surface 1 a of the semiconductor wafer 1. That is, the horizontal position of the probe needle 3a is adjusted, and then a predetermined signal is transmitted from the scanner board 6 to the probe needle 3a in a state where the probe needle 3a is in contact with the electrode 2b of the semiconductor wafer 1. Electrical characteristic inspection such as capacitance measurement or minute current measurement is performed.

その際、プローブカード3と導通接続され、かつプローブカード3の外周から迫り出したリング状のシールドリング7によって、プローブカード3とシールド板4の開口部4aとの間隙Sを塞いで前記電気的特性検査を行う。なお、図3に示すように、シールド板4の開口部4aの形状に応じて外周の全周に亘って形成されたシールドリング7の凸部7aをシールド板4に接触させた状態で前記容量測定または前記微小電流測定等の電気的特性検査を行うことが好ましい。   At that time, the ring-shaped shield ring 7 that is conductively connected to the probe card 3 and protrudes from the outer periphery of the probe card 3 closes the gap S between the probe card 3 and the opening 4 a of the shield plate 4, thereby Perform characteristic inspection. In addition, as shown in FIG. 3, the said capacity | capacitance is in the state which made the convex part 7a of the shield ring 7 formed over the perimeter of the outer periphery according to the shape of the opening part 4a of the shield board 4 contact the shield board 4. It is preferable to perform electrical characteristics inspection such as measurement or measurement of the minute current.

本実施の形態の半導体製造方法及びそれに用いられるプローバ(半導体製造装置)によれば、プローブカード3の外周から迫り出したリング状のシールドリング7によって、プローブカード3とシールド板4の開口部4aとの間隙Sを塞いで容量測定や微小電流測定等の電気的特性検査を行うことで、従来実測定値にプラスされていた浮遊容量の数値を低減することができる。   According to the semiconductor manufacturing method of the present embodiment and the prober (semiconductor manufacturing apparatus) used therein, the opening 4a of the probe card 3 and the shield plate 4 is formed by the ring-shaped shield ring 7 protruding from the outer periphery of the probe card 3. Thus, the numerical value of the stray capacitance that has been added to the actual measurement value can be reduced by performing the electrical characteristic inspection such as the capacitance measurement or the minute current measurement while closing the gap S.

その結果、容量測定や微小電流測定の測定精度を向上させて歩留りを向上させることができる。   As a result, the yield can be improved by improving the measurement accuracy of capacitance measurement and minute current measurement.

すなわち、プローブカード3とシールド板4の開口部4aとの間隙Sに対して、スキャナボード6上の端子とステージ5の端子間で発生する浮遊容量を、プローブカード3の外周に迫り出したシールドリング7によって遮断することができ、この間で発生する浮遊容量の数値を低減することができる。   That is, with respect to the gap S between the probe card 3 and the opening 4 a of the shield plate 4, the stray capacitance generated between the terminal on the scanner board 6 and the terminal of the stage 5 is pushed to the outer periphery of the probe card 3. It can be blocked by the ring 7, and the value of stray capacitance generated during this period can be reduced.

その結果、容量測定や微小電流測定の測定精度を向上させて歩留りを向上させることができる。   As a result, the yield can be improved by improving the measurement accuracy of capacitance measurement and minute current measurement.

なお、図8及び図9は、本実施の形態の図1に示す構造のプローバ14と、図16に示す比較例のプローバ100とにおいて、図7に示すようにステージ5上に半導体ウェハ1を載置しない状態で容量計11によって浮遊容量のみを測定し、その測定結果を示したものである。浮遊容量の測定は、半導体ウェハ1に対応する領域全面に対して行い、プローブ針3aとステージ5とのギャップ(G)を、G=100μmで容量補正として行ったものである。その結果、図9の比較例では、容量測定値のレンジ(L)がL=11fFであるのに対して、図8の本実施の形態のプローバ14による容量測定値のレンジ(M)はM=5fFであり、本実施の形態のプローバ14を用いることにより、容量測定値のレンジを1/2以下に低減することができる。   8 and 9 show the prober 14 having the structure shown in FIG. 1 of the present embodiment and the prober 100 of the comparative example shown in FIG. 16, and the semiconductor wafer 1 is placed on the stage 5 as shown in FIG. Only the stray capacitance is measured by the capacitance meter 11 in a state where it is not placed, and the measurement result is shown. The stray capacitance is measured over the entire region corresponding to the semiconductor wafer 1, and the gap (G) between the probe needle 3a and the stage 5 is G = 100 μm as capacitance correction. As a result, in the comparative example of FIG. 9, the range (L) of the capacitance measurement value is L = 11 fF, whereas the range (M) of the capacitance measurement value by the prober 14 of the present embodiment in FIG. = 5 fF, and by using the prober 14 of the present embodiment, the range of the capacitance measurement value can be reduced to ½ or less.

これにより、本実施の形態のプローバ14を用いることで、半導体ウェハ1の容量測定や微小電流測定の測定精度を向上させることができる。   Thereby, by using the prober 14 of the present embodiment, it is possible to improve the measurement accuracy of the capacity measurement and the minute current measurement of the semiconductor wafer 1.

また、図3に示すように、シールドリング7に、シールド板4の円形の開口部4aの形状に応じてリング状に周縁部に全周に亘って凸部7aが形成されていることにより、凸部7aをシールド板4に略全周に亘って接触させることができる。   Further, as shown in FIG. 3, the convex portion 7 a is formed on the peripheral edge of the shield ring 7 in the ring shape according to the shape of the circular opening 4 a of the shield plate 4, The convex portion 7a can be brought into contact with the shield plate 4 over substantially the entire circumference.

これにより、プローブカード3とシールド板4の開口部4aとの間隙Sを介してスキャナボード6上の端子とステージ5の端子間で発生する浮遊容量を、シールドリング7によって確実に遮断することができ、容量測定や微小電流測定の測定精度をさらに向上させることができる。   Thus, the stray capacitance generated between the terminal on the scanner board 6 and the terminal of the stage 5 through the gap S between the probe card 3 and the opening 4a of the shield plate 4 can be reliably blocked by the shield ring 7. It is possible to further improve the measurement accuracy of capacitance measurement and minute current measurement.

その結果、ダイオード製品で使用される高周波(例えば、数ギガHz)測定においても本実施の形態のプローバ14を適用することが可能になる。   As a result, it is possible to apply the prober 14 of this embodiment even in high frequency (for example, several gigahertz) measurement used in diode products.

また、図5に示すように、シールドリング7には、その半径方向に沿った方向に、かつ全周に亘って複数のスリット(切り込み)7bが形成されている。これにより、シールドリング7の凸部7aを含むコンタクト部が複数に分割されることで、コンタクト部に自由度を持たせることができ、かつコンタクト部の剛性を低くしてシールド板4との密着度を高めることができる。   As shown in FIG. 5, the shield ring 7 is formed with a plurality of slits (cuts) 7b in the direction along the radial direction and over the entire circumference. Thereby, the contact part including the convex part 7a of the shield ring 7 is divided into a plurality of parts, so that the contact part can have a degree of freedom, and the rigidity of the contact part is lowered to be in close contact with the shield plate 4. The degree can be increased.

その結果、シールドリング7のシールド効果をさらに高めることができる。   As a result, the shielding effect of the shield ring 7 can be further enhanced.

次に、本実施の形態の変形例のシールドリング(第2のシールド板)について説明する。図10及び図11に示す変形例のシールドリング(第2のシールド板)12は、その外周部に外方に向かって湾曲した湾曲部12aが形成されているとともに、シールドリング7と同様にその半径方向に沿った方向に、かつ全周に亘って複数のスリット(切り込み)12bが形成されているものである。   Next, a shield ring (second shield plate) of a modification of the present embodiment will be described. The shield ring (second shield plate) 12 of the modification shown in FIGS. 10 and 11 is formed with a curved portion 12a curved outward at the outer periphery thereof, and similarly to the shield ring 7, A plurality of slits (cuts) 12b are formed in the direction along the radial direction and over the entire circumference.

この湾曲部12aは全周に亘って複数のスリット(切り込み)12bが形成されていることでバネ性を有しており、湾曲部12aがバネ性を有することにより、シールド板4の開口部4aの内周壁に湾曲部12aを確実に接触させることができる。   The curved portion 12a has a spring property by forming a plurality of slits (cuts) 12b over the entire circumference, and the curved portion 12a has a spring property, so that the opening 4a of the shield plate 4 is provided. The curved portion 12a can be reliably brought into contact with the inner peripheral wall.

したがって、図10に示す変形例のプローバ14においても、図3に示すプローバ14と同様のシールド効果を得ることができる。   Therefore, also in the prober 14 of the modification shown in FIG. 10, the same shielding effect as the prober 14 shown in FIG. 3 can be obtained.

さらに、リング状の半径方向に沿った方向に、かつ全周に亘って複数のスリット12bが形成されていることにより、シールドリング12の湾曲部12aが複数に分割されることで、個々の湾曲部12aに自由度を持たせることができ、かつ湾曲部12aの剛性を低くしてシールド板4との密着度を高めることができる。   Furthermore, since the plurality of slits 12b are formed in the direction along the ring-shaped radial direction and over the entire circumference, the curved portion 12a of the shield ring 12 is divided into a plurality of portions so that individual curves are obtained. The degree of freedom can be given to the part 12a, and the rigidity of the curved part 12a can be lowered to increase the degree of adhesion with the shield plate 4.

なお、変形例のシールドリング12は、図5に示すシールドリング7に比較して曲げ加工を少なくして製造できるため、シールドリング12のコストを安価にすることができる。   In addition, since the shield ring 12 of a modification can be manufactured with less bending compared with the shield ring 7 shown in FIG. 5, the cost of the shield ring 12 can be reduced.

また、図12〜図15に示す他の変形例のシールドリング(第2のシールド板)13は、図15に示す1枚々々L字型に折り曲げた複数のシールド個片13aを、図14に示すように折り重ねて半田付け等を行って連結して図13に示すようにリング状に製造したものであり、図12に示すように、シールド板4とは非接触に配置される。   Further, the shield ring (second shield plate) 13 of another modified example shown in FIGS. 12 to 15 includes a plurality of shield pieces 13a bent in an L shape one by one as shown in FIG. As shown in FIG. 12, it is folded and connected by soldering or the like and manufactured in a ring shape as shown in FIG. 13, and is arranged in a non-contact manner with the shield plate 4 as shown in FIG.

この場合においても、プローブカード3とシールド板4の開口部4aとの間隙Sは、シールドリング13によって塞ぐことができるため、スキャナボード6上の端子とステージ5の端子間で発生する浮遊容量を、シールドリング13によって遮断することができ、この間で発生する浮遊容量の数値を低減することができる。   Even in this case, since the gap S between the probe card 3 and the opening 4a of the shield plate 4 can be blocked by the shield ring 13, the stray capacitance generated between the terminal on the scanner board 6 and the terminal on the stage 5 is reduced. These can be blocked by the shield ring 13, and the numerical value of the stray capacitance generated during this period can be reduced.

なお、他の変形例のシールドリング13においても、その製造では、予め曲げ成形された複数のシールド個片13aを半田付け等で連結するだけであり、図5に示すシールドリング7に比較して曲げ加工を少なくして製造できるため、シールドリング13のコストを安価にすることができる。   In addition, in the shield ring 13 of another modified example, in the manufacture, a plurality of shield pieces 13a that are bent in advance are simply connected by soldering or the like, compared with the shield ring 7 shown in FIG. Since the bending process can be reduced, the cost of the shield ring 13 can be reduced.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態で説明したように、シールドリングとシールド板は、接触していても接触していなくてもどちらでも良い。すなわち、半導体ウェハの容量測定や微小電流測定等の電気的特性検査においては、少なくともプローブカードとシールド板の開口部との間隙を塞ぐ(覆う)ような状態でシールドリングが配置されていれば良い。   For example, as described in the above embodiment, the shield ring and the shield plate may or may not be in contact. That is, in electrical characteristic inspections such as semiconductor wafer capacity measurement and minute current measurement, it is only necessary that the shield ring is disposed so as to close (cover) the gap between the probe card and the opening of the shield plate. .

本発明は、プローバ装置に好適である。   The present invention is suitable for a prober apparatus.

本発明の実施の形態の半導体製造装置(プローバ)の構造の一例を示す構成概略図である。It is a composition schematic diagram showing an example of the structure of the semiconductor manufacturing device (prober) of an embodiment of the invention. 図1に示すプローバによって容量測定が行われる半導体ウェハの構造の一例を示す外観斜視図である。It is an external appearance perspective view which shows an example of the structure of the semiconductor wafer in which capacity | capacitance measurement is performed by the prober shown in FIG. 図1に示すプローバに設けられたスキャナボードの可動状況の一例を示す構成図である。It is a block diagram which shows an example of the movable condition of the scanner board provided in the prober shown in FIG. 図1に示すプローバにおけるスキャナボードの開閉状態の一例を示す断面図である。It is sectional drawing which shows an example of the open / close state of the scanner board in the prober shown in FIG. 図1に示すプローバに設けられたシールドリング(第2のシールド板)の構造の一例を示す平面図である。It is a top view which shows an example of the structure of the shield ring (2nd shield board) provided in the prober shown in FIG. 図5に示すA−A線に沿って切断した構造を示す断面図である。It is sectional drawing which shows the structure cut | disconnected along the AA line shown in FIG. 本発明の実施の形態における浮遊容量の測定方法の一例を示す測定概念図である。It is a measurement conceptual diagram which shows an example of the measuring method of the stray capacitance in embodiment of this invention. 図1に示すプローバによって計測した浮遊容量の計測結果を示す結果図である。It is a result figure which shows the measurement result of the stray capacitance measured with the prober shown in FIG. 比較例のプローバによって計測した浮遊容量の計測結果を示す結果図である。It is a result figure which shows the measurement result of the stray capacitance measured with the prober of the comparative example. 本発明の実施の形態の変形例の半導体製造装置(プローバ)の要部の構造を示す構成概略図である。It is the structure schematic which shows the structure of the principal part of the semiconductor manufacturing apparatus (prober) of the modification of embodiment of this invention. 図10に示すプローバに設けられたシールドリング(第2のシールド板)の構造の一例を示す斜視図である。It is a perspective view which shows an example of the structure of the shield ring (2nd shield board) provided in the prober shown in FIG. 本発明の実施の形態の他の変形例の半導体製造装置(プローバ)の要部の構造を示す構成概略図である。It is a structure schematic which shows the structure of the principal part of the semiconductor manufacturing apparatus (prober) of the other modification of embodiment of this invention. 図12に示すプローバに設けられたシールドリング(第2のシールド板)の構造の一例を示す斜視図である。It is a perspective view which shows an example of the structure of the shield ring (2nd shield board) provided in the prober shown in FIG. 図13に示すシールドリングの製造方法の一例を示す平面図である。It is a top view which shows an example of the manufacturing method of the shield ring shown in FIG. 図14に示すシールドリングの個片化構造を示す斜視図である。FIG. 15 is a perspective view showing an individualized structure of the shield ring shown in FIG. 14. 比較例のプローバの構造を示す構成概略図である。It is the structure schematic which shows the structure of the prober of a comparative example.

符号の説明Explanation of symbols

1 半導体ウェハ
1a 主面
1b 裏面
2 半導体チップ
2a 主面
2b 電極
2c 裏面
2d 共通電極
3 プローブカード
3a プローブ針
3b プローブカード基板
3c 金属板
4 シールド板(第1のシールド板)
4a 開口部
4b シールド系
5 ステージ
6 スキャナボード(保持基板)
6a 支持部
6b 切り換えスイッチ
7 シールドリング(第2のシールド板)
7a 凸部
7b スリット
8 容量計/DCテスタ
9 コントローラ
10 プローバ制御部
11 容量計
12 シールドリング(第2のシールド板)
12a 湾曲部
12b スリット
13 シールドリング(第2のシールド板)
13a シールド個片
14 プローバ(半導体製造装置)
100 プローバ
101 プローブカード
102 シールド板
103 スキャナボード
104 ウェハ
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1a Main surface 1b Back surface 2 Semiconductor chip 2a Main surface 2b Electrode 2c Back surface 2d Common electrode 3 Probe card 3a Probe needle 3b Probe card board 3c Metal plate 4 Shield plate (first shield plate)
4a Opening 4b Shield system 5 Stage 6 Scanner board (holding substrate)
6a Supporting part 6b Changeover switch 7 Shield ring (second shield plate)
7a Convex 7b Slit 8 Capacitance meter / DC tester 9 Controller 10 Prober control unit 11 Capacitance meter 12 Shield ring (second shield plate)
12a Curved portion 12b Slit 13 Shield ring (second shield plate)
13a shield piece 14 prober (semiconductor manufacturing equipment)
100 prober 101 probe card 102 shield plate 103 scanner board 104 wafer

Claims (5)

(a)複数のプローブ針が設けられたプローブカードと、前記プローブカードを保持し、かつ前記プローブ針に測定用の信号を送信する配線を有した保持基板とを準備する工程と、
(b)主面及び前記主面に対向する裏面に電極が形成された半導体ウェハを、前記主面を上方に向けてステージ上に載置する工程と、
(c)開口部を有する第1のシールド板の前記開口部内に、前記保持基板によって保持された前記プローブカードを通して前記半導体ウェハに対向するように前記プローブカードを配置する工程と、
(d)前記プローブ針を前記半導体ウェハの電極に接触させて前記保持基板から前記プローブ針に所定の信号を送信して前記半導体ウェハの容量測定または微小電流測定を行う工程とを有し、
前記(d)工程において、前記プローブカードと導通接続され、かつ前記プローブカードの外周から迫り出したリング状の第2のシールド板によって、前記プローブカードと前記第1のシールド板の前記開口部との間隙を塞いで前記容量測定または前記微小電流測定を行うことを特徴とする半導体製造方法。
(A) preparing a probe card provided with a plurality of probe needles, and a holding substrate having a wiring for holding the probe card and transmitting a measurement signal to the probe needle;
(B) placing a semiconductor wafer having an electrode formed on a main surface and a back surface facing the main surface on a stage with the main surface facing upward;
(C) disposing the probe card in the opening of the first shield plate having the opening so as to face the semiconductor wafer through the probe card held by the holding substrate;
(D) contacting the probe needle with the electrode of the semiconductor wafer and transmitting a predetermined signal from the holding substrate to the probe needle to perform capacitance measurement or microcurrent measurement of the semiconductor wafer;
In the step (d), the probe card and the opening of the first shield plate are connected by the ring-shaped second shield plate that is conductively connected to the probe card and protrudes from the outer periphery of the probe card. A method for manufacturing a semiconductor, wherein the capacitance measurement or the minute current measurement is performed while closing a gap.
請求項1記載の半導体製造方法において、前記(d)工程で、前記第1のシールド板の前記開口部の形状に応じて前記第2のシールド板を前記第1のシールド板に接触させて前記容量測定または前記微小電流測定を行うことを特徴とする半導体製造方法。   2. The semiconductor manufacturing method according to claim 1, wherein in the step (d), the second shield plate is brought into contact with the first shield plate in accordance with the shape of the opening of the first shield plate. A method for manufacturing a semiconductor, comprising performing capacitance measurement or measuring the minute current. 複数のプローブ針が設けられたプローブカードと、
前記プローブカードを保持し、かつ前記プローブ針に測定用の信号を送信する配線を有した保持基板と、
半導体ウェハを支持するステージと、
前記保持基板によって保持された前記プローブカードを通すことが可能な開口部を有する第1のシールド板と、
前記プローブカードと導通接続され、かつ前記プローブカードの外周から迫り出したリング状の第2のシールド板とを有し、
前記第1のシールド板の前記開口部内に前記保持基板によって保持された前記プローブカードを通して、前記ステージ上に載置された半導体ウェハの主面に前記プローブカードを対向させて配置した後、前記プローブ針を前記半導体ウェハの主面の電極に接触させて前記保持基板から前記プローブ針に所定の信号を送信して前記半導体ウェハの容量測定または微小電流測定を行う際に、前記第2のシールド板によって、前記プローブカードと前記第1のシールド板の前記開口部との間隙を塞いだ状態で前記容量測定または前記微小電流測定を行うことを特徴とする半導体製造装置。
A probe card provided with a plurality of probe needles;
A holding substrate having wiring for holding the probe card and transmitting a measurement signal to the probe needle;
A stage for supporting a semiconductor wafer;
A first shield plate having an opening through which the probe card held by the holding substrate can pass;
A ring-shaped second shield plate that is conductively connected to the probe card and protrudes from the outer periphery of the probe card;
After the probe card is disposed so as to face the main surface of the semiconductor wafer placed on the stage through the probe card held by the holding substrate in the opening of the first shield plate, the probe The second shield plate is used when measuring a capacitance or a minute current of the semiconductor wafer by transmitting a predetermined signal from the holding substrate to the probe needle by bringing the needle into contact with the electrode on the main surface of the semiconductor wafer. Thus, the capacitance measurement or the minute current measurement is performed in a state where a gap between the probe card and the opening of the first shield plate is closed.
請求項3記載の半導体製造装置において、前記第2のシールド板には、前記第1のシールド板の前記開口部の形状に応じて前記第1のシールド板に接触する凸部または湾曲部が形成されていることを特徴とする半導体製造装置。   4. The semiconductor manufacturing apparatus according to claim 3, wherein the second shield plate is formed with a convex portion or a curved portion that contacts the first shield plate according to a shape of the opening of the first shield plate. The semiconductor manufacturing apparatus characterized by the above-mentioned. 請求項3記載の半導体製造装置において、リング状の前記第2のシールド板には、その半径方向に沿った方向に、かつ全周に亘って複数のスリットが形成されていることを特徴とする半導体製造装置。   4. The semiconductor manufacturing apparatus according to claim 3, wherein a plurality of slits are formed in the ring-shaped second shield plate in a direction along the radial direction and over the entire circumference. Semiconductor manufacturing equipment.
JP2007195438A 2007-07-27 2007-07-27 Semiconductor manufacturing method and manufacturing apparatus Expired - Fee Related JP5017008B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007195438A JP5017008B2 (en) 2007-07-27 2007-07-27 Semiconductor manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195438A JP5017008B2 (en) 2007-07-27 2007-07-27 Semiconductor manufacturing method and manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2009032902A JP2009032902A (en) 2009-02-12
JP5017008B2 true JP5017008B2 (en) 2012-09-05

Family

ID=40403105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007195438A Expired - Fee Related JP5017008B2 (en) 2007-07-27 2007-07-27 Semiconductor manufacturing method and manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP5017008B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181246A (en) * 1992-12-14 1994-06-28 Tokyo Electron Yamanashi Kk Probing device
JPH11111789A (en) * 1997-09-30 1999-04-23 Sony Corp Wafer prober
JP2000183120A (en) * 1998-12-17 2000-06-30 Mitsubishi Electric Corp Prober device and electrical evaluation method for semiconductor device
JP2005156253A (en) * 2003-11-21 2005-06-16 Agilent Technol Inc Display panel test prober and test equipment
JP2007101345A (en) * 2005-10-04 2007-04-19 Tokyo Seimitsu Co Ltd Card holder and prober

Also Published As

Publication number Publication date
JP2009032902A (en) 2009-02-12

Similar Documents

Publication Publication Date Title
KR101985253B1 (en) Electrical Contactor and Electrical Connecting Apparatus
US11029336B2 (en) Probe card for high-frequency applications
US20230324438A1 (en) Testing head with improved frequency property
US11112431B2 (en) Probe card for high-frequency applications
TWI759588B (en) Prober
US10578649B2 (en) Vertical probe array having a tiled membrane space transformer
US7652491B2 (en) Probe support with shield for the examination of test substrates under use of probe supports
US20060186908A1 (en) Probe card
CN108352337B (en) A method and system for forming an integrated circuit die
JP5017008B2 (en) Semiconductor manufacturing method and manufacturing apparatus
JP2009152000A (en) Socket for semiconductor device
US7106050B1 (en) Apparatus for shielding a device under test from electromagnetic waves
US20240012027A1 (en) Probe head with an improved contact between contact probes and metallized guide holes
JP5374651B2 (en) Semiconductor test system
TWI598596B (en) Testing probe card for integrated circuit
CN210347814U (en) Test Fixture
KR20090029337A (en) Semiconductor device inspection device
JP2014153293A (en) Measuring device
TWM553422U (en) Vertical probe card and probe head for wafer test
JP2018116066A (en) Electrical contact and electrical connection device
WO2023237546A1 (en) Improved measurement system for the testing of high-frequency devices
JP2013250224A (en) Probe card and method for manufacturing the same
TW202024644A (en) Wafer probe station
JP2005315615A (en) Test card
JP2006032034A (en) IC socket

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees