Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5019385B2 - Autofocus image sensor - Google Patents
[go: Go Back, main page]

JP5019385B2 - Autofocus image sensor - Google Patents

Autofocus image sensor Download PDF

Info

Publication number
JP5019385B2
JP5019385B2 JP2007303435A JP2007303435A JP5019385B2 JP 5019385 B2 JP5019385 B2 JP 5019385B2 JP 2007303435 A JP2007303435 A JP 2007303435A JP 2007303435 A JP2007303435 A JP 2007303435A JP 5019385 B2 JP5019385 B2 JP 5019385B2
Authority
JP
Japan
Prior art keywords
island
optical system
autofocus
reg
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007303435A
Other languages
Japanese (ja)
Other versions
JP2009128632A (en
Inventor
康一 中田
哲央 菊地
雅人 大澤
仁司 土屋
三友 刈屋
公成 田宮
達也 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Olympus Imaging Corp
Original Assignee
Olympus Corp
Olympus Imaging Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, Olympus Imaging Corp filed Critical Olympus Corp
Priority to JP2007303435A priority Critical patent/JP5019385B2/en
Priority to CN2008101823424A priority patent/CN101441312B/en
Publication of JP2009128632A publication Critical patent/JP2009128632A/en
Application granted granted Critical
Publication of JP5019385B2 publication Critical patent/JP5019385B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Focusing (AREA)
  • Studio Devices (AREA)
  • Automatic Focus Adjustment (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、デジタルカメラやビデオカメラ等の光学機器に用いられるオートフォーカス用のラインセンサや二次元イメージセンサ等の固体撮像装置であるオートフォーカス用撮像素子に関する。   The present invention relates to an autofocus imaging device which is a solid-state imaging device such as an autofocus line sensor or a two-dimensional image sensor used in an optical apparatus such as a digital camera or a video camera.

従来、一眼レフレクスカメラのオートフォーカス(AF)用の複数の画素列を有する撮像素子において、特許文献1に開示されているような、複数のラインセンサとモニタセンサとを外部信号により任意の組み合せで駆動制御可能な構成とし、異なる種類の焦点検出光学系に対応させる方式が知られている。
特開2004−272238号公報
2. Description of the Related Art Conventionally, in an image sensor having a plurality of pixel rows for autofocus (AF) of a single-lens reflex camera, a plurality of line sensors and monitor sensors as disclosed in Patent Document 1 can be arbitrarily combined with external signals. There is known a system that can be driven and controlled by a different type of focus detection optical system.
JP 2004-272238 A

上記特許文献1に開示の方式では、複数のラインセンサとモニタセンサとを任意の組み合わせで動作可能な構成にはなっているが、感度、ゲイン、蓄積終了レベル設定等を複数のラインセンサの組み合わせ毎に設定できるような機能についての記載がない。   The method disclosed in Patent Document 1 is configured such that a plurality of line sensors and monitor sensors can be operated in any combination, but sensitivity, gain, accumulation end level setting, etc. can be combined with a plurality of line sensors. There is no description of functions that can be set for each.

上記のような機能を搭載するために対応可能な光学系毎に設定項目用のレジスタを設けると、回路規模が増大し、コストアップや実装スペースの制約が厳しくなる等の問題があった。   If a register for setting items is provided for each optical system that can be used for mounting the functions as described above, there are problems such as an increase in circuit scale, and an increase in cost and restrictions on mounting space.

本発明は、上記の点に鑑みてなされたもので、回路規模の増大や機能低下を抑えつつ、複数のAF光学系の使用に対応できるオートフォーカス用撮像素子を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide an autofocus imaging device that can cope with the use of a plurality of AF optical systems while suppressing an increase in circuit scale and a decrease in function.

本発明のオートフォーカス用撮像素子の一態様は、オートフォーカスを行う対象からの光束を瞳分割した光束を受光するための基準部と参照部の二つの領域に配置される複数の画素から構成される複数のアイランドを有し、該複数のアイランドに光束を導く基準部用結像レンズと参照部用結像レンズを有する第1のオートフォーカス用光学系を適用する場合に、所定の対応関係にある一つの基準部アイランドと一つの参照部アイランドから成るアイランド対毎に、制御パラメータが設定可能であるオートフォーカス用撮像素子において、
上記アイランド毎に制御パラメータを設定する複数のレジスタと、
上記第1のオートフォーカス用光学系よりも、基準部用結像レンズと参照部用結像レンズの光軸間隔が狭く、有効光束範囲の狭い第2のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの何れか一方のアイランドの画素データが無効となる第1のアイランド対と、
上記第2のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの両方のアイランドの画素データとも有効である第2のアイランド対と、
上記第1、第2のオートフォーカス用光学系の適用に応じて、上記複数のレジスタと、上記複数のアイランドとレジスタの接続と、を制御する制御部と、
を有し、
上記制御部は、
上記第1のオートフォーカス用光学系が適用される場合は、上記第1のアイランド対の基準部アイランドと参照部アイランドとに同一のレジスタを接続させ、上記第2のアイランド対の基準部アイランドと参照部アイランドとに別々のレジスタを接続させ、
上記第2のオートフォーカス用光学系が適用される場合は、上記第1のアイランド対の基準部アイランドと参照部アイランドの一方、または両方へのレジスタの接続を禁止させる
ことを特徴とする。
One aspect of the autofocus imaging device of the present invention is composed of a plurality of pixels arranged in two regions of a reference portion and a reference portion for receiving a light beam obtained by dividing a light beam from a target to be autofocused into pupils. When a first autofocus optical system having a plurality of islands and a reference-portion imaging lens for guiding a light beam to the plurality of islands and a reference-portion imaging lens is applied, a predetermined correspondence relationship is established. In an autofocus imaging device in which control parameters can be set for each island pair consisting of one standard part island and one reference part island,
A plurality of registers for setting control parameters for each island;
When applying the second autofocus optical system in which the distance between the optical axes of the reference portion imaging lens and the reference portion imaging lens is narrower and the effective light beam range is narrower than that of the first autofocus optical system. A first island pair in which pixel data of any one of the standard part island and the reference part island among the island pairs is invalid;
When applying the second autofocus optical system, among the island pairs, a second island pair that is effective for pixel data of both the standard part island and the reference part island;
A controller that controls the plurality of registers and the connection between the plurality of islands and the registers in accordance with the application of the first and second autofocus optical systems;
Have
The control unit
When the first autofocus optical system is applied, the same register is connected to the reference island and the reference island of the first island pair, and the reference island of the second island pair and Connect a separate register to the reference island,
When the second autofocus optical system is applied, connection of the register to one or both of the reference part island and the reference part island of the first island pair is prohibited.
It is characterized by that.

本発明によれば、回路規模の増大や機能低下を抑えつつ、複数のAF光学系の使用に対応できるオートフォーカス用撮像素子を提供することができる。   According to the present invention, it is possible to provide an autofocus imaging device that can cope with the use of a plurality of AF optical systems while suppressing an increase in circuit scale and a decrease in function.

以下、本発明を実施するための最良の形態を図面を参照して説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1は、本発明の一実施形態に係るオートフォーカス用撮像素子を搭載するカメラとしてのレンズ交換式の一眼レフレクスカメラの構成を示すブロック図である。   FIG. 1 is a block diagram showing a configuration of a lens interchangeable single-lens reflex camera as a camera equipped with an autofocus imaging device according to an embodiment of the present invention.

同図に示すように、このカメラは、カメラ本体101と該カメラ本体101に対して着脱可能な交換レンズ102とから成る。   As shown in the figure, this camera includes a camera body 101 and an interchangeable lens 102 that can be attached to and detached from the camera body 101.

カメラ本体101内部には、以下の光学系やブロックが含まれる。即ち、カメラ動作の制御を行うシステムコントローラ(シスコン)を構成するCPU103、本実施形態に係るオートフォーカス用撮像素子であるAFセンサ104、該AFセンサ104の制御を行うAF演算IC105、プリズム106や接眼レンズ107等で構成されるファインダ光学系、コンデンサレンズ108やセパレータレンズ109等で構成されるAF光学系、被写体光束を受光して撮像を行う撮像素子110、被写体光束をファインダ光学系に導くためのメインミラー111、被写体光束をAF光学系に導くためのサブミラー112等がカメラ本体101に含まれている。   The camera body 101 includes the following optical systems and blocks. That is, the CPU 103 that constitutes a system controller (syscon) that controls the camera operation, the AF sensor 104 that is the autofocus imaging device according to the present embodiment, the AF arithmetic IC 105 that controls the AF sensor 104, the prism 106, and the eyepiece A finder optical system composed of a lens 107 and the like, an AF optical system composed of a condenser lens 108, a separator lens 109, and the like, an image sensor 110 that receives and captures a subject light beam, and guides the subject light beam to the finder optical system The camera body 101 includes a main mirror 111, a sub mirror 112 for guiding the subject light flux to the AF optical system, and the like.

なお、ファインダ光学系のプリズム106は、ファインダ像として被写体の正立像を表示させるために被写体像の反転を行うものであり、接眼レンズ107は、ファインダ像として被写体像を結像させるものである。また、ファインダ光学系は、更に、メインミラー111により撮影光学系を透過した被写体光束が投影されるファインダスクリーン113を含む。   The prism 106 of the finder optical system performs inversion of the subject image in order to display an erect image of the subject as the finder image, and the eyepiece 107 forms the subject image as the finder image. The finder optical system further includes a finder screen 113 on which the subject light flux that has passed through the photographing optical system is projected by the main mirror 111.

メインミラー111は、AF時には図中に示すようにダウンしており、撮影光学系を透過した被写体光束をAF光学系とファインダ光学系に分割し、撮影時には上方へアップして、全光束を撮像素子110へ導く。撮像素子110は、撮影光学系を透過した被写体光束を受光し、撮像を行う。   The main mirror 111 is down as shown in the figure at the time of AF, divides the subject luminous flux that has passed through the photographing optical system into an AF optical system and a finder optical system, and is raised upward at the time of photographing to capture the entire luminous flux. Lead to element 110. The image sensor 110 receives the subject light flux that has passed through the photographing optical system, and performs imaging.

また、サブミラー112は、撮影光学系を透過し、メインミラー111のハーフミラー部を通過した被写体光束を反射し、AF光学系に導く。なお、図中の参照符号114は、撮影光学系を透過した被写体光束が撮像素子110上で合焦状態にあるときに被写体像が合焦する、コンデンサレンズ108の前面の仮想面である撮像等価面を示している。   The sub mirror 112 reflects the subject light beam that has passed through the photographing optical system and passed through the half mirror portion of the main mirror 111, and guides it to the AF optical system. Note that reference numeral 114 in the figure is an imaging equivalent that is a virtual surface on the front surface of the condenser lens 108 where the subject image is in focus when the subject light flux that has passed through the photographing optical system is in focus on the image sensor 110. Shows the surface.

AF光学系は、撮影光学系を透過しサブミラー112で反射された被写体光束を集光するコンデンサレンズ108と、サブミラー112によりAF光学系に入射された被写体光束を反射し、AFセンサ104に導くミラー115と、コンデンサレンズ108により集光された被写体光束を瞳分割するためのセパレータ絞り116と、セパレータ絞り116で瞳分割された被写体光束をAFセンサ104上に被写体像として再結像させるセパレータレンズ109とから構成される。   The AF optical system includes a condenser lens 108 that collects a subject light beam that is transmitted through the photographing optical system and reflected by the sub mirror 112, and a mirror that reflects the subject light beam incident on the AF optical system by the sub mirror 112 and guides it to the AF sensor 104. 115, a separator diaphragm 116 for dividing the subject luminous flux collected by the condenser lens 108 into pupils, and a separator lens 109 for re-imaging the subject luminous flux divided by the separator diaphragm 116 as a subject image on the AF sensor 104. It consists of.

AF演算IC105は、本実施形態に係るオートフォーカス用撮像素子であるAFセンサ104の制御とその出力データを用いたAF演算の一部を行うハードウエア集積回路で形成される。このAF演算IC105の動作制御は、各種カメラ動作や演算制御を行うシステムコントローラとしてのCPU103によって行われる。   The AF calculation IC 105 is formed by a hardware integrated circuit that performs control of the AF sensor 104 that is an image sensor for autofocus according to the present embodiment and performs a part of AF calculation using the output data. The operation control of the AF arithmetic IC 105 is performed by the CPU 103 as a system controller that performs various camera operations and arithmetic control.

一方、撮像素子110上に被写体像を結像させる、カメラ本体101に対して着脱可能な交換レンズ102は、合焦状態を得るために該交換レンズ102の光軸方向に駆動される焦点調節用のフォーカスレンズ117と、該フォーカスレンズ117を駆動するためのモータドライバ118と、カメラ本体101からデフォーカス量を受信してフォーカスレンズ117の駆動量を演算し、その駆動量だけフォーカスレンズ117を駆動制御するレンズCPU119と、から構成される。   On the other hand, an interchangeable lens 102 that forms a subject image on the image sensor 110 and is detachable from the camera body 101 is used for focus adjustment that is driven in the optical axis direction of the interchangeable lens 102 to obtain a focused state. Focus lens 117, a motor driver 118 for driving the focus lens 117, a defocus amount received from the camera body 101, a drive amount of the focus lens 117 is calculated, and the focus lens 117 is driven by the drive amount. And a lens CPU 119 to be controlled.

次に、本発明の一実施形態に係るオートフォーカス用撮像素子であるAFセンサ104のカメラ内での動作について説明する。   Next, the operation of the AF sensor 104, which is an autofocus imaging device according to an embodiment of the present invention, in the camera will be described.

図2は、AFセンサ104が組み込まれるAF光学系とAFセンサ104の画素を示す図であり、図中、120aはAFセンサ104の水平画素列、120bはAFセンサ104の垂直画素列をそれぞれ示す。他の光学的要素については図1の説明と同様である。   FIG. 2 is a diagram illustrating an AF optical system in which the AF sensor 104 is incorporated and pixels of the AF sensor 104. In FIG. 2, 120a indicates a horizontal pixel column of the AF sensor 104, and 120b indicates a vertical pixel column of the AF sensor 104. . Other optical elements are the same as those described in FIG.

図3(A)及び図4(A)は、AFセンサ104の正面図を示しており、それぞれ2から5ブロック(以下、アイランドと称する)に分割された画素列を、AFセンサ104の水平方向に3列、垂直方向に5列、配置して構成している。なお、図3(A)及び図4(A)において、ハッチングを付していないアイランドは有効アイランド、ハッチングを付したアイランドは無効アイランドを示している。また、水平画素列120aは、水平方向基準部画素列120a1と水平方向参照部画素列120a2とから成り、垂直画素列120bは、垂直方向基準部画素列120b1と垂直方向参照部画素列120b2とから成る。   FIGS. 3A and 4A are front views of the AF sensor 104. A pixel row divided into 2 to 5 blocks (hereinafter referred to as islands) is shown in the horizontal direction of the AF sensor 104. FIG. Are arranged in 3 rows and 5 rows in the vertical direction. In FIGS. 3A and 4A, islands not hatched indicate valid islands, and hatched islands indicate invalid islands. The horizontal pixel column 120a is composed of a horizontal direction reference portion pixel row 120a1 and a horizontal direction reference portion pixel row 120a2, and the vertical pixel row 120b is formed of a vertical direction reference portion pixel row 120b1 and a vertical direction reference portion pixel row 120b2. Become.

例えば、図3(A)の水平方向においてアイランドh3cbの中心とh3crの中心の間を基線長とし、及び垂直方向においてアイランドv3cbの中心とv3crの中心との間を基線長とする第1のAF光学系を適用する場合は、図3(A)に示すような各アイランドの有効/無効の設定を行うことにより、図3(B)に示すような撮影画面121内のそれぞれ11点の全ての測距点122において水平、垂直の2方向で公知の位相差方式AFが可能な構成となっている。   For example, the first AF has a base length between the center of the island h3cb and the center of h3cr in the horizontal direction in FIG. 3A and a base length between the center of the island v3cb and the center of v3cr in the vertical direction. In the case of applying the optical system, by setting the validity / invalidity of each island as shown in FIG. 3A, all 11 points in the shooting screen 121 as shown in FIG. At the distance measuring point 122, a known phase difference AF is possible in two horizontal and vertical directions.

また、例えば図4(A)の水平方向においてアイランドh3dbの中心とh3brの中心の間を基線長とし、及び垂直方向においてアイランドv4cbの中心とv2crの中心との間を基線長とする、即ち基線長が第1のAF光学系よりも小さい第2のAF光学系を適用する場合は、図4(A)に示すような各アイランドの有効/無効の設定を行うことにより、図4(B)に示すような撮影画面121内の7点の測距点122において一部水平、全部垂直の2方向で公知の位相差方式AFが可能な構成となっている。   4A, for example, the base line length is between the center of the island h3db and the center of h3br in the horizontal direction, and the base line length is between the center of the island v4cb and the center of v2cr in the vertical direction. When the second AF optical system whose length is smaller than that of the first AF optical system is applied, the valid / invalid setting of each island as shown in FIG. The known phase difference AF can be performed in two partially horizontal and vertical directions at seven distance measuring points 122 in the photographing screen 121 as shown in FIG.

なお、上記基線長とは、光学的にセパレータレンズ109(セパレータ絞り116)の光軸間隔に略等しい。このように無効とするアイランドには、けられ等があって有効な光束が到達しないので、適正な測距を行うことはできない。   The baseline length is optically approximately equal to the optical axis interval of the separator lens 109 (separator diaphragm 116). In this way, the invalid island is crushed and the effective luminous flux does not reach, so that proper distance measurement cannot be performed.

また、図3(A)においてハッチングを付して示されているx1b〜x3b、x1r〜x3rアイランドは、11点モード時には使用しない7点モード用のアイランドであり、7点モード時は、図4(A)に示すように有効アイランドとして機能する。   In addition, the islands x1b to x3b and x1r to x3r shown with hatching in FIG. 3A are islands for the 7-point mode that are not used in the 11-point mode. It functions as an effective island as shown in (A).

11点/7点モードのアイランド設定の切換等については後述するが、CPU103からの命令に基づきAF演算IC105を介して、本実施形態に係るオートフォーカス用撮像素子であるAFセンサ104内の制御回路、レジスタの設定がなされ、アイランドの設定がなされる。   Although switching of island setting in the 11-point / 7-point mode will be described later, the control circuit in the AF sensor 104 which is the image sensor for autofocus according to the present embodiment is passed through the AF arithmetic IC 105 based on a command from the CPU 103. The register is set, and the island is set.

図5は、説明及び図示の簡略化のため、AFセンサ104の水平方向参照部画素列120a2のh2列(図3(A)の3列の中の上列)を取り出して、その構成と出力回路部を示す図である。   FIG. 5 shows the configuration and output of the h2 column (upper column in the three columns of FIG. 3A) of the horizontal direction reference portion pixel column 120a2 of the AF sensor 104 for the sake of simplicity of explanation and illustration. It is a figure which shows a circuit part.

画素部は、複数の遮光画素123、無効画素124、有効画素125で構成され、有効画素部は無効画素124により3個のアイランドに分割されている。   The pixel portion includes a plurality of light-shielding pixels 123, invalid pixels 124, and effective pixels 125, and the effective pixel portion is divided into three islands by the invalid pixels 124.

このh2列を構成する上下2列の画素部は、画素ピッチの1/2ずつずらして配置されており、画素部から出力される電荷は上下に配置された電荷転送路126を経由して、更にリーダー部127を経由し、画素用電荷電圧変換部128に入力される。画素用電荷電圧変換部128は、電荷を電圧に変換するFDA等で構成され、電荷転送路126より上下交互に転送された電荷を電圧に変換する。   The pixel units in the upper and lower two columns constituting the h2 column are arranged with a shift of ½ of the pixel pitch, and the charges output from the pixel unit pass through the charge transfer paths 126 arranged above and below, Further, the signal is input to the pixel charge voltage conversion unit 128 via the reader unit 127. The pixel charge-voltage conversion unit 128 is configured by an FDA or the like that converts charge into voltage, and converts the charge transferred from the charge transfer path 126 up and down alternately into voltage.

変換された電圧信号は、CDSアンプ等の利得制御アンプ129を経由して、出力画素列選択部130に入力される。   The converted voltage signal is input to the output pixel column selection unit 130 via a gain control amplifier 129 such as a CDS amplifier.

出力画素列選択部130に入力された電圧信号は、出力画素列選択部130内の画素出力切換スイッチ131aのスイッチ制御に応じて、バッファアンプ132を介して、AFセンサ104の外部へ出力される。なお、出力画素列選択部130の画素出力切換スイッチ131aは、AF演算IC105によって制御される。   The voltage signal input to the output pixel column selection unit 130 is output to the outside of the AF sensor 104 via the buffer amplifier 132 in accordance with the switch control of the pixel output changeover switch 131a in the output pixel column selection unit 130. . Note that the pixel output changeover switch 131 a of the output pixel column selection unit 130 is controlled by the AF arithmetic IC 105.

また、上下2列の画素部間には、蓄積制御時に利用するモニタ画素133がアイランド数と同数配置され、モニタ画素133のリセット信号φRM線と出力信号vmon1〜3が接続されている。   Further, between the upper and lower two pixel units, the same number of monitor pixels 133 as the number of islands used in the accumulation control are arranged, and the reset signal φRM line of the monitor pixel 133 and the output signals vmon1 to 3 are connected.

モニタ画素133で発生した電荷は、モニタ用電荷電圧変換部134で電圧信号に変換され、不図示の蓄積制御回路へ出力される。   The charge generated in the monitor pixel 133 is converted into a voltage signal by the monitor charge / voltage converter 134 and output to a storage control circuit (not shown).

AFセンサ104の水平方向参照部画素列120a2のh2列以外の画素列、及び他の水平、垂直画素列も上記と同様の構成となっており、AFセンサ104としては4つの画素データ出力端子を有している。   The pixel rows other than the h2 column of the horizontal direction reference portion pixel row 120a2 of the AF sensor 104 and other horizontal and vertical pixel rows have the same configuration as described above, and the AF sensor 104 has four pixel data output terminals. Have.

図6は、AFセンサ104の画素部付近の構成を示す図である。同図において、参照符号135はフォトダイオード(PD部)、136は第1の転送ゲート、137はストレージ(ST部)、138は第2の転送ゲート、139は電荷転送路(CCD部)をそれぞれ示している。また、TG1は第1の転送ゲート136のON/OFF制御信号、TG2は第2の転送ゲート138のON/OFF制御信号、φRSはST部137の不要電荷をリセットするためのリセット信号、φ1,φ2はCCD部139での電荷転送時に供給される逆位相の電荷転送クロック信号をそれぞれ示す。   FIG. 6 is a diagram showing a configuration near the pixel portion of the AF sensor 104. In the figure, reference numeral 135 is a photodiode (PD unit), 136 is a first transfer gate, 137 is a storage (ST unit), 138 is a second transfer gate, and 139 is a charge transfer path (CCD unit). Show. TG1 is an ON / OFF control signal for the first transfer gate 136, TG2 is an ON / OFF control signal for the second transfer gate 138, φRS is a reset signal for resetting unnecessary charges in the ST unit 137, φ1, φ2 indicates an opposite phase charge transfer clock signal supplied during charge transfer in the CCD unit 139.

PD部135は、結像された被写体光束を光電変換し、入射光量に応じた電荷を出力する。第1の転送ゲート136は、TG1信号よってPD部135からST部137に電荷を転送する。ST部137は、PD部135から転送された電荷を一時的に保持する。第2の転送ゲート138は、TG2信号によってST部137からCCD部139に電荷を転送する。CCD部139は、φ1,φ2信号の転送周波数に応じて電荷を転送する。   The PD unit 135 photoelectrically converts the imaged subject light beam and outputs a charge corresponding to the amount of incident light. The first transfer gate 136 transfers charges from the PD unit 135 to the ST unit 137 in accordance with the TG1 signal. The ST unit 137 temporarily holds the charge transferred from the PD unit 135. The second transfer gate 138 transfers charges from the ST unit 137 to the CCD unit 139 by the TG2 signal. The CCD unit 139 transfers charges according to the transfer frequency of the φ1 and φ2 signals.

図7は、AFセンサ104での蓄積制御シーケンス〜読み出しシーケンス開始までの簡易的なタイミングチャートを示す図である。   FIG. 7 is a diagram illustrating a simple timing chart from the accumulation control sequence in the AF sensor 104 to the start of the reading sequence.

まず、第1の転送ゲート136にTG1パルス(L→H→L)を入力することによりPD部135の不要電荷がリセットされ、φRS信号をH状態とすることによってST部137の不要電荷がリセットされて、該φRS信号のH→Lにより蓄積動作を開始する。   First, by inputting a TG1 pulse (L → H → L) to the first transfer gate 136, the unnecessary charge of the PD unit 135 is reset, and by setting the φRS signal to the H state, the unnecessary charge of the ST unit 137 is reset. Then, the accumulation operation is started by the H → L of the φRS signal.

次に、モニタ画素133から出力されるvmon信号が所定レベルVTHに達すると、再度TG1パルスが第1の転送ゲート136へ入力され、PD部135で蓄積された電荷がST部137に転送されて蓄積動作が終了する。   Next, when the vmon signal output from the monitor pixel 133 reaches a predetermined level VTH, the TG1 pulse is input again to the first transfer gate 136, and the charge accumulated in the PD unit 135 is transferred to the ST unit 137. The accumulation operation ends.

そして、TG1パルスの後にTG2パルス(L→H→L)を入力することにより、ST部137からCCD部139に電荷を転送する。   Then, by inputting a TG2 pulse (L → H → L) after the TG1 pulse, charges are transferred from the ST unit 137 to the CCD unit 139.

図8は、本実施形態に係るオートフォーカス用撮像素子であるAFセンサ104におけるモニタ画素制御回路の構成を示す図である。   FIG. 8 is a diagram showing a configuration of a monitor pixel control circuit in the AF sensor 104 which is an autofocus image sensor according to the present embodiment.

モニタ画素(MPD)133は、AFセンサ受光部の蓄積レベルをモニタするためPDである。モニタ用電荷電圧変換部134は、モニタ画素133のリセット信号φRMを反転するためのインバータ回路140と、リセット信号φRMにより制御される、モニタ画素133の蓄積レベルをリセットするためのスイッチ回路141と、モニタ画素133で発生した電荷を蓄積するための積分コンデンサ142とから構成されている。このようなモニタ用電荷電圧変換部134の出力信号であるモニタ信号vmonは、モニタ画素133の蓄積レベルに応じてAFセンサ受光部の蓄積制御を行う蓄積制御回路143に入力される。   The monitor pixel (MPD) 133 is a PD for monitoring the accumulation level of the AF sensor light receiving unit. The monitor charge / voltage converter 134 includes an inverter circuit 140 for inverting the reset signal φRM of the monitor pixel 133, a switch circuit 141 for resetting the accumulation level of the monitor pixel 133 controlled by the reset signal φRM, The integrating capacitor 142 for accumulating charges generated in the monitor pixel 133 is formed. The monitor signal vmon, which is an output signal of the monitor charge voltage conversion unit 134, is input to the accumulation control circuit 143 that performs accumulation control of the AF sensor light receiving unit in accordance with the accumulation level of the monitor pixel 133.

図9は、蓄積制御シーケンスでのモニタ制御の簡易的なタイミングチャートを示す図である。   FIG. 9 is a diagram illustrating a simple timing chart of monitor control in the accumulation control sequence.

モニタ用リセット信号φRMをH→Lに変化させることにより、モニタ画素133のリセットが解除され、モニタ画素133による積分コンデンサ142での蓄積が開始される。蓄積が開始されると、モニタ信号vmonが基準電圧VREFから電圧が下がる方向に蓄積を行う。   By changing the monitor reset signal φRM from H → L, the reset of the monitor pixel 133 is released, and accumulation by the monitor capacitor 133 in the integration capacitor 142 is started. When accumulation is started, the monitor signal vmon accumulates in a direction in which the voltage drops from the reference voltage VREF.

蓄積制御回路143は、このようなモニタ信号vmonをモニタし、モニタ信号vmonが、蓄積終了電圧VTHに達すると、TG1パルスが第1の転送ゲート136へ入力し、PD部135での蓄積動作が終了する。   The accumulation control circuit 143 monitors such a monitor signal vmon. When the monitor signal vmon reaches the accumulation end voltage VTH, the TG1 pulse is input to the first transfer gate 136, and the accumulation operation in the PD unit 135 is performed. finish.

図10は、AFセンサ104の水平方向参照部画素列120a2の画素データ読み出しシーケンスのタイミングチャートを示す図である。   FIG. 10 is a timing chart of the pixel data reading sequence of the horizontal direction reference portion pixel row 120a2 of the AF sensor 104.

まず、h3列の第2の転送ゲート制御信号TG2_h3のパルスにより、水平方向参照部画素列120a2のh3列の電荷転送が開始される。またこれと同時に、h3列の画素出力切換スイッチ制御信号sw_cont_h3により、画素出力切換スイッチ131b(図5参照)がON状態にされると、AFセンサ104の外部には、図10に示すように、h3列のリーダー部127、遮光画素123、無効画素124、有効画素125の順で各データが出力される。   First, the charge transfer of the h3 column of the horizontal direction reference portion pixel column 120a2 is started by the pulse of the second transfer gate control signal TG2_h3 of the h3 column. At the same time, when the pixel output selector switch 131b (see FIG. 5) is turned on by the pixel output selector switch control signal sw_cont_h3 in the h3 column, as shown in FIG. Each data is output in the order of the reader unit 127 of the h3 column, the light shielding pixel 123, the invalid pixel 124, and the effective pixel 125.

次に、h3列の有効画素125の電荷転送中に、h2列の第2の転送ゲート制御信号TG2_h2のパルスがh2列に入力される。しかしながら、この時点では、h2列の画素出力切換スイッチ131aはOFF状態になっており、AFセンサ104の外部にはh3列の有効画素125のデータが出力されている。   Next, during the charge transfer of the effective pixels 125 in the h3 column, the pulse of the second transfer gate control signal TG2_h2 in the h2 column is input to the h2 column. However, at this time, the pixel output change-over switch 131a in the h2 column is in an OFF state, and the data of the effective pixels 125 in the h3 column are output to the outside of the AF sensor 104.

そして、h3列の有効画素125のデータの出力が終了するタイミングで、h3列の画素出力切換スイッチ制御信号sw_cont_h3により、画素出力切換スイッチ131bをOFF状態にし、h2列の画素出力切換スイッチ制御信号sw_cont_h2により、画素出力切換スイッチ131aをON状態にすることにより、AFセンサ104の外部にはh3列の有効画素125のデータに続いてh2列の有効画素125のデータが出力される。   Then, at the timing when the output of the data of the effective pixels 125 in the h3 column ends, the pixel output changeover switch 131b is turned off by the pixel output changeover switch control signal sw_cont_h3 in the h3 column, and the pixel output changeover switch control signal sw_cont_h2 in the h2 column Thus, the pixel output changeover switch 131a is turned on, and the data of the effective pixel 125 in the h2 column is output to the outside of the AF sensor 104 following the data of the effective pixel 125 in the h3 column.

つまり、上記のようにAFセンサ104の外部へのh3列有効画素データの出力終了とh2列有効画素データの出力開始とが連続するようなタイミングで、h2列の第2の転送ゲート制御信号TG2_h2のパルスはh2列に入力される。   That is, as described above, the second transfer gate control signal TG2_h2 in the h2 column is at a timing such that the output end of the h3 column effective pixel data to the outside of the AF sensor 104 and the output start of the h2 column effective pixel data continue. Are input to the h2 column.

h2列とh4列の電荷転送開始及び画素出力切換スイッチ131a,131c(図5参照)のON/OFFのタイミングに関しても、上記と同様な制御を行うことにより、AFセンサ104の外部には、h3列からh4列の有効画素125のデータを連続で出力させることができる。   Regarding the charge transfer start of the h2 and h4 columns and the ON / OFF timing of the pixel output change-over switches 131a and 131c (see FIG. 5), the same control as described above is performed, so that the h3 The data of the effective pixels 125 in the h4 column from the column can be continuously output.

続いて、図11乃至図14Bを参照して、本実施形態に係るオートフォーカス用撮像素子であるAFセンサ104の11点モードと7点モードでのアイランド設定等について説明する。   Next, with reference to FIGS. 11 to 14B, island setting and the like in the 11-point mode and the 7-point mode of the AF sensor 104 that is the image sensor for autofocus according to the present embodiment will be described.

図11は、AFセンサ104からの出力データに基づいて位相差方式のAF演算において2像間隔値を求める際の相関演算時に対をなすアイランドの11点モードと7点モードでの組み合わせを表す対応表を示す図である。   FIG. 11 shows the correspondence between the 11-point mode and the 7-point mode of islands that are paired during correlation calculation when obtaining the two-image interval value in phase difference AF calculation based on output data from the AF sensor 104. It is a figure which shows a table | surface.

また、図12は、AF演算IC105内に構成されている各アイランド制御用レジスタと対応する制御対象アイランドとの関係、及び11点モードと7点モードのそれぞれの場合でのレジスタ設定値の関係を表す対応表を示す図である。   FIG. 12 shows the relationship between each island control register configured in the AF arithmetic IC 105 and the corresponding island to be controlled, and the relationship between the register setting values in each of the 11-point mode and the 7-point mode. It is a figure which shows the corresponding table to represent.

なお、図12の対応表の右に示す双方向矢印は、7点モード時の相関演算で対をなすアイランドの組み合わせを示している。   Note that the bidirectional arrows shown on the right side of the correspondence table in FIG. 12 indicate combinations of islands that are paired in the correlation calculation in the seven-point mode.

また、図12の対応表におけるレジスタ設定値a〜vは、レジスタに設定される所定のビット数の制御コードを示す変数である。図12の対応表中では、11点、7点の各モードの測距点毎のアイランドの組み合わせが判り易いように別の変数で示しており、同じ変数が設定されているアイランドが11点及び7点モード時の各測距点を構成するアイランドの組み合わせを示す。   Further, the register set values a to v in the correspondence table of FIG. 12 are variables indicating control codes having a predetermined number of bits set in the registers. In the correspondence table of FIG. 12, the combination of islands for each distance measuring point in each of the 11-point and 7-point modes is shown as another variable so that the islands for which the same variable is set are 11 points and The combination of islands constituting each distance measuring point in the 7-point mode is shown.

以下、より詳細に説明する。
相関演算時の基準部、参照部の各アイランドの対応関係が、図11に示すような関係になるように、図12のレジスタReg_h2b〜Reg_v4dのレジスタ設定が反映されるアイランドが決定されている。
This will be described in more detail below.
The islands that reflect the register settings of the registers Reg_h2b to Reg_v4d in FIG. 12 are determined so that the correspondence relationship between the islands of the reference unit and the reference unit in the correlation calculation is as shown in FIG.

例えば、11点モード時は、レジスタReg_h2bに設定される制御コードaは、h2bbアイランドとh2brアイランドに反映され、この2つのアイランドではモニタ特性、感度、ゲイン等が同一の設定で制御が行われる。   For example, in the 11-point mode, the control code a set in the register Reg_h2b is reflected in the h2bb island and the h2br island, and control is performed with these two islands having the same monitor characteristics, sensitivity, gain, and the like.

なお、基準部と参照部の画素データに基づく公知の相関演算においては、基準部と参照部の画像データの相関を求めるために画像データの類似性が重要となる。したがって、基準部と参照部の画素データを同一の特性とすることが望ましい。そのために、基準部と参照部の特性要因である利得制御アンプ129、バッファアンプ132等の感度及びゲイン、モニタ特性である蓄積終了電圧VTH等を同一に設定するものである。   In the known correlation calculation based on the pixel data of the standard part and the reference part, the similarity of the image data is important in order to obtain the correlation between the image data of the standard part and the reference part. Therefore, it is desirable that the pixel data of the standard part and the reference part have the same characteristics. For this purpose, the sensitivity and gain of the gain control amplifier 129, the buffer amplifier 132, etc., which are characteristic factors of the standard part and the reference part, and the storage end voltage VTH, etc., which are monitor characteristics, are set to be the same.

7点モード時は、相関演算で対になるアイランドの対応関係が、同じh2列ではh2dbアイランドとh2brアイランドに変更となるので、この場合は、レジスタReg_h2bとReg_h2dに同じ制御コードaを設定することで、上記の2つのアイランドで同一の制御を実行させることができる。   In the 7-point mode, the correspondence relationship of the islands paired in the correlation calculation is changed to h2db island and h2br island in the same h2 column. In this case, the same control code a is set in the registers Reg_h2b and Reg_h2d. Thus, the same control can be executed on the two islands.

図13A乃至図14Bは各モードにおける上記の各レジスタと各アイランドの関係を模式的に示したものである。即ち、図13Aは、図12の対応表の11点モード時のレジスタと各水平アイランドの接続の対応関係を示す図であり、図13Bは、図12の対応表の7点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。また、図14Aは、図12の対応表の11点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図であり、図14Bは、図12の対応表の7点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。   13A to 14B schematically show the relationship between the registers and the islands in each mode. That is, FIG. 13A is a diagram showing a correspondence relationship between the registers in the 11-point mode of the correspondence table of FIG. 12 and the connection of each horizontal island, and FIG. 13B is a diagram of the registers in the 7-point mode of the correspondence table of FIG. It is a figure which shows the correspondence of the connection of each horizontal island. 14A is a diagram showing a correspondence relationship between the registers in the 11-point mode of the correspondence table of FIG. 12 and the connection of each vertical island, and FIG. 14B is a diagram of the registers in the 7-point mode of the correspondence table of FIG. It is a figure which shows the correspondence of the connection of each vertical island.

なお、これら図13A乃至図14Bにおいて、ハッチングを付さない部分は、各モードで有効となるアイランド、レジスタ及び制御回路を示し、ハッチングを付した部分は各モードで無効となるアイランド、レジスタ及び制御回路をそれぞれ示す。また、実線は各モードで有効となる制御線、破線は各モードで無効となる制御線をそれぞれ示す。   In FIGS. 13A to 14B, the hatched portions indicate islands, registers, and control circuits that are effective in each mode, and the hatched portions indicate islands, registers, and control that are disabled in each mode. Each circuit is shown. A solid line indicates a control line that is valid in each mode, and a broken line indicates a control line that is invalid in each mode.

レジスタReg_h2b〜Reg_h2d,Reg_h3a〜Reg_h3e,Reg_h4b〜Reg_h4d,Reg_v2b〜Reg_v2d,Reg_v3a〜Reg_v3e,Reg_v4b〜Reg_v4d及び制御回路Reg_cnt_h2b〜Reg_cnt_h2d,Reg_cnt_h3a〜Reg_cnt_h3e,Reg_cnt_h4b〜Reg_cnt_h4d,Reg_cnt_v2b〜Reg_cnt_v2d,Reg_cnt_v3a〜Reg_cnt_v3e,Reg_cnt_v4b〜Reg_cnt_v4dは、AFセンサ104内に構成され、AF演算IC105からの制御信号により制御回路Reg_cnt_*(*は各制御回路名)の設定がなされる。   Register Reg_h2b~Reg_h2d, Reg_h3a~Reg_h3e, Reg_h4b~Reg_h4d, Reg_v2b~Reg_v2d, Reg_v3a~Reg_v3e, Reg_v4b~Reg_v4d and control circuit Reg_cnt_h2b~Reg_cnt_h2d, Reg_cnt_h3a~Reg_cnt_h3e, Reg_cnt_h4b~Reg_cnt_h4d, Reg_cnt_v2b~Reg_cnt_v2d, Reg_cnt_v3a~Reg_cnt_v3e, Reg_cnt_v4b~Reg_cnt_v4d Is configured in the AF sensor 104, and a control circuit Reg_cnt_ * (* is the name of each control circuit) is set by a control signal from the AF arithmetic IC 105.

したがって、図13A乃至図14Bは、レジスタ制御回路Reg_cnt_*によって対になるアイランドを同一の制御条件にするための制御コードを各レジスタReg_*(*は各レジスタ名)に設定する場合の接続関係を示している。   Therefore, FIG. 13A to FIG. 14B show the connection relationship when the control code for setting the islands paired by the register control circuit Reg_cnt_ * to the same control condition is set in each register Reg_ * (* is the name of each register). Show.

例えば、11点モードにおいて、h3cbアイランドとh3crアイランドがペアとなる関係であるので、レジスタReg_h3cbとReg_h3crに同じ制御コードを制御回路Reg_cnt_h3cbより書き込むような構成となっている。   For example, in the 11-point mode, since the h3cb island and the h3cr island have a paired relationship, the same control code is written to the registers Reg_h3cb and Reg_h3cr from the control circuit Reg_cnt_h3cb.

以上のように、適用するAF光学系の種類が11点用か7点用かに応じて、CPU103は、AF演算IC105を介して制御信号をAFセンサ104に入力し、AFセンサ104の内部の制御回路Reg_cnt_*を設定し、該制御回路Reg_cnt_*によりアイランドの設定を11点モードまたは7点モードとすることが可能である。   As described above, depending on whether the type of the AF optical system to be applied is for 11 points or 7 points, the CPU 103 inputs a control signal to the AF sensor 104 via the AF arithmetic IC 105, and It is possible to set the control circuit Reg_cnt_ * and set the island to the 11-point mode or the 7-point mode by using the control circuit Reg_cnt_ *.

以上のように、本実施形態によれば、同一のAFセンサ104に対応させる複数のAF光学系毎に異なるレジスタを用意することなく、レジスタ設定値を変更することでAF光学系の変更への対応が可能となるので、回路規模の増大を抑えつつ複数のAF光学系の使用に対応できるようにできるという効果が得られる。   As described above, according to the present embodiment, it is possible to change the AF optical system by changing the register setting value without preparing a different register for each of a plurality of AF optical systems corresponding to the same AF sensor 104. Thus, it is possible to cope with the use of a plurality of AF optical systems while suppressing an increase in circuit scale.

[変形例]
以上、一実施形態に基づいて本発明を説明したが、本発明は上述した一実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
[Modification]
As mentioned above, although this invention was demonstrated based on one Embodiment, this invention is not limited to one Embodiment mentioned above, Of course, a various deformation | transformation and application are possible within the range of the summary of this invention. It is.

例えば、上記一実施形態では、AF演算IC105からの制御信号によってAFセンサ104の内部の制御回路Reg_cnt_*が設定され、該制御回路Reg_cnt_*によりレジスタReg_*の設定を制御するようにしているが、変形例として、各モードにおける対応関係が図12の対応表のようになるように、直接AFセンサ104の外部から設定が行えるような構成としても良い。その際は、AF演算IC105の制御信号により直接レジスタReg_*の設定を行う。   For example, in the above embodiment, the control circuit Reg_cnt_ * in the AF sensor 104 is set by the control signal from the AF arithmetic IC 105, and the setting of the register Reg_ * is controlled by the control circuit Reg_cnt_ *. As a modification, the configuration may be such that settings can be made directly from the outside of the AF sensor 104 so that the correspondence relationship in each mode is as shown in the correspondence table of FIG. At that time, the register Reg_ * is directly set by the control signal of the AF arithmetic IC 105.

この場合は、制御回路Reg_cnt_*で行っているレジスタ組み合わせの変更等の処理を行う必要があるが、制御回路分の回路規模を削減して、低コスト化ができるという効果がある。   In this case, it is necessary to perform processing such as changing the register combination performed in the control circuit Reg_cnt_ *. However, the circuit scale for the control circuit can be reduced, and the cost can be reduced.

また、11点モードと7点モードに限らず、より多くの多点モードを設定可能なように設けても良い。   Further, the present invention is not limited to the 11-point mode and the 7-point mode, and more multi-point modes may be set.

図1は、本発明の一実施形態に係るオートフォーカス用撮像素子を搭載するカメラのブロック構成図である。FIG. 1 is a block diagram of a camera equipped with an autofocus imaging device according to an embodiment of the present invention. 図2は、図1のカメラのAF光学系の模式図である。FIG. 2 is a schematic diagram of the AF optical system of the camera of FIG. 図3(A)は、一実施形態に係るオートフォーカス用撮像素子であるAFセンサの11点モード時の有効アイランドを説明するためのAFセンサの正面図であり、図3(B)は、11点モード時の撮影画面内のAFポイント例を示す図である。FIG. 3A is a front view of the AF sensor for explaining an effective island in the 11-point mode of the AF sensor that is an image sensor for autofocus according to one embodiment, and FIG. It is a figure which shows the AF point example in the imaging | photography screen at the time of point mode. 図4(A)は、7点モード時の有効アイランドを説明するためのAFセンサの正面図であり、図4(B)は、7点モード時の撮影画面内のAFポイント例を示す図である。FIG. 4A is a front view of an AF sensor for explaining an effective island in the 7-point mode, and FIG. 4B is a diagram showing an example of an AF point in the shooting screen in the 7-point mode. is there. 図5は、AFセンサの画素列の構成と出力回路部を示す図である。FIG. 5 is a diagram showing the configuration of the pixel column of the AF sensor and the output circuit unit. 図6は、AFセンサの画素部周辺の構成を示す図である。FIG. 6 is a diagram illustrating a configuration around the pixel portion of the AF sensor. 図7は、AFセンサの有効画素部のリセット・蓄積制御シーケンスのタイミングチャートを示す図である。FIG. 7 is a timing chart of the reset / accumulation control sequence of the effective pixel portion of the AF sensor. 図8は、AFセンサのモニタ画素制御回路の構成を示す図である。FIG. 8 is a diagram showing the configuration of the monitor pixel control circuit of the AF sensor. 図9は、AFセンサのモニタ画素部のリセット・蓄積制御シーケンスのタイミングチャートを示す図である。FIG. 9 is a timing chart of the reset / accumulation control sequence of the monitor pixel portion of the AF sensor. 図10は、AFセンサの画素データ読み出しシーケンスのタイミングチャートを示す図である。FIG. 10 is a timing chart of the pixel data reading sequence of the AF sensor. 図11は、位相差方式のAF演算において2像間隔値を求める際の相関演算時に対をなすアイランドの11点モードと7点モードでの組み合わせを表す対応表を示す図である。FIG. 11 is a diagram showing a correspondence table showing combinations of 11-point mode and 7-point mode of islands that are paired at the time of correlation calculation when obtaining a two-image interval value in phase difference AF calculation. 図12は、各アイランド制御用レジスタと11点モードと7点モードで使用する制御対象アイランドとの対応関係を表す対応表を示す図である。FIG. 12 is a diagram showing a correspondence table showing a correspondence relationship between each island control register and controlled islands used in the 11-point mode and the 7-point mode. 図13Aは、図12の対応表の11点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。FIG. 13A is a diagram showing a correspondence relationship between the registers and the horizontal islands in the 11-point mode of the correspondence table of FIG. 図13Bは、図12の対応表の7点モード時のレジスタと各水平アイランドの接続の対応関係を示す図である。FIG. 13B is a diagram illustrating a correspondence relationship between the registers and the horizontal islands in the seven-point mode of the correspondence table of FIG. 図14Aは、図12の対応表の11点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。FIG. 14A is a diagram showing a correspondence relationship between the registers and the vertical islands in the 11-point mode of the correspondence table of FIG. 図14Bは、図12の対応表の7点モード時のレジスタと各垂直アイランドの接続の対応関係を示す図である。FIG. 14B is a diagram showing a correspondence relationship between the registers and the vertical islands in the seven-point mode of the correspondence table of FIG.

符号の説明Explanation of symbols

101…カメラ本体、 102…交換レンズ、 103…CPU、 104…AFセンサ、 106…プリズム、 105…AF演算IC、 107…接眼レンズ、 108…コンデンサレンズ、 109…セパレータレンズ、 110…撮像素子、 111…メインミラー、 112…サブミラー、 113…ファインダスクリーン、 114…撮像等価面、 115…ミラー、 116…セパレータ絞り、 117…フォーカスレンズ、 118…モータドライバ、 119…レンズCPU、 120a…水平画素列、 120a1…水平方向基準部画素列、 120a2…水平方向参照部画素列、 120b…垂直画素列、 120b1…垂直方向基準部画素列、 120b2…垂直方向参照部画素列、 121…撮影画面、 122…測距点、 123…遮光画素、 124…無効画素、 125…有効画素、 126…電荷転送路、 127…リーダー部、 128…画素用電荷電圧変換部、 129…利得制御アンプ、 130…出力画素列選択部、 131a〜131c…画素出力切換スイッチ、 132…バッファアンプ、 133…モニタ画素、 134…モニタ用電荷電圧変換部、 135…フォトダイオード(PD部)、 136…第1の転送ゲート、 137…ストレージ(ST部)、 138…第2の転送ゲート、 139…電荷転送路(CCD部)、 140…インバータ回路、 141…スイッチ回路、 142…積分コンデンサ、 143…蓄積制御回路、 Reg_h2b〜Reg_h2d,Reg_h3a〜Reg_h3e,Reg_h4b〜Reg_h4d,Reg_v2b〜Reg_v2d,Reg_v3a〜Reg_v3e,Reg_v4b〜Reg_v4d…レジスタ、 Reg_cnt_h2b〜Reg_cnt_h2d,Reg_cnt_h3a〜Reg_cnt_h3e,Reg_cnt_h4b〜Reg_cnt_h4d,Reg_cnt_v2b〜Reg_cnt_v2d,Reg_cnt_v3a〜Reg_cnt_v3e,Reg_cnt_v4b〜Reg_cnt_v4d…制御回路。     DESCRIPTION OF SYMBOLS 101 ... Camera body, 102 ... Interchangeable lens, 103 ... CPU, 104 ... AF sensor, 106 ... Prism, 105 ... AF arithmetic IC, 107 ... Eyepiece lens, 108 ... Condenser lens, 109 ... Separator lens, 110 ... Imaging element, 111 DESCRIPTION OF SYMBOLS ... Main mirror, 112 ... Sub mirror, 113 ... Viewfinder screen, 114 ... Imaging equivalent surface, 115 ... Mirror, 116 ... Separator diaphragm, 117 ... Focus lens, 118 ... Motor driver, 119 ... Lens CPU, 120a ... Horizontal pixel row, 120a1 ... horizontal direction reference part pixel row, 120a2 ... horizontal direction reference part pixel row, 120b ... vertical pixel row, 120b1 ... vertical direction reference part pixel row, 120b2 ... vertical direction reference part pixel row, 121 ... shooting screen, 122 ... distance measurement Dot, 123 Light-shielding pixel, 124 ... Invalid pixel, 125 ... Effective pixel, 126 ... Charge transfer path, 127 ... Reader unit, 128 ... Pixel charge / voltage conversion unit, 129 ... Gain control amplifier, 130 ... Output pixel column selection unit, 131a to 131c DESCRIPTION OF SYMBOLS ... Pixel output changeover switch, 132 ... Buffer amplifier, 133 ... Monitor pixel, 134 ... Monitor charge voltage conversion part, 135 ... Photodiode (PD part), 136 ... First transfer gate, 137 ... Storage (ST part), 138: Second transfer gate, 139: Charge transfer path (CCD unit), 140: Inverter circuit, 141: Switch circuit, 142: Integration capacitor, 143: Accumulation control circuit, Reg_h2b to Reg_h2d, Reg_h3a to Reg_h3e, Reg_h4b to Reg_h4d , Reg_v2b Reg_v2d, Reg_v3a~Reg_v3e, Reg_v4b~Reg_v4d ... register, Reg_cnt_h2b~Reg_cnt_h2d, Reg_cnt_h3a~Reg_cnt_h3e, Reg_cnt_h4b~Reg_cnt_h4d, Reg_cnt_v2b~Reg_cnt_v2d, Reg_cnt_v3a~Reg_cnt_v3e, Reg_cnt_v4b~Reg_cnt_v4d ... control circuit.

Claims (2)

オートフォーカスを行う対象からの光束を瞳分割した光束を受光するための基準部と参照部の二つの領域に配置される複数の画素から構成される複数のアイランドを有し、該複数のアイランドに光束を導く基準部用結像レンズと参照部用結像レンズを有する第1のオートフォーカス用光学系を適用する場合に、所定の対応関係にある一つの基準部アイランドと一つの参照部アイランドから成るアイランド対毎に、制御パラメータが設定可能であるオートフォーカス用撮像素子において、
上記アイランド毎に制御パラメータを設定する複数のレジスタと、
上記第1のオートフォーカス用光学系よりも、基準部用結像レンズと参照部用結像レンズの光軸間隔が狭く、有効光束範囲の狭い第2のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの何れか一方のアイランドの画素データが無効となる第1のアイランド対と、
上記第2のオートフォーカス用光学系を適用する場合に、上記アイランド対のうち、基準部アイランド及び参照部アイランドの両方のアイランドの画素データとも有効である第2のアイランド対と、
上記第1、第2のオートフォーカス用光学系の適用に応じて、上記複数のレジスタと、上記複数のアイランドとレジスタの接続と、を制御する制御部と、
を有し、
上記制御部は、
上記第1のオートフォーカス用光学系が適用される場合は、上記第1のアイランド対の基準部アイランドと参照部アイランドとに同一のレジスタを接続させ、上記第2のアイランド対の基準部アイランドと参照部アイランドとに別々のレジスタを接続させ、
上記第2のオートフォーカス用光学系が適用される場合は、上記第1のアイランド対の基準部アイランドと参照部アイランドの一方、または両方へのレジスタの接続を禁止させる
ことを特徴とするオートフォーカス用撮像素子。
It has a plurality of islands composed of a plurality of pixels arranged in two regions of a reference part and a reference part for receiving a light beam obtained by dividing a light beam from an object to be autofocused into pupils. When applying the first autofocus optical system having the reference portion imaging lens for guiding the light beam and the reference portion imaging lens, from one reference portion island and one reference portion island having a predetermined correspondence relationship. In the image sensor for autofocus in which the control parameter can be set for each island pair,
A plurality of registers for setting control parameters for each island;
When applying the second autofocus optical system in which the distance between the optical axes of the reference portion imaging lens and the reference portion imaging lens is narrower and the effective light beam range is narrower than that of the first autofocus optical system. A first island pair in which pixel data of any one of the standard part island and the reference part island among the island pairs is invalid;
When applying the second autofocus optical system, among the island pairs, a second island pair that is effective for pixel data of both the standard part island and the reference part island;
A controller that controls the plurality of registers and the connection between the plurality of islands and the registers in accordance with the application of the first and second autofocus optical systems;
Have
The control unit
When the first autofocus optical system is applied, the same register is connected to the reference island and the reference island of the first island pair, and the reference island of the second island pair and Connect a separate register to the reference island,
When the second autofocus optical system is applied, connection of the register to one or both of the reference part island and the reference part island of the first island pair is prohibited.
Autofocus imaging device, characterized in that.
上記第1のオートフォーカス用光学系を適用する場合に、アイランド対を構成しないアイランドであって画素データが無効であり、かつ上記第2のオートフォーカス用光学系を適用する場合に、画素データが有効となる第3のアイランドを有し、
上記制御部は、
上記第1のオートフォーカス用光学系が適用される場合は、上記第3のアイランドへのレジスタの接続を禁止し、
上記第2のオートフォーカス用光学系が適用される場合は、上記第3のアイランドに、上記第2のアイランド対の一方に接続されているレジスタを接続させる
ことを特徴とする請求項1に記載のオートフォーカス用撮像素子。
When the first autofocus optical system is applied, the pixel data is invalid in an island that does not constitute an island pair, and when the second autofocus optical system is applied, the pixel data is Has a third island to become active,
The control unit
When the first autofocus optical system is applied, the connection of the register to the third island is prohibited,
2. The register according to claim 1, wherein when the second autofocus optical system is applied, a resistor connected to one of the second island pairs is connected to the third island. Autofocus image sensor.
JP2007303435A 2007-11-22 2007-11-22 Autofocus image sensor Expired - Fee Related JP5019385B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007303435A JP5019385B2 (en) 2007-11-22 2007-11-22 Autofocus image sensor
CN2008101823424A CN101441312B (en) 2007-11-22 2008-11-21 Imaging apparatus for automatic focusing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007303435A JP5019385B2 (en) 2007-11-22 2007-11-22 Autofocus image sensor

Publications (2)

Publication Number Publication Date
JP2009128632A JP2009128632A (en) 2009-06-11
JP5019385B2 true JP5019385B2 (en) 2012-09-05

Family

ID=40725818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007303435A Expired - Fee Related JP5019385B2 (en) 2007-11-22 2007-11-22 Autofocus image sensor

Country Status (2)

Country Link
JP (1) JP5019385B2 (en)
CN (1) CN101441312B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6257396B2 (en) * 2014-03-18 2018-01-10 キヤノン株式会社 FOCUS DETECTION DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757852B2 (en) * 1986-05-16 1998-05-25 ミノルタ株式会社 Focus detection device
JPS6413878A (en) * 1987-07-08 1989-01-18 Fuji Photo Film Co Ltd Manufacture of image sensor for detecting automatic focus
JP3789012B2 (en) * 1996-09-27 2006-06-21 キヤノン株式会社 Photoelectric conversion device, imaging device, and focus detection device using the same
US6819360B1 (en) * 1999-04-01 2004-11-16 Olympus Corporation Image pickup element and apparatus for focusing
JP2004012815A (en) * 2002-06-06 2004-01-15 Sigma Corp Auto focus camera
JP2006064956A (en) * 2004-08-26 2006-03-09 Canon Inc Solid-state imaging device for autofocus and autofocus camera using the same
JP4649974B2 (en) * 2004-12-16 2011-03-16 株式会社ニコン Focus detection device, camera
JP2006178076A (en) * 2004-12-21 2006-07-06 Olympus Corp Camera focus detection device

Also Published As

Publication number Publication date
CN101441312B (en) 2012-07-18
CN101441312A (en) 2009-05-27
JP2009128632A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US8259215B2 (en) Image pickup apparatus having focus control using phase difference detection
JP5092685B2 (en) Imaging device and imaging apparatus
KR101745310B1 (en) Image capturing apparatus and method for controlling image capturing apparatus
JP5595014B2 (en) Imaging device
JP5565105B2 (en) Imaging device
JP2010140013A (en) Focus detection device and control method therefor
JP4963569B2 (en) Imaging system and lens unit
JP5206292B2 (en) Imaging apparatus and image recording method
JP2015161906A (en) Imaging apparatus
JP5204728B2 (en) Focus detection device
JP4567712B2 (en) Imaging device
JP2012237769A (en) Imaging device
JP5019385B2 (en) Autofocus image sensor
JP5338112B2 (en) Correlation calculation device, focus detection device, and imaging device
CN100520473C (en) Focus detection device
JP6609910B2 (en) Imaging device
JP2009053540A (en) Imaging device
JP5962830B2 (en) Focus detection device
JP2007020109A (en) Electronic blur correction apparatus
US8482656B2 (en) Apparatus for detecting in-focus state
JP7315054B2 (en) Imaging element and imaging device
JP2011175172A (en) Digital camera
JP2006011035A (en) Automatic focusing device, imaging device, and focusing position detection method
JP6291749B2 (en) Light receiving unit and imaging device
JP4229963B2 (en) Focus detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

R150 Certificate of patent or registration of utility model

Ref document number: 5019385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees