JP5020546B2

JP5020546B2 - 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器、携帯ゲーム機

Info

Publication number: JP5020546B2
Application number: JP2006153848A
Authority: JP
Inventors: 周史山本; 明彦藤原
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-06-01
Filing date: 2006-06-01
Publication date: 2012-09-05
Anticipated expiration: 2026-06-01
Also published as: EP2022155A4; KR20080034141A; US7772805B2; EP2022155B1; US20090251104A1; WO2007138901A1; EP2022155A1; JP2007325434A; KR100966871B1

Description

本発明は、Ｌｉイオン２次電池などの充放電保護回路に関し、特に、消費電流を抑え且つチップ面積も大きくしなくても済み、放電制御用ＦＥＴの劣化を防ぐことができ、充電時間を短縮することが可能な充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた各種電子機器に関するものである。

従来、Ｌｉイオン２次電池の充放電保護回路は多数提案されている。図５は、特開２００２−１７６７３０号公報（特許文献１）に記載された従来の半導体装置のブロック図と、その半導体装置を使用したバッテリーパック内部の保護回路を示す図である。

同図に示すように、バッテリーパックＡの主要部を構成部する半導体装置（充放電保護回路）１は、おおまかには過充電検出回路１１と過放電検出回路１２と放電過電流検出回路１３と短絡検出回路１４と発振回路１６とカウンタ１７とロジック回路１８，２０とレベルシフト回路１９と充電過電流検出回路２１と遅延時間短縮回路２３から構成されている。

以下、従来の半導体装置（充放電保護回路）１における基本的な動作を説明する。
過充電検出回路１１または過放電検出回路１２または放電過電流検出回路１３または充電過電流検出回路２１または短絡検出回路１４により、過充電または過放電または放電過電流または充電過電流または短絡を検出すると、発振回路１６が動作を開始し、カウンタ１７が計数を始める。

そして、カウンタ１７によりそれぞれの検出時に予め設定されている遅延時間をカウントすると、過充電または充電過電流の場合は、ロジック回路（ラッチなど）１８、レベルシフト１９を通してＣｏｕｔ出力がローレベルになり充電制御用ＦＥＴＱ１をオフにし、過放電，放電過電流，または短絡の場合はロジック回路２０を通してＤｏｕｔ出力がローレベルになり放電制御用ＦＥＴＱ２をオフにする。

また、バッテリーパックに充電器が接続され、充電電流が流れると、放電制御用ＦＥＴＱ２のソース電圧よりも、充電制御用ＦＥＴＱ１のソース電圧が低くなる。放電制御用ＦＥＴＱ２のソース電圧は半導体装置のＶｓｓ端子電圧であり、充電制御用ＦＥＴＱ１のソース電圧は、半導体装置のＶ−端子に抵抗が接続されているが、Ｖ−端子がハイインピーダンスであるため、ほぼ半導体装置のＶ−端子電圧と等しくなる。

従って充電電流が流れると、Ｖｓｓ端子電圧よりもＶ−端子電圧が低くなる。Ｖ−端子電圧がＶｓｓ端子電圧よりも、設定されたある電圧（充電過電流検出電圧）だけ低くなると充電過電流を検出し、Ｃｏｕｔ出力をローレベルにして充電制御用ＦＥＴＱ１をＯＦＦさせる。充電過電流値Ｉと充電過電流検出電圧Ｖchgdetと放電制御用ＦＥＴＱ２、充電制御用ＦＥＴＱ１のＯＮ抵抗Ｒon1、Ｒon2との関係は以下のようになる。
Ｉ＝Ｖchgdet／（Ｒon1＋Ｒon2）
以上が過充電、過放電、充電過電流、放電過電流、短絡が検出された場合の従来の充放電保護回路の基本動作である。

遅延時間短縮回路２３の機能と回路構成について簡単に説明しておく。通常、過充電検出回路１１による過充電検出時の遅延時間は１ｓ以上であるため、テスト時間が長くなってしまうという問題がある。

そこで、半導体装置１もしくは保護回路基板などのテストを行うときに、テスト端子（ＴＥＳＴ端子）をローレベルに固定することによって、発振回路１６の出力周波数を高くし、遅延時間を短くすることでテスト時間を短縮することができる。本構成は、過充電、過放電、放電過電流または充電過電流のいずれの検出時にも有効であるが、特に遅延時間が大きい過充電検出時に有効性が大きい。

発振回路１６は、例えば定電流インバータとコンデンサを使ったリングオシレータで構成される。そして、リングオシレータの発振周波数は、定電流源の定電流値とコンデンサの値とインバータのスレッショルドによって決まるので、遅延時間を短縮するためには、テスト端子の信号をローレベルにすることによって、（ａ）定電流源の定電流値を増加させる、（ｂ）コンデンサの容量値を実質的に低下させる、（ｃ）リングオシレータを構成する定電流インバータのスレッショルドを変えるなどの方法がある。

なお、上記のように発振回路１６の発振周波数を変えるのではなく、カウンタ１７から出力を取り出す位置（段）を変えることによっても遅延時間を短縮する方法もある。具体的な回路構成の詳細は特許文献１に開示されている。

特開２００２−１７６７３０号公報

図５に示す従来の充放電保護回路において、過放電状態からの復帰は、充電器を接続することによって行われる。充電器を接続したときに、Ｖ_ＤＤ端子電圧が過放電検出電圧以下の場合は、放電制御用ＦＥＴＱ２の寄生ダイオードを介して充電電流が流れ、Ｖ_ＤＤ端子電圧が過放電検出電圧よりも高くなった時点で、Ｄｏｕｔ端子は“Ｈ”レベルになり、放電制御用ＦＥＴＱ２をＯＮすることによって放電可能状態になる。充電器を接続したときに、Ｖ_ＤＤ端子電圧が過放電検出電圧よりも高い場合は、直ちにＤｏｕｔ端子は“Ｈ”レベルになる。

従来技術においては、充電器が接続されたことを認識させるためのＰＩＮを用いたり、コンパレータを用いたりすることで充電器復帰を実現できる。しかし、ＰＩＮを増やすことは端子が充電器およびＩＣ側にも必要となる為非現実的である。また、コンパレータを用いることはチップ面積が大きくなり消費電流の増大にもつながる為好ましくない。

そこで、本発明の目的は、既存のＰＩＮを使い既存の回路を利用し放電制御用ＦＥＴを強制的にＯＮさせることにより、消費電流を抑え且つチップ面積も大きくしなくても済み、充電器接続時の放電制御用ＦＥＴの劣化を防ぐことができ、充電時間を短縮することが可能な充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器、携帯ゲーム機を提供することである。

本発明は、上記目的を達成するために、次のような構成を採用した。以下、請求項毎の構成を述べる。

請求項１に記載された発明は、過充電検出回路、過放電検出回路、充電過電流検出回路、放電過電流検出回路、充放電路に直列に設けられた充電制御用ＦＥＴおよび放電制御用ＦＥＴを具備し、前記過充電検出回路で過充電を検出した場合および前記充電過電流検出回路で充電過電流を検出した場合に前記充電制御用ＦＥＴをＯＦＦにし、前記過放電検出回路で過放電を検出した場合および前記放電過電流検出回路で放電過電流を検出した場合に前記放電制御用ＦＥＴをＯＦＦにすることにより、２次電池を過充電、過放電、充電過電流、または放電過電流から保護する充放電保護回路であって、過放電検出時に充電器が接続された場合、過放電復帰遅延時間経過後、前記放電制御用ＦＥＴをＯＮし、前記放電制御用ＦＥＴをＯＮした後に過放電検出遅延時間経過後、前記放電制御用ＦＥＴをＯＦＦすることを特徴としている。

請求項２に記載された発明は、請求項１記載の充放電保護回路において、前記放電制御用ＦＥＴをＯＦＦした後、電池セル電圧の値が過放電検出電圧以下の場合、前記過放電復帰遅延時間経過後の前記放電制御用ＦＥＴのＯＮと前記過放電検出遅延時間経過後の前記放電制御用ＦＥＴのＯＦＦを繰り返すことを特徴としている。

請求項３に記載の発明は、請求項１または２に記載された充放電保護回路を組み込んだことを特徴とするバッテリーパックであり、請求項４に記載の発明は、請求項３記載のバッテリーパックを用いたことを特徴とする電子機器であり、請求項５に記載の発明は、請求項３記載のバッテリーパックを用いたことを特徴とする携帯ゲーム機である。

本発明によれば、低消費電流で、且つチップ面積が小さく、充電器接続時の放電制御用ＦＥＴの劣化を防ぐことができ、充電時間を短縮することが可能な充放電保護回路および該充放電保護回路を内蔵した各種電子機器を実現できる。以下、請求項毎の効果を述べる。

請求項１、２に記載の発明によれば、電池セル電圧が過放電検出電圧以下で放電制御用ＦＥＴがＯＦＦしている場合であっても、充電器を接続されたことで放電制御用ＦＥＴをＯＮさせることができる。従来の充放電保護回路によれば、放電制御用ＦＥＴがＯＦＦしている状態で充電器を接続して充電する際、まず放電制御用ＦＥＴの寄生ダイオードで充電を行うが、放電制御用ＦＥＴの寄生ダイオードでの充電では該放電制御用ＦＥＴの劣化が進んでしまうという問題があったが、本発明によれば、放電制御用ＦＥＴをＯＮさせることで劣化を抑制し、効率のよい短時間充電が可能となる。さらに充電器接続検出用の余分の端子を不要としているため、低消費電流且つチップ面積が小さくすることが可能である。

請求項３、４、５に記載の発明によれば、請求項１または２の充放電保護回路を用いた応用技術として、近年普及しているバッテリーパック、該バッテリーパックを用いた携帯ゲーム機など各種の電子機器に適用できる。

図１は、本発明に係る充放電保護回路を説明するための図である。
本発明は、同図に示すように、先に図５を用いて説明した従来の半導体装置（充放電保護回路）に、新たに「充電器接続復帰回路２６」を追加したものである。

図１に示す本発明に係る半導体装置１は、おおまかには「過充電検出回路１１」と「過放電検出回路１２」と「放電過電流検出回路１３」と「短絡検出回路１４」と「充電過電流検出回路２１」と「発振回路１６」と「カウンタ回路１７」と「遅延時間短縮回路２３」と「充電器接続復帰回路２６」とから構成されている。

なお、本実施例では、半導体装置（充放電保護回路）１に従来の如きＴＥＳＴ端子（図５参照）は設けず、端子数を１個削減している。本実施例では、テストモード時は、ＴＥＳＴ端子にローレベルの信号を印加する代わりに、Ｖ−端子に通常では印加されない所定値の信号（例えば、−３Ｖ）を遅延時間短縮回路２３に印加することにより、図５で説明したのと同様の方法（定電流源の定電流値の増加、コンデンサ容量の実質的な低下、定電流インバータのスレッショルドを変える、カウンタの出力段を変えるなど）により遅延時間を短縮するようにしている。

本発明は、上記構成において、基本的には上述した図５に示した従来回路と同様な充放電保護動作を行うものであるが、新たに充電器接続復帰回路２６を設けることにより、次のように放電制御用ＦＥＴＱ２のＯＮとＯＦＦを制御するようにしたものである。

本発明における充電器接続復帰回路２６では、充電過電流検出回路２１の内部回路の信号である「充電器接続信号」と、遅延時間短縮回路２３の内部回路の信号である「遅延時間短縮信号」と、過放電検出回路１２からの検出信号である「過放電検出信号」と、過放電復帰遅延時間経過後と過放電検出遅延時間経過後に反転する「過放電確認信号」とを用いることによって、過放電検出時に充電器が接続された場合、過放電復帰遅延時間経過後、前記放電制御用ＦＥＴを強制的にＯＮにし、その後、過放電検出遅延時間経過後、前記放電制御用ＦＥＴをＯＦＦにし、その後、さらに電池セル電圧の値が過放電検出電圧以下の状態が継続する場合、前記過放電復帰遅延時間経過後の放電制御用ＦＥＴのＯＮと過放電検出遅延時間経過後の放電制御用ＦＥＴのＯＦＦとを繰り返すようにしたものである。ここで、過放電復帰遅延時間と過放電検出遅延時間は、内部回路，充電器，過放電復帰遅延時間，過放電検出遅延時間の温度特性のバラツキを考慮して決められる時間である。

以下、充電器接続復帰回路２６によって行われる処理の詳細な説明を行う。
充電過電流検出回路２１の内部信号である充電器接続信号は、充電器が接続されると“Ｈ”レベルになり充電器が接続されていない時は“Ｌ”レベルになる。

遅延時間短縮回路２３の内部信号である遅延時間短縮信号は、遅延時間が短縮されるときは“Ｌ”レベルになり、遅延時間が短縮されていない時は“Ｈ”レベルになる。

過放電検出回路（ＶＤ２）１２の内部信号である過放電検出信号は、過放電を検出すると“Ｈ”レベルとなり、過放電を検出していないときは“Ｌ”レベルとなる。

過放電検出回路（ＶＤ２）１２の内部信号から得られる過放電検出確認信号は、過放電を検出し過放電検出遅延時間（ｔＶ_ＤＥＴ２）後に“Ｈ”レベルとなり、過放電を検出していないときは“Ｌ”レベルとなる。

以下、本発明の充電器接続復帰回路２６によって行われる充電器復帰制御についての実施例を、図２Ａ〜図２Ｃを用いて説明する。

＜図２Ａ：過充電未検出，過放電未検出，過電流未検出，充電器未接続時＞＞
過充電、過放電、過電流を検出していない状態（通常状態）においては、充電制御用ＦＥＴＱ１および放電制御用ＦＥＴＱ２は共にＯＮしている。充電器接続信号は、充電器が接続されていないので“Ｌ”レベルになる。

遅延時間短縮信号は“Ｈ”レベルになる（テストモードではないすなわち遅延時間短縮モードではない）。そのときＭ１の入力には“Ｈ”レベルと“Ｌ”レベルが入力されるためＭ１の出力はＮＡＮＤより“Ｈ”レベルが出力される。

過放電検出信号は過放電を検出していないので“Ｌ”レベルになり、Ｍ２の入力にはＭ１の出力の“Ｈ”レベルと過放電検出信号の“Ｌ”レベルが入力されるため、Ｍ２の出力はＮＡＮＤより“Ｈ”レベルが出力される。

Ｍ３の入力にはＭ２の出力が入力されるため“Ｈ”レベルが入力される。Ｍ３はインバータのためＭ３の出力は“Ｌ”レベルが出力される。

過放電検出確認信号は過放電を検出していない状態では“Ｌ”レベルになり、ＥＸＮＯＲにはＭ３の出力“Ｌ”レベルと過放電検出確認信号の“Ｌ”レベルが入力されるため、Ｍ４の出力は“Ｈ”レベルとなりカウンタは動かず停止している。従って、このような通常状態では、充電制御用ＦＥＴＱ１および放電制御用ＦＥＴＱ２は共にＯＮを継続する。

＜図２Ｂ：過放電検出かつ充電器未接続時＞
過放電を検出している状態においては、充電器未接続であるので充電器接続信号は“Ｌ”レベル、遅延時間短縮信号は“Ｈ”レベル（テストモードではないすなわち遅延時間短縮モードではない）よりＭ１の入力には“Ｌ”レベルと“Ｈ”レベルが入力されるため、Ｍ１の出力はＮＡＮＤより“Ｈ”レベルが出力される。

過放電を検出している状態であるため、過放電検出信号は“Ｈ”レベルとなる。Ｍ２の入力にはＭ１の出力の“Ｈ”レベルと過放電検出信号の“Ｈ”レベルが入力されるため、Ｍ２の出力はＮＡＮＤより“Ｌ”レベルが出力される。

Ｍ３の入力にはＭ２の出力が入力されるため“Ｌ”レベルが入力される。Ｍ３はインバータのためＭ３の出力は“Ｈ”レベルが出力される。Ｍ４の入力にはＭ３の出力である“Ｈ”レベルと過放電確認信号の“Ｌ”レベルが入力され、カウンタを動かし、ある所定時間（過放電検出遅延時間）が経過すると過放電検出確認信号が“Ｈ”レベルとなり、カウンタを停止させ且つ放電制御用ＦＥＴＱ２をＯＦＦさせる。ここである所定時間（過放電検出遅延時間）経過後、過放電検出確認信号を反転させるのには、カウンタである所定時間（過放電検出遅延時間）を計測したタイミングで過放電検出確認信号を出力するフリップフロップを反転するようにすればよい。

＜図２Ｃ：過放電検出かつ充電器接続時＞
過放電を検出している状態で充電器を接続した状態では、Ｍ１の入力には充電器接が接続されているため充電器接続信号の“Ｈ”レベルと遅延時間短縮信号の“Ｈ”レベルが入力されＭ１の出力はＮＡＮＤより“Ｌ”レベルが出力される。

過放電を検出している状態であるため過放電検出信号は“Ｈ”レベルによりＭ２の入力にはＭ１の出力の“Ｌ”レベルと過放電検出信号の“Ｈ”レベルが入力される。Ｍ２の出力はＮＡＮＤより“Ｈ”レベルが出力される。Ｍ３の入力にはＭ２の出力が入力されるため“Ｈ”レベルが入力される。Ｍ３はインバータのためＭ３の出力は“Ｌ”レベルが出力される。

過放電検出確認信号は過放電を検出している状態であるため“Ｈ”レベルであることから、Ｍ４のＥＸＮＯＲにはＭ３の出力の“Ｌ”レベルと過放電検出確認信号の“Ｈ”レベルが入力され、カウンタを動かし、ある所定時間（過放電復帰遅延時間）経過後に放電制御用ＦＥＴＱ２を強制的にＯＮさせることができる。ここである所定時間（過放電復帰遅延時間）経過後、過放電検出確認信号を反転させるのには、カウンタである所定時間（過放電復帰遅延時間）を計測したタイミングで過放電検出確認信号を出力するフリップフロップを反転するようにすればよい。

ただし、電池セル電圧が過放電検出電圧以下の場合は過放電検出遅延時間後に放電制御用ＦＥＴＱ２をＯＦＦさせるが、前述の通り充電器が接続されている時は過放電復帰遅延時間後に放電制御用ＦＥＴＱ２を強制的にＯＮさせる。

このように、過放電検出電圧以下で充電器が接続されている時は、過放電検出遅延時間経過後の放電制御用ＦＥＴのＯＦＦと過放電復帰遅延時間経過後の放電制御用ＦＥＴのＯＮの繰り返しによるパルス充電方式となる。内部回路や充電器の温度特性のバラツキやＩＣの温度特性のバラツキを考慮して過放電検出遅延時間と過放電復帰遅延時間の設定時間を変えることでパルス幅を変えることができる。

次に、図４に示す充電器接続時のタイミングチャートを説明する。
図４に示すように、Ｖ_ＤＤレベルが過放電検出電圧以上（Ｖ_ＤＥＴ２以上）で過充電検出以下においてはＤｏｕｔ出力からは“Ｈ”レベルが出力される。“Ｈ”レベルが出力されるとＤｏｕｔに接続されている放電制御用ＦＥＴＱ２はＯＮし充放電可能状態となる。

ＶＤＤレベルが過放電検出電圧以下（Ｖ_ＤＥＴ２以下）になると、内部のカウンタ１７を経由し過放電検出遅延時間（ｔＶ_ＤＥＴ２）後にＤｏｕｔ出力からは“Ｌ”レベルが出力される。“Ｌ”レベルが出力されるとＤｏｕｔに接続されている放電制御用ＦＥＴＱ２をＯＦＦさせ、放電禁止状態となる。過放電検出状態において充電器が接続されていない時、Ｖ−端子は内部回路によりＶ_ＤＤレベルまで引き上げられる。

上記状態において充電器が接続されると、Ｖ−端子は一旦充電過電流検出電圧以下（Ｖ_ＤＥＴ４以下）になる。充電過電流（Ｖ_ＤＥＴ４）を検出すると、充電過電流の検出信号と遅延時間短縮信号と過放電検出信号、過放電検出確認信号にて過放電を検出している状態から復帰させる。

その際、過放電復帰遅延時間（ｔＶ_ＲＥＬ２）後に放電制御用ＦＥＴＱ２をＯＮさせる。Ｖ_ＤＤレベルが過放電検出遅延時間経っても過放電検出電圧以上（Ｖ_ＤＥＴ２以上）にならない時は過放電検出遅延時間（ｔＶ_ＤＥＴ２）後に放電制御用ＦＥＴＱ２（Ｄｏｕｔ）をＯＦＦさせる。

ＤｏｕｔがＯＦＦした時に充電器がつながっていると上記動作の繰り返しとなるため、過放電復帰遅延時間（ｔＶ_ＲＥＬ２）後に再度放電制御用ＦＥＴＱ２をＯＮさせる。

以上の繰り返しにより、Ｖ_ＤＤレベルが過放電検出電圧以上（Ｖ_ＤＥＴ２以上）になるまで過放電復帰遅延時間（ｔＶ_ＲＥＬ２）と過放電検出遅延時間（ｔＶ_ＤＥＴ２）によるパルス充電方式となる。

従来の充電方法においては、充電器側の設定によるが、充電器を接続すると初期充電が開始される。その後、一旦充電を停止（図４の「充電停止」参照）して電池セル電圧をチェックする。電池セル電圧をチェック後、再充電を開始する。

しかし、過放電検出電圧以下（Ｖ_ＤＥＴ２以下）において充電を停止している状態の場合、過放電検出電圧以下（Ｖ_ＤＥＴ２以下）であるので放電制御用ＦＥＴＱ２はＯＦＦしているため、電池セル電圧をモニタすることができないことがあるという問題があった。

しかしながら、上述した本発明によると、その際、内部回路、充電器側の温度特性のバラツキ、過放電復帰遅延時間の温度特性バラツキ、過放電検出遅延時間の温度特性バラツキなどを考慮した所定時間（過放電復帰遅延時間（ｔＶ_ＲＥＬ２））経過後、充電停止状態にある放電制御用ＦＥＴＱ２を強制的にＯＮさせて電池セル電圧を監視することが可能となり、上記従来の問題が解消される。

また、上記実施例に係る充放電保護回路は、これをバッテリーパックに組み込んだり、該バッテリーパックを各種電子機器、携帯電話、携帯ゲーム機、デジタルカメラ、携帯用音響機器などに内蔵させたりして広く利用することができる。

次に、充電器接続時に放電制御用ＦＥＴＱ２を制御する他の方法として、充電器が接続されたことを直接認識できる端子を設けることで充電器接続復帰は可能である。図３Ａ〜図３Ｃは、充電器が接続されたことを認識できる端子を設けた場合の動作を説明するための図である。

＜図３Ａ：過放電未検出，充電器未接続時＞
充電器接続信号を通常“Ｌ”レベルに固定し、充電器のＰＡＣＫ＋側の信号を受け、充電器が接続されると“Ｈ”レベルを出力できるようにすると、過充電検出レベル以下で過放電検出レベル以上であると、非過放電検出信号（過放電が検出されない場合に“Ｈ”レベル、過放電が検出された場合に“Ｌ”レベルなる信号）からは“Ｈ”レベルが出力される。

充電器が接続されていない状態だと充電器接続信号からは“Ｌ”レベルが出力される為、Ｍ１の出力は“Ｌ”レベルが出力される。Ｍ２の入力に“Ｌ”レベルが入力され、Ｍ２の出力は“Ｈ”レベルとなり、Ｎチャネルの放電制御用ＦＥＴＱ２をＯＮさせることができる。

＜図３Ｂ：過放電検出かつ充電器未接続時＞
過放電検出状態においては非過放電検出信号より“Ｌ”レベルが出力され、充電器が接続されていない状態では充電器接続信号からは“Ｌ”レベルが出力される。Ｍ１の入力は“Ｌ”レベルと“Ｌ”レベルであるのでその出力は“Ｈ”レベルとなる。従って、インバータＭ２の出力は“Ｌ”レベルとなり放電制御用ＦＥＴＱ２をＯＦＦさせる。

＜図３Ｃ：過放電検出かつ充電器接続時＞
過放電検出状態で充電器が接続されると、非過放電検出信号は“Ｌ”レベル、充電器接続信号からは“Ｈ”レベルが出力される。そのとき、Ｍ１の出力は“Ｌ”レベルが出力される。Ｍ２の出力は“Ｈ”レベルが出力され放電制御用ＦＥＴをＯＮさせることができる。

本発明に係る半導体装置（充放電保護回路）のブロック図と、その半導体装置を使用したバッテリーパック内部の保護回路を示す図である。過充電未検出，過放電未検出，過電流未検出かつ充電器未接続時における充電器復帰制御を説明するための図である。過放電検出かつ充電器未接続時における充電器復帰制御を説明するための図である。過放電検出かつ充電器接続時における充電器復帰制御を説明するための図である。充電器接続検知端子を備えた場合の過放電未検出かつ充電器未接続時における放電制御用ＦＥＴの制御を説明するための図である。充電器接続検知端子を備えた場合の過放電検出かつ充電器未接続時における放電制御用ＦＥＴの制御を説明するための図である。充電器接続検知端子を備えた場合の過放電検出かつ充電器接続時における放電制御用ＦＥＴの制御を説明するための図である。本発明に係る充電器接続時のタイミングチャートを説明する。従来技術に係る半導体装置（充放電保護回路）のブロック図と、その半導体装置を使用したバッテリーパック内部の保護回路を示す図である。

符号の説明

１：半導体装置（充放電保護回路）
１１：過充電検出回路
１２：過放電検出回路
１３：放電過電流検出回路
１４：短絡検出回路
１５：異常充電器検出回路
１６：発振回路
１７：カウンタ
１８，２０：ロジック回路（ラッチ）
１９：レベルシフト回路
２１：充電過電流検出回路
２３：遅延時間短縮回路
２６：充電器接続復帰回路
Ｑ１：充電制御用ＦＥＴ
Ｑ２：放電制御用ＦＥＴ
ＳＷ：スイッチ
ＴＥＳＴ：テスト端子

Claims

過充電検出回路、過放電検出回路、充電過電流検出回路、放電過電流検出回路、充放電路に直列に設けられた充電制御用ＦＥＴおよび放電制御用ＦＥＴを具備し、前記過充電検出回路で過充電を検出した場合および前記充電過電流検出回路で充電過電流を検出した場合に前記充電制御用ＦＥＴをＯＦＦにし、前記過放電検出回路で過放電を検出した場合および前記放電過電流検出回路で放電過電流を検出した場合に前記放電制御用ＦＥＴをＯＦＦにすることにより、２次電池を過充電、過放電、充電過電流、または放電過電流から保護する充放電保護回路であって、
過放電検出時に充電器が接続された場合、過放電復帰遅延時間経過後、前記放電制御用ＦＥＴをＯＮし、
前記放電制御用ＦＥＴをＯＮした後に過放電検出遅延時間経過後、前記放電制御用ＦＥＴをＯＦＦすることを特徴とする充放電保護回路。
請求項１に記載の充放電保護回路において、
前記放電制御用ＦＥＴをＯＦＦした後、電池セル電圧の値が過放電検出電圧以下の場合、前記過放電復帰遅延時間経過後の前記放電制御用ＦＥＴのＯＮと前記過放電検出遅延時間経過後の前記放電制御用ＦＥＴのＯＦＦを繰り返すことを特徴とする充放電保護回路。
請求項１または２に記載された充放電保護回路を組み込んだことを特徴とするバッテリーパック。
請求項３に記載のバッテリーパックを用いたことを特徴とする電子機器。
請求項３に記載のバッテリーパックを用いたことを特徴とする携帯ゲーム機。