Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5022750B2 - 多層プリント配線板 - Google Patents
[go: Go Back, main page]

JP5022750B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP5022750B2
JP5022750B2 JP2007084929A JP2007084929A JP5022750B2 JP 5022750 B2 JP5022750 B2 JP 5022750B2 JP 2007084929 A JP2007084929 A JP 2007084929A JP 2007084929 A JP2007084929 A JP 2007084929A JP 5022750 B2 JP5022750 B2 JP 5022750B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
multilayer printed
circuit
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007084929A
Other languages
English (en)
Other versions
JP2008244290A (ja
Inventor
勝 小島
利行 小林
Original Assignee
日本シイエムケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本シイエムケイ株式会社 filed Critical 日本シイエムケイ株式会社
Priority to JP2007084929A priority Critical patent/JP5022750B2/ja
Publication of JP2008244290A publication Critical patent/JP2008244290A/ja
Application granted granted Critical
Publication of JP5022750B2 publication Critical patent/JP5022750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は多層プリント配線板、特に異方性導電膜を使用した多層プリント配線板に関する。
従来、異方性導電ペーストや異方性導電フィルムなどを使用して、端子間を接続する方法が知られている。これらは主に、基板の突起電極の層間に異方性導電ペーストや異方性導電フィルムを介して回路間の接続のみを目的とするものであった。
図6は斯かる従来例を示すもので、絶縁基板601に層間接続用電極602を設けた基板と、もう一方の絶縁基板601に層間接続用電極602を設けた基板の間に異方性導電フィルム603を介して積層し、層間接続用電極602の間に導電粒子604を挟み込むことで層間接続されたプリント基板600となっている(例えば特許文献1参照)。
また、図7は他の従来例を示すもので、絶縁基板701の両面に厚い回路702aと702b、薄い回路703a、703bを形成し、その上下に異方性導電フィルム704aと704bを介して最外層の導体回路706aと706bを形成することにより、内層の厚みの厚い導体回路702a、702bと上層の導体回路706a、706bの間に導電粒子705a、705bが挟まれ、層間の導通が得られたビルドアップ基板700となっている(例えば特許文献2参照)。
特開2003−318502号公報 特開2001−326469号公報
しかしながら、上述した図6に示す従来例では、単に電極を層間接続にのみ使用しているに過ぎず、多層プリント配線板として利用するものではなかった。特に、層間接続電極と同一面上に配線回路を形成することは何ら想定されていないものであった。
また、図7に示す従来例では、ビルドアップ多層プリント配線板についての記載があり、コア基板の導電パターンの厚みの厚い部分を層間接続として用いてはいるものの、この従来例のように、コア基板上に異方性導電フィルムをビルドアップしたのでは、積層時の圧力がうまくかからないため、実際にはコア基板上に厚みの厚い導電パターンを形成しても安定した導通を得ることが出来ないという問題が発生していた。また、プリント配線板の表層に異方性導電フィルムを用いると部品実装の際に表層の絶縁層に剛性がなく部品実装時に表面が凹んでしまうという問題も発生していた。
本発明は、上記問題点に鑑み、異方性導電膜を用いても接続信頼性の高い多層プリント配線板を提供することを課題としている。
本発明は、表裏両面の少なくとも一方の面に、絶縁層が形成されていない厚みの厚い導体回路と上部に絶縁層が形成されている厚みの薄い導体回路を備えた絶縁基板を有するプリント配線板が少なくとも2枚、異方性導電膜を介して、当該厚みの厚い導体回路同士及び当該厚みの薄い導体回路同士を対向せしめて積層配置されていると共に、当該厚みの薄い導体回路が配線回路を構成している一方、当該厚みの厚い導体回路は層間接続層を構成していることを特徴とする多層プリント配線板により上記課題を解決したものである。
本発明多層プリント配線板は、異方性導電膜を介した上下の基板に導体回路の厚い部分と薄い部分を備えているため、当該導体回路の厚い部分同士で安定した層間接続を得ることができる。
また、本発明は、前記異方性導電膜側に配置された導体回路のうち厚みの薄い導体回路が配線回路を構成していると共に、厚みの厚い導体層が層間接続層を構成していることにより、異方性導電膜を介した面にも配線回路が形成されるため、より高密度な回路を形成することができる。
また、本発明は、前記異方性導電膜側に配置された導体回路間に、絶縁層が形成されていることにより、絶縁基板上の導体回路間に導電粒子が入り込まないため、回路間の絶縁性が保たれる。
また、本発明は、前記異方性導電膜側に配置された導体回路上に、絶縁層が形成されていることにより、異方性導電膜の厚みを薄くしても導体回路上に絶縁層が形成されているため層間の絶縁性が保たれる。
また、本発明は、最外層の導体回路が、内層の導体回路に比べより微細化されていることを特徴とする。
本発明においては、最外層の導体回路は、異方性導電膜と接続する部分がないので、より薄く形成することが可能なため、内層回路よりも微細化が可能になる。
本発明によれば、異方性導電膜を利用した多層プリント配線板であっても、安定した層間接続性と、異方性導電膜内に形成した導体回路の絶縁性を確保することができ、表層に部品を実装しても表層の絶縁層に凹みがなく安定した部品の実装が可能となる。
本発明の理解のために、第一の参考多層プリント配線板を図1(a)〜(d)を用いて説明する。
図1(d)は第一の参考多層プリント配線板を示す概略断面説明図である。
当該図1(d)において、P1は4層の第一の参考多層プリント配線板で、絶縁基板の表裏両面の一方の面に厚みの厚い導体回路101と厚みの薄い導体回路102を備えている両面基板100が2枚、異方性導電膜103を介して、当該厚みの厚い導体回路101同士及び当該厚みの薄い導体回路102同士をそれぞれ対向せしめて積層配置されているものである。
また、当該厚みの薄い導体回路102が配線回路を構成している一方、当該厚みの厚い導体回路101は層間接続層を構成している。
次に、斯かる第一の参考多層プリント配線板P1の製造方法について説明する。
まず、図1(a)、(c)に示す両面基板100を2枚用意する。ここに各両面基板100は、その絶縁基板の一方の面に厚みの厚い導体回路101と厚みの薄い導体回路102を備えている。次いで、当該両面基板100の間に図1(b)に示す異方性導電膜103を介在せしめると共に、当該両面基板100の厚みの厚い導体回路101同士及び厚みの薄い導体回路102同士を対向せしめて2枚の両面基板100を積層することによって、図(d)に示す4層の第一の参考多層プリント配線板P1を得る。
尚、上記両面基板100は、例えば次のようにして得られる。
まず、両面銅張積層板にレーザ加工にて非貫通穴を形成し、表層の銅箔部分を写真法で回路形成する。次いで、非貫通穴を含む全面に無電解銅めっき処理を施し、非貫通穴及び層間接続を形成する導体部分以外には、めっきレジストを写真法により形成する。次いで、非貫通穴及びめっきレジストの露出した部分に電解銅めっきを形成する。次いで、めっきレジストを剥離し、全面に施された無電解銅めっきをフラッシュエッチングして回路形成することにより両面基板100を得る。
また、上記異方性導電膜103は、異方性導電フィルムや異方性導電ペーストなどからなり、バインダーとしては、熱硬化性樹脂や熱可塑性樹脂が使用される。含有される導電粒子105としては、ニッケル、ニッケルに金めっき処理したもの、ニッケルに金めっき処理したものに絶縁皮膜を形成したものが主に使用され、形状としては、球状、燐片状、針状、などが挙げられる。因に、球状の場合、直径が2μm〜20μmの大きさのものが好適に使用される。
第一の参考多層プリント配線板P1は、図1(d)に示すように、互いに厚みの厚い導体回路101部分が、異方性導電膜103側に形成されるため、安定した状態で導電粒子105を該導体回路101部分で挟むことができ、安定した導通を得ることができる。
また、本発明多層プリント配線板P1は、両面基板100に補強材、例えば、ガラスクロスやガラス繊維などを含んでいるものを使用することにより、剛性のある多層プリント配線板を得ることができる。
また、第一の参考多層プリント配線板P1は、最外層の絶縁層に積層板が使用されているため、最外層の導体回路に部品を実装してもへこむ事がない。さらに、異方性導電膜103を中心に上下対象構造となるため、基板の反りを抑制する効果もある。加えて最外層の導体回路106は、異方性導電膜103と接続する部分がないのでより薄く形成すること可能なため、内層回路よりも微細化が可能となる。
次に、第二の参考多層プリント配線板を図2(a)〜(d)を用いて説明する。
図2(d)は第二の参考多層プリント配線板を示す概略断面説明図である。
当該図2(d)において、P2は4層の第二の参考多層プリント配線板で、異方性導電膜103側に配置された厚みの薄い導体回路102間に、絶縁層104が形成されている以外は図1に示した多層プリント配線板P1と同様に構成されている。
また、斯かる第二の参考多層プリント配線板P2も、図2(a)〜(d)に示すように、両面基板100の厚みの薄い導体回路102間に、予め絶縁層104を形成した後、積層する以外は図1に示した製造方法と同様に製造される。
上記第一の参考多層プリント配線板P1で、異方性導電膜103の厚みが薄くなったり、異方性導電膜103側の厚みの薄い導体回路102が微細になった場合は、導体回路間の絶縁層と層間の絶縁性の向上のために、第二の参考多層プリント配線板のように、当該内層の導体回路間に絶縁層104を設けるのがより望ましい。
次に、第三の参考多層プリント配線板を図3(a)〜(d)を用いて説明する。
図3(d)は第三の参考多層プリント配線板を示す概略断面説明図である。
当該図3(d)において、P3は8層の第三の参考多層プリント配線板で、図1の両面基板100に代えて4層基板200が用いられている以外は図1に示した多層プリント配線板P1と同様に構成されている。
また、斯かる第三の参考多層プリント配線板P3は次のようにして製造される。
まず、図3(a)、(c)に示すように、貫通4層基板200を2枚用意する。ここに各4層基板200は、その絶縁基板の一方の面に、厚みの厚い導体回路201と厚みの薄い導体回路202を備えている。次いで、当該4層基板200の間に図3(b)に示す異方性導電膜203を介在せしめると共に、当該貫通4層基板200の厚みの厚い導体回路201同士及び厚みの薄い導体回路202同士を対向せしめて2枚の貫通4層基板200を積層することによって、図3(d)に示す8層の第三の参考多層プリント配線板P3を得る。
尚、当該貫通4層基板200のめっきスルーホールには、導電性ペーストや非導電性ペースト、絶縁樹脂にフィラーが充填された充填物が充填され、蓋めっきされている。
第三の参考多層プリント配線板P3によれば、内層側のスルーホール部分のランドの導体厚みが厚く形成され、異方性導電膜203に含まれる導電粒子が該導体厚の厚い部分に挟まれた状態となるので、安定した導通を得ることができる。
次に、本発明の第一の実施の形態を図4(a)〜(d)を用いて説明する。
図4(d)は本発明多層プリント配線板の第一の実施の形態を示す概略断面説明図である。
当該図4(d)において、P4は8層の本発明多層プリント配線板で、異方性導電膜203側に配置された厚みの薄い導体回路202間及びその上部に、絶縁層204が形成されている以外は図3に示した多層プリント配線板P3と同様に構成されている。
また、斯かる本発明多層プリント配線板P4も、図4(a)〜(d)に示すように、4層基板200の厚みの薄い導体回路202間及びその上部に、予め絶縁層204を塗布形成した後、積層する以外は図3に示した製造方法と同様に製造される。
上記第三の参考多層プリント配線板P3で、異方性導電膜203の厚みが薄くなったり、異方性導電膜203側の厚みの薄い導体回路202が微細になった場合は、導体回路間の絶縁性と層間の絶縁性の向上のために、第一の実施の形態のように、当該内層の導体回路間やその上部に、絶縁層204を設けるのがより好ましい。
次に、本発明の第二の実施の形態を図5(a)〜(f)を用いて説明する。
図5(f)は本発明多層プリント配線板の第二の実施の形態を示す概略断面説明図である。
当該図5(f)において、P5は6層の本発明多層プリント配線板で、厚みの薄い導体回路302間及びその上部に絶縁層304が形成された両面基板300が3枚積層されている以外は図1に示した多層プリント配線板P1と同様に構成されている。
また、斯かる本発明多層プリント配線板P5は次のようにして製造される。
まず、図5(a)、(c)、(e)に示すように、両面基板300を3枚用意する。ここに図5(a)、(c)に示す両面基板300は、その絶縁基板の一方の面に厚みの厚い導体回路301と厚みの薄い導体回路302を備えていると共に、厚みの薄い導体回路302間及びその上部には予め絶縁層304が形成されており、また、図5(b)に示す両面基板300は、その絶縁基板の表裏両面に厚みの厚い導体回路301と厚みの薄い導体回路302を備えていると共に、厚みの薄い導体回路302間及びその上部には予め絶縁層304が形成されている。次いで、各両面基板300の間に図5(b)、(d)に示す異方性導電膜303を介在せしめると共に、当該各両面基板300の厚みの厚い導体回路301同士及び厚みの薄い導体回路302同士を対向せしめて3枚の両面基板300を一括積層することによって、図5(f)に示す6層の本発明多層プリント配線板P5を得る。
第一の参考多層プリント配線板の製造例を示す概略断面工程説明図。 第二の参考多層プリント配線板の製造例を示す概略断面工程説明図。 第三の参考多層プリント配線板の製造例を示す概略断面工程説明図。 本発明多層プリント配線板の第一の製造例を示す概略断面工程説明図。 本発明多層プリント配線板の第二の製造例を示す概略断面工程説明図。 従来の多層プリント配線板の概略断面説明図。 他の従来の多層プリント配線板の概略断面説明図。
符号の説明
100、300:両面基板
101、201、301:厚みの厚い導体回路
102、202、302:厚みの薄い導体回路
103、203、303:異方性導電膜
104、204、304:絶縁層
105:導電粒子
106:最外層の導体回路
200:4層基板
P1、P2、P3参考多層プリント配線板(4層)
P4:本発明の多層プリント配線板(8層)
P5:本発明の多層プリント配線板(6層)
600:従来のプリント基板
601、701:絶縁基板
602:電極
603、704a、704b:異方性導電フィルム
604、705a、705b:導電粒子
700:従来のビルドアップ基板
702a、702b:厚みの厚い導体回路
703a、703b:厚みの薄い導体回路
706a、706b:最外層の導体回路

Claims (2)

  1. 表裏両面の少なくとも一方の面に、絶縁層が形成されていない厚みの厚い導体回路と上部に絶縁層が形成されている厚みの薄い導体回路を備えた絶縁基板を有するプリント配線板が少なくとも2枚、異方性導電膜を介して、当該厚みの厚い導体回路同士及び当該厚みの薄い導体回路同士を対向せしめて積層配置されていると共に、当該厚みの薄い導体回路が配線回路を構成している一方、当該厚みの厚い導体回路は層間接続層を構成していることを特徴とする多層プリント配線板。
  2. 最外層の導体回路が、内層の導体回路に比べより微細化されていることを特徴とする請求項記載の多層プリント配線板。
JP2007084929A 2007-03-28 2007-03-28 多層プリント配線板 Expired - Fee Related JP5022750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007084929A JP5022750B2 (ja) 2007-03-28 2007-03-28 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007084929A JP5022750B2 (ja) 2007-03-28 2007-03-28 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2008244290A JP2008244290A (ja) 2008-10-09
JP5022750B2 true JP5022750B2 (ja) 2012-09-12

Family

ID=39915233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007084929A Expired - Fee Related JP5022750B2 (ja) 2007-03-28 2007-03-28 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP5022750B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5413110B2 (ja) * 2009-10-02 2014-02-12 日本電気株式会社 導電性領域を有する絶縁層、及び電子部品、並びにこれらの製造方法
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
JP2017003702A (ja) * 2015-06-08 2017-01-05 日本放送協会 両面配線基板、ディスプレイ及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414022A (ja) * 1990-05-08 1992-01-20 Sharp Corp 液晶表示装置
JPH06120669A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 低誘電率プリント基板とその製造方法
JPH10125725A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10303561A (ja) * 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2001326469A (ja) * 2000-05-16 2001-11-22 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法
JP3775598B2 (ja) * 2003-02-25 2006-05-17 日立化成工業株式会社 電極接続構造
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法

Also Published As

Publication number Publication date
JP2008244290A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
WO2009141929A1 (ja) 配線板とその製造方法
JP4768059B2 (ja) 多層フレキシブルプリント配線板
JP2015035497A (ja) 電子部品内蔵配線板
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP5118238B2 (ja) 耐食性と歩留まりを向上させたプリント基板
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2019220601A (ja) プリント配線板
JP2004349277A (ja) 多層配線基板及びその製造方法
CN101959376A (zh) 多层柔性印刷布线板的制造方法及多层电路基体材料
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP5022750B2 (ja) 多層プリント配線板
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP2010123829A (ja) プリント配線板とその製造方法
JP2022119655A (ja) 配線基板
JP2014204088A (ja) 多層配線基板およびその製造方法
JP2020057767A (ja) プリント配線基板
JP5204871B2 (ja) 部分多層フレキシブルプリント配線板
KR100298896B1 (ko) 인쇄회로기판및그제조방법
JP4961180B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

R150 Certificate of patent or registration of utility model

Ref document number: 5022750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees