JP5023558B2 - Acceleration sensor and manufacturing method thereof - Google Patents
Acceleration sensor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5023558B2 JP5023558B2 JP2006154225A JP2006154225A JP5023558B2 JP 5023558 B2 JP5023558 B2 JP 5023558B2 JP 2006154225 A JP2006154225 A JP 2006154225A JP 2006154225 A JP2006154225 A JP 2006154225A JP 5023558 B2 JP5023558 B2 JP 5023558B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- acceleration sensor
- insulating layer
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
Description
本発明は,加速度を検出する加速度センサおよびその製造方法に関する。 The present invention relates to an acceleration sensor for detecting acceleration and a method for manufacturing the same.
半導体からなるトランスデューサ構造体を用い,ピエゾ抵抗素子で撓みを検出することで,加速度を測定する加速度センサの技術が開示されている(特許文献1参照)。
ここで,ピエゾ抵抗素子との電気的接続のために,加速度センサに配線が形成される。
しかしながら,加速度センサの形成時に配線の断線等の欠陥が生じる可能性があることが判った。
上記に鑑み,本発明は配線の欠陥の低減を図った加速度センサおよびその製造方法を提供することを目的とする。
Here, wiring is formed in the acceleration sensor for electrical connection with the piezoresistive element.
However, it has been found that there is a possibility that defects such as wire breakage may occur during the formation of the acceleration sensor.
In view of the above, it is an object of the present invention to provide an acceleration sensor and a method for manufacturing the same that reduce wiring defects.
本発明の一態様に係る加速度センサは,開口を有する固定部と,この開口内に配置され,かつ前記固定部に対して変位する変位部と,前記固定部と前記変位部とを接続する接続部と,を有し,かつ平板状の第1の半導体材料から一体的に構成される第1の構造体と,前記変位部に接合される重量部と,前記重量部を囲んで配置され,かつ前記固定部に接合される台座と,を有し,第2の半導体材料から構成され,かつ前記第1の構造体に積層して配置される第2の構造体と,前記接続部に配置される拡散層から構成されるピエゾ抵抗素子と,前記拡散層を被覆する第1の絶縁層と,前記第1の絶縁層を貫通して前記拡散層に接続される層間接続導体と,前記絶縁層上に配置されて前記層間接続導体に接続される配線と,を有し,かつAlとNdとを含む導体部と,前記導体部を被覆する第2の絶縁層と,を具備することを特徴とする。 An acceleration sensor according to an aspect of the present invention includes a fixed portion having an opening, a displacement portion that is disposed in the opening and is displaced with respect to the fixed portion, and a connection that connects the fixed portion and the displacement portion. A first structure body integrally formed of a flat plate-like first semiconductor material, a weight portion joined to the displacement portion, and arranged to surround the weight portion, And a pedestal joined to the fixed part, and a second structure that is made of a second semiconductor material and is stacked on the first structure, and is arranged at the connection part. A piezoresistive element comprising a diffusion layer, a first insulating layer covering the diffusion layer, an interlayer connection conductor passing through the first insulating layer and connected to the diffusion layer, and the insulation A wiring disposed on the layer and connected to the interlayer connection conductor, and Al and N A conductor portion including bets, characterized by comprising, a second insulating layer covering the conductor portion.
本発明の一態様に係る加速度センサの製造方法は,第1の半導体材料からなる第1の層,酸化物からなる第2の層,および第2の半導体材料からなる第3の層が順に積層されてなる半導体基板の前記第1の層に不純物を拡散させて,ピエゾ抵抗素子たる拡散層を形成するステップと,前記第1の層上に,第1の絶縁層を形成するステップと,前記第1の絶縁層に,前記拡散層に通じる開口を形成するステップと,前記第1の絶縁層を貫通して前記拡散層に接続される層間接続導体と,前記絶縁層上に配置されて前記層間接続導体に接続される配線と,を有し,かつAlとNdとを含む導体部を形成するステップと,前記導体部を被覆する第2の絶縁層を形成するステップと,前記半導体基板を熱処理して,前記拡散層と,前記層間接続導体とをオーム性接触させるステップと,を具備することを特徴とする。 A method for manufacturing an acceleration sensor according to one embodiment of the present invention includes sequentially stacking a first layer made of a first semiconductor material, a second layer made of an oxide, and a third layer made of a second semiconductor material. Diffusing impurities in the first layer of the semiconductor substrate formed to form a diffusion layer as a piezoresistive element; forming a first insulating layer on the first layer; Forming an opening leading to the diffusion layer in the first insulating layer; an interlayer connection conductor passing through the first insulating layer and connected to the diffusion layer; and disposed on the insulating layer and A step of forming a conductor portion including Al and Nd, a step of forming a second insulating layer covering the conductor portion, and a wiring board connected to the interlayer connection conductor; Heat-treating the diffusion layer and the interlayer connection conductor Characterized by comprising the steps of contacting over beam properties, a.
本発明によれば,配線の欠陥の低減を図った加速度センサおよびその製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the acceleration sensor which aimed at reduction of the defect of wiring and its manufacturing method can be provided.
以下,図面を参照して,本発明の実施の形態を詳細に説明する。
図1は本発明の一実施形態に係る加速度センサ100を表す斜視図である。また,図2は加速度センサ100を分解した状態を表す分解斜視図である。図3は,加速度センサ100の接続部(梁)上の配線を上面から見た状態を表す上面図である。図4は,加速度センサ100を図3のA1−A2に沿って切断した状態を表す一部断面図である。なお,見やすさおよび図4との対応関係を考慮し,図1〜図3において配線の図示を限定している。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a perspective view showing an
加速度センサ100は,互いに積層して配置される第1の構造体110,接合部120,第2の構造体130,および基体140を有する。なお,図2では,見やすさのために,接合部120の記載を省略している。
第1の構造体110,接合部120,第2の構造体130,基体140は,その外周が例えば,1mmの辺の略正方形状であり,これらの高さはそれぞれ,例えば,3〜12μm,0.5〜3μm,600〜725μm,600μmである。
第1の構造体110,接合部120,第2の構造体130はそれぞれ,シリコン,酸化シリコン,シリコンから構成可能であり,シリコン/酸化シリコン/シリコンの3層構造をなすSOI(Silicon On Insulator)基板を用いて製造可能である。また,基体140は,例えば,ガラス材料で構成できる。
The
The outer periphery of the
The
第1の構造体110は,外形が略正方形であり,固定部111,変位部112,接続部113から構成され,その上に配線構造150が配置される。第1の構造体110は,半導体材料の膜をエッチングして開口部115を形成することで,作成できる。
The
固定部111は,外周,内周(開口)が共に略正方形の枠形状の基板である。固定部111は,後述の台座131と形状が対応し,かつ接合部120によって台座131と接合される。
変位部112は,外周が略正方形の基板であり,固定部111の開口の中央近傍に配置される。
接続部(梁)113は略長方形の基板であり,固定部111と変位部112とを4方向(X正方向,X負方向,Y正方向,Y負方向)で接続する。
The
The
The connection part (beam) 113 is a substantially rectangular substrate, and connects the
接続部113は,撓みが可能な梁として機能する。接続部113が撓むことで,変位部112が固定部111に対して変位可能である。具体的には,変位部112が固定部111に対して,Z正方向,Z負方向に直線的に変位する。また,変位部112は,固定部111に対してX軸およびY軸を回転軸とする正負の回転が可能である。即ち,ここでいう「変位」には,移動および回転(Z軸方向での移動,X,Y軸での回転)の双方を含めることができる。
The connecting
変位部112の変位(移動および回転)を検知することで,X,Y,Zの3軸方向の加速度を測定することができる。
接続部113上に,12個のピエゾ抵抗素子R(Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4)が配置されている。このピエゾ抵抗素子Rは,抵抗の変化として接続部113の撓み(あるいは,歪み),ひいては変位部112の変位を検出するためのものである。なお,この詳細は後述する。
By detecting the displacement (movement and rotation) of the
On the connecting
第1の構造体110上に配線構造150が配置される。
配線構造150は,絶縁層151,配線層152,保護層153の層構造をなす。
絶縁層151は,第1の構造体110と配線層152とを分離するための層である。絶縁層151には,ピエゾ抵抗素子Rと配線層152とを電気的に接続するためのコンタクトホール(開口)154が形成される。このコンタクトホール154には,層間接続導体155が配置される。
A
The
The
配線層152には,配線156,およびボンディングパッド157のパターンが配置される。配線156は,層間接続導体155を介して,ピエゾ抵抗素子Rとボンディングパッド157とを電気的に接続する。
ボンディングパッド157は,加速度センサ100と外部回路とを例えば,ワイヤボンディングで接続するための接続端子である。
層間接続導体155,配線156,およびボンディングパッド157は,同一の材料,即ち,Ndを含有するAlからなる。これらが同一の材料からなるのは,この材料を堆積してパターニングすることで,形成されるためである。
In the
The
The
この材料をNd含有Alとしているのは,層間接続導体155,配線156にヒロックが発生することを防止するためである。後述のように,ピエゾ抵抗素子Rと層間接続導体155とをオーム性接触(オーミックコンタクト)させるため,層間接続導体155がアニール(加熱処理)される。このアニールによって層間接続導体155,配線156にヒロックが発生し,ピエゾ抵抗素子Rとボンディングパッド157間の電気的接続が不良となるおそれがある。第1,第2の構造体110,130の作成時に,配線156のヒロックが原因で配線156に断線等の欠陥が生じる可能性がある。
AlにNdを含有させることで(1.5〜10at%),層間接続導体155,配線156へのヒロックの発生を防止し,接続信頼性を向上できる。なお,この詳細は後述する。
The reason why this material is Nd-containing Al is to prevent hillocks from occurring in the
By containing Nd in Al (1.5 to 10 at%), generation of hillocks in the
保護層153は,配線層152を外界から保護するための一種の絶縁層である。ボンディングパッド157と対応して,保護層153にパッド開口158が形成される。外部回路等とボンディングパッド157との接続のためである。
The
第2の構造体130は,外径が略正方形であり,台座131および重量部132(132a〜132e),突出部134から構成される。第2の構造体130は,半導体材料の基板をエッチングして開口部133を形成することで,作成可能である。なお,台座131と,重量部132とは,互いに高さがほぼ等しく,また開口部133によって分離され,相対的に移動可能である。
The
台座131は,外周,内周(開口部133)が共に略正方形の枠形状の基板である。台座131は固定部111と対応した形状を有し,接合部120によって固定部111に接続される。
重量部132は,質量を有し,加速度によって力を受ける重錘,あるいは作用体として機能する。即ち,加速度が印加されると,重量部132の重心に力が作用する。
重量部132は,略直方体形状の重量部132a〜133eに区分される。中心に配置された重量部132aに4方向から重量部132b〜132eが接続され,全体として一体的に変位(移動,回転)が可能となっている。即ち,重量部132aは,重量部132b〜132eを接続する接続部として機能する。
The
The
The
重量部132aは,変位部112と対応する略正方形の断面形状を有し,接合部120によって変位部112と接合される。この結果,重量部132に加わった加速度に応じて変位部112が変位し,その結果,加速度の測定が可能となる。
The
重量部132b〜132eはそれぞれ,第1の構造体110の開口部115に対応して配置される。重量部132が変位したときに重量部132b〜132eが接続部113に接触しないようにするためである(重量部132b〜132eが接続部113に接触すると,加速度の検出が阻害される)。
Each of the
重量部132a〜133eによって,重量部132を構成しているのは,加速度センサ100の小型化と高感度化の両立を図るためである。加速度センサ100を小型化(小容量化)すると,重量部132の容量も小さくなり,その質量が小さくなることから,加速度に対する感度も低下する。接続部113の撓みを阻害しないように重量部132b〜132eを分散配置することで,重量部132の質量を確保している。この結果,加速度センサ100の小型化と高感度化の両立が図られる。
The reason why the
突出部134は,重量部132と基体140との間に間隙(ギャップ)を確保し,重量部132の変位を可能にするためのものである。
突出部134は,台座131と一体的に構成され,外周,内周が共に略正方形の枠形状の基板である。突出部134の外周は,台座131の外周と一致し,突出部134の内周は,台座131の内周より大きい。
The protruding
The projecting
接合部120は,既述のように,第1,第2の構造体110,130を接続するものである。接合部120は,固定部111と台座131を接続する接合部121と,変位部112と重量部132aを接続する接合部122に区分される。接合部120は,これ以外の部分では,第1,第2の構造体110,130を接続していない。接続部113の撓み,および重量部132b〜132eの変位を可能とするためである。
なお,接合部121,122は,シリコン酸化膜をエッチングすることで構成可能である。
The joint 120 connects the first and
The
基体140は,第2の構造体130の突出部134と接合され,第1,第2の構造体110,130を支持するためのものであり,その上面に接合防止層141が配置される。
基体140は,例えば,ガラス材料からなり,略直方体の外形を有する。
基体140と突出部134は,例えば,陽極接合によって接続される。基体140と突出部134とを接触させて加熱した状態で,これらの間に電圧を印加することで,接合がなされる。
The
The
The
接合防止層141は,重量部132と基体140との接合を防止するためのものである。前述の陽極接合の際に,基体140に重量部132が接触することで,これらが接合され,加速度センサ100が動作不良となる可能性がある。
突出部134の下面に対応する領域には,接合防止層141が配置されない。接合防止層141は突出部134を除いたその構成材料として,例えば,Crを用いることができる。
The
In the region corresponding to the lower surface of the
(変形例)
以上の加速度センサ100では,配線構造150内の配線層152は単層である。配線156が互いに交差しないようにすることで,配線層152を単層とすることができる。
これに対して,配線層を多層とすることも可能である。
図6は,本発明の変形例に係る加速度センサ100aを切断した状態を表す一部断面図であり,図4と対応する。
加速度センサ100aの配線構造150aは,絶縁層151,配線層152,絶縁層151a,配線層152a,保護層153の層構造をなす。即ち,加速度センサ100の配線構造150に,絶縁層151a,配線層152aが付加され,配線層151,151aと配線が2層になっている。
(Modification)
In the
On the other hand, the wiring layer can be multi-layered.
FIG. 6 is a partial cross-sectional view showing a state in which the
The
絶縁層151aは,配線層152,152aを分離するための層である。絶縁層151aには,必要に応じて,配線層152,152aを電気的に接続するためのコンタクトホール(開口)が形成される。このコンタクトホールには,層間接続導体が配置される。
The insulating
配線層152aには,配線156a,およびボンディングパッドのパターンが配置される。図6では,便宜的に配線層152にボンディングパッド157を配置している。しかし,ボンディングパッドを配線層152に配置せず,配線層152aに配置することが可能である。この場合,配線156,156aを介して,ピエゾ抵抗素子Rとボンディングパッドとが電気的に接続される。
このように,配線を多層化すると,配線156,156aが平面上交差することを許容できて,配線の設計の自由度が向上する。
In the
As described above, when the wirings are multi-layered, the
このように配線を多層化した場合でも,配線156a自体,配線156との層間接続導体,およびボンディングパッドを同一の材料,即ち,Ndを含有するAlから構成することが好ましい。配線156a等へのヒロック発生の防止のためである。
Even when the wiring is multi-layered in this way, it is preferable that the
(配線156,156aの交差角θの調整)
ここで,配線156,156aの交差角θを90°からずらすことが考えられる。AlにNdを加えると配線156,156aが硬くなり,断線する可能性が生じる。交差角θを90°からずらすことで,配線156,156aの断線の可能性を低減できる。以下,この詳細を説明する。
(Adjustment of the crossing angle θ of the
Here, it is conceivable to shift the crossing angle θ of the
図6Aは,交差する配線156,156aを上方から見た状態を表す上面図である。図6Bは,配線156,156aを図6AのB1−B2で切断した状態を表す断面図である。
配線156上に絶縁層151a,配線156aが配置され,配線156,156aは交差角θ1=90°で交差している。配線156を跨いで配置されることから,配線156aは,段差を有し,この段差の境界,すなわち,エッジ部EGで断線する可能性がある。加速度センサ100の製造工程およびその使用時に,配線156aに熱応力が加わり,エッジ部EGで断線する可能性がある。この熱応力は,配線156aと第1の構造体110の熱膨張の差に起因して生じる。
FIG. 6A is a top view illustrating a state in which the
An insulating
配線156aに純粋なAlを用いる場合,Alが比較的柔軟性を有する材料であることから,配線156aの断線の可能性は小さい。しかし,AlにNdを加えると配線156aが硬くなり,配線156aの断線の可能性が増大する。
When pure Al is used for the
配線156の膜厚Dを薄くすることで,配線156aの断線の可能性を低減できる。しかしながら,加速度センサ100では配線156の膜厚Dを薄くすることに一定の限界がある。配線156aの抵抗をある程度以下に抑える必要がある。このためには,配線156aの膜厚D,幅のいずれかをある程度大きくする必要がある。しかし,配線156aは,狭い接続部(梁)113上を通過することから,その幅の制約があり,膜厚Dをある程度大きくせざるを得ない。
By reducing the thickness D of the
一般に,膜厚Dを大きくすることで,ヒロック等に起因して,配線156表面の凹凸(表面粗さ)が増大する傾向がある。この結果,膜厚Dを増大することで,配線156上での絶縁層151aの被覆が不十分となり,配線156,156a間が通電する畏れがある。
Ndを適量添加する事で,ヒロックの発生,ひいては配線156表面の凹凸の発生を回避できる。なお,絶縁層151aの膜厚を厚くして,配線156,156a間の通電を防止することも出来るが,生産性が低下する畏れがある。
Generally, increasing the film thickness D tends to increase the irregularities (surface roughness) on the surface of the
By adding an appropriate amount of Nd, generation of hillocks and, in turn, generation of irregularities on the surface of the
配線156,156aの交差角θを90°からずらすことで,配線156aの断線の可能性を低減できる。
図7A,図7Bは,図6Aに対応し,交差角θを90°からずらした配線156,156aを上方から見た状態を表す上面図である。
図6A,図7A,図7Bそれぞれでの交差角θ1〜θ3は,90°>θ1>θ2>θ3と次第に小さくなっている。この結果,図6A,図7A,図7Bそれぞれでの配線のエッジ部EGの長さL1〜L3は,L1<L2<L3と次第に長くなっている。エッジ部EGは,配線156aを横切るように配置されることから,その長さLが長い方が配線156aの断線の可能性が低減されることになる。仮にエッジ部EGの一部に損傷が発生したとしても,その全長Lで破損が発生しない限り,配線156aが完全に断線することは避けられるからである。
By shifting the crossing angle θ of the
FIGS. 7A and 7B are top views showing a state in which the
The crossing angles θ1 to θ3 in FIGS. 6A, 7A, and 7B are gradually reduced as 90 °>θ1>θ2> θ3. As a result, the lengths L1 to L3 of the edge portions EG of the wirings in FIGS. 6A, 7A, and 7B gradually become longer as L1 <L2 <L3. Since the edge portion EG is disposed so as to cross the
一方,配線156,156aの交差角θを90°からずらすことは,配線156,156aが重なった領域Aの面積が増大することとなる。これは,ヒロックによる配線156,156aの短絡の危険性が大きくなることを意味する。しかしながら,この危険性はAlにNdを添加することで低減できる。
On the other hand, shifting the crossing angle θ of the
以上のように,交差角θを90°からずらすことで,配線156aの断線の可能性を低減できる。交差角θを90°からずらすことで,配線156,156aの短絡の危険性が大きくなるが,AlにNd添加することで,この短絡を防止できる。
交差角θは90°より小さいことが望ましく,設計に支障が無い範囲で低角にする事が望ましい。
配線156aの段差が大きい場合,この段差間(即ち,エッジ部EG)で断線が発生しやすい。段差間距離(即ち,エッジ部EGの長さL)を大きくするほど,断線リスクが低減される。柔軟性を有する純Alと比較して硬い材料(Cr,Ni,Co,Mo,Ta,Al−Nd(2%以上の高濃度Nd),等)を配線156に用いる場合,この傾向がより大きくなる。
As described above, by shifting the crossing angle θ from 90 °, the possibility of disconnection of the
The crossing angle θ is preferably smaller than 90 °, and it is desirable to make the angle low within a range that does not hinder the design.
When the level difference of the
図8A〜図8Cは,交差する配線156,156aを上から見た状態を表す上面図である。
図8Aでは,配線156はその全体が単一の直線形状であるが,配線156aは3つの直線形状の部分配線に区分され,その内,部分配線CS1aが配線156と交差している(交差角θ=90°)。
また,図8B,図8Cでは,交差角θが90°より小さい。また,配線156,156aの双方が3つの直線形状の部分配線に区分され,部分配線CS2,CS2a,部分配線CS3,CS3aそれぞれが交差している(交差角θ<90°)。図8B,図8Cでは,配線156,156aは互いに対称性を有し,配線長がほぼ等しくなっている。図8Bにおいて,部分配線CS2,CS2aそれぞれが配線方向となす角θ2,θ2aの正負が反対で,絶対値が等しいことが(θ2=−θ2a),配線156,156aの配線長を等しくする要因である。この事情は図8Cでも同様である(θ3=−θ3a)。なお,角θ2,θ2aの絶対値には,例えば,10°〜20°程度の相違が許容される。
FIG. 8A to FIG. 8C are top views showing a state where the intersecting
In FIG. 8A, the
8B and 8C, the crossing angle θ is smaller than 90 °. Further, both the
次に示すように,配線156,156aの配線長が等しいことは,加速度センサ100の特性上好ましい。
加速度センサ100では,3軸方向の加速度を電気信号に変換し,配線156,156a上を伝達する。このため,3軸方向の加速度それぞれの電気信号が同等に伝達されることが望ましい。仮に,3軸方向それぞれの加速度の電気信号の伝達が同等でないなら,それぞれの電子信号を何らかの手段で補正しないと,加速度の正確な検出が行えないことになる。
電気信号が同等に伝達されるためには,3軸方向の加速度それぞれの電気信号を伝達する配線156,156aの抵抗が同等であることが望ましい。即ち,配線156,156aの材料,配線幅,配線長,配線膜厚を同じにする事が望ましい。
図8B,図8Cのように,配線156,156aの配線長を等しくすることにより,3軸方向の加速度の電気信号を同等に伝達し,加速度の正確な検出が容易となる。
As shown below, it is preferable from the characteristics of the
In the
In order to transmit the electrical signals equally, it is desirable that the resistances of the
As shown in FIGS. 8B and 8C, by making the wiring lengths of the
一般に,配線156,156aの材料,配線幅,配線膜厚を同じにする事は容易であるが,配線長を同じにする事は設計上困難を生じる場合がある。例えば,既存のICチップを用いる場合,このICチップの取り出し電極に合わせて,加速度センサ100のボンディングパッド157を配置する必要がある。図8B,図8Cのように,配線156,156aの配置に対称性を持たせることで,配線156,156aの配線長を等しくすることがより容易になる。
In general, it is easy to make the material, wiring width, and wiring film thickness of the
図9Aは,交差する配線156,156aの交差部分を上から見た状態を表す上面図である。図9Bは,図9Aの配線156のみを表す上面図である。
ここでは,配線156,156aそれぞれが,三角形状の突出部T1,T1aを有する。言い換えれば,配線156,156aが交差する箇所において,配線156,156aが本来の幅からはみ出している。配線156,156aでの突出部T1,T1aの配置は,交差角θの角度を90°より小さくすることと別個に適用できる。
FIG. 9A is a top view showing a state in which the intersecting portions of the intersecting
Here, each of the
配線156が突出部T1を有することによって,配線156aの断線のリスクを低減できる。以下の(1),(2)の理由により,配線156aに亀裂が入り難いからである。
(1)突出部T1が先細形状(その先端ほど幅が狭い)であることから,配線156の形成時(エッチング時)のエッチング液の周り込み効果により,突出部T2の先端にテーパが形成され(膜厚が次第に薄くなる),段差が緩和される。この段差の緩和は突出部T1の存在に起因するものであり,突出部T1aは基本的に関与しない。
図9Cは,図9AのC1−C2で配線156,156aを切断した状態を表す断面図である。配線156の突出部T1がテーパを有し,配線156aが傾斜を持って配線156上に配置される。既述のように,突出部T1の先端ほど,エッチング液の周り込み効果が大きくなり,配線156の膜厚が薄くなる。この結果,配線156aに亀裂が入り難くなる。
Since the
(1) Since the protruding portion T1 has a tapered shape (the width is narrower toward the tip thereof), a taper is formed at the tip of the protruding portion T2 due to the effect of the etching solution when the
9C is a cross-sectional view illustrating a state in which the
ここで,突出部T1は,全体として先細形状であれば良く,幅が同一の部分,部分的に幅が逆転(一部において,根本側の幅が狭く,先端側の幅が広い)することが認められる。根本側より幅の狭い部分が先端側に存在すれば,突出部T1を先細形状として認めることが可能である。この場合でも,段差の緩和が可能である。 Here, the projecting portion T1 may have a tapered shape as a whole, and is a portion having the same width and partially reversed in width (in part, the width on the root side is narrow and the width on the tip side is wide). Is recognized. If a narrower portion than the base side is present on the tip side, the protruding portion T1 can be recognized as a tapered shape. Even in this case, the step can be reduced.
(2)突出部T1,T1aにより,配線156,156aの交差部の形状が複雑になり,交差部の長さ(エッジ部EGの長さL)が長くなる。この結果,配線156aの一部に亀裂が生じた場合に,配線156aが断線する可能性が低減する。
ここで,突出部T1,T1aの形状を同一にすると,配線156,156aの電気抵抗を同一にすることが容易になり好ましい。
(2) The shape of the intersecting portion of the
Here, if the protrusions T1 and T1a have the same shape, it is easy to make the electric resistances of the
ここで,突出部T1の縦横比率(配線方向長さLa:配線垂直方向長さLb)の好ましい一例として,いわゆる黄金比率を挙げることができる。黄金比率とは,La:Lb=Lb:(La+Lb)が成り立つように分割したときの比La:Lbであり,La:Lb=1:((1+√5)/2)=0.618:1である。 Here, as a preferred example of the aspect ratio (wiring direction length La: wiring vertical direction length Lb) of the protruding portion T1, a so-called golden ratio can be cited. The golden ratio is a ratio La: Lb when La: Lb = Lb: (La + Lb) is established, and La: Lb = 1: ((1 + √5) / 2) = 0.618: 1 It is.
突出部T1の縦横比に黄金率を適用する事で,突出部T1の外形中に同じ形状を形成し(縦横比のフィボナッチ数列),交差部の形状を複雑化する事で,交差部の長さを長くできる。この結果,配線156aの断線のリスクを低減できる。
このように,配線156,156aの交差部に突出部T1,T1aを配置することで,配線156aの断線リスクを低減できる。
このとき,突出部T1の頂点は,配線156aの配線方向に沿って配列される。即ち,配線156の配線方向と突出部T1の頂点の配列方向とのなす角θ1は90°であり,配線156,156aの交差角θ=90°と等しい。また,突出部T1の縦横比率を黄金比としたとき,突出部T1の頂点の配列方向と,突出部T1の辺のなす角θ3は,次の式に示すように17.14°である。
θ3=tan−1(La/(2*Lb))
=tan−1(1/(1+√5))=17.14°
By applying the golden ratio to the aspect ratio of the protrusion T1, the same shape is formed in the outer shape of the protrusion T1 (a Fibonacci sequence of aspect ratios), and by complicating the shape of the intersection, the length of the intersection is increased. You can lengthen the length. As a result, the risk of disconnection of the
Thus, by arranging the protruding portions T1 and T1a at the intersections of the
At this time, the apex of the protruding portion T1 is arranged along the wiring direction of the
θ3 = tan −1 (La / (2 * Lb))
= Tan −1 (1 / (1 + √5)) = 17.14 °
図9Dは,図9Bに対応し,曲線状の突出部T2を有する配線156を表す上面図である。ここでは,配線156,156aそれぞれが,交差部に曲線状の突出部T2,T2aを有する場合を考える。
FIG. 9D is a top view illustrating the
直線上の突出部T1と比較して,曲線状の突出部T2によって,配線156aの断線のリスクをより低減できる。以下の3つの理由により,配線156aに亀裂が入り難いからである。
(1)突出部T2の先端が鋭利である事に起因し,配線156の形成時(エッチング時)のエッチング液の周り込み効果により,突出部T2の先端にテーパが形成され,段差が緩和される。
The risk of disconnection of the
(1) Due to the sharp tip of the projecting portion T2, a taper is formed at the tip of the projecting portion T2 due to the effect of the surrounding of the etching solution when forming the wiring 156 (during etching), and the step is alleviated. The
(2)突出部T2により,配線156,156aの交差部の形状が複雑になり,交差部の長さが長くなり亀裂が生じても断線の可能性が低減する。
これら理由(1),(2)は,直線状の突出部T1の場合での理由(1),(2)と対応するものであるが,突出部T2の形状が曲線状であることから,その効果がより大きくなる。
一方,次の理由(3)は曲線状の突出部T2に固有である。
(3)配線156,156aの段差に沿って亀裂が生じる可能性がある。曲線状の突出部T2によって,段差が1直線に形成されず亀裂を防止できる。
(2) The protruding portion T2 complicates the shape of the intersecting portions of the
These reasons (1) and (2) correspond to the reasons (1) and (2) in the case of the linear protrusion T1, but the shape of the protrusion T2 is curved. The effect is greater.
On the other hand, the following reason (3) is inherent to the curved protrusion T2.
(3) A crack may occur along the steps of the
図9Eは,交差する配線156,156aの交差部分を上から見た状態を表す上面図である。図9Fは,図9Eの配線156のみを表す上面図である。
本図に示すように,配線156,156aの交差角を90°と異ならせ,かつ突出部T3,T3aを配置することが可能である。このようにすると,配線156aの断線リスクをより低減できる。
FIG. 9E is a top view showing a state in which the intersecting portions of the intersecting
As shown in the figure, the crossing angle of the
このとき,突出部T3の頂点は,配線156aの配線方向に沿って配列される。即ち,配線156の配線方向と突出部T1の頂点の配列方向とのなす角θ1は,配線156,156aの交差角θと等しい。また,前述のように,突出部T3の縦横比率を黄金比としたとき,突出部T1の頂点の配列方向と,突出部T1の辺のなす角θ3は,17.14°である。
At this time, the apex of the protruding portion T3 is arranged along the wiring direction of the
ここで,突出部T3の辺と,配線156の配線方向とのなす角θ4の適正範囲を考える。
90°≦θ4≦90°+θ3
ここでは,角θ4が90°より鋭角だと配線156の形成時でのエッチングが困難となることから,(90°≦θ4)としている。
また,次の2式から,(θ4≦90°+θ3)が成立する。
θ4=θ1+θ3
θ1≦90°
なお,この2式の前者は,突出部T3の形状が三角形であり,その内角の和が180°であることに基づく。
角θ3が17.14°のとき,角θ4の好ましい範囲は以下のように表される。
90°≦θ4≦90°+θ3=107.14°
Here, an appropriate range of the angle θ4 formed by the side of the protruding portion T3 and the wiring direction of the
90 ° ≦ θ4 ≦ 90 ° + θ3
Here, if the angle θ4 is more acute than 90 °, etching at the time of forming the
Further, (θ4 ≦ 90 ° + θ3) is established from the following two equations.
θ4 = θ1 + θ3
θ1 ≦ 90 °
The former of these two formulas is based on the fact that the shape of the protrusion T3 is a triangle and the sum of the inner angles is 180 °.
When the angle θ3 is 17.14 °, a preferable range of the angle θ4 is expressed as follows.
90 ° ≦ θ4 ≦ 90 ° + θ3 = 107.14 °
ここで,(θ4=θ1+θ3)より,次の式が成立する。
90°−θ3≦θ1≦90°
角θ3を17.14°とすると,角θ1の好ましい範囲は以下のように表される。
72.86°≦θ1≦90°
なお,角度θ1は,必ずしもこの範囲に限定されるものではなく,10°≦θ1≦90°とすることも可能である。
Here, from (θ4 = θ1 + θ3), the following equation is established.
90 ° -θ3 ≦ θ1 ≦ 90 °
When the angle θ3 is 17.14 °, a preferable range of the angle θ1 is expressed as follows.
72.86 ° ≦ θ1 ≦ 90 °
Note that the angle θ1 is not necessarily limited to this range, and may be 10 ° ≦ θ1 ≦ 90 °.
図9Gは,交差する配線156,156aの交差部分を上から見た状態を表す上面図である。図9Hは,図9Hの配線156のみを表す上面図である。
突出部T4の辺は,いわゆるコッホ曲線から構成される。
コッホ曲線は,フラクタル曲線の一種であり,次のように,三角形の辺に,より小さな三角形を付加する操作を無限にくりかえしてできる曲線である(1つの線分を三等分し, その中央の部分を折れ線でおきかえる操作を無限に繰り返した極限)。即ち,三角形の各辺の中央に,その辺の長さの3分の1の長さの辺を有する三角形を付ける。できた図形の各辺にまた3分の1の長さの辺の三角形を付ける。これをくりかえして,小さな三角形をどんどん付けてゆく。
FIG. 9G is a top view illustrating a state in which the intersecting portions of the intersecting
The side of the protruding portion T4 is constituted by a so-called Koch curve.
A Koch curve is a type of fractal curve, and is a curve that can be created by repeating infinitely adding a smaller triangle to the side of a triangle (by dividing a line segment into three equal parts, The limit of repeating infinitely the operation of replacing the part with a broken line). In other words, a triangle having a side that is one third of the length of the side is attached to the center of each side of the triangle. A triangle with a length of one third is added to each side of the figure. Repeat this process and add small triangles.
理論上,コッホ曲線は,無限個の頂点を有し,辺の長さの合計も無限となる。このため,突出部T4の形状が複雑化する。このため,突出部T4の形成時にエッチング液の回り込みにより,その周辺部(先端部)にテーパが形成される。この結果,配線156aに断線が発生し難くなる。
なお,コッホ曲線はコンピュータプログラムで簡単に形成出来るために,配線156用のマスク形成やEB描画が容易である。
Theoretically, the Koch curve has an infinite number of vertices and the total length of the sides is infinite. For this reason, the shape of the protrusion T4 is complicated. For this reason, a taper is formed in the peripheral part (front-end | tip part) by the surrounding of etching liquid at the time of formation of protrusion part T4. As a result, disconnection hardly occurs in the
Since the Koch curve can be easily formed by a computer program, mask formation for the
図9Iは,交差する配線156,156aの交差部分を上から見た状態を表す上面図である。
上側の配線156aが部分配線CS0を有し,その配線方向が配線156の配線方向とほぼ一致している。この部分配線CS0は開口部Hを有する(部分配線CS0が2つに分岐)。また,この部分配線CS0の幅は,これと重なる配線156の幅より大きい。部分配線CS0,配線156の幅と開口部Hの大きさは,配線156,部分配線CS0の電気抵抗が同一になるよう調整される(面積換算で合わせ込む)。
FIG. 9I is a top view illustrating a state where the intersecting portions of the intersecting
The
部分配線CS0の幅が配線156の幅より大きいことから,配線156,156aのアライメントがずれても,分岐した部分配線CS0の何れかが配線156の段差に架かる事になり,断線しにくくなる。また,部分配線CS0が2本に分岐している為に断線の確率が1/2に低減される。さらに,部分配線CS0,配線156が並行に配置され,段差部分が長くなることでも,断線の可能性が低減する。
なお,この場合でも段差部に連続したコッホ曲線等のフラクタル構造を導入する事でテーパーが生じ断線の可能性を低減できる。
本変形例は,配線を多層化したことを除き,第1の実施形態と本質的に異なるところがないので,他の説明を省略する。
Since the width of the partial wiring CS0 is larger than the width of the
Even in this case, the possibility of disconnection can be reduced by introducing a fractal structure such as a Koch curve continuous to the stepped portion.
Since this modification has essentially no difference from the first embodiment except that the wiring is multilayered, other description is omitted.
(加速度センサ100の動作)
加速度センサ100による加速度の検出の原理を説明する。既述のように,接続部113には,合計12個のピエゾ抵抗素子Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4が配置されている。
これら各ピエゾ抵抗素子は,シリコンからなる接続部113の上面付近に形成されたP型もしくはN型の不純物ドープ領域(拡散層116)によって構成できる。
(Operation of the acceleration sensor 100)
The principle of acceleration detection by the
Each of these piezoresistive elements can be constituted by a P-type or N-type impurity doped region (diffusion layer 116) formed in the vicinity of the upper surface of the
3組のピエゾ抵抗素子Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4が,接続部113上のX軸方向,Y軸方向,X軸方向に一直線に並ぶように配置される。
なお,ピエゾ抵抗素子Rx1〜Rx4,Rz1〜Rz4は,接続部113によって配置が異なる。これはピエゾ抵抗素子Rによる接続部113の撓みの検出をより高精度化するためである。
Three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 are arranged on the connecting
The piezoresistive elements Rx1 to Rx4 and Rz1 to Rz4 are arranged differently depending on the connecting
3組のピエゾ抵抗素子Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4はそれぞれ,重量部132のX,Y,Z軸方向成分の変位を検出するX,Y,Z軸方向成分変位検出部として機能する。なお,4つのピエゾ抵抗素子Rz1〜Rz4は,必ずしもX軸方向に配置する必要はなく,Y軸方向に配置してもよい。
The three sets of piezoresistive elements Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 function as X, Y, and Z axis direction component displacement detectors that detect the displacement of the
ピエゾ抵抗素子Rの伸び(+),縮み(−)の組み合わせと,その伸び縮みの量それぞれから,加速度の方向および量を検出することができる。ピエゾ抵抗素子Rの伸び,縮みは,ピエゾ抵抗素子Rの抵抗の変化として検出できる。
例えば,接続部113の構成材料の結晶面指数が{100}で,ピエゾ抵抗素子Rの長手方向での結晶方向が<110>の場合を考える。ここで,各ピエゾ抵抗素子RがシリコンへのP型不純物ドープによって構成されているとする。このときには,ピエゾ抵抗素子Rの長手方向での抵抗値は,伸び方向の応力が作用したときには増加し,縮み方向の応力が作用した場合には減少する。
なお,ピエゾ抵抗素子RをシリコンへのN型不純物ドープによって構成したときには,抵抗値の増減が逆になる。
The direction and amount of acceleration can be detected from the combination of the expansion (+) and contraction (−) of the piezoresistive element R and the amount of expansion / contraction. The expansion and contraction of the piezoresistive element R can be detected as a change in the resistance of the piezoresistive element R.
For example, consider a case where the crystal plane index of the constituent material of the
Note that when the piezoresistive element R is configured by doping N-type impurities into silicon, the increase and decrease of the resistance value is reversed.
図10A〜図10Cはそれぞれ,ピエゾ抵抗素子Rの抵抗からX,Y,Zの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では,X,Y,Zの軸方向の加速度成分それぞれを検出するために,4組のピエゾ抵抗素子からなるブリッジ回路を構成し,そのブリッジ電圧を検出している。 10A to 10C are circuit diagrams showing configuration examples of detection circuits for detecting accelerations in the X, Y, and Z axial directions from the resistance of the piezoresistive element R, respectively. In this detection circuit, in order to detect acceleration components in the X, Y, and Z axial directions, a bridge circuit including four sets of piezoresistive elements is formed, and the bridge voltage is detected.
これらのブリッジ回路では入力電圧Vin(Vx_in,Vy_in,Vz_in)それぞれに対する出力電圧Vout(Vx_out,Vy_out,Vz_out)の関係は以下の式(1)〜(3)で表される。
Vx_out/Vx_in=
[Rx4/(Rx1+Rx4)−Rx3/(Rx2+Rx3)] ……式(1)
Vy_out/Vy_in=
[Ry4/(Ry1+Ry4)−Ry3/(Ry2+Ry3)] ……式(2)
Vz_out/Vz_in=
[Rz3/(Rz1+Rz3)−Rz4/(Rz2+Rz4)] ……式(3)
In these bridge circuits, the relationship of the output voltage Vout (Vx_out, Vy_out, Vz_out) with respect to each of the input voltages Vin (Vx_in, Vy_in, Vz_in) is expressed by the following equations (1) to (3).
Vx_out / Vx_in =
[Rx4 / (Rx1 + Rx4) −Rx3 / (Rx2 + Rx3)] (1)
Vy_out / Vy_in =
[Ry4 / (Ry1 + Ry4) −Ry3 / (Ry2 + Ry3)] (2)
Vz_out / Vz_in =
[Rz3 / (Rz1 + Rz3) −Rz4 / (Rz2 + Rz4)] (3)
加速度とピエゾ抵抗Rの伸び縮み量が比例し,さらにピエゾ抵抗素子Rの伸び縮の量と抵抗値Rの変化とが比例する。この結果,入力電圧に対する出力電圧の比(Vxout/Vxin,Vyout/Vyin,Vzout/Vzin)は加速度と比例し,X,Y,Z軸それぞれでの加速度を分離して測定することが可能となる。 The amount of expansion and contraction of the piezoresistor R is proportional to the acceleration, and the amount of expansion and contraction of the piezoresistive element R is proportional to the change in the resistance value R. As a result, the ratio of the output voltage to the input voltage (Vxout / Vxin, Vyout / Vyin, Vzout / Vzin) is proportional to the acceleration, and the acceleration on the X, Y, and Z axes can be measured separately. .
(加速度センサ100の作成)
加速度センサ100の作成工程につき説明する。
図11は,加速度センサ100の作成手順の一例を表すフロー図である。また,図12A〜図12Oは,図4に対応し,図11の作成手順における加速度センサ100の状態を表す断面図である。
(Creation of acceleration sensor 100)
The production process of the
FIG. 11 is a flowchart showing an example of a procedure for creating the
(1)半導体基板Wの用意(ステップS11,および図12A)
図12Aに示すように,第1,第2,第3の層11,12,13の3層を積層してなる半導体基板Wを用意する。
(1) Preparation of semiconductor substrate W (step S11 and FIG. 12A)
As shown in FIG. 12A, a semiconductor substrate W is prepared by laminating three layers of first, second and
第1,第2,第3の層11,12,13はそれぞれ,第1の構造体110,接合部120,第2の構造体130を構成するための層であり,ここでは,シリコン,酸化シリコン,シリコンからなる層とする。
シリコン/酸化シリコン/シリコンという3層の積層構造をもった半導体基板Wは,シリコン基板上にシリコン酸化膜を積層した基板と,シリコン基板とを接合後,後者のシリコン基板を薄く研磨することで作成できる(いわゆるSOI基板)。また,半導体基板Wは,シリコン基板上に,シリコン酸化膜,シリコン膜を順に積層することでも作成できる。
The first, second, and
A semiconductor substrate W having a three-layer structure of silicon / silicon oxide / silicon is obtained by bonding a silicon substrate with a silicon oxide film on a silicon substrate and then polishing the latter silicon substrate thinly. It can be created (so-called SOI substrate). The semiconductor substrate W can also be created by sequentially laminating a silicon oxide film and a silicon film on a silicon substrate.
第2の層12を第1,第3の層11,13とは異なる材料から構成しているのは,第1,第3の層11,13とエッチング特性を異ならせ,エッチングのストッパ層として利用するためである。第1の層11に対する上面からのエッチング,および第3の層13に対する下面からのエッチングの双方で,第2の層12がエッチングのストッパ層として機能する。
なお,ここでは第1の層11と第3の層13とを同一材料(シリコン)によって構成するものとするが,第1,第2,第3の層11,12,13のすべてを異なる材料によって構成しても良い。
The reason why the
Here, the
(2)拡散マスク14の形成(ステップS12,および図12B)
第1の層11上に拡散マスク14を形成する。第1の層11にピエゾ抵抗素子Rの拡散層116を形成するためである。
例えば,低圧CVD(Low Pressure-Chemical Vapor Deposition)によって,第1の層11上にSiN膜を積層し,レジストをマスクとしてRIE(Reactive Ion Etching)で開口を形成する。このようにして,第1の層11上に開口15を有する膜,即ち,拡散マスク14が形成される。
(2) Formation of diffusion mask 14 (step S12 and FIG. 12B)
A
For example, a SiN film is laminated on the
(3)拡散層116の形成(ステップS13,および図12C)
拡散マスク14を用いて拡散層116のパターンを形成する。この形成は次のa〜cのようにして行われる。
a.拡散マスク14上に不純物層,例えば,Bを含有する層を形成する。例えば,スピンコートによって,Bを含有する層を形成できる。
b.熱処理によって,不純物層に含まれる不純物,例えば,Bを第1の層11内に拡散させ,拡散層116を形成する。例えば,1000℃の熱処理によって,Bが熱拡散される。
c.拡散マスク14上の不純物層を除去する。例えば,フッ酸を用いて,Bの不純物層をエッチングする。
d.上記a〜cでは熱拡散を用いて拡散層116を形成している。これに対して,熱拡散以外の手段,例えば,イオン打ち込みによって拡散層116を形成しても差し支えない。
(3) Formation of diffusion layer 116 (step S13 and FIG. 12C)
A pattern of the
a. An impurity layer, for example, a layer containing B is formed on the
b. By the heat treatment, impurities contained in the impurity layer, for example, B are diffused into the
c. The impurity layer on the
d. In the above a to c, the
(4)拡散マスク14の除去(ステップS14,および図12D)
拡散マスク14を除去する。拡散マスク14の構成材料がSiNの場合,熱リン酸によって,これをエッチング,除去できる。この結果,第1の層11が露出される。
(4) Removal of diffusion mask 14 (step S14 and FIG. 12D)
The
(5)絶縁層151の形成(ステップS15,および図12E)
第1の層11上に絶縁層151を形成する。例えば,第1の層11の表面を熱酸化することで,SiO2の層を形成できる。
絶縁層151にコンタクトホール(開口)154を形成する。例えば,レジストをマスクとしたRIEによって,絶縁層151にコンタクトホール(開口)154のパターンを形成できる。
(5) Formation of insulating layer 151 (step S15 and FIG. 12E)
An insulating
A contact hole (opening) 154 is formed in the insulating
(6)配線156の形成(ステップS16,および図12F)
絶縁層151上に配線156を形成する。この形成は次のa,bのようにして行われる。
a.第1の層11上にNdを含むAl層を形成する。例えば,スパッタリングによって,Ndを含むAlを堆積できる。この堆積の結果,第1の層11上に配線層152が,コンタクトホール154内に層間接続導体155が形成される。
この膜の構成材料として,Ndを含むAlを用いているのは,後の熱処理時におけるヒロックの発生を防止するためである。
(6) Formation of wiring 156 (step S16 and FIG. 12F)
A
a. An Al layer containing Nd is formed on the
The reason why Al containing Nd is used as the constituent material of this film is to prevent the generation of hillocks during the subsequent heat treatment.
b.配線層152をパターニングして,配線156,およびボンディングパッド157のパターンのパターンを形成する。例えば,レジストをマスクとしてウェットエッチングすることで,配線156,およびボンディングパッド157のパターンのパターンを形成できる。
b. The
c.ここで,図6に示したように,配線層を多層とすることが可能である。この場合,次のような工程が付加される。
・配線層152上に絶縁層151aを形成する。例えば,CVDにより配線層152上にSiO2の層を形成する。
・絶縁層151aに第2のコンタクトホールのパターンを形成する。上下の配線層152,152a間での導通のためである。
・絶縁層151a上にNdを含むAl層(配線層152a)を形成する。このとき,第2のコンタクトホール内に第2の層間接続導体が形成される。配線層を2層以上とする場合でも,その構成材料としてNdを含むAlを用いることがヒロック発生を防止する上で有効である。
・配線層152aをパターニングして,配線156aを形成する。この配線156aは,第2の層間接続導体によって,配線156と接続される。
・以上は,配線層が2層の場合である。必要であれば,第3の絶縁層,第3の配線を追加して形成することで,配線層を3層以上とすることができる。
c. Here, as shown in FIG. 6, the wiring layer can be multi-layered. In this case, the following steps are added.
An insulating
A second contact hole pattern is formed in the insulating
An Al layer (
The
・ The above is the case where there are two wiring layers. If necessary, the third insulating layer and the third wiring can be added to form three or more wiring layers.
(7)保護層153の形成(ステップS17,および図12G)
配線層152上に保護層153を形成する。例えば,低圧CVDにより,SiN層を堆積する。このとき,例えば,300℃,あるいは350℃程度に配線層152が加熱され,配線156にヒロックが発生する可能性がある。配線層152の構成材料をNd含有Alとすることで,ヒロックの発生が防止される。なお,この詳細は後述する。
(7) Formation of protective layer 153 (step S17 and FIG. 12G)
A
(8)熱処理(ステップS18,および図12G)
半導体基板Wを熱処理する。拡散層116と層間接続導体155間をオーム性接触(オーミックコンタクト)させるためである。このとき,例えば,380℃,あるいは400℃程度に配線層152が加熱され,配線156にヒロックが発生する可能性がある。配線層152の構成材料をNd含有Alとすることで,ヒロックの発生が防止される。なお,この詳細は後述する。
(8) Heat treatment (step S18 and FIG. 12G)
The semiconductor substrate W is heat-treated. This is to make ohmic contact between the
(9)パッド開口158の形成(ステップS19,および図12H)
保護層153にパッド開口158を形成する。レジストをマスクとするRIEによって,保護層153をエッチングしてパッド開口158を形成できる。
(9) Formation of pad opening 158 (step S19 and FIG. 12H)
A
(10)第1の構造体110の作成(第1の層11のエッチング,ステップS20,および図12I)
第1の層11をエッチングすることにより,開口部115を形成し,第1の構造体110を形成する。即ち,第1の層11に対して浸食性を有し,第2の層12に対して浸食性を有しないエッチング方法を用いて,第1の層11の所定領域(開口部115)に対して,第2の層12の上面が露出するまで厚み方向にエッチングする。
(10) Creation of first structure 110 (etching of
By etching the
第1の層11の上面に,第1の構造体110に対応するパターンをもったレジスト層を形成し,このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では,第2の層12に対する浸食は行われないので,第1の層11の所定領域(開口部115)のみが除去される。
図12Iは,第1の層11に対して,上述のようなエッチングを行い,第1の構造体110を形成した状態を示す。
A resist layer having a pattern corresponding to the
FIG. 12I shows a state where the
(11)第2の構造体130の作成(第3の層13のエッチング,ステップS21,および図12J,図12K)
第2の構造体130は2段階に区分して作成される。
1)突出部134の形成(図12J)
第3の層13の下面に,突出部134に対応するパターンをもったレジスト層を形成し,このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果,第3の層13の下面に窪み(凹部)21が形成される。この窪み21の外周が突出部134である。
(11) Creation of second structure 130 (etching of
The
1) Formation of protrusion 134 (FIG. 12J)
A resist layer having a pattern corresponding to the
2)台座131および重量部132の形成(図12K)
第3の層13の窪み21をさらにエッチングすることにより,開口部133を形成し,第2の構造体130を形成する。即ち,第3の層13に対して浸食性を有し,第2の層12に対して浸食性を有しないエッチング方法により,第3の層13の所定領域(開口部133)に対して,第2の層12の下面が露出するまで厚み方向へのエッチングを行う。
2) Formation of
By further etching the
第3の層13の下面に,第2の構造体130に対応するパターンをもったレジスト層を形成する。窪み21内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では,第2の層12に対する浸食は行われないので,第3の層13の所定領域(開口部133)のみが除去される。
A resist layer having a pattern corresponding to the
図12Kは,第3の層13に対して,上述のようなエッチングを行い,第2の構造体130を形成した状態を示す。
FIG. 12K shows a state where the
なお,上述した第1の層11に対するエッチング工程(ステップS20)と,第3の層13に対するエッチング工程(ステップS21)の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし,同時に行っても差し支えない。
The order of the etching process (step S20) for the
(12)接合部120の作成(第2の層12のエッチング,ステップS22,および図12L)
第2の層12をエッチングすることにより,接合部120を形成する。即ち,第2の層12に対しては浸食性を有し,第1の層11および第3の層13に対しては浸食性を有しないエッチング方法により,第2の層12に対して,その露出部分から厚み方向および層方向にエッチングする。
(12) Creation of joint 120 (etching of
Etching the
以上の製造プロセスにおいて,第1の構造体110を形成する工程(ステップS20)と,第2の構造体130を形成する工程(ステップS21)では,次の2つの条件を満たすエッチング法を行う必要がある。
第1の条件は,各層の厚み方向への方向性を持つことである,第2の条件は,シリコン層に対しては浸食性を有するが,酸化シリコン層に対しては浸食性を有しないことである。第1の条件は,所定寸法をもった開口部や溝を形成するために必要な条件であり,第2の条件は,酸化シリコンからなる第2の層12を,エッチングストッパ層として利用するために必要な条件である。
In the above manufacturing process, it is necessary to perform an etching method that satisfies the following two conditions in the step of forming the first structure 110 (step S20) and the step of forming the second structure 130 (step S21). There is.
The first condition is to have directionality in the thickness direction of each layer. The second condition is erosive to the silicon layer but not erodible to the silicon oxide layer. That is. The first condition is a condition necessary for forming an opening or a groove having a predetermined size, and the second condition is for using the
第1の条件を満たすエッチング方法として,誘導結合型プラズマエッチング法(ICPエッチング法:Inductively-Coupled Plasma Etching Method )を挙げることができる。このエッチング法は,垂直方向に深い溝を掘る際に効果的な方法であり,一般に,DRIE(Deep Reactive Ion Etching )と呼ばれているエッチング方法の一種である。
この方法では,材料層を厚み方向に浸食しながら掘り進むエッチング段階と,掘った穴の側面にポリマーの壁を形成するデポジション段階と,を交互に繰り返す。掘り進んだ穴の側面は,順次ポリマーの壁が形成されて保護されるため,ほぼ厚み方向にのみ浸食を進ませることが可能になる。
As an etching method that satisfies the first condition, an inductively coupled plasma etching method (ICP etching method) can be given. This etching method is effective when digging deep grooves in the vertical direction, and is a kind of etching method generally called DRIE (Deep Reactive Ion Etching).
In this method, an etching stage in which the material layer is dug while being eroded in the thickness direction and a deposition stage in which a polymer wall is formed on the side surface of the dug hole are alternately repeated. Since the side walls of the holes that have been dug are protected by the formation of polymer walls, it is possible to advance erosion almost only in the thickness direction.
一方,第2の条件を満たすエッチングを行うには,酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば,エッチング段階では,SF6ガス,およびO2ガスの混合ガスを,デポジション段階では,C4F8ガスを用いることが考えられる。 On the other hand, in order to perform etching satisfying the second condition, an etching material having etching selectivity between silicon oxide and silicon may be used. For example, a mixed gas of SF 6 gas and O 2 gas may be used in the etching stage, and C 4 F 8 gas may be used in the deposition stage.
第2の層12に対するエッチング工程(ステップS22)では,次の2つの条件を満たすエッチング法を行う必要がある。第1の条件は,厚み方向とともに層方向への方向性をもつことであり,第2の条件は,酸化シリコン層に対しては浸食性を有するが,シリコン層に対しては浸食性を有しないことである。
第1の条件は,不要な部分に酸化シリコン層が残存して重量部132の変位の自由度を妨げることがないようにするために必要な条件である。第2の条件は,既に所定形状への加工が完了しているシリコンからなる第1の構造体110や第2の構造体130に浸食が及ばないようにするために必要な条件である。
In the etching process for the second layer 12 (step S22), it is necessary to perform an etching method that satisfies the following two conditions. The first condition is to have a direction in the layer direction as well as the thickness direction, and the second condition is erosive to the silicon oxide layer but erodible to the silicon layer. Is not to.
The first condition is a condition necessary for preventing the silicon oxide layer from remaining in an unnecessary portion and preventing the degree of freedom of displacement of the
第1,第2の条件を満たすエッチング方法として,バッファド弗酸(例えば,HF=5.5wt%,NH4F=20wt%の混合水溶液)をエッチング液として用いるウェットエッチングを挙げることができる。 As an etching method that satisfies the first and second conditions, wet etching using buffered hydrofluoric acid (for example, a mixed aqueous solution of HF = 5.5 wt% and NH 4 F = 20 wt%) can be given.
(13)基体140の接合(ステップS23,および図12M,図12N)
1)基体140への接合防止層141の形成(図12M)
基体140に接合防止層141を形成する。例えば,スパッタリングによって,基体140の上面にCrの層を形成する。さらに,レジストをマスクとするエッチングにより,突出部134の下面に対応するように,この層の外周を除去する。突出部134と基体140との接合を確保しつつ,重量部132と基体140との接合を防止するためである。
(13) Bonding of base 140 (step S23, and FIGS. 12M and 12N)
1) Formation of
A
2)半導体基板Wと基体140の接合(図12N)
半導体基板Wと基体140とを接合する。基体140と突出部134それぞれの構成材料がガラスおよびSiの場合,陽極接合(静電接合ともいう)が可能となる。
基体140と突出部134とを接触させて加熱した状態で,これらの間に電圧を印加する。加熱によって基体140のガラスが軟化する。また,ガラス中に含まれる可動イオン(例えば,Naイオン)の移動によって,基体140のガラスにナトリウム欠乏層が生成される。具体的には,可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し,ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果,基体140と突出部134間に電気的二重層が発生し,その静電引力によりこれらが接合される。
このとき,接合防止層141が,基体140と重量部132間でのイオンの移動を制限する。この結果,基体140と重量部132間での接合が防止される。
2) Bonding of the semiconductor substrate W and the base 140 (FIG. 12N)
The semiconductor substrate W and the base 140 are bonded. When the constituent materials of the
A voltage is applied between the base 140 and the
At this time, the
(14)半導体基板Wのダイシング(ステップS24および図12O)
互いに接合された半導体基板Wおよび基体140にダイシングソー等で切れ込みを入れて,個々の加速度センサ100に分離する。
(14) Dicing of the semiconductor substrate W (step S24 and FIG. 12O)
The semiconductor substrate W and the
(ヒロック発生防止の詳細)
以下,配線層152の構成材料をNd含有Alとすることによるヒロック発生防止の詳細を説明する。
ここでいうヒロックとは,配線156に形成される例えば,半球状の突起物をいう。配線156等が加熱されることで圧縮応力が発生する。この圧縮応力によって配線156等が塑性変形することで,ヒロックが発生する。
(Details of preventing hillocks)
Hereinafter, details of prevention of hillock generation by using Nd-containing Al as the constituent material of the
The hillock here refers to, for example, a hemispherical protrusion formed on the
配線156にヒロックが発生すると,配線156上の保護層153に応力が印加される。そのため,保護層153が破壊されたり,強度が低下したりする可能性がある(例えば,保護層153にヒビが入る)。また,保護層153の強度が低下すると,その後の接合部120の作成のためのエッチング時に,保護層153による配線156の保護が不十分となる可能性がある。即ち,接合部120のエッチング材料によって,配線156がエッチングされて断線し,加速度センサ100の動作不良を招くおそれがある。なお,第1,第2の構造体110,130等の作成時には,保護層153上にレジストを形成することで,配線156を保護することが可能である。
保護層153が破壊されたり,強度が低下したりしなくても,配線156が断線する可能性がある。即ち,ヒロックの発生によって,配線156が大きく変形して,断線する可能性がある。
When a hillock occurs in the
Even if the
保護層153を厚くすることで,その強度を増大し,ヒロック発生の影響を低減することも可能である。しかしながら,保護層153を厚くすると,保護層153の内部応力が加速度センサ100に与える影響も増大する。
保護層153の膜厚を大きくすると,保護層153が形成されている第1の構造体110,特に,接続部(梁)113に撓みが発生する。この撓みは,加速度センサ100による加速度の検出の障害となる可能性がある。
また,保護層153の膜厚を大きくすると,接続部(梁)113が実質的に厚くなり,かつ接続部(梁)113の表面とピエゾ抵抗素子Rとの距離が大きくなる。これらは,ピエゾ抵抗素子Rに印加される応力の低下,ひいては加速度センサ10の感度の低下を招く原因となる。
By increasing the thickness of the
When the film thickness of the
Further, when the film thickness of the
本実施形態では,配線層152の構成材料にNd含有Alを用いることで,配線156へのヒロックの発生を防止し,保護層153の膜厚増大を不要としている。
配線156の構成材料が純Alの場合,加熱による温度上昇により,配線156内の内部応力は引張応力から圧縮応力へと変化する。この圧縮応力がある値(ヒロック発生応力)より大きくなると,配線156の塑性変形が開始される。圧縮応力により配線156の構成原子が移動し(いわゆるクリープ),集まることで,ヒロックが形成される。
このヒロック発生応力は温度依存性があり,温度が高くなると小さくなる。また,ヒロック発生応力は,いわゆる降伏応力より大きい。即ち,圧縮応力が降伏応力を超えても直ちにヒロックが形成される訳ではない。
In the present embodiment, Nd-containing Al is used as the constituent material of the
When the constituent material of the
This hillock stress is temperature dependent and decreases with increasing temperature. The hillock stress is larger than the so-called yield stress. That is, even if the compressive stress exceeds the yield stress, hillocks are not immediately formed.
配線156の構成材料をAlNd合金とすると,昇温時に配線156内のNdが再結晶化し析出する。この析出によって配線156の構造が再構成され,配線156内の内部応力が低減される。この結果,配線156内での圧縮応力によるヒロックの発生が防止される。
以上のように,AlにNdを添加することで,昇温時にNdの再結晶化がなされ,内部応力が緩和されることで,配線層152へのヒロックの発生が防止される。
When the constituent material of the
As described above, by adding Nd to Al, Nd is recrystallized when the temperature is raised, and internal stress is alleviated, so that generation of hillocks in the
AlへのNdの添加量は,1.5〜10at%が好ましく,2〜3at%がより好ましい。Ndの添加量が小さいと,内部応力の緩和が不十分となり,ヒロックが発生する可能性がある。一方,Ndの添加量が大きいと,配線156の内部抵抗および硬さが大きくなって,好ましくない。
The amount of Nd added to Al is preferably 1.5 to 10 at%, more preferably 2 to 3 at%. If the amount of Nd added is small, the internal stress is not sufficiently relaxed and hillocks may occur. On the other hand, if the amount of Nd added is large, the internal resistance and hardness of the
配線156の構成材料をAlNd合金とすることは,配線層を多層化したときにより有効である。
多層化した配線層でヒロックが発生すると,配線層間の絶縁膜,最外周の保護膜が破壊されたり,強度が低下したりする可能性がある。絶縁膜,保護膜の強度低下は,第1,第2の構造体110,130等の作成のためのエッチング時に,配線の保護が不十分となり,配線の断線,配線間の絶縁不良を招くおそれがある。例えば,上下の配線が交差している箇所で,ヒロックが発生すると,上下の配線間で絶縁不良が生じる可能性が大きい。
以上のように,配線156,156aの構成材料をAlNd合金とすることで,配線層の多層化に効果的に対応することが可能となる。
It is more effective to use an AlNd alloy as the constituent material of the
If hillocks occur in the multi-layered wiring layer, the insulating film between the wiring layers and the protective film on the outermost periphery may be destroyed or the strength may be reduced. The decrease in the strength of the insulating film and the protective film may cause insufficient protection of the wiring during etching for forming the first and
As described above, by using AlNd alloy as the constituent material of the
(実施例)
配線層152の構成材料と,ヒロックの発生の有無につき実験的検討を加えた。
具体的には,シリコン基板にNd含有Al膜を形成し,熱処理によるヒロックの発生の有無を確認した。熱処理条件として温度400℃,処理時間1時間とした。ヒロックの有無は,光学顕微鏡により観察した。
Ndの含有率が0at%(純Al),1.3at%では,ヒロックの発生が観察された。一方,Ndの含有率が2.0at%では,ヒロックの発生が観察されなかった。この結果から,Ndの含有率が1.5at%程度以上でヒロックの低減が可能と考えられる。
Ndの含有率を2.0at%,処理温度を30分として,温度を200℃,300℃,400℃,430℃と変化させた場合,いずれの温度でもヒロックの発生が観察されなかった。
(Example)
An experimental study was made on the constituent material of the
Specifically, an Nd-containing Al film was formed on a silicon substrate, and the presence or absence of hillocks due to heat treatment was confirmed. The heat treatment conditions were a temperature of 400 ° C. and a treatment time of 1 hour. The presence or absence of hillocks was observed with an optical microscope.
When the Nd content was 0 at% (pure Al) and 1.3 at%, generation of hillocks was observed. On the other hand, the occurrence of hillocks was not observed when the Nd content was 2.0 at%. From this result, it is considered that hillocks can be reduced when the Nd content is about 1.5 at% or more.
When the Nd content was 2.0 at%, the treatment temperature was 30 minutes, and the temperature was changed to 200 ° C., 300 ° C., 400 ° C., and 430 ° C., no hillocks were observed at any temperature.
以上の知見に基づき,Ndの含有率が2.0at%のAl膜を配線層152として加速度センサ100を作成した。この結果,配線156が第1,第2の構造体110,130等の作成時に断線等することなく良好な結果が得られた。このときの配線層152の膜厚は100nm,配線156の幅は6μm,保護層153は膜厚200μmのSiNとした。
これに対して,純Alを配線層152として加速度センサ100を作成した場合には,配線156に断線が生じる場合があった。
Based on the above knowledge, the
On the other hand, when the
(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
例えば,Al−Ndに替えて,Al−Ta,Ti,Cr,またはMo等の材料を用いることができる。即ち,AlTa等の合金を配線層152として用いることができる。既述のように,Ndは昇温時の再結晶化による内部応力の緩和によって,配線層152へのヒロックの発生を防止する。このような内部応力の緩和が可能な材料はNdに限られない。
(Other embodiments)
Embodiments of the present invention are not limited to the above-described embodiments, and can be expanded and modified. The expanded and modified embodiments are also included in the technical scope of the present invention.
For example, instead of Al—Nd, a material such as Al—Ta, Ti, Cr, or Mo can be used. That is, an alloy such as AlTa can be used as the
100 加速度センサ
110 第1の構造体
111 固定部
112 変位部
113 接続部
115 開口部
116 拡散層
120 接合部
121 接合部
122 接合部
130 第2の構造体
131 台座
132(132a-133e) 重量部
133 開口部
134 突出部
140 基体
141 接合防止層
150 配線構造
151 絶縁層
152 配線層
153 保護層
154 コンタクトホール
155 層間接続導体
156 配線
157 ボンディングパッド
158 パッド開口
Rx1-Rx4,Ry1-Ry4,Rz1-Rz4 ピエゾ抵抗素子
100
Claims (12)
前記変位部に接合される重量部と,前記重量部を囲んで配置され,かつ前記固定部に接合される台座と,を有し,第2の半導体材料から構成され,かつ前記第1の構造体に積層して配置される第2の構造体と,
前記接続部に配置される拡散層から構成されるピエゾ抵抗素子と,
前記拡散層を被覆する第1の絶縁層と,
前記第1の絶縁層を貫通して前記拡散層に接続される層間接続導体と,前記第1の絶縁層上に配置されて前記層間接続導体に接続される第1の配線と,を有し,かつAlとNdとを含む導体部と,
前記導体部を被覆する第2の絶縁層と,
前記導体部と前記第2の絶縁層との間に配置される第3の絶縁層と,
前記第3の絶縁層と前記第2の絶縁層との間に配置され,90°と異なる角度で前記第1の配線と交差し,かつAlとNdとを含む第2の配線と,
を具備することを特徴とする加速度センサ。 A fixed portion having an opening; a displacement portion disposed in the opening and displaced with respect to the fixed portion; and a connection portion connecting the fixed portion and the displacement portion; A first structure integrally formed of a first semiconductor material;
The first structure includes a weight part joined to the displacement part, a pedestal arranged so as to surround the weight part and joined to the fixed part, and made of a second semiconductor material. A second structure disposed in a stack on the body;
A piezoresistive element composed of a diffusion layer disposed in the connecting portion;
A first insulating layer covering the diffusion layer;
An interlayer connection conductor that penetrates the first insulating layer and is connected to the diffusion layer; and a first wiring that is disposed on the first insulating layer and connected to the interlayer connection conductor. And a conductor part including Al and Nd;
A second insulating layer covering the conductor portion;
A third insulating layer disposed between the conductor portion and the second insulating layer;
A second wiring disposed between the third insulating layer and the second insulating layer, intersecting the first wiring at an angle different from 90 ° and including Al and Nd;
An acceleration sensor comprising:
ことを特徴とする請求項1記載の加速度センサ。 The acceleration sensor according to claim 1, wherein the first wiring has a protrusion at a portion intersecting with the second wiring.
前記第1の配線の配線方向に対応する第1の辺と,前記第1の配線の配線方向に対応しない第2,第3の辺と,を有する第1の三角形状と,
前記第2の辺に配置され,第4,第5の辺を有する第2の三角形状と,
前記第3の辺に配置され,第6,第7の辺を有する第3の三角形状と,
前記第4〜第7の辺にそれぞれ配置される第4〜第7の三角形状と,を有する
ことを特徴とする請求項2記載の加速度センサ。 The protrusion is
A first triangular shape having a first side corresponding to the wiring direction of the first wiring, and a second side and a third side not corresponding to the wiring direction of the first wiring;
A second triangular shape disposed on the second side and having fourth and fifth sides;
A third triangular shape disposed on the third side and having sixth and seventh sides;
The acceleration sensor according to claim 2, further comprising: fourth to seventh triangular shapes arranged on the fourth to seventh sides, respectively.
ことを特徴とする請求項1乃至3のいずれか1項に記載の加速度センサ。 The acceleration sensor according to any one of claims 1 to 3, wherein the Nd content of the conductor portion is 1.5 at% or more and 10 at% or less.
ことを特徴とする請求項1乃至4のいずれか1項に記載の加速度センサ。 The acceleration sensor according to any one of claims 1 to 4, wherein each of the first and second semiconductor materials is silicon.
前記第1の層上に,第1の絶縁層を形成するステップと,
前記第1の絶縁層に,前記拡散層に通じる開口を形成するステップと,
前記第1の絶縁層を貫通して前記拡散層に接続される層間接続導体と,前記第1の絶縁層上に配置されて前記層間接続導体に接続される第1の配線と,を有し,かつAlとNdとを含む導体部を形成するステップと,
前記導体部を被覆する第2の絶縁層を形成するステップと,
前記半導体基板を熱処理して,前記拡散層と,前記層間接続導体とをオーム性接触させるステップと,
前記第1の層をエッチングして,開口を有する固定部と,この開口内に配置され,かつ前記固定部に対して変位する変位部と,前記固定部と前記変位部とを接続する接続部と,
を有する第1の構造体を形成するステップと,
前記第2の層をエッチングして,前記変位部に接合される重量部と,前記重量部を囲んで配置され,かつ前記固定部に接合される台座と,を有する第2の構造体を形成するステップと,
前記第2の絶縁層上に,90°と異なる角度で前記第1の配線と交差し,かつAlとNdとを含む第2の配線を形成するステップと,
前記第2の配線上に,第3の絶縁層を形成するステップと,
を具備することを特徴とする加速度センサの製造方法。 Impurities are introduced into the first layer of the semiconductor substrate in which a first layer made of a first semiconductor material, a second layer made of an oxide, and a third layer made of a second semiconductor material are sequentially stacked. Diffusing and forming a diffusion layer as a piezoresistive element;
Forming a first insulating layer on the first layer;
Forming an opening in the first insulating layer leading to the diffusion layer;
An interlayer connection conductor that penetrates the first insulating layer and is connected to the diffusion layer; and a first wiring that is disposed on the first insulating layer and connected to the interlayer connection conductor. And forming a conductor portion containing Al and Nd;
Forming a second insulating layer covering the conductor portion;
Heat-treating the semiconductor substrate to bring the diffusion layer and the interlayer connection conductor into ohmic contact;
Etching the first layer to fix a fixed portion having an opening, a displacement portion disposed in the opening and displaced relative to the fixed portion, and a connection portion connecting the fixed portion and the displacement portion When,
Forming a first structure having:
The second layer is etched to form a second structure having a weight part joined to the displacement part and a pedestal arranged to surround the weight part and joined to the fixed part. Steps to do,
Forming a second wiring on the second insulating layer that intersects the first wiring at an angle different from 90 ° and includes Al and Nd;
Forming a third insulating layer on the second wiring;
A method for manufacturing an acceleration sensor, comprising:
ことを特徴とする請求項6記載の加速度センサの製造方法。 The method of manufacturing an acceleration sensor according to claim 6, wherein the first wiring has a protruding portion at a portion intersecting with the second wiring.
前記第1の配線の配線方向に対応する第1の辺と,前記第1の配線の配線方向に対応しない第2,第3の辺と,を有する第1の三角形状と,
前記第2の辺に配置され,第4,第5の辺を有する第2の三角形状と,
前記第3の辺に配置され,第6,第7の辺を有する第3の三角形状と,
前記第4〜第7の辺にそれぞれ配置される第4〜第7の三角形状と,を有する
ことを特徴とする請求項7記載の加速度センサの製造方法。 The protrusion is
A first triangular shape having a first side corresponding to the wiring direction of the first wiring, and a second side and a third side not corresponding to the wiring direction of the first wiring;
A second triangular shape disposed on the second side and having fourth and fifth sides;
A third triangular shape disposed on the third side and having sixth and seventh sides;
The method for manufacturing an acceleration sensor according to claim 7, further comprising: fourth to seventh triangular shapes arranged on the fourth to seventh sides, respectively.
ことを特徴とする請求項6乃至8のいずれか1項に記載の加速度センサの製造方法。 The method for manufacturing an acceleration sensor according to any one of claims 6 to 8, wherein the Nd content of the conductor portion is 1.5 at% or more.
ことを特徴とする請求項6乃至9のいずれか1項に記載の加速度センサの製造方法。 The method for manufacturing an acceleration sensor according to claim 6, wherein the heat treatment temperature is 380 ° C. or higher.
ことを特徴とする請求項6乃至10のいずれか1項に記載の加速度センサの製造方法。 11. The method for manufacturing an acceleration sensor according to claim 6, wherein a temperature at the time of forming the third insulating layer is 300 ° C. or higher.
ことを特徴とする請求項6乃至11のいずれか1項に記載の加速度センサの製造方法。 The method of manufacturing an acceleration sensor according to any one of claims 6 to 11, wherein the first and second semiconductor materials are both silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006154225A JP5023558B2 (en) | 2006-06-02 | 2006-06-02 | Acceleration sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006154225A JP5023558B2 (en) | 2006-06-02 | 2006-06-02 | Acceleration sensor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007322297A JP2007322297A (en) | 2007-12-13 |
| JP5023558B2 true JP5023558B2 (en) | 2012-09-12 |
Family
ID=38855250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006154225A Expired - Fee Related JP5023558B2 (en) | 2006-06-02 | 2006-06-02 | Acceleration sensor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5023558B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8518310B2 (en) | 2006-10-10 | 2013-08-27 | Nitto Denko Corporation | Process for producing a dried composite semipermeable membrane |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175197A (en) * | 1991-10-22 | 1993-07-13 | Yokogawa Electric Corp | Wiring of semiconductor device |
| JPH09211020A (en) * | 1996-02-06 | 1997-08-15 | Matsushita Electric Ind Co Ltd | Accelerometer |
| JPH10116997A (en) * | 1996-10-14 | 1998-05-06 | Texas Instr Japan Ltd | Composite device |
| JP4217287B2 (en) * | 1997-11-28 | 2009-01-28 | 三菱電機株式会社 | TFT array substrate and liquid crystal display device using the same |
| JP2000249718A (en) * | 1999-02-26 | 2000-09-14 | Asahi Chem Ind Co Ltd | Semiconductor sensor and its manufacture |
| JP4518738B2 (en) * | 2002-12-18 | 2010-08-04 | Okiセミコンダクタ株式会社 | Acceleration sensor |
| JP2006032863A (en) * | 2004-07-21 | 2006-02-02 | Mitsubishi Cable Ind Ltd | Electrode for n-type nitride semiconductor layer and its manufacturing method and light emitting element containing same |
-
2006
- 2006-06-02 JP JP2006154225A patent/JP5023558B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8518310B2 (en) | 2006-10-10 | 2013-08-27 | Nitto Denko Corporation | Process for producing a dried composite semipermeable membrane |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007322297A (en) | 2007-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100824926B1 (en) | Semiconductor type 3-axis acceleration sensor | |
| CN101624168B (en) | Sensor and manufacture method thereof | |
| US8573058B2 (en) | Acceleration sensor and electronic device | |
| JP5023558B2 (en) | Acceleration sensor and manufacturing method thereof | |
| JP5395412B2 (en) | Interposer | |
| JP2007322299A (en) | Acceleration sensor and manufacturing method thereof | |
| JP2008241482A (en) | Sensor device | |
| JP4073731B2 (en) | Force sensor and acceleration sensor using resistance element and manufacturing method thereof | |
| JP5941808B2 (en) | Pressure sensor element | |
| JP2007303928A (en) | Acceleration sensor and its manufacturing method | |
| JP3938199B1 (en) | Wafer level package structure and sensor device | |
| JP2011095010A (en) | Electrostatic sensor | |
| JP4715503B2 (en) | Manufacturing method of sensor module | |
| KR101965051B1 (en) | Strain Gauge and Strain Sensor Comprising the Same | |
| JP3938201B1 (en) | Sensor device and manufacturing method thereof | |
| JP4952069B2 (en) | Method for manufacturing acceleration sensor | |
| JP5115416B2 (en) | Acceleration sensor and manufacturing method thereof | |
| JP4665733B2 (en) | Sensor element | |
| JP5401820B2 (en) | Sensor | |
| JP2010048700A (en) | Mems and method for manufacturing mems | |
| JP3938203B1 (en) | Sensor element and wafer level package structure | |
| JP3938206B1 (en) | Wafer level package structure and sensor element | |
| JP2007173757A (en) | Sensor element | |
| JP4000168B2 (en) | Sensor device | |
| JP5309652B2 (en) | Acceleration sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5023558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |