JP5025103B2 - Ｉｃチップの作製方法 - Google Patents

Description

本発明は、ＩＣチップ及びその作製方法に関する。

近年、データを送受信するＩＣチップの開発が盛んに進められており、このようなＩＣチップは、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれる（例えば、特許文献１参照）。現在実用化されているＩＣチップは、シリコン基板を用いたものが主流であり、当該ＩＣチップは、シリコン基板の一表面に素子の形成を行った後、一表面と反対の表面を研削、研磨して作成することで、薄型のものを提供する。
特開２００４−２８２０５０号公報 （第１１−１４頁、第５図）

ＩＣチップの普及に際し、その低コスト化が進められているが、シリコン基板は高価であるためにＩＣチップの単価を下げることは難しかった。また、市販されているシリコン基板は、円形であり、最大でも直径１２インチ（３０センチ）程度であった。そのため、シリコン基板の大きさには限界があるため、大量生産が難しかった。

上記の実情を鑑み、本発明は、ＩＣチップの単価を下げることを課題とする。また、ＩＣチップの大量生産を可能とすることを課題とする。

本発明は、シリコン基板を使用せず、ガラス基板などの大きさに制約がない基板を用いることで、大量生産を可能とし、ＩＣチップの単価を下げることを実現する。また、ガラス基板等の基板を研削、研磨することで、薄型のＩＣチップを提供する。

本発明のＩＣチップの作製方法は、絶縁表面を有する基板の一表面（基板の一方の面）に薄膜集積回路を複数形成するステップと、薄膜集積回路を覆うように第１のフィルムを設けるステップと、第１のフィルムを覆うように第２のフィルムを設けるステップと、基板の一表面と反対の表面（基板の他方の面）を研削するステップと、研削した基板の表面を研磨するステップと、基板と薄膜集積回路が含む絶縁膜と第１のフィルムとを切断して、基板と薄膜集積回路と第１のフィルムとが積層されたＩＣチップを複数形成するステップと、ＩＣチップの間に隙間が形成されるように第２のフィルムを延伸させるステップと、第２のフィルムからＩＣチップを分離させるステップと、ＩＣチップの一方の面を第１の基体に接着させるステップと、ＩＣチップの他方の面を第２の基体に接着させるステップとを有することを特徴とする。

上記の工程において、第２のフィルムからＩＣチップを分離する工程は、第２のフィルムに光を照射した後、ピックアップ手段を用いて、第２のフィルム上のＩＣチップを取り出すことにより行い、ＩＣチップの一方の面を第１の基体に接着させる工程は、ピックアップ手段を用いて、ＩＣチップの面を第１の基体上に設けることにより行う。

また、上記の工程において、第２のフィルムからＩＣチップを分離する工程と、ＩＣチップの一方の面を第１の基体に接着させる工程は、第２のフィルムに光を照射し、ＩＣチップの一方の面を覆うように第１の基体を設けた後、第１の基体を加熱することによりＩＣチップの一方の面を第１の基体に接着させると共に、ＩＣチップが接着した第１の基体と第２のフィルムとを分離することにより行うことを特徴とする。

本発明のＩＣチップの作製方法は、絶縁表面を有する基板の一表面（基板の一方の面）に薄膜集積回路を複数形成するステップと、薄膜集積回路を覆うようにフィルムを設けるステップと、基板の一表面と反対の表面（基板の他方の面）を研削するステップと、研削した基板の表面を研磨するステップと、基板と薄膜集積回路が含む絶縁膜を切断して、基板と薄膜集積回路とが積層されたＩＣチップを複数形成するステップと、ＩＣチップの間に隙間が形成されるようにフィルムを延伸させるステップとを有することを特徴とする。

また、上記工程の後、ＩＣチップが分離されるようにフィルムを切断するステップと、フィルムが接着したＩＣチップを第１のテープの凹部に設置するステップと、第１のテープに接するように第２のテープを設けることを特徴とする。

また、上記の工程において、基板の厚さが１００μｍ以下になるまで、基板の一表面と反対の表面を研削することを特徴とする。また、基板の厚さが２０μｍ以下になるまで、研削した基板の表面を研磨することを特徴とする。

本発明のＩＣチップは、第１の基体と第２の基体の間に、基板と、基板上に設けられた薄膜集積回路と、薄膜集積回路を覆うフィルムとを有し、第１の基体は基板に接し、第２の基体はフィルムに接し、基板の厚さは２０μｍ以下であることを特徴とする。

本発明のＩＣチップは、第１の基体と第２の基体の間に、基板と、基板上に設けられた薄膜集積回路とを有し、第１の基体は基板に接し、第２の基体は薄膜集積回路に接し、基板の厚さは２０μｍ以下であることを特徴とする。

ガラス基板などの大きさに制約がない基板を用いる本発明は、シリコン基板を用いる場合と比較して、ＩＣチップの単価を下げて、大量生産を可能とする。

また、ガラス基板などの基板を研削、研磨する本発明は、薄型のＩＣチップを提供することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）

本発明の実施の形態について図面を参照して説明する。

絶縁表面を有する基板１０の一表面に、複数の薄膜集積回路を含む層１１を形成する（図１（Ａ）参照）。基板１０は、ガラス基板、石英基板、プラスチック基板、アクリル基板（プラスチック基板の一種）等に相当する。これらの基板１０は、一辺が１メートル以上のものを容易に作成することができ、また、その形状は四角形や円形など、所望の形状のものを作成することができる。従って、基板１０として、例えば、一辺が１メートル以上のものを用いれば、生産性を格段に向上させることができる。このような特徴は、円形のシリコン基板からＩＣチップを取り出す場合と比較すると、大きな優位点である。

複数の薄膜集積回路を含む層１１は、少なくとも、複数の絶縁膜と、複数の素子を構成する半導体層や導電層と、アンテナとして機能する導電層とを含む。具体的には、下地膜として機能する第１の絶縁膜と、第１の絶縁膜上に設けられた複数の素子と、複数の素子を覆う第２の絶縁膜と、第２の絶縁膜に接し複数の素子に接続する第１の導電層と、第１の導電層を覆う第３の絶縁膜と、第３の絶縁膜に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁膜とを含む。さらに詳しい構成については、実施の形態４において後述する。

次に、複数の薄膜集積回路を含む層１１を覆うように第１のフィルム１２を設ける。第１のフィルム１２は複数の薄膜集積回路を含む層１１の保護を目的とした保護フィルムである。

次に、第１のフィルム１２を覆うように第２のフィルム１３を設ける。第２のフィルム１３は、塩化ビニル樹脂、シリコーン樹脂などからなり、引っ張ると、延伸する性質を有する。そのため、第２のフィルム１３は、エキスパンドフィルムとも呼ばれる。また、第２のフィルム１３は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。

次に、研削手段１４により、基板１０の一表面と反対の表面を研削する（図１（Ｂ）参照）。好適には、基板１０の厚さが１００μｍ以下となるまで研削する。一般的に、この研削工程では、基板１０が固定されたステージと研削手段１４の一方又は両方を回転させることで、基板１０の表面を研削する。研削手段１４とは、例えば、砥石に相当する。

次に、研磨手段１６により、研削した基板１０の表面を研磨する（図１（Ｃ）参照）。好適には、基板１０の厚さが２０μｍ以下となるまで研磨する。この研磨工程も、上記の研削工程と同様に、基板１０が固定されたステージと研磨手段１６の一方又は両方を回転させることで、基板１０の表面を研磨する。研磨手段１６とは、例えば、砥石に相当する。その後、図示しないが、研削、研磨工程により生じたごみを除去するために、必要に応じて洗浄を行う。

続いて、切断手段１７により、基板１０と複数の薄膜集積回路を含む層１１と第１のフィルム１２とを切断する。複数の薄膜集積回路を含む層１１は、複数の薄膜集積回路の各々が分離されるように、薄膜集積回路同士の境界線（薄膜集積回路の間）を切断する。また、複数の薄膜集積回路を含む層１１に設けられた素子は切断せず、複数の薄膜集積回路を含む層１１に設けられた絶縁膜を切断する。そのため、切断工程を経ると、複数の薄膜集積回路１８が形成される。

そして、基板１０と薄膜集積回路１８と第１のフィルム１２とが積層されたＩＣチップ１９が複数形成される（図１（Ｄ）参照）。なお、切断手段１７とは、ダイサー、レーザー、ワイヤソーなどに相当する。また、この工程では、第２のフィルム１３は切断しない。

次に、ＩＣチップ１９の間に隙間が形成されるように、第２のフィルム１３を延伸させる（図２（Ａ）参照）。この際、ＩＣチップ１９の間の隙間を均等にするために、面方向に均等に引っ張るとよい。続いて、第２のフィルム１３に光を照射する。第２のフィルム１３がＵＶテープの場合は紫外光を照射する。そうすると、第２のフィルム１３の接着力が弱くなり、第２のフィルム１３とＩＣチップ１９の間の密着性が小さくなる。そして、物理的手段により、ＩＣチップ１９を第２のフィルム１３から分離することができる状態になる。

なお、上記の工程では、第２のフィルム１３を延伸させる工程の後に、第２のフィルム１３に光を照射する工程を行っているが、本発明はこの順番に制約されない。第２のフィルム１３に光を照射する工程の後に、第２のフィルム１３を延伸させる工程を行ってもよい。

続いて、以下の工程には２通りあり、まず１つ目の工程について説明する。

１つ目の工程では、まず、第２のフィルム１３からＩＣチップ１９を分離するために、ピックアップ手段２１により、ＩＣチップ１９を取り出す。次に、ＩＣチップ１９の一方の面を第１の基体２０に接着させるために、ピックアップ手段２１により、ＩＣチップ１９を第１の基体２０上に設置する（図２（Ｂ）参照）。

続いて、ＩＣチップ１９の他方の面を第２の基体２２に接着させる（図２（Ｂ）参照）。この工程は、ラミネート装置を用いて行うものであり、当該ラミネート装置は、第２の基体２２が巻き付いた供給ロール２４と、加熱手段と加圧手段の一方又は両方を有するラミネートロール２３とを有する。そして、ラミネートロール２３と、供給ロール２４とが順次回転することで、ＩＣチップ１９のラミネート処理を連続的に行う。具体的には、ラミネートロール２３により、ＩＣチップ１９の他方の面を第２の基体２２に接着させると共に、加熱処理又は加圧処理の一方又は両方を行って、ＩＣチップ１９を第１の基体２０と第２の基体２２により封止する。

上記のラミネート処理についてより詳しく説明する。ラミネートロール２３と供給ロール２４は、順次回転しており、供給ロール２４は、ラミネートロール２３に第２の基体２２を供給する。また、複数のＩＣチップ１９が設けられた第１の基体２０は、搬送手段２７により順次搬送されている。ラミネート処理とは、ＩＣチップ１９が接着された第１の基体２０が、ラミネートロール２３と搬送手段２７との間を通過する際、ラミネートロール２３と搬送手段２７により、ＩＣチップ１９と第１の基体２０と第２の基体２２に加圧処理と加熱処理の一方又は両方が行われる処理に相当する。ラミネート処理が行われると、ＩＣチップ１９は、第１の基体２０と第２の基体２２により封止される。なお、搬送手段２７は、ベルトコンベア、複数のローラー又はロボットアームに相当する。また、ラミネートロール２３と搬送手段２７により加熱処理が行われる場合、ラミネートロール２３は、電熱線のヒータ又はオイル等に相当する加熱手段を有する。

続いて、切断手段２６により、第１の基体２０と第２の基体２２を切断する（図２（Ｃ）参照）。そうすると、第１の基体２０と第２の基体２２により封止されたＩＣチップ１９が完成する。

次に、２つ目の工程について説明する。

まず、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設ける（図３（Ａ）参照）。次に、加熱手段２５により、第１の基体２０を加熱することにより、ＩＣチップ１９の一方の面を第１の基体２０に接着させる。続いて、第２のフィルム１３からＩＣチップ１９を分離するために、ＩＣチップ１９が接着した第１の基体２０と第２のフィルム１３とを分離する（図３（Ｂ）参照）。

次に、ＩＣチップ１９の他方の面を、第２の基体２２に接着させて、ＩＣチップ１９を第１の基体２０と第２の基体２２により封止する（図３（Ｃ）参照）。続いて、第１の基体２０と第２の基体２２を切断する。この工程は、上記の１つ目の工程と同様である。

なお、上記の２つ目の工程によると、第２のフィルム１３に光を照射してから、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設けている（図３（Ａ）参照）。しかしながら、本発明はこの順番に制約されず、ＩＣチップ１９の一方の面を覆うように、第１の基体２０を設けて、第１の基体２０を加熱した後に、第２のフィルム１３に光を照射してもよい。

また、上記の工程では、基板１０の研削工程（図１（Ｂ）参照）と研磨工程（図１（Ｃ）参照）が終了した後に、基板１０の切断工程（図１（Ｄ）参照）を行っているが、本発明はこの順番に制約されない。基板１０の切断工程を行った後に、基板１０の研削工程と研磨工程を行ってもよい。

上記工程を経て完成するＩＣチップ１９の厚さは薄く、軽量であることを特徴とする。また、薄いために、ＩＣチップ１９を物品に実装してもデザイン性を低下させることがないことを特徴とする。
（実施の形態２）

本発明の実施の形態について図面を参照して説明する。

基板３０の一表面に、複数の薄膜集積回路を含む層３１を形成する（図４（Ａ）参照）。基板３０は、ガラス基板、石英基板、プラスチック基板、アクリル基板（プラスチック基板の一種）等に相当する。これらの基板３０は、一辺が１メートル以上のものを容易に作成することができ、また、その形状は四角形や円形など、所望の形状のものを作成することができる。従って、基板３０として、例えば、一辺が１メートル以上のものを用いれば、生産性を格段に向上させることができる。このような特徴は、円形のシリコン基板からＩＣチップを取り出す場合と比較すると、大きな優位点である。

複数の薄膜集積回路を含む層３１は、少なくとも、複数の絶縁膜と、複数の素子を構成する半導体層や導電層と、アンテナとして機能する導電層とを含む。

次に、複数の薄膜集積回路を含む層３１を覆うようにフィルム３３を設ける。フィルム３３は、塩化ビニル樹脂、シリコン樹脂などからなり、引っ張ると、延伸する性質を有する。そのため、フィルム３３は、エキスパンドフィルムとも呼ばれる。また、フィルム３３は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。なお、本形態では、上記の実施の形態とは異なり、保護用フィルムは貼らない。

次に、研削手段１４により、基板３０の一表面と反対の表面を研削する（図４（Ｂ）参照）。好適には、基板３０の厚さが１００μｍ以下となるまで研削する。

次に、研磨手段１６により、研削した基板３０の表面を研磨する（図４（Ｃ）参照）。好適には、基板３０の厚さが２０μｍ以下となるまで研磨する。

次に、切断手段１７により、基板３０と複数の薄膜集積回路を含む層３１とを切断する。複数の薄膜集積回路を含む層３１は、複数の薄膜集積回路の各々が分離されるように、薄膜集積回路同士の境界線（薄膜集積回路の間）を切断する。また、複数の薄膜集積回路を含む層３１に設けられた素子は切断せず、複数の薄膜集積回路を含む層３１に設けられた絶縁膜を切断する。そのため、切断工程を経ると、複数の薄膜集積回路３８が形成される。つまり、基板３０と薄膜集積回路３８とフィルム３３とが積層されたＩＣチップ３９が複数形成される（図４（Ｄ）参照）。なお、この工程では、フィルム３３は切断しない。

次に、ＩＣチップ３９の間に隙間が形成されるように、フィルム３３を延伸させる（図５（Ａ）参照）。この際、ＩＣチップ３９の間の隙間を均等にするために、面方向に均等に引っ張るとよい。

続いて、以下の工程は２通りあり、まず、フィルム３３が接着テープの場合について説明する。この場合、まず切断手段１７により、ＩＣチップ３９が分離されるように、フィルム３３を切断する（図５（Ｂ）参照）。

次に、ピックアップ手段２１により、フィルム３３が接着した状態のＩＣチップ３９をピックアップする。続いて、ピックアップ手段２１を移動させて、フィルム３３が接着したＩＣチップ３９を第１のテープ４０の凹部に設置する（図５（Ｃ）参照）。

次に、第１のテープ４０に接するように第２のテープ４１を設ける（図５（Ｄ）参照）。ＩＣチップ３９を使用するときは、第１のテープ４０から第２のテープ４１を剥がして、ＩＣチップ３９を取り出して使用する。

次に、フィルム３３がＵＶテープの場合について説明する。この場合、フィルム３３を延伸させた後、当該フィルム３３をロール状にしたり、シート状にしたりしてそのまま出荷することができる（図６参照）。

そして、ＩＣチップ３９を使用するときは、フィルム３３に選択的に紫外光を照射する。そうすると、フィルム３３とＩＣチップ３９の間の密着性が小さくなり、物理的手段により、ＩＣチップ３９をフィルム３３から分離することができる状態になる。次に、ピックアップ手段等の分離手段により、フィルム３３からＩＣチップ３９を完全に分離して使用する。

なお、上記の工程では、基板３０の研削工程（図４（Ｂ）参照）と研磨工程（図４（Ｃ）参照）が終了した後、基板３０の切断工程（図４（Ｄ）参照）を行っているが、本発明はこの順番に制約されない。基板３０の切断工程を行った後に、基板３０の研削工程と研磨工程を行ってもよい。

上記工程を経て完成するＩＣチップ３９の厚さは薄く、軽量であることを特徴とする。また、薄いために、ＩＣチップ３９を物品に実装してもデザイン性を低下させることがないことを特徴とする。
（実施の形態３）

本発明の実施の形態について図面を参照して説明する。本形態では、上記の実施の形態１の工程において、フレーム（キャリア治具）を用いたときの動作について説明する。

まず、上述したように、基板１０上に複数の薄膜集積回路を含む層１１を形成する。次に、複数の薄膜集積回路を含む層１１を覆うように第１のフィルム１２を貼る。続いて、第１のフィルム１２を覆うように第２のフィルム１３を貼る。この工程は、フレーム５１に貼られた第２のフィルム１３上に、第１のフィルム１２と複数の薄膜集積回路を含む層１１と、基板１０との積層体５２を設置することで行う（図７（Ａ）の断面図と図７（Ｂ）の斜視図参照）。

次に、第２のフィルム１３の一表面に接するようにポーラスチャック５３を設置する（図８（Ａ）参照）。ポーラスチャック５３とは、多孔質真空チャック機構である。

ポーラスチャック５３は、フレーム５１の一表面よりも、基板１０の一表面の方が高くなるように、加工されている。そして、ポーラスチャック５３が加工された状態を維持することで、基板１０が固定される（図８（Ｂ）参照）。

その後、研削手段１４により、基板１０を研削する。続いて、研磨手段１６により、基板１０を研磨する（図８（Ｃ）参照）。

続いて、次の工程に移るが、研削、研磨工程により、基板１０の厚さが薄くなっているため、基板１０がたわまないように搬送する必要がある。そこで、基板１０と重なるように、アーム５４を設置し、アーム５４とフレーム５１とを一緒に搬送する（図９参照）。

その後の工程は、フレーム５１から積層体５２を剥がした後に行ってもよいし、フレーム５１上に積層体５２を設置した状態で行ってもよい。
（実施の形態４）

本発明の実施の形態について図面を参照して説明する。本実施の形態では、絶縁表面を有する基板１０の一表面に形成する、複数の薄膜集積回路を含む層１１の構成について、図面を参照して具体的に説明する。

基板１０上に下地となる絶縁膜６１を形成する（図１０参照）。絶縁膜６１は、窒化酸化珪素と酸化窒化珪素の積層膜、酸化窒化珪素と窒化酸化珪素と酸化窒化珪素の積層膜、又は、酸化珪素と窒化酸化珪素と酸化窒化珪素の積層膜などからなる。

次に絶縁膜６１上に、複数の素子を形成する。複数の素子は、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等から選択された複数に相当する。図１０では、Ｎ型（Ｎチャネル型）の薄膜トランジスタ６２、６４と、Ｐ型（Ｐチャネル型）の薄膜トランジスタ６３、６５の断面構造を示す。また、図１０では、薄膜トランジスタ６２、６４は、チャネル形成領域と、ライトドープした不純物領域（ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域）と、ヘビードープした不純物領域とを含む構造を有する。薄膜トランジスタ６３、６５は、チャネル形成領域と、不純物領域とを含む構造を有する。

なお、薄膜トランジスタの構造は上記の記載に制約されず、どのような構造でもよい。

また、薄膜トランジスタ６２〜６５の各々は、そのゲート電極に側面に接するように設けられたサイドウォール５５〜５８を有する。サイドウォール５５〜５８は、薄膜トランジスタ６２〜６５を覆うように絶縁層を形成し、その後、当該絶縁層を、異方性エッチングにより選択的に除去することにより形成されたものである。サイドウォール５５〜５８を形成するための異方性エッチングを行う際、絶縁膜６９も同時にエッチングされてしまう場合があるが、図示する構成では、絶縁膜６９が残存している場合を示す。

次に、薄膜トランジスタ６２〜６５を覆うように絶縁膜６６を形成する。次に、薄膜トランジスタ６２〜６５の不純物領域の一部が露出するように開口部を形成し、当該開口部を充填するように導電膜を形成し、当該導電膜をパターン加工して、ソース配線又はドレイン配線である配線７１〜７６を形成する。

続いて、ソース配線又はドレイン配線である配線７１〜７６を覆うように絶縁膜６７を形成する。次に、ソース配線又はドレイン配線である配線７１〜７６の一部が露出するように開口部を形成し、当該開口部を充填するように導電膜を形成し、当該導電膜をパターン加工して、アンテナとして機能する導電層７７〜８０を形成する。

次に、導電層７７〜８０を覆うように絶縁膜６８を形成する。上記の工程を経て、基板１０の一表面に、複数の薄膜集積回路を含む層１１が完成する（図１０、図１（Ａ）参照）。

次に、複数の薄膜集積回路を含む層１１を覆うように第１のフィルム１２を貼る。続いて、第１のフィルム１２上に第２のフィルム１３を貼る（図１０、図１（Ａ）参照）。次に、基板１０を研削、研磨する（図１１、図１（Ｂ）（Ｃ）参照）。

続いて、切断手段１７により、基板１０と、複数の薄膜集積回路を含む層１１と、第１のフィルム１２とを切断して、開口部８１を形成する（図１１、図１（Ｄ）参照）。より詳しくは、基板１０と、複数の薄膜集積回路を含む層１１が有する絶縁膜６１、６６、６７、６８、６９と、第１のフィルム１２を切断して開口部８１を形成する。このとき、複数の薄膜集積回路を含む層１１が有する素子は切断しない。

上記の切断工程を経ると、複数の薄膜集積回路１８が形成される。また、基板１０と薄膜集積回路１８と第１のフィルム１２が積層されたＩＣチップ１９が複数形成される。

続いて行う工程は、上記の形態に示した通りであり、以下には、その工程について説明する。

次に、ＩＣチップ１９の間に隙間が形成されるように、第２のフィルム１３を延伸させる（図１５（Ａ）、図２（Ａ）参照）。続いて、ＩＣチップ１９の一方の面と第２のフィルム１３との密着性を低減させるため、第２のフィルム１３に光を照射する。次に、第２のフィルム１３から、ＩＣチップ１９を分離し、ＩＣチップ１９の一方の面を第１の基体２０に接着させる（図１５（Ｂ）、図２（Ａ）（Ｂ）参照）。続いて、ＩＣチップ１９の他方の面を第２の基体２２に接着させる（図１６、図２（Ｂ）（Ｃ）参照）。次に、第１の基体２０と第２の基体２２が密着した部分を、切断手段２６により切断する。そうすると、第１の基体２０と第２の基体２２により封止されたＩＣチップ１９が完成する。

本発明により作製される薄膜集積回路は、複数の素子と、アンテナとして機能する導電層とを有する。複数の素子とは、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等に相当する。

ＩＣチップに含まれる薄膜集積回路２１０は、非接触でデータを交信する機能を有し、当該薄膜集積回路２１０が含む複数の素子は様々な回路を構成する。例えば、電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３、制御回路２１４、インターフェイス回路２１５、メモリ２１６、データバス２１７、アンテナ（アンテナコイルともよぶ）２１８等を有する（図１２参照）。

電源回路２１１は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種電源（電流又は電圧）を生成する回路である。クロック発生回路２１２は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種クロックを生成する回路である。データ復調／変調回路（復調回路と変調回路を含む回路）２１３は、リーダライタ２１９と交信するデータを復調／変調する機能を有する。制御回路２１４は、例えば、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やマイクロプロセッサ（ＭＰＵ、ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ Ｕｎｉｔ）等に相当し、他の回路を制御する機能を有する。アンテナ２１８は、電磁波の送受信を行う機能を有する。リーダライタ２１９は、薄膜集積回路との交信、制御及びそのデータに関する処理を制御する。

また、アンテナ２１８は、電磁波を交流の電気信号に変換する機能を有する。また、アンテナ２１８は、データ復調／変調回路２１３により、負荷変調が加えられる。アンテナ２１８が生成した交流の電気信号は、電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３等に供給される。

なお、薄膜集積回路が構成する回路は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい。

本発明により作製される、薄膜集積回路を含むＩＣチップ２９６の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｃ）参照）、乗物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等、図１３（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。

なお、薄膜集積回路、薄膜集積回路を含むＩＣチップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、本やパッケージに固定される。紙幣、硬貨、有価証券類、無記名債券類、証書類等に薄膜集積回路、薄膜集積回路を含むＩＣチップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に薄膜集積回路、薄膜集積回路を含むＩＣチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類に薄膜集積回路、薄膜集積回路を含むＩＣチップを設けることにより、偽造や盗難を防止することができる。

また、薄膜集積回路を含むＩＣチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に薄膜集積回路を含むＩＣチップ２９６を設ける場合が挙げられる（図１４（Ａ）参照）。この場合、リーダライタ２９５に薄膜集積回路を含むＩＣチップ２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１４（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。

本発明のＩＣチップは、第１のフィルムと第２のフィルムの間に基板と薄膜集積回路が設けられていることを特徴とする。上記特徴により、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、薄膜集積回路の劣化や破壊を抑制し、信頼性を向上させたＩＣチップを提供することができる。

また、本発明のＩＣチップが含む基板の厚さは、好適には５０μｍ以下、より好適には２０μｍ以下、さらに好適には５μｍ以下であることを特徴とする。研削工程と研磨工程を行って基板を上記のような厚さにすることにより、フレキシブル性をもたせたＩＣチップを提供することができる。

基板１０は、ガラス基板、石英基板、プラスチック基板等に相当するが、これらの基板のうち、特に、ガラス基板を用いることが好ましい。その理由として、他の基板と比較すると、研削と研磨を行うことが容易であるという点、大面積のものをより容易に作成できるという点、より安価であるという点が挙げられる。なお、プラスチック基板は、大別して、熱可塑性樹脂と熱硬化性樹脂のどちらかの樹脂からなる。熱可塑性樹脂は、ポリエチレン、ポリプロピレン、ポリスチレン、ＡＳ樹脂、ＡＢＳ樹脂（アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂）、メタクリル樹脂（アクリルともいう）、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンテレンテレフタラート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン等に相当する。熱硬化性樹脂は、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等に相当する。

第１のフィルム１２、第２のフィルム１３、第１の基体２０、第２の基体２２、フィルム３３、第１のテープ４０、第２のテープ４１の各々は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料や、繊維質の材料からなる紙などに相当する。このような、フィルム、基体及びテープの表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージするため、薄膜集積回路を静電気から保護することができる。また、その表面は、炭素を主成分とする薄膜（ダイヤモンドライクカーボン膜）によりコーティングされていてもよい。コーティングにより強度が増し、薄膜集積回路の破壊を抑制することができる。また、その表面には、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤等の接着剤を塗布した接着面を有していてもよい。また、第１のフィルム１２、第２のフィルム１３、第１の基体２０、第２の基体２２、フィルム３３、第１のテープ４０、第２のテープ４１の各々は、透光性を有していてもよい。また、第１のフィルム１２、第２のフィルム１３及びフィルム３３等のフィルムと、第１の基体２０と第２の基体２２等の基体、第１のテープ４０や第２のテープ４１等のテープの各々は、何かを封止するという同じ目的で用いられる。

本発明は、研磨手段１６により、研削した基板１０の表面を研磨する工程を含む（図１（C）参照）。研磨後の基板１０の厚さは、特に制約されないが、好適には５０μｍ以下、より好適には２０μｍ以下、さらに好適には５μｍ以下とする。なお、研磨後の基板１０の厚さは、研磨後のＩＣチップの強度、研磨工程に必要な時間、切断工程に必要な時間、ＩＣチップの用途などを考慮して、適宜決めるとよい。

例えば、研磨工程の時間を短くすることにより生産性を向上させる場合は、研磨後の基板１０の厚さは５０μｍ程度にするとよい。また、ＩＣチップを薄い物品に貼り付けたり、埋め込んだりする場合、研磨後の基板１０の厚さは２０μｍ以下、さらに好ましくは５μｍ以下とするとよい。また、切断工程に必要な時間を短くすることにより生産性を向上させる場合、研磨後の基板１０の厚さは、２０μｍ以下、より好適には５μｍ以下とするとよい。

なお、研削工程、研磨工程後を経た基板１０の厚さは、上記の範囲内にすることが好ましく、その下限は特に制約されない。基板１０が除去されるまで（基板１０の厚さが０μｍになるまで）、研削工程、研磨工程を行ってもよい。

本発明は、基板の一方の面上に、薄膜集積回路を形成する工程を含むが、薄膜集積回路の構成は、ＩＣチップの用途によって異なる。例えば、電磁波を送受信する機能をもたせたＩＣチップを形成する場合、薄膜集積回路として、複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）のみ、又は、複数の素子とアンテナとして機能する導電層を形成する。また、データを記憶する機能をもたせたＩＣチップを形成する場合、薄膜集積回路として、記憶素子とその記憶素子を制御する複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）を形成する。また、回路を制御する機能や信号を生成する機能等をもたせたＩＣチップ（例えば、ＣＰＵ、信号生成回路等）を形成する場合、薄膜集積回路として、複数の素子（薄膜トランジスタ、容量素子、抵抗素子等）を形成する。

また、本発明のＩＣチップの作成工程において、ピックアップ手段２１を用いる工程がある（図２（Ｂ）、図５（Ｃ）参照）。このピックアップ手段２１は、ＩＣチップをＡの場所からＢの場所に移動させる手段であり、移動手段、移載手段ともよぶこともできる。ピックアップ手段は、接触型と非接触型があり、接触型は、ピン、アーム、真空機構を用いた真空吸着などの手段であり、非接触型は、磁力、空気圧又は静電気力を、吸着力又は浮上力として用いた手段である。

本発明のＩＣチップの作製方法を説明する図（実施の形態１）。 本発明のＩＣチップの作製方法を説明する図（実施の形態１）。 本発明のＩＣチップの作製方法を説明する図（実施の形態１）。 本発明のＩＣチップの作製方法を説明する図（実施の形態２）。 本発明のＩＣチップの作製方法を説明する図（実施の形態２）。 本発明のＩＣチップの作製方法を説明する図（実施の形態２）。 本発明のＩＣチップの作製方法を説明する図（実施の形態３）。 本発明のＩＣチップの作製方法を説明する図（実施の形態３）。 本発明のＩＣチップの作製方法を説明する図（実施の形態３）。 本発明のＩＣチップの作製方法を説明する図（実施の形態４）。 本発明のＩＣチップの作製方法を説明する図（実施の形態４）。 ＩＣチップの構成を説明する図（実施例１）。 ＩＣチップの使用形態について説明する図（実施例２）。 ＩＣチップの使用形態について説明する図（実施例２）。 本発明のＩＣチップの作製方法を説明する図（実施の形態４）。 本発明のＩＣチップの作製方法を説明する図（実施の形態４）。

Claims (1)

1. ガラス基板の一方の面上に、複数の薄膜集積回路を形成する工程を行い、
   複数の前記薄膜集積回路上に、保護フィルムを設ける工程を行い、
   前記保護フィルムの表面に接するように、フレームが貼られたエキスパンドフィルムを設ける工程を行い、
   前記エキスパンドフィルムの表面に接し且つ前記ガラス基板と重なるようにポーラスチャックを設置するとともに、前記ガラス基板の他方の面の高さより前記フレームの表面の高さを低くする工程を行い、
   前記ガラス基板の他方の面を研削する工程を行い、
   前記ガラス基板の厚さが０μｍよりも大きく５μｍ以下となるように、前記ガラス基板の他方の面を研磨する工程を行い、
   前記ガラス基板を切断することにより、複数の積層体を形成する工程を行い、
   前記積層体を形成後、前記積層体を前記エキスパンドフィルムから剥がす工程を行い、
   静電気力を利用したピックアップ手段を用いて前記積層体を移動させて、前記積層体の前記保護フィルムの一部の表面に第１の基体を貼り付ける工程を行い、
   前記積層体の前記ガラス基板の一部の表面に第２の基体を貼り付ける工程を行い、
   前記積層体は、前記ガラス基板の一部と前記保護フィルムの一部との間に一つの前記薄膜集積回路が挟まれた構造を有し、
   前記ガラス基板の他方の面を研磨する工程を行った後であって前記ガラス基板を切断する工程を行う前に、前記アーム上に前記エキスパンドフィルムが配置され且つ前記ガラス基板とアームが重なるようにした状態で、前記アームと前記フレームとを搬送する工程を行い、
   前記保護フィルムの表面には第１の導電性材料がコーティングされており、
   前記第１の基体の表面には二酸化珪素がコーティングされており、
   前記第２の基体の表面には第２の導電性材料がコーティングされていることを特徴とするＩＣチップの作製方法。

Images