JP5032145B2

JP5032145B2 - 半導体装置

Info

Publication number: JP5032145B2
Application number: JP2007037153A
Authority: JP
Inventors: 正幸田中; 大介西田; 良太藤塚; 克行関根; 明人山本; 良夫小澤; 克晃名取
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-04-14
Filing date: 2007-02-16
Publication date: 2012-09-26
Anticipated expiration: 2027-02-16
Also published as: US8110865B2; JP2007305966A; KR20070102408A; US20110012190A1; US20120112263A1; US20070241390A1; US8278697B2; KR100949227B1

Description

本発明は、半導体装置及びその製造方法に関する。

近年、不揮発性半導体記憶装置では、制御電極と電荷蓄積層との間の容量を高めるために、制御電極と電荷蓄積層との間に高誘電率絶縁膜を設けることが提案されている（例えば、特許文献１参照）。

しかしながら、従来は、制御電極と電荷蓄積層との間に設ける絶縁膜について、十分な検討がなされていたとは言えず、特性や信頼性に優れた不揮発性半導体記憶装置を得ることが困難であった。
特開平５−１２９６２５号公報

本発明は、制御電極と電荷蓄積層との間の絶縁膜を改善することにより、優れた半導体装置及びその製造方法を提供することを目的としている。

本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む。

本発明の第２の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、のいずれかを有し、前記中間絶縁膜の厚さは、１原子層の厚さ以上且つ５ｎｍ以下である。

本発明の第３の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、のいずれかを有し、前記中間絶縁膜は多結晶膜で形成され、該多結晶膜に含まれる結晶粒の平均粒径は５ｎｍ以上である。

本発明の第４の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、のいずれかを有し、前記中間絶縁膜中の遷移金属元素の濃度をＴ（ただし、Ｔ＞０）、前記中間絶縁膜中の遷移金属元素以外の金属元素の濃度をＭ（ただし、Ｍ≧０）、前記中間絶縁膜中の半導体元素の濃度をＳ（ただし、Ｓ≧０）として、Ｔ／（Ｔ＋Ｍ＋Ｓ）≧０．２、を満たす。

本発明の第５の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、のいずれかを有し、前記中間絶縁膜は、１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下の炭素濃度を有する。

本発明の第６の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、のいずれかを有し、前記中間絶縁膜は、１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下の窒素濃度を有する。

本発明の第７の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、のいずれかを有し、前記中間絶縁膜は、１×１０¹⁹atoms／ｃｍ³以上且つ５×１０²²atoms／ｃｍ³以下の水素濃度を有する。

本発明の第８の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、前記中間絶縁膜よりも厚い。

本発明の第９の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、１×１０¹⁹atoms／ｃｍ³以上の炭素濃度を有する。

本発明の第１０の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置であって、前記第２の絶縁膜は、下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、のいずれかを有し、前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、１×１０¹⁹atoms／ｃｍ³以上の塩素濃度を有する。

本発明の第１１の視点に係る半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた複数のメモリセルを有する半導体装置であって、前記第２の絶縁膜は、金属元素を含有した７よりも高い比誘電率を有する高誘電率絶縁膜を含み、前記高誘電率絶縁膜は、前記電荷蓄積層の上面に沿って形成された第１の部分と、前記電荷蓄積層の側面に沿って形成された第２の部分と、隣接する前記電荷蓄積層間に形成された第３の部分とを有し、前記第３の部分は前記第１の部分よりも酸素濃度が低い。

本発明の第１２の視点に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第１の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第２の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第３の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、オゾン又は酸素ラジカルを酸素原料として用いたＣＶＤ法又はＡＬＤ法で形成される。

本発明の第１３の視点に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第１の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第２の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第３の膜構造を形成する工程、のいずれかを含み、前記中間絶縁膜は、水蒸気を酸素原料として用いたＣＶＤ法又はＡＬＤ法で形成される。

本発明の第１４の視点に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、によって第１の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第２の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素及び酸素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第３の膜構造を形成する工程、のいずれかを含み、前記第２の絶縁膜を形成する工程は、前記中間絶縁膜を形成する工程の後に前記中間絶縁膜の形成温度よりも高い温度で熱処理を行う工程を含む。

本発明の第１５の視点に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に下層シリコン酸化膜を形成する工程と、前記下層シリコン酸化膜上に金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン酸化膜を形成する工程と、前記上層シリコン酸化膜上に上層シリコン窒化膜を形成する工程と、によって第２の膜構造を形成する工程、又は、下層シリコン窒化膜を形成する工程と、前記下層シリコン窒化膜上に金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜を形成する工程と、前記中間絶縁膜上に上層シリコン窒化膜を形成する工程と、によって第３の膜構造を形成する工程、のいずれかを含み、前記第２の絶縁膜を形成する工程は、前記下層シリコン窒化膜を形成する工程の後に前記下層シリコン窒化膜の形成温度よりも高い温度で熱処理を行う工程を含む。

本発明の第１６の視点に係る半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に制御電極膜を形成する工程と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、前記電荷蓄積層上にシリコン窒化膜を形成する工程を含み、前記シリコン窒化膜を形成する工程は、前記電荷蓄積層上にシリコン層を形成する工程と、前記シリコン層を窒化する工程とを含む。

本発明によれば、制御電極と電荷蓄積層との間の第２の絶縁膜を改善することにより、優れた半導体装置を得ることが可能となる。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
以下、本実施形態に係る半導体装置（不揮発性半導体記憶装置）の基本的な製造方法について、図１〜図５を参照して説明する。図１（ａ）〜図５（ａ）はビット線方向（チャネル長方向）の断面図であり、図１（ｂ）〜図５（ｂ）はワード線方向（チャネル幅方向）の断面図である。

まず、図１に示すように、不純物をドーピングしたシリコン基板（半導体基板）１１の表面に、厚さ６ｎｍのトンネル絶縁膜（第１の絶縁膜）１２を熱酸化法で形成する。続いて、浮遊ゲート電極膜１３として、厚さ１００ｎｍのリンドープ多結晶シリコン膜をＣＶＤ（Chemical Vapor Deposition）法で堆積する。さらに、マスク膜１４をＣＶＤ法で堆積する。

次に、第１のレジストマスク（図示せず）をマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法により、マスク膜１４、多結晶シリコン膜１３、トンネル絶縁膜１２及びシリコン基板１１を順次エッチングする。これにより、素子形成領域１５及び素子分離溝１６が形成される。素子形成領域１５の幅及び素子分離溝１６の幅は、いずれも５０ｎｍ程度である。

次に、図２に示すように、マスク膜１４上及び素子分離溝１６内に、素子分離絶縁膜１７としてシリコン酸化膜を形成する。続いて、ＣＭＰ（Chemical Mechanical Polishing）法により、マスク膜１４上のシリコン酸化膜１７を除去し、素子分離溝１６内にシリコン酸化膜１７を残す。

次に、図３に示すように、マスク膜１４を化学薬液等でエッチング除去して、多結晶シリコン膜１３の上面を露出させる。続いて、シリコン酸化膜１７の上側部分を希フッ酸溶液によってエッチング除去し、多結晶シリコン膜１３の側面の上側部分を露出させる。露出した側面の高さは５０ｎｍ程度である。

次に、図４に示すように、電極間絶縁膜（第２の絶縁膜）２０を全面に形成する。この電極間絶縁膜２０については、後で詳細に説明する。続いて、電極間絶縁膜２０上に、厚さ１００ｎｍの制御ゲート電極膜２１を形成する。この制御ゲート電極膜２１は、多結晶シリコン膜及びタングステンシリサイド膜の積層構造である。さらに、ＲＩＥのマスク膜２２としてシリコン窒化膜をＣＶＤ法で堆積する。

次に、シリコン窒化膜２２上に、第１のレジストマスクのパターンと直交するパターンを有する第２のレジストマスク（図示せず）を形成する。続いて、第２のレジストマスクをマスクとして用いて、ＲＩＥ法により、マスク膜２２、制御ゲート電極膜２１、電極間絶縁膜２０、多結晶シリコン膜１３及びトンネル絶縁膜１２を順次エッチングする。これにより、浮遊ゲート電極（電荷蓄積層）１３及び制御ゲート電極（制御電極）２１が形成される。浮遊ゲート電極１３の幅及び浮遊ゲート電極１３間の間隔は、いずれも５０ｎｍ程度である。

次に、図５に示すように、図４の工程で得られたゲート構造を覆うように、厚さ１０ｎｍ程度のゲート側壁膜２３を、熱酸化法及びＣＶＤ法により形成する。続いて、イオン注入法と熱アニールによりソース／ドレイン領域となる不純物拡散層２４を形成する。続いて、ＣＶＤ法等を用いて層間絶縁膜２５を形成する。さらに、公知の技術を用いて配線等（図示せず）を形成する。

以上のようにして、シリコン基板（半導体基板上）１１上に形成されたトンネル絶縁膜（第１の絶縁膜；電気容量Ｃ１）１２と、トンネル絶縁膜１２上に形成された浮遊ゲート電極（電荷蓄積層）１３と、浮遊ゲート電極１３上に形成された電極間絶縁膜（第２の絶縁膜；電気容量Ｃ２）２０と、電極間絶縁膜２０上に形成された制御ゲート電極（制御電極）２１と、浮遊ゲート電極１３下のチャネル領域を挟む不純物拡散層２４と、を備えた不揮発性半導体記憶装置が得られる。

このようにして得られた不揮発性半導体記憶装置の各メモリセルでは、シリコン基板１１と制御ゲート電極２１との間に高電圧を印加することで、カップリング比（Ｃ２／（Ｃ１＋Ｃ２））に応じた電界がトンネル絶縁膜１２に印加され、トンネル絶縁膜１２にトンネル電流が流れる。その結果、浮遊ゲート電極１３の蓄積電荷量が変化して、メモリセルの閾値が変化し、データの書き込み或いは消去動作が行われる。

実際の不揮発性半導体記憶装置では、複数のメモリセルがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルを選択トランジスタ間に設けた構成を有するＮＡＮＤ型不揮発性メモリがあげられる。

なお、以上の説明は、不揮発性半導体記憶装置の基本的な構成及び製造方法に関するものであり、上述した不揮発性半導体記憶装置の基本的な構成及び製造方法は、他の実施形態についても同様に適用される。

図６は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した断面図である。図６（ａ）はワード線方向（チャネル幅方向）の断面図であり、図６（ｂ）はビット線方向（チャネル長方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

図６に示すように、電極間絶縁膜２０は、下層シリコン酸化膜２０１と、下層シリコン酸化膜２０１上に形成された高誘電率絶縁膜（中間絶縁膜）２０２と、高誘電率絶縁膜２０２上に形成された上層シリコン酸化膜２０３とを含む積層膜によって形成されている。高誘電率絶縁膜２０２は、少なくとも金属元素を含有しており、７よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜２０２は、典型的なシリコン窒化膜（Ｓｉ₃Ｎ₄）の比誘電率（７程度）よりも高い比誘電率を有している。なお、高誘電率絶縁膜２０２は、金属元素に加えてさらに酸素を含有していることが好ましい。

上記のように、電極間絶縁膜２０を、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３の積層構造とすることにより、１０ＭＶ／ｃｍ程度以下の低電界を印加したときの電極間絶縁膜２０のリーク電流を大幅に低減することができる。その結果、十分なメモリ保持特性を実現することができる。また、トラップ電荷量が大幅に低減され、且つトラップ電荷の放出が起こりにくくなる。その結果、メモリセルの閾値変動に起因するメモリ誤動作を回避することができる。さらに、絶縁破壊耐圧が大幅に向上し、十分なメモリ動作速度を実現することができる。

高誘電率絶縁膜２０２に比べてバリヤハイトの高いシリコン酸化膜２０１及び２０３を設けることで、メモリ保持時など電極間絶縁膜２０に低電界が印加されたときのリーク電流を効果的に低減することが可能になる。下層シリコン酸化膜２０１は、書き込みセルの閾値を保持するのに有効である。上層シリコン酸化膜２０３は、消去セルの閾値を保持するのに有効である。

また、上層シリコン酸化膜２０３を設けることにより、制御ゲート電極膜２１を形成するときの還元性雰囲気（例えば、シラン（ＳｉＨ₄）ガス雰囲気）によって、高誘電率絶縁膜２０２中に酸素欠損が生じる、といった問題を防止することが可能である。高誘電率絶縁膜２０２中の酸素欠損を低減することにより、リーク電流の増加及び絶縁破壊耐圧の低下を抑制することができる。さらに、高誘電率絶縁膜２０１の両側にシリコン酸化膜２０１及び２０３を設けることで、高誘電率絶縁膜２０２形成工程及びその後の工程で生成される酸素欠損に、シリコン酸化膜２０１及び２０３から酸素を供給することができ、酸素欠損を低減することが可能である。

また、高誘電率絶縁膜２０２の両側にバリヤハイトの高いシリコン酸化膜２０１及び２０３を設けることにより、書き込み／消去動作時に高誘電率絶縁膜に捕獲される電荷（トラップ電荷）の量を低減することができる。また、捕獲された電荷が、制御ゲート電極２１側及び浮遊ゲート電極１３側に放出されにくくなる。このような優れたトラップ特性により、メモリセルの閾値の変動を抑制することができる。

シリコン酸化膜２０１及び２０３の膜厚は、高誘電率絶縁膜２０２に酸素を供給する観点からは、厚いほうが望ましい。シリコン酸化膜２０１及び２０３それぞれの膜厚が１．５ｎｍ以上であれば、酸素供給による高誘電率絶縁膜２０２の特性向上効果を得ることができる。したがって、シリコン酸化膜２０１及び２０３の少なくとも一方の膜厚は、１．５ｎｍ以上であることが望ましい。なお、高誘電率絶縁膜２０２が遷移金属を含有する場合は、酸素欠損が生じやすい。そのため、十分な特性向上効果を得るには、厚さ２ｎｍ以上のシリコン酸化膜を設けることが望ましい。

また、シリコン酸化膜２０１及び２０３から高誘電率絶縁膜２０２へ酸素の供給を効果的に行うためには、シリコン酸化膜２０１及びシリコン酸化膜２０３の膜厚を、高誘電率絶縁膜２０２の膜厚よりも厚くすることが望ましい。このように膜厚を設定することで、高誘電率絶縁膜２０２の膜厚方向の全域にわたって、十分に酸素を供給することができ、酸素欠損の低減を十分に行うことができる。

図７は、膜厚比（シリコン酸化膜の膜厚／高誘電率絶縁膜の膜厚）と、リーク電流（メモリセルの読み出し時のリーク電流）との関係を示した図である。下層シリコン酸化膜２０１の膜厚と上層シリコン酸化膜２０３の膜厚は同一にしている。高誘電率絶縁膜２０２には、ハフニウムアルミニウム酸化物（ハフニウムアルミネート：ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（アルミナ：Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。図７からわかるように、シリコン酸化膜２０１及びシリコン酸化膜２０３の膜厚を、高誘電率絶縁膜２０２の膜厚よりも厚くすることで、リーク電流を大幅に低減することができる。シリコン酸化膜の膜厚が高誘電率絶縁膜の膜厚よりも薄い場合には、高誘電率絶縁膜中の酸素欠損に起因した伝導準位が形成され、リーク電流を十分に低減することができない。シリコン酸化膜の膜厚が高誘電率絶縁膜の膜厚よりも厚い場合には、高誘電率絶縁膜中の酸素欠損を十分に低減することができ、リーク電流を大幅に低減することが可能となる。

以上のことから、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方は、高誘電率絶縁膜２０２よりも膜厚が厚いことが望ましい。

すでに述べたように、高誘電率絶縁膜２０２は、典型的なシリコン窒化膜（Ｓｉ₃Ｎ₄）の比誘電率（７程度）よりも高い比誘電率を有している。したがって、シリコン酸化膜間にシリコン窒化膜を設けた積層膜（いわゆる、ＯＮＯ膜）に比べて、誘電率の高い電極間絶縁膜を得ることができる。具体的には、高誘電率絶縁膜２０２として、以下のような絶縁膜を用いることが可能である。

例えば、高誘電率絶縁膜２０２として、比誘電率が８程度であるアルミニウム酸化物（Ａｌ₂Ｏ₃）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ₂Ｏ₃）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ₂）膜、ジルコニウム酸化物（ＺｒＯ₂）膜、或いはランタン酸化物（Ｌａ₂Ｏ₃）膜を用いることが可能である。また、ハフニウムアルミネート（ＨｆＡｌＯ）膜のような３元系の化合物で形成された絶縁膜を用いてもよい。また、ハフニウムシリケート（ＨｆＳｉＯ）膜のような金属シリケートで形成された絶縁膜を用いてもよい。さらに、高誘電率絶縁膜２０２には窒素が含有されていてもよい。すなわち、高誘電率絶縁膜２０２には、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）等の金属元素を含んだ酸化物或いは酸窒化物を用いることが望ましい。

なお、上述したような高誘電率材料を用いると、書き込み/消去動作時に、１０ＭＶ／ｃｍ程度以上の高電界が印加されたときの電極間絶縁膜のリーク電流が低減し、且つメモリ動作速度が向上することを、本願発明者は見出した。特に、シリコン窒化物よりも仕事関数が高い材料やトラップ密度の高い材料で、このような効果は顕著であった。

高誘電率絶縁膜２０２が、Ｙ、Ｚｒ、Ｈｆ、Ｌａ等の遷移金属を含有する場合には、遷移金属の触媒作用により、製造工程中の酸化雰囲気（例えば、高誘電率絶縁膜２０２形成後の酸化工程、上層シリコン酸化膜２０３形成後の酸化工程、電極加工後の電極側壁酸化工程等）で活性な酸素が多く発生する。その結果、高誘電率絶縁膜２０２及びシリコン酸化膜２０１及び２０３の改質が可能となる。したがって、電極間絶縁膜としての優れた絶縁特性（リーク電流の低減、絶縁破壊耐圧の向上、トラップ電荷の低減等）が要求される場合に適している。特に、上記改質効果は、高誘電率絶縁膜２０２が酸化物である場合に効果的である。これは、活性酸素の生成効率や拡散効率が高いためと考えられる。

なお、以下に述べるように、有効な改質効果を得るためには、高誘電率絶縁膜２０２中の遷移金属元素の濃度をＴ（ただし、Ｔ＞０）、高誘電率絶縁膜２０２中の遷移金属元素以外の金属元素の濃度をＭ（ただし、Ｍ≧０）、高誘電率絶縁膜２０２中の半導体元素（例えば、Ｓｉ或いはＧｅ）の濃度をＳ（ただし、Ｓ≧０）として、
Ｔ／（Ｔ＋Ｍ＋Ｓ）≧０．２
を満たすことが好ましい。

図８は、上記遷移金属元素濃度（Ｔ／（Ｔ＋Ｍ＋Ｓ））と界面層厚さとの関係を示した図である。測定に用いた試料は、シリコン基板上に高誘電率絶縁膜としてハフニウムアルミネート（ＨｆＡｌＯ）を形成した後、７００℃で３０分間、酸素雰囲気中で熱処理を行ったものである。Ｈｆ濃度（遷移金属元素濃度）が２０％以上になると、シリコン基板とハフニウムアルミネート膜との界面に形成される界面層の厚さが増加する。Ｈｆの触媒作用により、多量の活性な酸素がシリコン基板表面に供給されるためである。なお、Ｈｆ以外の遷移金属（Ｙ、Ｚｒ、Ｌａ等）についても、同様の触媒効果を得ることが可能である。したがって、上記遷移金属元素濃度（Ｔ／（Ｔ＋Ｍ＋Ｓ））は２０％以上であることが望ましい。

一方、高誘電率絶縁膜２０２として、遷移金属を含まないアルミニウム酸化物やマグネシウム酸化物などを用いた場合には、上記の触媒作用が抑制される。そのため、電極加工後の電極側壁酸化工程時に、シリコン酸化膜２０１及び２０３と制御ゲート電極２１及び浮遊ゲート電極１３との界面に形成されるバーズビークの酸化量を抑えることが可能である。その結果、電極間絶縁膜２０の電気容量の低下やばらつきを抑えることが可能となる。したがって、電極間絶縁膜２０とトンネル絶縁膜１２との電気容量比（カップリング比）の制御性が要求される場合には、遷移金属を含まない高誘電率絶縁膜を用いることが望ましい。

高誘電率絶縁膜２０２の結晶状態は、非晶質、微結晶を含む非晶質、多結晶、単結晶などのいずれの状態でもかまわない。しかしながら、高誘電率絶縁膜のリーク電流と膜密度との間には相関があり、高密度であるほどリーク電流を低くすることができる。多結晶や単結晶は、結晶性が高く、膜密度を高くすることができる。そのため、高誘電率絶縁膜２０２には多結晶膜や単結晶膜を用いることが望ましい。また、高誘電率絶縁膜２０２が多結晶状態の場合には、高誘電率絶縁膜２０２並びにシリコン酸化膜２０１及び２０３の改質を十分に行うことができる。これは、高誘電率絶縁膜の結晶粒界を通して、シリコン酸化膜へ酸化剤の供給を十分に行うことができるためと考えられる。したがって、高誘電率絶縁膜２０２には多結晶膜を用いることがより望ましい。

結晶粒界を通した酸化剤の供給によるシリコン酸化膜の改質効果を得るためには、結晶粒のサイズ（平均粒径）は１００ｎｍ以下であることが望ましい。この値は、酸化剤の拡散長で決まっていると考えられる。十分な改質効果を得るためには、結晶粒のサイズはメモリセルのサイズよりも小さいことが望ましい。例えば、結晶粒のサイズが１０ｎｍ以下の柱状結晶であることが望ましい。

また、高誘電率絶縁膜のリーク特性の観点からは、高誘電率絶縁膜に含まれる結晶粒の平均的な粒径は５ｎｍ以上であることが望ましい。平均粒径が５ｎｍよりも小さいと、膜密度が低下して、リーク電流の低減効果を得られなくなるからである。図９は、平均粒径とリーク電流との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート（ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。図９に示すように、平均粒径が５ｎｍよりも小さいと、リーク電流が増大することがわかる。

以上のことから、高誘電率絶縁膜２０２に含まれる結晶粒の平均粒径は５ｎｍ以上であることが望ましい。また、高誘電率絶縁膜２０２に含まれる結晶粒の平均粒径は１００ｎｍ以下であることが望ましい。

また、高誘電率絶縁膜２０２に含まれる結晶粒の結晶粒界は、高誘電率絶縁膜２０２の厚さ方向で、高誘電率絶縁膜２０２を貫通していることが望ましい。これは、シリコン酸化膜２０１及び２０３の改質効果がより効果的になるためである。結晶粒界が高誘電率絶縁膜２０２を貫通していると、電極間絶縁膜形成後や電極加工後などの酸化雰囲気工程で、酸化剤をシリコン酸化膜２０１及び２０３に十分供給することが可能となり、効果的な改質効果が得られる。

高誘電率絶縁膜２０２は、１原子層以上の厚さであれば、書き込み/消去動作時の電極間絶縁膜のリーク電流が低減し、メモリ動作速度の向上効果が得られる。この効果は高誘電率絶縁膜が厚いほど、顕著となる。しかしながら、高誘電率絶縁膜の膜厚が厚すぎると、メモリセルのデータ保持特性が劣化してくる。これは、高誘電率絶縁膜の膜厚が厚くなると、低電界のリーク電流が増大するため、及びトラップ電荷量が増加するためである。この低電界リーク電流の増大は、高誘電率絶縁膜のバリヤハイトが低いためであると考えられる。また、高誘電率絶縁膜のトラップ準位に起因する電気伝導も、低電界リークの発生要因と考えられる。高誘電率絶縁膜の膜厚を５ｎｍ以下にすれば、このデータ保持特性の劣化を抑制することができる。

図１０は、高誘電率絶縁膜２０２の原子層成長を行う際のサイクル数とリーク電流との関係を示した図である。高誘電率絶縁膜には、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いているが、ハフニウムアルミネート（ＨｆＡｌＯ）を用いた場合にも同様の特性が得られる。図１０に示すように、サイクル数が１回以上、すなわち高誘電率絶縁膜を１原子層以上形成した場合には、リーク電流が低減している。

図１１は、高誘電率絶縁膜２０２の膜厚と低電界リーク電流との関係を示した図である。高誘電率絶縁膜には、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いているが、ハフニウムアルミネート（ＨｆＡｌＯ）を用いた場合にも同様の特性が得られる。図１１に示すように、高誘電率絶縁膜の膜厚が５ｎｍを越えると、リーク電流が急激に増加している。

以上のことから、高誘電率絶縁膜２０２の厚さは、１原子層の厚さ以上且つ５ｎｍ以下であることが望ましい。

なお、高誘電率絶縁膜２０２として遷移金属を含有した絶縁膜を用いる場合には、トラップ電荷量が多い。したがって、十分なメモリセルのデータ保持特性が得るためには、高誘電率絶縁膜２０２の膜厚を４ｎｍ以下にすることが望ましい。

図１２は、図１〜図５及び図６に示した半導体装置の製造工程の一部を詳細に示した断面図である。図１２（ａ）はビット線方向（チャネル長方向）の断面図であり、図１２（ｂ）はワード線方向（チャネル幅方向）の断面図である。

図３に示した工程の後、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、厚さ１〜５ｎｍ程度の下層シリコン酸化膜２０１をＣＶＤ法で堆積する。続いて、下層シリコン酸化膜２０１の表面に、高誘電率絶縁膜２０２としてアルミニウム酸化物膜を、ＡＬＤ(Atomic Layer Deposition)法で堆積する。アルミニウム酸化物膜２０２の膜厚は、１原子層厚さ以上且つ５ｎｍ以下の範囲である。さらに、アルミニウム酸化物膜２０２の表面に、厚さ１〜５ｎｍ程度の上層シリコン酸化膜２０３をＣＶＤ法で堆積する。これにより、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。

なお、上述した製造方法では、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３をＣＶＤ法で形成しているが、ＡＬＤ法、熱酸化法、ラジカル酸化法、スパッタリング法などの方法で形成してもよい。

また、上述した製造方法では、高誘電率絶縁膜２０２をＡＬＤ法で形成しているが、ＣＶＤ法やスパッタリング法などの方法で形成してもよい。本製造方法では、膜厚均一性を確保して、メモリセル間の特性ばらつきを抑える観点から、ＡＬＤ法を用いることが望ましい。

また、上述した製造方法において、高誘電率絶縁膜２０２を形成した後、高誘電率絶縁膜２０２の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、高誘電率絶縁膜２０２の膜質向上及び高密度化をはかることができ、特性に優れた高誘電率絶縁膜２０２を得ることができる。

なお、高誘電率絶縁膜２０２がアルミニウム酸化物のように金属酸化物で形成されている場合、絶縁膜中で拡散しやすい水蒸気を酸素原料ガスとして用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜を形成することにより、下層シリコン酸化膜２０１全体にわたって水蒸気が供給され、下層シリコン酸化膜２０１の絶縁性が向上する。また、下層シリコン酸化膜２０１と多結晶シリコン膜（浮遊ゲート電極膜）１３との界面に十分な水蒸気を供給することができ、界面トラップ特性が改善される。したがって、浮遊ゲート電極１３の電荷が制御ゲート電極２１側へ漏れるのを防止したい場合には、水蒸気を酸素原料ガスとして用いることが有効である。

また、高誘電率絶縁膜２０２がアルミニウム酸化物のように金属酸化物で形成されている場合、絶縁膜中での拡散長は短いが酸化力が強いオゾンや酸素ラジカルを酸素原料ガスとして用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜を形成することにより、下層シリコン酸化膜２０１の表面領域の絶縁性が大幅に向上する。したがって、下層シリコン酸化膜２０１の表面領域の膜質劣化が顕著となる還元性ガスやハロゲン含有ガスを高誘電率絶縁膜２０２の原料ガスに用いる場合等、下層シリコン酸化膜２０１の膜質を回復したい場合には、オゾンや酸素ラジカルを酸素原料ガスとして用いることが有効である。

以下、酸素原料ガス（酸化剤）としてオゾンを用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜２０２を形成する場合について説明する。具体的には、酸素原料としてオゾン（Ｏ₃）を用い、アルミニウム原料としてトリメチルアルミニウム（Ａｌ(ＣＨ₃)₃）を用いて、ＡＬＤ法によってアルミニウム酸化物膜を形成する。

反応炉にアルミニウム原料を導入してアルミニウム層を形成した後、真空排気及び不活性ガスによるパージを行う。続いて、反応炉にオゾンを導入してアルミニウム層を酸化し、アルミニウム酸化物を形成する。真空排気及び不活性ガスによるパージを行った後、再度反応炉にアルミニウム原料を導入する。このように、アルミニウム原料及びオゾン（酸素原料）を交互に反応炉に導入することで、アルミニウム酸化物膜が形成される。なお、成膜時の圧力は５０Torr以下、成膜温度は３００℃程度とする。

図２８は、アルミニウム酸化物膜の酸素原料としてオゾン（Ｏ₃）を用いた場合及び水蒸気（Ｈ₂Ｏ）を用いた場合の、メモリセルの固定電荷量を示した図である。図２８からわかるように、酸素原料としてオゾンを用いることで、メモリセルの固定電荷を低減することができる。これは、酸素原料としてオゾンを用いることで、後で行われる熱工程の際に、アルミニウム酸化物膜から放出される炭素の量を低減させることができるためと考えられる。炭素は、素子分離絶縁膜（シリコン酸化膜）上のアルミニウム酸化物膜から素子分離絶縁膜を介して素子領域に到達し、固定電荷になると考えられる。固定電荷は、メモリセルの閾値変動の原因となる。したがって、酸素原料としてオゾンを用いることで、デバイス特性を向上させることができる。

また、アルミニウム酸化物膜の成膜温度は、以下に示すように、１５０℃から３００℃の範囲であることが好ましい。

アルミニウム酸化物膜の薬液に対する耐性は成膜温度に依存し、３００℃よりも高い温度でアルミニウム酸化物膜を成膜すると、アルミニウム酸化物膜の薬液に対する耐性が低下する。図２９は、薬液として希釈フッ酸を用いた場合の、アルミニウム酸化物膜の成膜温度とエッチング量との関係を示した図である。図２９に示すように、成膜温度が３００℃を越えるとエッチング量が増加する。したがって、アルミニウム酸化物膜の成膜温度は３００℃以下であることが好ましい。

また、アルミニウム酸化物膜の成膜温度を１５０℃よりも低くすると、アルミニウム酸化物膜中の炭素濃度が増大する。その結果、膜密度の低下、リーク電流の増大、メモリセルの固定電荷の増大等が起きる。図３０は、アルミニウム酸化物膜の成膜温度とメモリセルのフラットバンド電圧シフト（Ｖfbシフト）との関係を示した図である。図３０に示すように、成膜温度が１５０℃よりも低くなると、Ｖfbシフトが増大する、すなわち固定電荷が増大する。したがって、アルミニウム酸化物膜の成膜温度は１５０℃以上であることが好ましい。図３０には、高誘電率絶縁膜としてハフニウムアルミニウム酸化物（ＨｆＡｌＯ）膜を用いた場合の結果も示されている。ハフニウムアルミニウム酸化物膜を用いた場合には、ハフニウムアルミニウム酸化物膜の成膜温度は１７５℃以上であることが好ましい。

なお、アルミニウム酸化物膜やハフニウムアルミニウム酸化物を成膜する際に、酸素原料としてオゾンの代わりに酸素ラジカルを用いた場合にも、上述した効果と同様の効果を得ることが可能である。

すでに述べたように、高誘電率絶縁膜２０２の膜質向上及び高密度化をはかるために、高誘電率絶縁膜２０２を形成した後、高誘電率絶縁膜２０２の形成温度よりも高い温度で熱処理を行うことが好ましい。これにより、リーク電流の低減、薬液に対する耐性の向上、熱工程におけるアルミニウム酸化物膜中の欠陥生成（酸素欠損、金属欠損）の抑制、等をはかることができる。熱処理は、不活性ガス雰囲気で行ってもよいし、酸化性ガス雰囲気で行ってもよい。熱工程時に生成される酸素欠損を抑制するためには、酸化性雰囲気が好ましい。また、熱処理による膜厚増加を抑制するためには、不活性ガス雰囲気が好ましい。

また、上述したアルミニウム酸化物膜形成後の熱処理温度は、１０００℃以上が好ましい。熱処理温度を１０００℃以上とすることで、エッチング耐性を大幅に向上させることができる。その結果、高誘電率絶縁膜のサイドエッチング量のばらつきを抑制することができ、メモリセルの容量カップリング比（Ｃ２／（Ｃ１＋Ｃ２））のばらつきを抑制することができる。また、高誘電率絶縁膜のサイドエッチング量が大きいと、高電界リークが増大し、メモリセルの書き込み／消去特性が劣化してしまう。上記のように高温熱処理を行うことで、エッチング耐性を大幅に向上させることができるため、上述したような問題を防止することが可能である。

図３１は、アルミニウム酸化物膜形成後の熱処理温度と、希釈フッ酸によるアルミニウム酸化物膜のエッチング量（エッチングレート）との関係を示した図である。図３１に示すように、熱処理温度が１０００℃以上であると、アルミニウム酸化物膜のエッチング量（エッチングレート）が大幅に減少する。したがって、アルミニウム酸化物膜形成後の熱処理温度は、１０００℃以上であることが好ましい。なお、熱処理時間は１秒以上であることが好ましい。図３１には、高誘電率絶縁膜としてハフニウムアルミニウム酸化物（ＨｆＡｌＯ）膜を用いた場合の結果も示されている。図３１に示すように、ハフニウムアルミニウム酸化物膜を用いた場合には、ハフニウムアルミニウム酸化物膜形成後の熱処理温度は９００℃以上であることが好ましい。

なお、アルミニウム酸化物膜やハフニウムアルミニウム酸化物膜等の高誘電率絶縁膜の形成に用いるアルミニウム原料は、トリメチルアルミニウム（Ａｌ(ＣＨ₃)₃）に限定されない。例えば、トリメチルアルミニウムのメチル基を、メチル基よりも炭素数の多いアルキル基（エチル基やプロピル基等）に変更したものを、アルミニウム原料として用いてもよい。また、トリメチルアルミニウムのメチル基を、メトキシ基等のアルコキシド基に変更したものを、アルミニウム原料として用いてもよい。

アルミニウム原料としてトリメチルアルミニウムを用いた場合には、炭素含有量の少ない高誘電率絶縁膜を形成することが可能である。また、均一性及び段差被覆性に優れた高誘電率絶縁膜を形成することが可能である。また、メチル基よりも炭素数の多いアルキル基を有するアルミニウム原料、或いはアルコキシド基を有するアルミニウム原料を用いた場合には、原料の分解温度が上がるため、成膜温度を高くすることができる。成膜温度を高くすることで、膜密度を高めることができる。また、成膜温度を高くすることで、酸素原料（酸化剤）による下層絶縁膜或いは下層絶縁膜と高誘電率絶縁膜との界面の改善効果を高めることができる。

（実施形態２）
以下、本発明の第２の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第１の実施形態の図１〜図５と同様であるため、それらの詳細な説明は省略する。また、第１の実施形態で説明した事項については、詳細な説明は省略する。

図１３は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した、ビット線方向（チャネル長方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

図１３に示すように、電極間絶縁膜２０は、下層シリコン窒化膜２０４と、下層シリコン窒化膜２０４上に形成された高誘電率絶縁膜（中間絶縁膜）２０２と、高誘電率絶縁膜２０２上に形成された上層シリコン窒化膜２０５とを含む積層膜によって形成されている。高誘電率絶縁膜２０２は、少なくとも金属元素を含有しており、７よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜２０２は、典型的なシリコン窒化膜（Ｓｉ₃Ｎ₄）の比誘電率（７程度）よりも高い比誘電率を有している。なお、高誘電率絶縁膜２０２は、金属元素に加えてさらに酸素を含有していることが好ましい。

上記のように、電極間絶縁膜２０を、下層シリコン窒化膜２０４、高誘電率絶縁膜２０２及び上層シリコン窒化膜２０５の積層構造とすることにより、高誘電率絶縁膜２０２の絶縁性が大幅に向上する。その結果、十分なメモリ保持特性、メモリ誤動作の回避、十分なメモリ動作速度を実現することができる。さらに、メモリセルのカップリング比のばらつきが抑制され、メモリセル特性のばらつきを大幅に低減することができる。

高誘電率絶縁膜は、製造工程中に周囲の膜から放出される水素等の還元剤（例えば、浮遊ゲート電極や制御ゲート電極に用いられる多結晶シリコン膜中に含まれる水素）の影響を受け、酸素欠損等の膜構造欠陥が発生しやすい。本実施形態では、水素等の還元剤の拡散を十分に抑制することが可能なシリコン窒化膜２０４及び２０５を設けている。そのため、製造工程中に還元性雰囲気に晒されても、高誘電率絶縁膜２０２への還元剤の拡散を十分に抑えることができる。これにより、酸素欠損の生成を大幅に抑制することができ、高誘電率絶縁膜の絶縁性の大幅向上が可能となる。

また、酸化剤の拡散を効果的に抑制することが可能なシリコン窒化膜２０４及び２０５を設けることで、電極加工後の電極側壁酸化工程時などに電極間絶縁膜２０と制御ゲート電極２１との界面及び電極間絶縁膜２０と浮遊ゲート電極１３との界面に生じるバーズビーク酸化を防止することが可能になる。

また、シリコン窒化膜は、高誘電率絶縁膜に比べてバリヤハイトが高いため、低電界リーク電流の低減効果が得られる。さらに、下層シリコン窒化膜２０４を設けることで、高誘電率絶縁膜２０２に含まれる金属元素などがトンネル絶縁膜１２や素子分離絶縁膜１７に拡散することを効果的に防止することができる。その結果、トンネル絶縁膜１２や素子分離絶縁膜１７の絶縁特性の劣化を回避することができる。

シリコン窒化膜２０４及び２０５の厚さがそれぞれ０．５ｎｍ以上であれば、還元剤による酸素欠損の生成、及び電極界面のバーズビークの形成を抑制することができる。なお、高誘電率絶縁膜２０２に遷移金属が含有されている場合には、還元剤による酸素欠損生成が顕著となる。そのため、十分な絶縁性を実現する観点から、シリコン窒化膜２０４及び２０５それぞれの膜厚は０．８ｎｍ以上にすることが望ましい。

高誘電率絶縁膜２０２が、Ｙ、Ｚｒ、Ｈｆ、Ｌａ等の遷移金属を含有する場合には、遷移金属の触媒作用により、製造工程中の酸化雰囲気（例えば、高誘電率絶縁膜２０２形成後の酸化工程、電極加工後の電極側壁酸化工程等）で活性な酸素が多く発生する。その結果、高誘電率絶縁膜２０２の改質が可能となる。したがって、電極間絶縁膜としての優れた絶縁特性（リーク電流の低減、絶縁破壊耐圧の向上、トラップ電荷の低減等）が要求される場合に適している。特に、上記改質効果は、高誘電率絶縁膜２０２が酸化物である場合に効果的である。これは、活性酸素の生成効率や拡散効率が高いためと考えられる。なお、有効な改質効果を得るためには、第１の実施形態で述べたのと同様に、高誘電率絶縁膜２０２中の遷移金属元素の濃度をＴ（ただし、Ｔ＞０）、高誘電率絶縁膜２０２中の遷移金属元素以外の金属元素の濃度をＭ（ただし、Ｍ≧０）、高誘電率絶縁膜２０２中の半導体元素（例えば、Ｓｉ或いはＧｅ）の濃度をＳ（ただし、Ｓ≧０）として、
Ｔ／（Ｔ＋Ｍ＋Ｓ）≧０．２
を満たすことが好ましい。

一方、高誘電率絶縁膜２０２として、遷移金属を含まないアルミニウム酸化物やマグネシウム酸化物などを用いた場合には、上記の触媒作用が抑制される。そのため、電極加工後の電極側壁酸化工程時に、シリコン窒化膜２０４及び２０５の一部が酸化されてシリコン酸化膜に変換されることを防止することができる。その結果、電極間絶縁膜２０の電気容量の低下やばらつきを抑えることが可能となる。したがって、電極間絶縁膜２０とトンネル絶縁膜１２との電気容量比（カップリング比）の制御性が要求される場合には、遷移金属を含まない高誘電率絶縁膜を用いることが望ましい。

図１４は、図１〜図５及び図１３に示した半導体装置の製造工程の一部を詳細に示した断面図である。図１４（ａ）はビット線方向（チャネル長方向）の断面図であり、図１４（ｂ）はワード線方向（チャネル幅方向）の断面図である。

図３に示した工程の後、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、厚さ０．５〜１０ｎｍ程度の下層シリコン窒化膜２０４をＣＶＤ法で堆積する。続いて、下層シリコン窒化膜２０４の表面に、高誘電率絶縁膜２０２としてハフニウム酸化物膜を、ＡＬＤ(Atomic Layer Deposition)法で堆積する。ハフニウム酸化物膜２０２の膜厚は、１原子層厚さ以上且つ５ｎｍ以下の範囲である。さらに、ハフニウム酸化物膜２０２の表面に、厚さ０．５〜１０ｎｍ程度の上層シリコン窒化膜２０５をＣＶＤ法で堆積する。これにより、下層シリコン窒化膜２０４、高誘電率絶縁膜２０２及び上層シリコン窒化膜２０５で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。

なお、上述した製造方法では、下層シリコン窒化膜２０４及び上層シリコン窒化膜２０５をＣＶＤ法で形成しているが、ＡＬＤ法、熱窒化法、ラジカル窒化法、スパッタリング法などの方法で形成してもよい。

また、第１の実施形態で述べたのと同様に、上述した製造方法において、高誘電率絶縁膜２０２を形成した後、高誘電率絶縁膜２０２の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、高誘電率絶縁膜２０２の膜質向上及び高密度化をはかることができ、特性に優れた高誘電率絶縁膜２０２を得ることができる。

また、後述する第３の実施形態で詳述するが、下層シリコン窒化膜２０４を形成した後、下層シリコン窒化膜２０４の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、下層シリコン窒化膜２０４の膜質向上をはかることができる。

なお、高誘電率絶縁膜２０２がハフニウム酸化物のように金属酸化物で形成されている場合、シリコン窒化膜を酸化しにくい水蒸気を酸素原料ガスとして用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜を形成することにより、下層シリコン窒化膜２０４の膜厚の減少を抑制することができる。したがって、電極間絶縁膜２０の電気容量のばらつきを防止したい場合には、水蒸気を酸素原料ガスとして用いることが有効である。

また、高誘電率絶縁膜２０２がハフニウム酸化物のように金属酸化物で形成されている場合、酸化力が強いオゾンや酸素ラジカルを酸素原料ガスとして用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜を形成することにより、下層シリコン窒化膜２０４と高誘電率絶縁膜２０２との界面を十分に酸化することができ、界面トラップ特性が大幅に改善される。したがって、電極間絶縁膜２０の電荷トラップに起因するメモリセルの閾値変動などを防止したい場合には、オゾンや酸素ラジカルを酸素原料ガスとして用いることが有効である。

（実施形態３）
以下、本発明の第３の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第１の実施形態の図１〜図５と同様であるため、それらの詳細な説明は省略する。また、第１の実施形態で説明した事項については、詳細な説明は省略する。

図１５は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示した、ビット線方向（チャネル長方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

図１５に示すように、電極間絶縁膜２０は、下層シリコン窒化膜２０４と、下層シリコン窒化膜２０４上に形成された下層シリコン酸化膜２０１と、下層シリコン酸化膜２０１上に形成された高誘電率絶縁膜（中間絶縁膜）２０２と、高誘電率絶縁膜２０２上に形成された上層シリコン酸化膜２０３と、上層シリコン酸化膜２０３上に形成された上層シリコン窒化膜２０５とを含む積層膜によって形成されている。高誘電率絶縁膜２０２は、少なくとも金属元素を含有しており、７よりも高い比誘電率を有している。すなわち、高誘電率絶縁膜２０２は、典型的なシリコン窒化膜（Ｓｉ₃Ｎ₄）の比誘電率（７程度）よりも高い比誘電率を有している。なお、高誘電率絶縁膜２０２は、金属元素に加えてさらに酸素を含有していることが好ましい。

上記のように、電極間絶縁膜２０を、下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５の積層構造とすることにより、第１の実施形態及び第２の実施形態で説明した効果（高誘電率絶縁膜２０２への酸化剤の供給、高誘電率絶縁膜２０２への還元剤の拡散の抑制、バーズビーク形成の抑制等）を同時に得ることが可能である。

また、下層シリコン酸化膜２０１の下に下層シリコン窒化膜２０４を設けることで、シリコン酸化膜２０１及び２０３並びに高誘電率絶縁膜２０２の形成工程や、シリコン酸化膜２０１及び２０３並びに高誘電率絶縁膜２０２の改質のための酸化雰囲気工程によって、浮遊ゲート電極１３の表面に新たなシリコン酸化層が形成される、という問題を防止することができる。その結果、電極間絶縁膜２０の電気容量の増大やばらつきを防止することができる。また、シリコン酸化膜２０１及び２０３並びに高誘電率絶縁膜２０２の形成工程や、シリコン酸化膜２０１及び２０３並びに高誘電率絶縁膜２０２の改質のための酸化雰囲気工程において、より十分な酸化処理が可能となるため、電極間絶縁膜２０の絶縁性を向上させることができる。

また、上層シリコン酸化膜２０３上に上層シリコン窒化膜２０５を設けることで、上層シリコン酸化膜２０３を通して高誘電率絶縁膜２０２から酸素が離脱することを防止することができる。また、上層シリコン酸化膜２０３や高誘電率絶縁膜２０２から離脱した酸素によって、制御電極２１の界面に新たなシリコン酸化層が形成される、という問題を防止することができる。その結果、電極間絶縁膜の電気容量が増加するという問題を防止することができる。

また、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３の３層全てを酸化物で形成することで、３層全てに同時に酸化剤を浸透させることができる。すなわち、電極間絶縁膜の特性向上をはかるためには、成膜時等に生成された酸素欠損を補償することが重要である。３層形成後に酸素補充のための処理を行うことで、３層全てに対して同時に改質を行うことが可能となる。これに対して、電極間絶縁膜が、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層で形成されているような場合には、シリコン窒化膜が酸素の拡散バリアとして機能する。そのため、下層及び上層シリコン酸化膜の高品質化を実現するためには、下層及び上層シリコン酸化膜のそれぞれの形成後に改質用の酸化処理が必要である。また、下層シリコン酸化膜の酸化改質後にシリコン窒化膜を形成するため、下層シリコン酸化膜についてはシリコン窒化膜形成後のダメージを完全に除去できないという問題がある。本実施形態では、そのような問題を効果的に防止することができる。

図１６は、図１〜図５及び図１５に示した半導体装置の製造工程の一部を詳細に示した断面図である。図１６（ａ）はビット線方向（チャネル長方向）の断面図であり、図１６（ｂ）はワード線方向（チャネル幅方向）の断面図である。

図３に示した工程の後、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、厚さ０．５〜１０ｎｍ程度の下層シリコン窒化膜２０４をラジカル窒化法で形成する。続いて、下層シリコン窒化膜２０４の表面に、厚さ１ｎｍ〜５ｎｍ程度の下層シリコン酸化膜２０１を、ＣＶＤ法で堆積する。続いて、下層シリコン酸化膜２０１の表面に、高誘電率絶縁膜２０２としてハフニウムアルミネート（ＨｆＡｌＯ）膜を、ＡＬＤ(Atomic Layer Deposition)法で堆積する。ハフニウムアルミネート膜２０２の膜厚は、１原子層厚さ以上且つ５ｎｍ以下の範囲である。続いて、ハフニウムアルミネート膜２０２の表面に、厚さ１ｎｍ〜５ｎｍ程度の上層シリコン酸化膜２０３を、ＣＶＤ法で堆積する。さらに、上層シリコン酸化膜２０３上に、厚さ０．５〜１０ｎｍ程度の上層シリコン窒化膜２０５をＣＶＤ法で堆積する。これにより、下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。

なお、上述した製造方法において、下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５は、ＣＶＤ法、ＡＬＤ法、熱窒化法、ラジカル窒化法、スパッタリング法などの各種方法で形成することが可能である。

また、下層シリコン窒化膜２０４を形成した後、下層シリコン窒化膜２０４の形成温度よりも高い温度で熱処理を行うようにしてもよい。このように、高温熱処理を行うことにより、下層シリコン窒化膜２０４の膜質向上をはかることができる。

なお、下層シリコン酸化膜２０１は、６００℃以下の温度で形成することが望ましい。これにより、下層シリコン窒化膜２０４からの窒素脱離を大幅に低減することができる。その結果、下層シリコン窒化膜２０４の誘電率の低下を防止することができる。また、高誘電率絶縁膜２０２中の金属元素の触媒効果によって発生する活性酸素による浮遊ゲート電極１３と下層シリコン窒化膜２０４との界面におけるバーズビーク酸化の発生を防止することが可能となる。

また、上層シリコン酸化膜２０３は、６００℃以下の温度で形成することが望ましい。これにより、高誘電率絶縁膜２０２からの酸素の脱離を抑制することができる。その結果、高誘電率絶縁膜２０２中に電荷トラップ準位やリーク電流の伝導経路が形成されることを抑制することができる。したがって、電極間絶縁膜２０のリーク電流のさらなる低減や、電荷トラップに起因するメモリセルの閾値変動のさらなる低減が可能となる。

シリコン酸化膜２０１及び２０３を６００℃以下の温度で形成する方法としては、例えば、ＴＤＭＡＳ（トリジメチルアミノシラン（SiH[N(CH₃)₂]₃））とオゾンガス又は酸素ラジカルを原料ガスとして用いたＡＬＤ法、ＢＴＢＡＳ（ビ・ターシャリーブチルアミノシラン（SiH₂N[C(CH₃)₃]₂））とオゾンガス又は酸素ラジカルを原料ガスとして用いたＡＬＤ法などがあげられる。また、シリコン又はシリコン酸化物をターゲット材として用い、酸素を含有した雰囲気でのスパッタリング法によって、シリコン酸化膜２０１及び２０３を形成することも可能である。その他の方法を用いても、６００℃以下の温度でシリコン酸化膜２０１及び２０３を形成すれば、上記と同様の効果を得ることが可能である。

以下、下層シリコン窒化膜２０４をラジカル窒化法で形成する工程、及び下層シリコン窒化膜２０４を形成した後に下層シリコン窒化膜２０４の形成温度よりも高い温度で熱処理を行う工程について詳細に説明する。

上記ラジカル窒化の条件は、例えば以下の通りである。高周波電力は５００Ｗ以上、圧力は数十mTorrから１０Torrの範囲、窒化処理温度は室温から８００℃の範囲、窒化処理時間は５秒から６００秒の範囲である。

下層シリコン窒化膜２０４をラジカル窒化法で形成した後、下層シリコン窒化膜２０４の形成温度よりも高い温度で熱処理を行う。熱処理を行うことで、下層シリコン窒化膜２０４の高密度化をはかることができる。また、不完全なＳｉ−Ｎ結合を、完全なＳｉ−Ｎ結合へと変換することが可能である。したがって、熱処理を行うことで、下層シリコン窒化膜２０４の膜質向上をはかることができ、デバイス特性を向上させることが可能である。

図３２は、上述した熱処理の効果を示した図である。熱処理温度は１０００℃、熱処理時間は３０秒としている。図３２に示すように、下層シリコン窒化膜を形成した後に熱処理を行うことで、閾値変動のばらつきが改善されている。これは、熱処理によって下層シリコン窒化膜の膜質が向上し、電荷保持時のリーク電流の低減や、トラップの低減がはかれるためである。

このように、熱処理によって下層シリコン窒化膜２０４の高密度化をはかることができるため、下層シリコン窒化膜２０４からの窒素の放出を抑制することができ、メモリセルの固定電荷を減少させることができる。

なお、下層シリコン窒化膜２０４の電気的膜厚の増加を抑制することを目的とする場合には、不活性ガス雰囲気で上記熱処理を行うことが好ましい。また、下層シリコン窒化膜２０４と上層絶縁膜との界面特性を向上させることを目的とする場合には、酸化性雰囲気で上記熱処理を行うことが好ましい。

また、上記熱処理は下層シリコン窒化膜２０４の形成温度よりも高い温度で行えばよいが、熱処理の効果をより十分に得るためには、９００°以上の温度で上記熱処理を行うことが好ましい。図３３は、上記熱処理温度と低電界リーク電流との関係を示した図である。図３３に示すように、９００°以上の温度で熱処理を行うことで、低電界リーク電流を減少させることができる。

また、上述した例では下層シリコン窒化膜２０４をラジカル窒化法で形成したが、減圧ＣＶＤ法やＡＬＤ法によって下層シリコン窒化膜２０４を形成してもよい。

以下、酸素原料ガス（酸化剤）としてオゾンを用いて、ＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜２０２を形成する場合について説明する。具体的には、酸素原料としてオゾン（Ｏ₃）を用い、ハフニウム原料としてジエチルアミノハフニウム（Ｈｆ(ＮＣ₂Ｈ₅)₄）を用いて、ＡＬＤ法によってハフニウムアルミニウム酸化物（ハフニウムアルミネート：ＨｆＡｌＯ）膜を形成する。ハフニウムアルミニウム酸化物膜の成膜時の圧力は５０Torr以下、成膜温度は２７５℃程度とする。

ハフニウムアルミニウム酸化物膜の酸素原料としてオゾン（Ｏ₃）を用いることで、第１の実施形態の図２８で示したのと同様に、メモリセルの固定電荷を低減することができる。これは、酸素原料としてオゾンを用いることで、後で行われる熱工程の際に、ハフニウムアルミニウム酸化物膜から放出される炭素の量を減少させることができるためと考えられる。また、ハフニウムアルミニウム酸化物膜から放出される酸化剤の量が減少することも、固定電荷を低減させる要因と考えられる。ハフニウムアルミニウム酸化物膜から放出される酸化剤によって、下層シリコン窒化膜からの窒素放出量が増大し、メモリセルの固定電荷が増大してしまう。固定電荷はメモリセルの閾値変動の原因となる。したがって、酸素原料としてオゾンを用いることで、デバイス特性を向上させることができる。

ハフニウムアルミニウム酸化物膜の形成に用いるハフニウム原料は、ジエチルアミノハフニウム（Ｈｆ(ＮＣ₂Ｈ₅)₄）に限定されない。例えば、ジエチルアミノハフニウムのエチル基を他のアルキル基に変更したものを、ハフニウム原料として用いてもよい。また、ジエチルアミノハフニウムのエチル基をアルコキシド基に変更したものを、ハフニウム原料として用いてもよい。

また、ハフニウムアルミニウム酸化物膜の成膜温度は、３００℃以下であることが好ましい。ハフニウムアルミニウム酸化物膜の成膜温度を３００℃よりも高くすると、ハフニウムアルミニウム酸化物膜の表面モフォロジーが著しく劣化するためである。ハフニウムアルミニウム酸化物膜の成膜温度を３００℃よりも高くすると、ハフニウムアルミニウム酸化物膜の表面に粒が形成される。粒の密度は、成膜温度を高くするにしたがって増大する。一方、ハフニウムアルミニウム酸化物膜の成膜温度を２９０℃にすると、ハフニウムアルミニウム酸化物膜の表面に粒は観察されなかった。したがって、ハフニウムアルミニウム酸化物膜の成膜温度は、３００℃以下であることが好ましい。

また、ハフニウムアルミニウム酸化物膜の成膜温度は、１７５℃以上であることが好ましい。すでに図３０で示したように、ハフニウムアルミニウム酸化物膜の成膜温度が１７５℃よりも低くなると、Ｖfbシフトが増大する、すなわち固定電荷が増大する。したがって、アルミニウム酸化物膜の成膜温度は１７５℃以上であることが好ましい。

なお、ハフニウムアルミニウム酸化物膜を成膜する際に、酸素原料としてオゾンの代わりに酸素ラジカルを用いた場合にも、上述した効果と同様の効果を得ることが可能である。

また、すでに述べたように、高誘電率絶縁膜（ハフニウムアルミニウム酸化物膜）２０２の膜質向上及び高密度化をはかるために、高誘電率絶縁膜２０２を形成した後、高誘電率絶縁膜２０２の形成温度よりも高い温度で熱処理を行うことが好ましい。これにより、リーク電流の低減、薬液に対する耐性の向上、熱工程におけるハフニウムアルミニウム酸化物膜中の欠陥生成（酸素欠損、金属欠損）の抑制、等をはかることができる。熱処理は、不活性ガス雰囲気で行ってもよいし、酸化性ガス雰囲気で行ってもよい。熱工程時に生成される酸素欠損を抑制するためには、酸化性雰囲気が好ましい。また、熱処理による膜厚増加を抑制するためには、不活性ガス雰囲気が好ましい。

また、上述したハフニウムアルミニウム酸化物膜形成後の熱処理温度は、すでに図３１で示したように、９００℃以上が好ましい。熱処理温度を９００℃以上とすることで、エッチング耐性を大幅に向上させることができる。その結果、高誘電率絶縁膜のサイドエッチング量のばらつきを抑制することができ、メモリセルの容量カップリング比（Ｃ２／（Ｃ１＋Ｃ２））のばらつきを抑制することができる。また、高誘電率絶縁膜のサイドエッチング量が大きいと、高電界リークが増大し、メモリセルの書き込み／消去特性が劣化してしまう。上記のように高温熱処理を行うことで、エッチング耐性を大幅に向上させることができるため、上述したような問題を防止することが可能である。

なお、上述した第２の実施形態及び第３の実施形態において、下層シリコン窒化膜２０４の下表面及び上層シリコン窒化膜２０５の上表面の少なくとも一方に、極薄のシリコン酸化膜が形成されていてもよい。この場合、極薄のシリコン酸化膜の膜厚は、バーズビークを最小に抑制できる程度に薄いことが望ましい。例えば、シリコン酸化膜の膜厚は、１ｎｍよりも薄くすることが望ましい。このようなシリコン酸化膜を形成することにより、下層シリコン窒化膜２０４と浮遊ゲート電極１３との間の良好な界面や、上層シリコン窒化膜２０５と制御電極２１との間の良好な界面を得ることが可能である。これは、シリコン窒化膜とポリシリコン電極との間にシリコン酸化膜を形成することで、界面準位を低減できるため、及びシリコン窒化膜に起因した固定電荷によるフラットバンド電圧シフトを抑制できるためである。良好な界面を形成することで、低電界リークが減少し、素子の電荷保持特性を向上させることができる。

また、上述した第１の実施形態及び第３の実施形態において、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３に、窒素が含有されたシリコン酸窒化膜を用いてもよい。また、上述した第２の実施形態及び第３の実施形態において、下層シリコン窒化膜２０４及び上層シリコン窒化膜２０５に、酸素が含有されたシリコン酸窒化膜を用いてもよい。

（実施形態４）
以下、本発明の第４の実施形態について説明する。なお、第１〜第３の実施形態で説明した事項については、詳細な説明は省略する。

本実施形態は、上述した第１〜第３の実施形態の構成において、高誘電率絶縁膜２０２中に炭素が含有されているものである。具体的には、高誘電率絶縁膜２０２の形成後に、イオン注入法で高誘電率絶縁膜２０２中に炭素を導入する。このとき、高誘電率絶縁膜２０２中の炭素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下となるように、ドーズ量と加速エネルギーを調整する。イオン注入法以外の方法でも、高誘電率絶縁膜２０２中の炭素濃度が上記濃度に制御できればよい。

このように、高誘電率絶縁膜２０２中に１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下の濃度で炭素が含まれることにより、シリコン酸化膜やシリコン窒化膜を形成するときの高誘電率絶縁膜の絶縁性劣化を抑制することができる。シリコン酸化膜やシリコン窒化膜を形成するときの水素などを含む還元性雰囲気や塩素などを含むハロゲン雰囲気により或いは高温アニールにより、高誘電率絶縁膜中の酸素などの構成元素が脱離するおそれがある。炭素を含有させることで、そのような構成元素の脱離が抑制され、高誘電率絶縁膜の絶縁性劣化が抑制されると考えられる。

図１７は、高誘電率絶縁膜中の炭素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート（ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜中にイオン注入法によって炭素を導入した後、１０５０℃の温度で熱処理を行ったものである。図１７からわかるように、高誘電率絶縁膜中の炭素濃度が２×１０²²atoms／ｃｍ³を越えると、リーク電流が急激に増加している。

図１８は、高誘電率絶縁膜中の炭素濃度とＲＩＥによる高誘電率絶縁膜のエッチングレートとの関係を示した図である。図１８からわかるように、高誘電率絶縁膜中の炭素濃度が１×１０¹⁹atoms／ｃｍ³以上であると、エッチングレートが急激に増加している。これは、高誘電率絶縁膜中に上記濃度で炭素を含有させることで、膜密度が低下してＲＩＥ速度が増大するためである。

以上のように、図１７及び図１８の測定結果からも、高誘電率絶縁膜２０２中の炭素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下であることが望ましいと言える。

また、高誘電率絶縁膜にハフニウムが含有されている場合には、高誘電率絶縁膜の融点が上昇するので、高温工程において電極間絶縁膜の絶縁特性が劣化しないという効果もある。

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で炭素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で炭素が含まれていても、ある程度の効果が得られる。

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、高誘電率絶縁膜中の炭素濃度を十分低くすることができので、最終的な高誘電率絶縁膜中の炭素濃度の精密な制御が可能となる。

（実施形態５）
以下、本発明の第５の実施形態について説明する。なお、第１〜第３の実施形態で説明した事項については、詳細な説明は省略する。

本実施形態は、上述した第１〜第３の実施形態の構成において、高誘電率絶縁膜２０２中に窒素が含有されているものである。具体的には、高誘電率絶縁膜２０２の形成後に、イオン注入法で高誘電率絶縁膜２０２中に窒素を導入する。このとき、高誘電率絶縁膜２０２中の窒素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下となるように、ドーズ量と加速エネルギーを調整する。イオン注入法以外の方法でも、高誘電率絶縁膜２０２中の窒素濃度が上記濃度に制御できればよい。

このように、高誘電率絶縁膜２０２中に１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下の濃度で窒素が含まれることにより、シリコン酸化膜やシリコン窒化膜を形成するときの高誘電率絶縁膜の絶縁性劣化を抑制することができる。シリコン酸化膜やシリコン窒化膜を形成するときの水素などを含む還元性雰囲気や塩素などを含むハロゲン雰囲気により或いは高温アニールにより、高誘電率絶縁膜中の酸素などの構成元素が脱離するおそれがある。窒素を含有させることで、そのような構成元素の脱離が抑制され、高誘電率絶縁膜の絶縁性劣化が抑制されると考えられる。

図１９は、高誘電率絶縁膜中の窒素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート（ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜中にイオン注入法によって窒素を導入したものである。図１９からわかるように、高誘電率絶縁膜中の窒素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下であると、リーク電流を抑制することができる。これは、高誘電率絶縁膜中の窒素濃度を上記範囲に設定することで、高誘電率絶縁膜中の酸素などの構成元素の脱離を効果的に抑制できるためである。

図２０は、アルミニウム（Ａｌ）の深さ方向の濃度分布の測定結果を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート（ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。測定に用いた試料は、シリコン基板上にシリコン酸化膜を形成した後、高誘電率膜を形成し、さらに１０００℃で１０秒間の熱処理を行ったものである。測定にはＳＩＭＳ分析を用いている。図２０からわかるように、高誘電率絶縁膜中の窒素濃度が１×１０¹⁹atoms／ｃｍ³よりも低い場合には、ＨｆＡｌＯ膜中のＡｌがシリコン酸化膜（ＳｉＯ₂膜）中に大きく拡散している。そのため、ＨｆＡｌＯ膜中のＨｆ／Ａｌ組成比が大きく変化してしまう。これに対し、窒素濃度が１×１０¹⁹atoms／ｃｍ³の場合には、ＨｆＡｌＯ膜中のＡｌはシリコン酸化膜中にほとんど拡散していない。したがって、高誘電率絶縁膜中の窒素濃度を１×１０¹⁹atoms／ｃｍ³以上とすることで、ＨｆＡｌＯ膜中のＨｆ／Ａｌ組成比の制御を的確に行うことが可能である。

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で窒素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で窒素が含まれていても、ある程度の効果が得られる。

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、スパッタリングによって形成された高誘電率絶縁膜中の窒素濃度を十分低くすることができる。したがって、最終的な高誘電率絶縁膜中の窒素濃度の精密な制御が可能となる。

（実施形態６）
以下、本発明の第６の実施形態について説明する。なお、第１〜第３の実施形態で説明した事項については、詳細な説明は省略する。

本実施形態では、上述した第１〜第３の実施形態の構成において、高誘電率絶縁膜２０２中に水素が含有されているものである。具体的には、高誘電率絶縁膜２０２の形成後に、水素ガス雰囲気において１００〜５５０℃の温度で熱処理を行うことで、高誘電率絶縁膜２０２中に水素を導入する。このとき、高誘電率絶縁膜２０２中の水素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ５×１０²²atoms／ｃｍ³以下となるように、熱処理温度、熱処理時間及び水素ガス分圧を調整する。水素雰囲気中の熱処理以外の方法でも、高誘電率絶縁膜２０２中の水素濃度を上記濃度に制御できればよい。

このように、高誘電率絶縁膜２０２中に１×１０¹⁹atoms／ｃｍ³以上且つ５×１０²²atoms／ｃｍ³以下の濃度で水素が含まれることにより、製造工程中の高温工程で、シリコン酸化膜２０１及び２０３中、シリコン窒化膜２０４及び２０５中、及び積層構造の電極間絶縁膜に含まれる絶縁膜の界面に、十分な水素を供給することができる。その結果、電極間絶縁膜の絶縁性が向上する。

図２１は、高誘電率絶縁膜中の水素濃度とリーク電流密度との関係を示した図である。高誘電率絶縁膜には、ハフニウムアルミネート（ＨｆＡｌＯ）を用いているが、アルミニウム酸化物（Ａｌ₂Ｏ₃）を用いた場合にも同様の特性が得られる。測定に用いた試料は、高誘電率絶縁膜を形成した後に、水素ガス雰囲気で熱処理を行ったものである。図２１からわかるように、高誘電率絶縁膜中の水素濃度が１×１０¹⁹atoms／ｃｍ³以上且つ５×１０²²atoms／ｃｍ³以下であると、リーク電流を抑制することができる。これは、高誘電率絶縁膜中の水素濃度を上記範囲に設定することで、シリコン酸化膜やシリコン窒化膜に十分に水素を供給することができ、且つ水素界面準位を水素で効果的に終端できるためである。水素濃度が５×１０²²atoms／ｃｍ³を越えると、膜密度の低下によって絶縁性が劣化し、リーク電流が増大する。

図２２は、電気容量の測定結果を示した図である。図２２からわかるように、高誘電率絶縁膜中の水素濃度が１×１０¹⁹atoms／ｃｍ³よりも低い場合には、界面準位が増大している。

なお、高誘電率絶縁膜全体にわたって上記濃度範囲で水素が含まれている場合に本実施形態の効果は顕著となるが、高誘電率絶縁膜中の一部に上記濃度範囲で水素が含まれていても、ある程度の効果が得られる。

また、高誘電率絶縁膜をスパッタリング法などで形成すれば、スパッタリングによって形成された高誘電率絶縁膜中の水素濃度を十分低くすることができる。したがって、最終的な高誘電率絶縁膜中の水素濃度の精密な制御が可能となる。

（実施形態７）
以下、本発明の第７の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

本実施形態では、炭素、窒素或いは水素を含む原料ガスを用いたＣＶＤ法或いはＡＬＤ法によって、炭素、窒素或いは水素を含有した高誘電率絶縁膜２０２を形成する。高誘電率絶縁膜２０２中の炭素濃度、窒素濃度或いは水素濃度は、上述した第４〜第６の実施形態で述べた通りである。元素濃度は、原料ガスの種類、原料ガスの分圧、成膜温度などによって適切に制御することが可能である。

例えば、高誘電率絶縁膜としてハフニウムアルミネート（ＨｆＡｌＯ）膜を形成する場合には、以下のような原料ガスを用いる。

ハフニウムの原料ガスとしては、テトラキスジメチルアミノハフニウム（Hf[N(CH₃)₂]₄）、テトラキスジエチルアミノハフニウム（Hf[N(C₂H₅)₂]₄）、テトラキスエチルメチルアミノハフニウム（Hf[N(C₂H₅)(CH₃)]₄）、テトラメトキシハフニウム（Hf(OCH₃)₄）、テトラ―i―プロポキシハフニウム（Hf(O―i―C₃H₇)₄）、テトラキスジピバロイルメタナトハフニウム（Hf(C₁₁H₁₉O₂)₄）、などがあげられる。アルミニウムの原料ガスとしては、トリメチルアルミニウム（Al(CH₃)₃）、トリエチルアルミニウム（Al(C₂H₅)₃）、トリス（sec-ブトキシ）アルミニウム（Al(O-sec-C₄H₉)₃）、トリメトキシアルミニウム（Al(OCH₃)₃）、トリエトキシアルミニウム（Al(OC₂H₅)₃）、などがあげられる。酸素の原料ガスとしては、酸素ガス、オゾン、水蒸気、酸素ラジカルなどがあげられる。

これらの原料ガスを用いることで、成膜過程で高誘電率絶縁膜中に炭素、窒素及び水素の少なくとも１つを添加することができる。また、適切な原料ガスを選択すれば、炭素、窒素及び水素を同時に添加することが可能である。そして、適切な原料ガスと適切な成膜条件を選択すれば、上述した望ましい元素濃度で炭素、窒素及び水素を同時に添加することが可能である。

（実施形態８）
以下、本発明の第８の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

図２３は、本実施形態に係る不揮発性半導体記憶装置の詳細な構成を模式的に示したワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

本実施形態では、電極間絶縁膜２０は、浮遊ゲート電極１３の上面に沿って形成された第１の部分２０ａと、浮遊ゲート電極１３の側面に沿って形成された第２の部分２０ｂと、隣接する浮遊ゲート電極１３間に形成された第３の部分２０ｃとを有している。第３の部分２０ｃは第１の部分２０ａよりも酸素濃度が低くなっている。

このように、本実施形態では、隣接する浮遊ゲート電極１３間に形成された第３の部分２０ｃの酸素濃度が低くなっているため、酸素濃度の低い第３の部分２０ｃでは誘電率が低下している。そのため、隣接する浮遊ゲート電極１３間の寄生容量が減少し、メモリ誤動作を回避することができる。一方、浮遊ゲート電極１３の上面に沿って形成された第１の部分２０ａでは、酸素濃度が高くなっているため、電極間絶縁膜として望ましい大きな電気容量を得ることができる。したがって、特性及び信頼性に優れた不揮発性半導体装置を得ることができる。

なお、本実施形態では、電極間絶縁膜２０は、第１〜第３の実施形態で示したような積層構造であってもよいが、高誘電率絶縁膜の単層構造であってもよい。電極間絶縁膜２０が、高誘電率絶縁膜を含んだ積層構造であっても、高誘電率絶縁膜の単層構造であっても、上述した効果を得ることが可能である。

上述した本実施形態の構造は、オゾン又は酸素ラジカルを酸素原料ガスとして用いたＣＶＤ法又はＡＬＤ法で高誘電率絶縁膜を形成することで得られる。すなわち、隣接する浮遊ゲート電極１３間は狭い溝になっているため、寿命の短いオゾンや酸素ラジカルは失活して素子分離絶縁膜１７表面への到達量は少なくなる。一方、浮遊ゲート電極１３は突出しているため、浮遊ゲート電極１３の上面にはオゾンや酸素ラジカルは到達しやすい。したがって、上述した本実施形態の構造を得ることが可能である。

また、図２４に示すように、電極間絶縁膜２０として高誘電率絶縁膜を形成した後、斜めイオン注入法を用いて高誘電率絶縁膜中に酸素を導入するようにしてもよい。このような方法を用いても、上述した本実施形態の構造を得ることが可能である。この場合、浮遊ゲート電極１３の上面に沿った第１の部分２０ａでは酸素濃度が高く、素子分離絶縁膜１７の上面に沿った第３の部分２０ｃでは酸素濃度が低くなる。浮遊ゲート電極１３の側面に沿った第２の部分２０ｂでは、上記第１の部分２０ａと上記第３の部分２０ｂとの間の酸素濃度になる。

（実施形態９）
以下、本発明の第９の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

本実施形態では、電極間絶縁膜２０は、第１の実施形態と同様に、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３で形成されている。ただし、本実施形態では、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方には、１×１０¹⁹atoms／ｃｍ³以上のピーク濃度で、炭素、窒素及び塩素の少なくとも１つが含有されている。

高誘電率絶縁膜２０２を、通常のＣＶＤ法或いはＡＬＤ法などで堆積すると、原料ガスに含まれる不純物元素（炭素、窒素又は塩素）が、高誘電率絶縁膜２０２中に例えば１×１０¹⁹atoms／ｃｍ³以上のピーク濃度で含有される。例えば、高誘電率絶縁膜２０２の堆積時に、有機金属原料を原料ガスとして用いれば炭素が、窒素を含有する原料ガスを用いれば窒素が、塩素を含む原料ガスを用いれば塩素が、高誘電率絶縁膜２０２中に含有される。下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３の積層膜を形成する際に、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方に、高誘電率絶縁膜２０２中に含まれる不純物と同種の不純物を１×１０¹⁹atoms／ｃｍ³以上のピーク濃度で含有させておく。これにより、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３間での不純物の相互拡散を抑制することができる。特に、高誘電率絶縁膜２０２から、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３への不純物の拡散が抑制される。そのため、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３の積層膜の熱的安定性を大幅に改善することができる。その結果、優れた絶縁性を有する電極間絶縁膜を実現することができる。

また、上述した効果の他に、不純物元素毎に、以下のような添加効果を得ることができる。

下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方に窒素を含有させた場合、下層シリコン酸化膜２０１や上層シリコン酸化膜２０３の熱的安定性が大幅に向上する。その結果、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３の積層構造の絶縁性を大幅に向上させることができる。また、下層シリコン酸化膜２０１や上層シリコン酸化膜２０３に窒素を含有させた場合、それらが窒素の拡散源となる。そして、その後の製造工程の高温熱処理により、高誘電率絶縁膜２０２中に窒素が拡散するため、高誘電率絶縁膜２０２の熱的安定性を向上させることができる。さらに、高誘電率絶縁膜２０２が酸化物で形成されている場合は、高誘電率絶縁膜２０２の誘電率が増加する。

また、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方に塩素を含有させた場合、塩素のゲッタリング効果が得られる。その結果、高誘電率絶縁膜２０２を構成する金属元素が浮遊ゲート電極１３を通ってトンネル絶縁膜１２中へ拡散してトンネル絶縁膜１２の膜質を劣化させる、といった問題を抑制することができる。さらに、高誘電率絶縁膜２０２を構成する金属元素が下層シリコン酸化膜２０１や上層シリコン酸化膜２０３中に拡散したとしても、塩素のゲッタリング効果により、金属元素を電気的に不活性化させることができる。したがって、下層シリコン酸化膜２０１や上層シリコン酸化膜２０３の絶縁性の劣化を抑制することができる。

図２５は、シリコン酸化膜中の塩素（Ｃｌ）濃度とトンネル絶縁膜の歩留まりとの関係を示した図である。塩素濃度は、ＳＩＭＳで測定したものである。歩留まりは、１０万回の書き込み動作を行った後に、トンネル絶縁膜が絶縁破壊しなかったセルの割合を示している。図２５から明らかなように、シリコン酸化膜中に１×１０¹⁹atoms／ｃｍ³以上の濃度で塩素を含有させることにより、トンネル絶縁膜の歩留まりを大幅に向上させることができる。

また、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方に炭素を含有させた場合、これらのシリコン酸化膜から、高誘電率絶縁膜２０２中に炭素を供給することができる。その結果、高誘電率絶縁膜２０２中の電荷トラップ準位を終端させることができるので、高誘電率絶縁膜２０２を改質することができる。

図２６は、シリコン酸化膜中の炭素（Ｃ）濃度と、電極間絶縁膜からの電荷のデトラップによるセルの閾値（Ｖth）変動量との関係を示した図である。横軸の炭素濃度は、ＳＩＭＳで測定したものである。縦軸は、書き込み後セルの１０年後の閾値変動量のうち、電極間絶縁膜からの電荷のデトラップによる閾値変動量を抽出した値である。図２６に示すように、シリコン酸化膜中に１×１０¹⁹atoms／ｃｍ³以上の濃度で炭素を含有させることにより、高誘電率絶縁膜中のトラップサイトを炭素で終端することができるため、閾値変動量を大幅に低減することができる。

なお、下層シリコン酸化膜２０１や上層シリコン酸化膜２０３に不純物を添加する方法としては、例えば以下のような方法があげられる。

ジクロロシランと亜酸化窒素を原料ガスとしたＣＶＤ法を用いて、７００℃以上９００℃以下の温度でシリコン酸化膜の堆積を行えば、所望の濃度の窒素と塩素をシリコン酸化膜２０１及び２０３に含有させることができる。また、ＴＤＭＡＳとオゾンガスを原料ガスとしたＡＬＤ法を用いて、３００℃以上７００℃以下の温度でシリコン酸化膜の堆積を行えば、所望の濃度の窒素と炭素をシリコン酸化膜２０１及び２０３に含有させることができる。また、ジシランと酸素を原料ガスとしたＣＶＤ法を用いて、７００℃以上９００℃以下の温度でシリコン酸化膜を形成した後、イオン注入法を用いて、窒素、塩素或いは炭素をシリコン酸化膜中に導入してもよい。シリコン又はシリコン酸化膜をターゲット材として用い、酸素を含有した雰囲気でスパッタリング法によってシリコン酸化膜を形成した後、イオン注入法で窒素、塩素或いは炭素をシリコン酸化膜中に導入してもよい。

なお、本実施形態では、第１の実施形態と同様に、電極間絶縁膜２０が下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３で形成されている場合について示したが、第３の実施形態と同様に、電極間絶縁膜２０が下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５で形成されている場合についても、上述した窒素、塩素或いは炭素を添加した構成は適用可能である。すなわち、この場合にも、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３の少なくとも一方に、１×１０¹⁹atoms／ｃｍ³以上のピーク濃度で炭素、窒素及び塩素の少なくとも１つが含有されていれば、上述した効果と同様の効果を得ることが可能である。

（実施形態１０）
以下、本発明の第１０の実施形態について説明する。本実施形態は、いわゆるＭＯＮＯＳ構造の半導体装置（不揮発性半導体記憶装置）に関するものである。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

図２７は、本実施形態に係る半導体装置（不揮発性半導体記憶装置）の基本的な構成を示したビット線方向（チャネル長方向）の断面図である。なお、基本的な構成及び製造方法は、図１〜図５に示した構成及び製造方法と類似しており、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

シリコン基板（半導体基板）１１の表面領域にソース／ドレイン領域用の不純物拡散層２４が設けられている。不純物拡散層２４間のチャネル領域上に、トンネル絶縁膜（第１の絶縁膜）１２、電荷蓄積層３０、上部絶縁膜（第２の絶縁膜）２０及び制御ゲート電極（制御電極）２１が積層されたゲート構造が設けられている。上部絶縁膜２０は、下層シリコン酸化膜２０１、高誘電率絶縁膜（中間絶縁膜）２０２及び上層シリコン酸化膜２０３の積層膜で形成されている。

このように、電荷蓄積層３０と制御ゲート電極２１との間に設けられた上部絶縁膜２０として、下層シリコン酸化膜２０１、高誘電率絶縁膜（中間絶縁膜）２０２及び上層シリコン酸化膜２０３の積層膜を用いることで、書き込み時及び消去時の高電界印加時のリーク電流が少なくなり、素子の高速化が可能となる。また、絶縁破壊耐圧が大幅に向上して、十分なメモリ動作速度を実現することができる。また、１０ＭＶ／ｃｍ程度以下の低電界を印加したときの上部絶縁膜２０のリーク電流が大幅に低減され、十分なメモリ保持特性を実現することができる。さらに、トラップ電荷量が大幅に低減し、且つトラップ電荷の放出が起こりにくくなり、メモリセルの閾値変動に起因するメモリ誤動作を回避することが可能となる。

本実施形態のように、上部絶縁膜２０として高誘電率絶縁膜２０２を含む積層膜を形成することで、電気的膜厚を厚くすることなく、物理膜厚を厚くすることが可能となる。その結果、高電界印加時のリーク電流の低減及び耐圧の向上が可能になる。また、高誘電率絶縁膜２０２に比べてバリヤハイトの高いシリコン酸化膜２０１及び２０３を設けることで、メモリ保持時など上部絶縁膜２０に低電界が印加されたときのリーク電流を効果的に低減することが可能になる。また、上層シリコン酸化膜２０３を設けることにより、制御ゲート電極２１を形成するときの還元性雰囲気（例えばシラン（ＳｉＨ₄）ガス雰囲気など）によって高誘電率絶縁膜２０２中に酸素欠損が形成されることを防止することが可能である。高誘電率絶縁膜２０２中の酸素欠損を低減することにより、リーク電流の増加及び絶縁破壊耐圧の低下を抑制することができる。また、シリコン酸化膜２０１及び２０３を設けることにより、高誘電率絶縁膜２０２の成膜時及びその後の工程時に形成される酸素欠損に、酸素を供給することができる。そのため、酸素欠損を低減することが可能である。さらに、バリヤハイトの高いシリコン酸化膜２０１及び２０３を設けることにより、書き込み／消去動作時に高誘電率絶縁膜２０２に捕獲される電荷（トラップ電荷）が低減し、且つ捕獲電荷が制御ゲート電極２１側に放出されにくくなる。このような優れたトラップ特性により、メモリセルの閾値の変動を低減することができる。

以下、本実施形態の不揮発性半導体記憶装置の製造方法を説明する。

まず、通常の方法を用いて、素子形成領域及び素子分離領域をシリコン基板１１に形成する。続いて、シリコン基板１１の表面に、厚さ２〜５ｎｍのトンネル絶縁膜１２を熱酸化法によって形成する。続いて、電荷蓄積層３０となる厚さ５〜２０ｎｍのシリコン窒化膜を形成する。続いて、シリコン窒化膜３０の表面に、厚さ１〜５ｎｍ程度の下層シリコン酸化膜２０１をＣＶＤ法で形成する。続いて、下層シリコン酸化膜２０１の表面に、高誘電率絶縁膜２０２としてハフニウムアルミネート（ＨｆＡｌＯ）膜を、１原子層から５ｎｍ程度の厚さで、ＡＬＤ法で堆積する。続いて、ハフニウムアルミネート膜２０２の表面に、厚さ１〜５ｎｍ程度の上層シリコン酸化膜２０３をＣＶＤ法で堆積する。続いて、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３で形成された上部絶縁膜２０上に、制御ゲート電極膜２１を形成する。さらに、制御ゲート電極膜２１上にマスク膜２２をＣＶＤ法で堆積する。

次に、レジストマスク（図示せず）をマスクとして用いたＲＩＥ法により、マスク膜２２、制御ゲート電極膜２１、上部絶縁膜２０、電荷蓄積層３０及びトンネル絶縁膜１２を順次エッチングする。続いて、イオン注入法により不純物をシリコン基板１１に注入し、ソース／ドレイン用の不純物拡散層２４を形成する。

次に、ＣＶＤ法等を用いて層間絶縁膜２５を形成する。さらに、公知の技術を用いて配線層等（図示せず）を形成する。このようにして、ＭＯＮＯＳ構造を有する不揮発性半導体記憶装置が得られる。

なお、上述した製造方法では、下層シリコン酸化膜２０１及び上層シリコン酸化膜２０３をＣＶＤ法で形成しているが、ＡＬＤ法、スパッタリング法、ラジカル法(下層シリコン酸化膜の形成)などの方法で形成してもよい。

また、本実施形態では、第１の実施形態と同様に、上部絶縁膜２０が下層シリコン酸化膜２０１、高誘電率絶縁膜２０２及び上層シリコン酸化膜２０３で形成されている場合について示したが、第２の実施形態と同様に、上部絶縁膜２０が下層シリコン窒化膜２０４、高誘電率絶縁膜２０２及び上層シリコン窒化膜２０５で形成されている場合についても、本実施形態の構造は適用可能である。また、第３の実施形態と同様に、上部絶縁膜２０が下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５で形成されている場合についても、本実施形態の構造は適用可能である。

（実施形態１１）
以下、本発明の第１１の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

図３４及び図３５は、本実施形態に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示した、ワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

図３に示した工程の後、図３４に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、厚さ０．８ｎｍ程度のシリコン膜３１をＣＶＤ法で堆積する。具体的には、シラン（ＳｉＨ₄）ガスを用い、５５０℃の温度でシリコン膜３１を形成する。

次に、図３５に示すように、シリコン膜３１を窒化してシリコン窒化膜３２を形成する。具体的には、分圧１０Ｐａの窒素ガスを含む雰囲気において、４００℃で６０秒間のラジカル窒化処理を行う。これにより、シリコン膜３１は完全に窒化され、シリコン窒化膜３２が形成される。これにより、シリコン窒化膜３２で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。

このように、本実施形態では、浮遊ゲート電極膜１３及び素子分離絶縁膜１７上にまずシリコン膜３１を形成し、このシリコン膜３１を窒化することでシリコン窒化膜３２を形成するため、確実に良質のシリコン窒化膜３２を形成することができる。仮に、シリコン膜３１を形成せずに窒化処理を行ったとすると、多結晶シリコン膜で形成された浮遊ゲート電極膜１３上には良質なシリコン窒化膜が形成されるかもしれないが、シリコン酸化膜で形成された素子分離絶縁膜１７上には良質なシリコン窒化膜を形成することができない。本発明では、まずシリコン膜３１を形成し、このシリコン膜３１を窒化してシリコン窒化膜３２を形成するため、素子分離絶縁膜１７上にも良質なシリコン窒化膜３２を形成することができる。

また、良質なシリコン窒化膜３２を形成できるため、素子分離絶縁膜１７上でのシリコン窒化膜３２のバリア性が向上する。そのため、後の工程において酸化性雰囲気で熱処理を行ったときに、酸化性ガスが素子分離絶縁膜１７に侵入することを防止できる。したがって、酸化性ガスが素子分離絶縁膜１７を介してトンネル絶縁膜１２に拡散することを抑制することができ、トンネル絶縁膜１２のバーズビーク酸化を防止することができる。その結果、メモリセルの書き込み／消去特性を向上させることができる。また、膜中の欠陥が減少した良質のシリコン窒化膜３２が形成されるため、隣接するメモリセル間に流れるリーク電流を低減することができる。

図３６は、メモリセルの書き込み特性を示した図である。横軸は書き込み時間（プログラム時間）、縦軸はメモリセルの閾電圧Ｖthである。書き込み電圧は１７、１８、１９及び２０Ｖである。図３６（ａ）はシリコン膜３１の膜厚ｔが０ｎｍの場合（シリコン膜３１を形成しない場合）、図３６（ｂ）はシリコン膜３１の膜厚ｔが０．４ｎｍの場合、図３６（ｃ）はシリコン膜３１の膜厚ｔが０．８ｎｍの場合である。図３６（ａ）、図３６（ｂ）及び図３６（ｃ）の結果からわかるように、シリコン膜３１の膜厚ｔを厚くすることで、書き込み時間が短くなり、且つ書き込み電圧のウィンドウが広くなっている。これは、耐酸化性の向上により、メモリセルのカップリング比が最適化できるためである。したがって、シリコン膜３１の膜厚を０．８ｎｍ程度にすることで、良質且つバリア性に優れたシリコン窒化膜３２を得ることができる。

なお、本実施形態では、電極間絶縁膜２０としてシリコン窒化膜３２の単層構造を用いてもよいが、第２及び第３の実施形態で示したような積層構造を用いてもよい。すなわち、第２の実施形態の図１４に示したように、電極間絶縁膜２０が、下層シリコン窒化膜２０４、高誘電率絶縁膜（中間絶縁膜）２０２及び上層シリコン窒化膜２０５によって形成されていてもよい。また、第３の実施形態の図１６に示したように、電極間絶縁膜２０が、下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜（中間絶縁膜）２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５によって形成されていてもよい。いずれ場合にも、下層シリコン窒化膜２０４を形成する際に、本実施形態の方法を適用することが可能である。

（実施形態１２）
以下、本発明の第１２の実施形態について説明する。なお、上述した各実施形態で説明した事項については、詳細な説明は省略する。

図３７は、本実施形態に係る不揮発性半導体記憶装置の製造方法の一部を模式的に示した、ワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。

図３に示した工程の後、図３７に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、ＡＬＤ法によってシリコン窒化膜３２を形成する。具体的には、シリコンソースにはジクロルシランを、窒化剤にはアンモニアラジカルを用い、成膜温度は４５０℃程度とする。ＡＬＤ法によるシリコン窒化膜の形成では、シリコン層の形成工程及びシリコン層の窒化工程が複数回繰り返される。本実施形態の方法では、最初にシリコン層の形成工程を行う。

このように、本実施形態では、ＡＬＤ法によってシリコン窒化膜３２形成する際に、浮遊ゲート電極膜１３及び素子分離絶縁膜１７上にまずシリコン層を形成し、このシリコン層を窒化するため、第１１の実施形態と同様、浮遊ゲート電極膜１３上及び素子分離絶縁膜１７上に確実に良質のシリコン窒化膜３２を形成することができる。

また、最初にシリコン層を形成しておくため、窒化剤であるアンモニアが素子分離絶縁膜１７に侵入することを防止できる。したがって、トンネル絶縁膜１２の劣化を防止することができ、特性に優れたメモリセルを得ることができる。

図３８は、シリコン窒化膜３２の成膜温度と、素子分離絶縁膜１７中の水素濃度との関係を示した図である。図３９は、シリコン窒化膜３２の成膜温度と、電極間絶縁膜に５ＭＶ／ｃｍの電界を印加したときのリーク電流との関係を示した図である。図３８に示すように、成膜温度が４５０℃程度よりも高くなると、素子分離絶縁膜１７中の水素濃度が高くなる。図３９に示すように、成膜温度が３５０℃程度よりも低くなると、リーク電流が大きくなる。したがって、シリコン窒化膜３２の成膜温度は、３５０℃から４５０℃の範囲であることが好ましい。

なお、本実施形態では、窒化剤としてアンモニアラジカルを用いたが窒素ラジカルを用いてもよい。この場合にも、最初にシリコン層を形成しておくことで、素子分離絶縁膜１７の表面が窒素ラジカルに直接晒されないため、隣接するメモリセル間に流れるリーク電流を低減することが可能である。

また、本実施形態では、電極間絶縁膜２０としてシリコン窒化膜３２の単層構造を用いてもよいが、第２及び第３の実施形態で示したような積層構造を用いてもよい。すなわち、第２の実施形態の図１４に示したように、電極間絶縁膜２０が、下層シリコン窒化膜２０４、高誘電率絶縁膜（中間絶縁膜）２０２及び上層シリコン窒化膜２０５によって形成されていてもよい。また、第３の実施形態の図１６に示したように、電極間絶縁膜２０が、下層シリコン窒化膜２０４、下層シリコン酸化膜２０１、高誘電率絶縁膜（中間絶縁膜）２０２、上層シリコン酸化膜２０３及び上層シリコン窒化膜２０５によって形成されていてもよい。いずれ場合にも、下層シリコン窒化膜２０４を形成する際に、本実施形態の方法を適用することが可能である。

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。本発明の第１の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。本発明の第１の実施形態に係り、膜厚比（シリコン酸化膜の膜厚／高誘電率絶縁膜の膜厚）とリーク電流との関係を示した図である。本発明の第１の実施形態に係り、遷移金属元素濃度と界面層厚さとの関係を示した図である。本発明の第１の実施形態に係り、高誘電率絶縁膜に含まれる結晶粒の平均粒径とリーク電流との関係を示した図である。本発明の第１の実施形態に係り、高誘電率絶縁膜の原子層成長のサイクル数とリーク電流との関係を示した図である。本発明の第１の実施形態に係り、高誘電率絶縁膜の膜厚とリーク電流との関係を示した図である。本発明の第１の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。本発明の第２の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。本発明の第２の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。本発明の第３の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。本発明の第３の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。本発明の第４の実施形態に係り、高誘電率絶縁膜中の炭素濃度とリーク電流密度との関係を示した図である。本発明の第４の実施形態に係り、高誘電率絶縁膜中の炭素濃度とエッチングレートとの関係を示した図である。本発明の第５の実施形態に係り、高誘電率絶縁膜中の窒素濃度とリーク電流密度との関係を示した図である。本発明の第５の実施形態に係り、アルミニウムの深さ方向の濃度分布を示した図である。本発明の第６の実施形態に係り、高誘電率絶縁膜中の水素濃度とリーク電流密度との関係を示した図である。本発明の第６の実施形態に係り、電気容量の測定結果を示した図である。本発明の第８の実施形態に係る半導体装置の詳細な構成を模式的に示した断面図である。本発明の第８の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。本発明の第９の実施形態に係り、シリコン酸化膜中の塩素濃度とトンネル絶縁膜の歩留まりとの関係を示した図である。本発明の第９の実施形態に係り、シリコン酸化膜中の炭素濃度と、デトラップによる閾値（Ｖth）変動量との関係を示した図である。本発明の第１０の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。本発明の第１の実施形態に係り、高誘電率絶縁膜の酸素原料としてオゾンを用いた場合及び水蒸気を用いた場合の、メモリセルの固定電荷量を示した図である。本発明の第１の実施形態に係り、アルミニウム酸化物膜の成膜温度とエッチング量との関係を示した図である。本発明の第１の実施形態に係り、アルミニウム酸化物膜の成膜温度とメモリセルのＶfbシフトとの関係を示した図である。本発明の第１の実施形態に係り、アルミニウム酸化物膜形成後の熱処理温度と、エッチング量との関係を示した図である。本発明の第３の実施形態に係り、熱処理の効果を示した図である。本発明の第３の実施形態に係り、熱処理温度と低電界リーク電流との関係を示した図である。本発明の第１１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。本発明の第１１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。本発明の第１１の実施形態に係り、メモリセルの書き込み特性を示した図である。本発明の第１２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。本発明の第１２の実施形態に係り、シリコン窒化膜の成膜温度と素子分離絶縁膜中の水素濃度との関係を示した図である。本発明の第１２の実施形態に係り、シリコン窒化膜の成膜温度と電極間絶縁膜のリーク電流との関係を示した図である。

符号の説明

１１…シリコン基板（半導体基板）
１２…トンネル絶縁膜（第１の絶縁膜）
１３…浮遊ゲート電極（電荷蓄積層）
１４…マスク膜１５…素子形成領域
１６…素子分離溝１７…素子分離絶縁膜
２０…電極間絶縁膜、上部絶縁膜（第２の絶縁膜）
２０１…下層シリコン酸化膜
２０２…高誘電率絶縁膜（中間絶縁膜）
２０３…上層シリコン酸化膜
２０４…下層シリコン窒化膜
２０５…上層シリコン窒化膜
２１…制御ゲート電極２２…マスク膜
２３…ゲート側壁膜２４…不純物拡散層
２５…層間絶縁膜３０…電荷蓄積層
３１…シリコン膜３２…シリコン窒化膜

Claims

半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された制御電極と、
を備えた半導体装置であって、
前記第２の絶縁膜は、
下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、
のいずれかを有し、
前記中間絶縁膜は、１×１０¹⁹atoms／ｃｍ³以上且つ２×１０²²atoms／ｃｍ³以下の窒素濃度を有する
ことを特徴とする半導体装置。
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された制御電極と、
を備えた半導体装置であって、
前記第２の絶縁膜は、
下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン窒化膜と、を含む第３の膜構造、
のいずれかを有し、
前記中間絶縁膜は、１×１０¹⁹atoms／ｃｍ³以上且つ５×１０²²atoms／ｃｍ³以下の水素濃度を有する
ことを特徴とする半導体装置。
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された制御電極と、
を備えた半導体装置であって、
前記第２の絶縁膜は、
下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、
のいずれかを有し、
前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、１×１０¹⁹atoms／ｃｍ³以上の炭素濃度を有する
ことを特徴とする半導体装置。
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された制御電極と、
を備えた半導体装置であって、
前記第２の絶縁膜は、
下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、を含む第１の膜構造、又は、
下層シリコン窒化膜と、前記下層シリコン窒化膜上に形成された下層シリコン酸化膜と、前記下層シリコン酸化膜上に形成され且つ金属元素を含有した７よりも高い比誘電率を有する中間絶縁膜と、前記中間絶縁膜上に形成された上層シリコン酸化膜と、前記上層シリコン酸化膜上に形成された上層シリコン窒化膜と、を含む第２の膜構造、
のいずれかを有し、
前記下層シリコン酸化膜及び前記上層シリコン酸化膜の少なくとも一方は、１×１０¹⁹atoms／ｃｍ³以上の塩素濃度を有する
ことを特徴とする半導体装置。
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された制御電極と、
を備えた複数のメモリセルを有する半導体装置であって、
前記第２の絶縁膜は、金属元素を含有した７よりも高い比誘電率を有する高誘電率絶縁膜を含み、
前記高誘電率絶縁膜は、前記電荷蓄積層の上面に沿って形成された第１の部分と、前記電荷蓄積層の側面に沿って形成された第２の部分と、隣接する前記電荷蓄積層間に形成された第３の部分とを有し、
前記第３の部分は前記第１の部分よりも酸素濃度が低い
ことを特徴とする半導体装置。